JP4230002B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP4230002B2 JP4230002B2 JP10063198A JP10063198A JP4230002B2 JP 4230002 B2 JP4230002 B2 JP 4230002B2 JP 10063198 A JP10063198 A JP 10063198A JP 10063198 A JP10063198 A JP 10063198A JP 4230002 B2 JP4230002 B2 JP 4230002B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- game
- data
- game control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【発明の属する技術分野】
本発明は、パチンコ遊技機等の遊技機に関し、特に、遊技者の操作によって遊技領域に遊技媒体が発射され、遊技媒体が遊技領域に設けられた入賞領域に入賞すると所定の価値が遊技者に付与されるとともに、特定入賞部への遊技媒体の進入により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者に所定の遊技価値が付与可能となる遊技機に関する。
【0002】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【0003】
可変表示部には複数の表示領域があり、通常、複数の可変表示の表示結果を時期を異ならせて表示するように構成されている。可変表示部には、例えば、図柄等の複数の識別情報が可変表示される。可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。「大当り」が発生すると、例えば、遊技者に大量の賞球などの価値が払い出される。
【0004】
そのような遊技機における遊技制御においては、所定の条件(例えば可変表示開始の条件となる始動入賞)が成立すると乱数を発生させ、乱数値があらかじめ決まられている所定値と一致すると「大当り」となる。また、ノイズ対策等の理由によって遊技制御を行う回路部分は、所定の時間間隔でリセットされ起動される。乱数値の発生は、遊技制御を行う回路部分において行われているので、遊技制御を行う回路部分の起動の時間間隔に同期せざるを得ない。
【0005】
すると、何らかの手段で起動の時間間隔が検出されると、乱数値発生タイミングが認識されてしまう。さらに、「大当り」となる乱数値が発生するタイミングが認識されてしまう。すると、「大当り」となる乱数値が発生するタイミングで始動入賞を狙うことによって、頻繁に「大当り」を発生させることが可能になってしまう。
【0006】
遊技制御を行う回路部分の起動タイミングを検出するために、遊技機に不正基板が取り付けられる場合がある。そのような不正基板は遊技制御を行う回路部分から外部に出力される信号を導入し、その信号にもとづいて遊技制御を行う回路部分の起動タイミングを検出し、「大当り」となる乱数値が発生するタイミングを検出している。そして、不正基板は、そのタイミングで遊技制御を行う回路部分に始動入賞信号を送り「大当り」を不正に発生させることが可能になる。
【0007】
【発明が解決しようとする課題】
遊技機には、可変表示装置、装飾ランプ、音発生機器などの各種部品が存在するので、遊技制御を行う回路部分からそれらの部品に至る信号線をなくすことはできない。従って、上述したような不正基板が取り付けられ不正遊技行為が行われる余地がどうしても残る。よって、不正基板を用いた不正遊技行為をいかに防ぐかは遊技機における重要な課題になっている。
【0008】
そこで、本発明は、不正基板による遊技に対する攻撃を効果的に防御できる遊技機を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明による遊技機は、特定入賞部への遊技媒体の進入により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者に所定の遊技価値が付与可能となる遊技機であって、遊技の進行を制御する遊技制御プログラムを含む遊技制御手段が搭載された遊技制御基板と、遊技制御基板から出力されるデータを入力する他の制御基板とを備え、遊技制御手段の内部動作周波数と、遊技制御基板から他の制御基板に対して出力されるデータの出力周波数とを異ならせる非同期化手段を有するものである。
遊技機は、遊技制御手段がCPUを含み、非同期化手段が、遊技制御手段の内部動作周波数とは異なる周波数の信号を発生する発振回路と、その発振回路からの信号にもとづいて動作するCPUの割込処理とを含む構成であってもよい。
また、遊技機は、非同期化手段が、遊技制御手段の内部動作周波数とは異なる周波数の信号を発生する発振回路と、遊技制御手段からの出力データを発振回路からの信号に同期させて出力する出力回路とを含む構成であってもよい。
【0010】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図1はパチンコ遊技機1を正面からみた正面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよく、特定入賞部への遊技媒体の進入により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者に所定の遊技価値が付与可能となる全ての遊技機に適用可能である。
【0011】
図1に示すように、パチンコ遊技機1は、額縁状に形成されたガラス扉枠2を有する。ガラス扉枠2の下部表面には打球供給皿3がある。打球供給皿3の下部には、打球供給皿3からあふれた景品玉を貯留する余剰玉受皿4と打球を発射する打球操作ハンドル(操作ノブ)5が設けられている。ガラス扉枠2の後方には、遊技盤6が着脱可能に取り付けられている。また、遊技盤6の前面には遊技領域7が設けられている。
【0012】
遊技領域7の中央付近には、ゲーム内容を表示するための画像表示部9と7セグメントLEDによる可変表示器10とを含む可変表示装置8が設けられている。可変表示装置8の側部には、打球を導く通過ゲート11が設けられている。通過ゲート11を通過した打球は、玉出口13を経て始動入賞口14の方に導かれる。通過ゲート11と玉出口13との間の通路には、通過ゲート11を通過した打球を検出するゲートセンサ12がある。また、始動入賞口14に入った入賞球は、遊技盤6の背面に導かれ、始動口センサ17によって検出される。
【0013】
始動入賞口14の下部には開閉動作を行う可変入賞球装置15が設けられている。可変入賞球装置15は、ソレノイド16によって開状態とされる。可変入賞球装置15の下部には、特定遊技状態(大当り状態)においてソレノイド21によって開状態とされる開閉板20が設けられている。開閉板20から遊技盤6の背面に導かれた入賞球のうち一方(Vゾーン)に入った入賞球はVカウントセンサ22で検出される。また、開閉板20からの入賞球はカウントセンサ23で検出される。可変表示装置8の下部には、始動入賞口14に入った入賞球数を表示する4個の表示部を有する始動入賞記憶表示器18が設けられている。この例では、4個を上限として、始動入賞がある毎に、始動入賞記憶表示器18は点灯している表示部を1つずつ増やす。そして、画像表示部9の可変表示が開始される毎に、点灯している表示部を1つ減らす。
【0014】
遊技盤6には、複数の入賞口19,24が設けられている。遊技領域7の左右周辺には、遊技中に点滅表示される装飾ランプ25が設けられ、下部には、入賞しなかった打球を吸収するアウト口26がある。また、遊技領域7の外側の左右上部には、効果音を発する2つのスピーカ27が設けられている。遊技領域7の外周には、遊技効果ランプ・LED28が設けられている。そして、この例では、一方のスピーカ27の近傍に、景品玉払出時に点灯する賞球ランプ51が設けられ、他方のスピーカ27の近傍に、補給玉が切れたときに点灯する玉切れランプ52が設けられている。さらに、図1には、パチンコ遊技台1に隣接して設置され、プリペイドカードが挿入されることによって玉貸しを可能にするカードユニット50も示されている。
【0015】
打球発射装置から発射された打球は、打球レールを通って遊技領域7に入り、その後、遊技領域7を下りてくる。打球が通過ゲート11を通ってゲートセンサ12で検出されると、可変表示器10の表示数字が連続的に変化する状態になる。また、打球が始動入賞口14に入り始動口センサ17で検出されると、可変表示を開始できる状態であれば、画像表示部9内に所定の可変表示画像が表示される。可変表示を開始できる状態でなければ、始動入賞記憶を1増やす。なお、始動入賞記憶については、後で詳しく説明する。画像表示部9内の可変表示は、一定時間が経過したとき、または所定の条件が成立したときに終了する。条件が成立した場合には、大当り遊技状態に移行する。すなわち、開閉板20が、一定時間(例えば29.5秒)経過するまで、または、所定個数(例えば10個)の打球が入賞するまで開放する。そして、開閉板20の開放中に打球が特定入賞領域に入賞しVカウントセンサ22で検出されると、継続権が発生し開閉板20の開放が再度行われる。この継続権の発生は、所定回数(例えば16ラウンド)許容される。
【0016】
また、可変表示器10における停止図柄が所定の図柄(当り図柄)である場合に、可変入賞球装置15が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器10における停止図柄が当り図柄になる確率が高められる。
【0017】
実施の形態1.
図2は、遊技制御基板(メイン基板)31における回路構成の一例を示すブロック図である。なお、図2には、賞球基板37、電飾基板35および表示制御基板80も示されている。メイン基板31には、遊技制御プログラムに従ってパチンコ遊技機1を制御する基本回路53と、ゲートセンサ12、始動口センサ17、Vカウントセンサ22およびカウントセンサ23からの信号を基本回路53に与えるスイッチ回路58と、可変入賞球装置15を開閉するソレノイド16および開閉板20を開閉するソレノイド21を基本回路53からの指令に従って駆動するソレノイド回路59と、始動記憶表示器18の点灯および滅灯を行うとともに7セグメントLEDによる可変表示器10を駆動し、また、装飾ランプ25を点滅させるランプ・LED回路60と、賞球基板37に基本回路53からのコマンドを送信するとともに賞球基板37からの入賞データ信号を基本回路53に入力する賞球基板入出力回路61と、電飾基板35に基本回路53からのコマンドを送信する電飾基板コマンド出力回路62と、CRTによる画像表示部9を制御する表示制御基板80に基本回路53からのコマンドやストローブ信号を与える表示装置回路63と、基本回路53から与えられるデータに従って、大当りの発生を示す大当り情報、画像表示部9の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路64とを含む。
【0018】
基本回路53は、ゲーム制御用のプログラム等を記憶するROM54、ワークメモリとして使用されるRAM55、制御用のプログラムに従って制御動作を行うCPU56およびI/Oポート部57を含む。なお、ROM54,RAM55はCPU56に内蔵されている場合もある。
【0019】
さらに、メイン基板31には、電源投入時に基本回路53をリセットするための初期リセット回路65と、定期的(例えば、2ms毎)に基本回路53にリセットパルスを与えてゲーム制御用のプログラムを先頭から再度実行させるための定期リセット回路66と、基本回路53から与えられるアドレス信号をデコードしてI/Oポート部57のうちのいずれかのI/Oポートを選択するための信号を出力するアドレスデコード回路67とが設けられている。
【0020】
図3は、CPU56の周辺回路のうちの主要部を示すブロック図である。図に示すように、電源投入時にCPU56にリセットパルスを与える初期リセット回路65の出力および2msごとにCPU56にリセットパルスを与える定期リセット回路66の出力は、NANDゲート69を介してCPU56のリセット端子に与えられる。従って、この実施の形態では、CPU56は、2ms毎に再起動される。また、CPU56の割込端子には、発振回路68からのクロック信号が入力される。
【0021】
ここでは、発振回路68は、水晶振動子の発振にもとづく周波数のクロック信号を出力する。なお、水晶振動子の外部には、発振を安定化するためのコンデンサ、抵抗およびゲート回路が接続されている。また、発振回路68の発振周期は、2msのリセット周期は異なる値に設定され、この実施の形態では1.89msである。ただし、この値は、単なる例であり、発振周期は、2msに一致しないような値であれば他の値でもよい。
【0022】
図4は、表示制御基板80内の回路構成を、画像表示部9を実現するCRT82とともに示すブロック図である。表示制御基板80には、CRT82の画像表示を制御する表示コントロール回路81が設けられている。さらに、表示制御基板80には、表示コントロール回路81をリセットするためのリセット回路83と、表示コントロール回路81にクロック信号を与える発振回路84と、使用頻度の高い画像を表すデータを記憶するキャラクタROM86と、表示コントロール回路81が生成した画像データを記憶するVRAM87と、1画面分の画像データが設定されるフレームメモリ回路88とが含まれている。フレームメモリ回路88内の画像データは、所定の同期信号に同期して、RGB色信号とSYNC信号とからなるビデオ信号としてCRT82に送出され、CRT82において画像が表示される。
なお、キャラクタROM86に格納される使用頻度の高い画像データとは、例えば、CRT82に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【0023】
表示コントロール回路81は、メイン基板31の表示装置回路63からストローブ信号が入力されると表示装置回路63からの表示制御コマンドデータを入力し、そのコマンドデータが示す状態を認識する。表示コントロール回路81は、コマンドデータの状態に従ってCRT82に表示するための画像データを生成する。そして、画像データをVRAM87に記憶する。
【0024】
図5は、表示コントロール回路81の構成の一例を示すブロック図である。CRTコントロール回路81には、表示制御用CPU91、VDP93および制御データが記憶された制御データROM92が含まれる。表示制御用CPU91は、表示装置回路63からの表示制御コマンドデータに従って、キャラクタROM86から必要なデータを読み出す。そして、表示制御用CPU91は、読み出したデータをVDP93に出力する。VDP93は、入力したデータに従ってCRT82に表示するための画像データを生成し、その画像データをVRAM87に格納する。そして、VRAM87内の画像データは、フレームメモリ回路88に転送される。
なお、図5には示されていないが、表示制御基板80とCRT82との間には、ビデオ信号にもとづいてCRT82を駆動するためのCRT駆動回路を有するCRT基板が設けられている。
【0025】
図6は、メイン基板31から遊技制御基板80に与えられる表示制御コマンドデータの送出タイミングを示すタイミング図である。
後で詳しく説明するが、この実施の形態では、表示制御コマンドデータを構成する各表示制御データは、1.89ms毎に起動される割込処理によって送出される。ただし、CPU56が起動され次に再起動されるまでの2ms間に2回の割込が発生した場合には、データ送出処理は1回だけ実行される。そして、各表示制御データに同期してストローブ信号が出力される。表示制御用CPU91には、ストローブ信号の立ち上がりで図5に示すようにIRQ2割込がかかるので、表示制御用CPU91は、割込処理プログラムによって各表示制御データを取り込むことができる。
【0026】
次に動作について説明する。
図7は、メイン基板31における基本回路53のメイン動作を示すフローチャートである。上述したように、この処理は、定期リセット回路66が発するリセットパルスによって、2ms毎に起動される。基本回路53が起動されると、基本回路53は、まず、スタックポインタの指定アドレスをセットするためのスタックセット処理を行う(ステップS1)。次いで、初期化処理を行う(ステップS2)。初期化処理では、基本回路53は、RAM55にエラーが含まれているか判定し、エラーが含まれている場合には、RAM55を初期化するなどの処理を行う。そして、起動したことを示す2msフラグをセットしておく(ステップS2a)。
【0027】
さらに、表示制御基板80に送出される表示制御データをRAM55の所定の領域に設定する処理を行う(ステップS3)。また、電飾基板コマンド出力回路62を介して電飾基板35に音声発生やLED点灯制御用の所定のコマンドを送信するための処理を行うとともに、ランプ・LED回路60を介して各種ランプ・LEDを点灯/滅灯するための処理を行う(ステップS4)。さらに、情報出力回路64を介してホール管理用コンピュータに大当り情報、始動情報、確率変動情報などのデータを送信するための処理を行う(出力データ設定処理:ステップS5)。具体的には、CPU56は、ステップS5において、出力データを所定のRAMエリアに設定する。RAMエリアの内容は、後述する割込処理によってI/Oポート57を介して出力される。
【0028】
次いで、パチンコ遊技機1の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる(エラー処理:ステップS6)。
【0029】
次に、各判定用乱数(大当たりとするか否か決定するための乱数等)を示す各カウンタを更新する処理を行う(ステップS7)。次いで、基本回路53は、特別図柄プロセス処理を行う(ステップS8)。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機1を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う(ステップS9)。普通図柄プロセス処理では、7セグメントLEDによる可変表示器10を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。さらに、基本回路53は、スイッチ回路58を介して、各センサの状態を入力する(ステップS10)。基本回路53は、さらに、表示用乱数(はずれ図柄やリーチ種類を決定する乱数等)を更新する処理を行う(ステップS11)。
【0030】
また、基本回路53は、賞球基板37との間の信号処理を行う(ステップS12)。すなわち、賞球基板37から入賞データ信号が出力されているか否か確認するとともに、所定の条件が成立すると賞球基板37に賞球個数信号を出力する。賞球基板37に搭載されている払出制御用マイクロコンピュータは、賞球個数信号に応じて玉払出装置97を駆動する。その後、基本回路53は、次に定期リセット回路66からリセットパルスが与えられるまで、ステップS13の表示用乱数更新処理を繰り返す。
【0031】
特別図柄プロセス処理において、始動入賞にもとづく図柄変動の表示態様が大当たりとするか、リーチ態様とするか、はずれとするか決定され、それぞれの停止図柄の組合せが決定される。そして、決定された図柄を示す情報や全図柄変動を指示するコマンドが、表示制御コマンドデータとして、メイン基板31の基本回路53から表示制御基板80に送信される。なお、基本回路53は、停止図柄の組合せを示す情報のみを表示制御基板80に送信してもよいし、時々刻々の図柄変動量を示す表示制御コマンドデータを表示制御基板80に送信してもよい。
【0032】
図8は、割込処理を示すフローチャートである。この処理は、上述したように、1.89ms毎に実行される。割り込みが発生すると、CPU56は、2msフラグがセットされているか否か確認する(ステップS2b)。セットされていれば、2msフラグをリセットするとともに(ステップS2c)、ステップS4,S5aの処理を実行する。セットされていなければ何もしない。このように、2msフラグがセットされているときにのみ処理を実行するので、基本回路53の1回のメイン動作中に複数回の割込処理が実行されることはない。複数回の割込処理が実行されると、1回のメイン動作において設定されたデータが複数回周辺基板(メイン基板31以外の基板)に出力されて矛盾が生ずる可能性がある。
【0033】
割込処理において、CPU56は、表示制御基板80に対して表示制御コマンドデータを送信する(ステップS4)。表示制御コマンドデータは、ステップS3の処理によって、所定のRAMエリアに格納されている。
【0034】
さらに、CPU56は、電飾基板コマンド出力回路62を介して電飾基板35に音声発生やLED点灯制御用の所定のコマンドを送信するとともに、情報出力回路64を介してホール管理用コンピュータに大当り情報、始動情報、確率変動情報などのデータを送信する(ステップS5a)。また、ランプ・LED回路60を介して各種ランプ・LEDを点灯/滅灯する。なお、ランプ・LED回路60、電飾基板コマンド出力回路62および情報出力回路64に出力されるデータは、ステップS5の処理において所定のRAMエリアに設定されていたものであり、ステップS5aの処理では、そのRAMエリアからデータを取り出して、I/Oポート57を介して出力する。
なお、ランプ・LED回路60、電飾基板コマンド出力回路62および情報出力回路64は、例えば、I/Oポート57とデータ出力用のコネクタとの間に設けられたプルアップ抵抗などで構成されている。
【0035】
図9は、割込処理で実行される表示制御データ出力処理(ステップS4)の動作例を示すフローチャートである。表示制御データ出力処理において、CPU56は、まず、データ送出中フラグがセットされているか否か確認する(ステップS411)。セットされていなければ、表示制御コマンドデータの送出要求フラグがセットされているか否か確認する(ステップS412)。送出要求フラグがセットされていれば、送出要求フラグをリセットする(ステップS413)。また、データ送出中フラグをセットするとともに、ポインタをクリアする(ステップS414)。ポインタは、表示制御コマンドデータ格納エリアにおける何バイト目を送出するか指し示すものである。なお、ここでは、表示制御コマンドデータは、8バイトの表示制御データで構成されているとする。
【0036】
データ送出中フラグがセットされている場合には、表示制御コマンドデータ格納エリアにおいてポインタによって示されているデータを、出力ポートおよび表示装置回路63を介して表示制御基板80に出力する(ステップS415)。なお、表示装置回路63は、例えば、出力データを電源にプルアップして出力電流量を確保する回路部分である。さらに、CPU56は、ストローブ信号をON状態にする(ステップS416)。そして、500μsのウエイト期間をおいた後(ステップS417)、ストローブ信号をOFF状態にする(ステップS418)。
【0037】
次いで、CPU56は、ポインタの値を+1する(ステップS419)。そして、ポインタの値が8になった場合には、8バイトの表示制御コマンドデータ全ての送出が完了したことになるので、データ送出中フラグをリセットする(ステップS420,S421)。
以上のような処理によって、表示制御コマンドデータが、割込処理によって1バイトずつ送出される。
【0038】
以上のように、メイン基板31から表示制御基板80に送信される表示制御コマンドデータは、割込処理によって送出される。この実施の形態では、割込処理は、1.89ms間隔で実行される。CPU56は2ms間隔で起動されメイン動作を行うので、CPU56における内部動作周波数は500Hzである。一方、データ出力周波数は、(1/1.89ms)Hzであって、内部動作周波数とは非同期である。すると、メイン基板31から出力される表示制御コマンドデータを観測しても、CPU56の内部動作周波数を予測することはできない。よって、表示制御コマンドデータにもとづいて大当りを発生させる乱数の発生タイミングを認識することはできない。
【0039】
なお、この実施の形態では、図6に示された例のように、CPU56の1回の2ms動作中に2回の割込が生ずると、2回目の割込ではデータを送出しない。すると、表示制御データが(1.89×2)msかかって転送されることがありうるが、表示に関することであるから実用上は問題がない。
【0040】
また、ランプ・LED回路60、電飾基板コマンド出力回路62および情報出力回路64を介してメイン基板31出力される各データも、1.89ms毎に実行される割込処理で出力されていた。従って、それらのデータ出力周波数も、CPU56における内部動作周波数とは非同期である。よって、メイン基板31から出力されるそれらの出力データを観測しても、CPU56の内部動作周波数を知ることはできない。
【0041】
さらに、この実施の形態ではメイン基板31から賞球基板37に送信される賞球個数信号は2ms毎に動作するメイン動作で行われていたが、2msと割込間隔のずれ量が賞球払出遅れ時間として許容できるのであれば、賞球個数信号も割込処理で出力されるようにしてもよい。
また、この実施の形態ではソレノイド回路59を介して出力されるソレノイド16,21に対する駆動信号は例えば特別図柄プロセス処理等において出力されるが、2msと割込間隔のずれ量が始動入賞口開放や大入賞口開放に対する遅れ時間として許容できるのであれば、ソレノイド16,21に対する駆動信号も割込処理で出力されるようにしてもよい。
【0042】
実施の形態2.
図3に示された例では発振回路68は水晶振動子の発振にもとづいて割込信号を発振した。すなわち、周波数が比較的安定している状態で発振が行われる。しかし、割込信号の発生間隔は、遊技機の動作が不安定にならない範囲でばらついていた方がよい。そうすれば、メイン基板31の外部でメイン基板31からの出力信号を観測した場合に、データ出力タイミングがさらにばらついて、CPU56の内部動作周波数の予測の困難性がさらに増すからである。
【0043】
図10は、水晶振動子に比べると温度等の影響を受けやすい抵抗やコンデンサを用いたCR発振回路によって割込信号を発生する発振回路68aを構成した例を示す。このような発振回路68aによれば、水晶振動子を用いた場合に比べて、遊技機の内部温度等が変動するとそれに伴って発振周波数が変動する。よって、メイン基板31からのデータ出力タイミングがばらつき、大当りを発生させる乱数の発生タイミングを認識することがさらに困難になる。
なお、遊技機の動作については、第1の実施の形態の場合と同様である。
【0044】
実施の形態3.
第1および第2の実施の形態では割込処理によってCPU56の内部動作周波数とデータ出力周波数とをずらすようにしたが、割込処理によらないで内部動作周波数とデータ出力周波数とをずらすこともできる。図11は、割込処理によらず内部動作周波数とデータ出力周波数とをずらすことができる回路構成の一例を示すブロック図である。
【0045】
図2に示されたランプ・LED回路60、電飾基板コマンド出力回路62、表示装置回路63および情報出力回路64を介してCPU56からメイン基板31の外部に出力される信号は、I/Oポート57を介して出力されている。そこで、図11に示すように、I/Oポート57の出力ポート部の出力にDラッチ回路571〜578を接続する。そして、各Dラッチ回路571〜578のクロック入力に、発振回路68の発振出力を接続する。ここでは、発振回路68の発振周期は例えば385μsであるとするが、この値も単なる例である。なお、図11ではDラッチ回路571〜578のみが示されているが、遊技機では出力ポート数は8つよりも多いので、実際にはさらに多くのDラッチ回路が設置される。また、図11ではデータバスのみが示され、アドレスバスは省略されている。
【0046】
図12は、この実施の形態におけるメイン基板31における基本回路53のメイン動作を示すフローチャートである。第1および第2の実施の形態では表示制御データ出力処理およびデータ出力処理は割込処理で行われていたが、図12に示すように、ここでは、それらの処理も基本回路53のメイン動作で実行される。従って、図13(A),(B)に示すように、CPU56から、具体的にはI/Oポート57から、表示制御データおよびストローブ信号が2msの内部動作周波数にもとづいて出力される。
【0047】
しかし、I/Oポート57からの出力データは、Dラッチ回路571〜578によって、385μsのクロック信号の立ち下がりでラッチされ出力される(図13(C),(D),(E)参照)。すると、実質的に、メイン基板31からの表示制御データ出力周波数は、(1/385μs)Hzとなり、CPU56の内部動作周波数とは一致しなくなる。よって、メイン基板31から出力される表示制御コマンドデータを観測してもCPU56の内部動作周波数を予測ことはできず、表示制御コマンドデータにもとづいて大当りを発生させる乱数の発生タイミングを認識することはできない。
【0048】
なお、385μsのクロック信号によってストローブ信号もラッチされるので、クロック信号とストローブ信号とのタイミング関係によっては、Dラッチ回路から出力されるストローブ信号の幅が385μsになったり(385×2)μsになったりする(図13(E)参照)。しかし、385μsのストローブ信号でも(385×2)μsのストローブ信号でも表示制御基板80の表示制御用CPU91は十分認識できるので、実用上問題なく、表示制御用CPU91は表示制御データを取り込める(図13(F)参照)。
【0049】
また、ランプ・LED回路60、電飾基板コマンド出力回路62および情報出力回路64を介してメイン基板31から出力される各データも、Dラッチ回路を介して出力するように構成することができる。その場合には、それらのデータ出力周波数も、CPU56における内部動作周波数とは非同期である。よって、メイン基板31から出力されるそれらの出力データを観測しても、CPU56の内部動作周波数を知ることはできない。
【0050】
さらに、メイン基板31から賞球基板37に送信される賞球個数信号に関しても、2msと385μs間隔のクロック信号とのずれ量が賞球払出遅れ時間として許容できるのであれば、賞球個数信号を出力するI/Oポート57の出力側にもDラッチ回路を設けてもよい。なお、クロック信号の周期を385μsとした場合の最大ずれ量は385μsである
また、ソレノイド16,21に対する駆動信号に関しても、2msと385μs間隔のクロック信号とのずれ量が始動入賞口開放や大入賞口開放に対する遅れ時間として許容できるのであれば、ソレノイド16,21を出力するI/Oポート57の出力側にもDラッチ回路を設けてもよい。
【0051】
この実施の形態では、割込処理によらないで内部動作周波数とデータ出力周波数とがずらされるので、割込処理が他の処理として既に使用されていたり、何らかの理由で割込処理を使用できない場合に有用である。
なお、この実施の形態では、CPU56からの出力データを発振回路68aからの信号に同期させて出力する出力回路として、Dラッチ回路571〜578が用いられたが、出力回路はDラッチ回路に限られない。
【0052】
第1〜第3の実施の形態に示されたように、本発明によれば、CPU56の内部動作周波数と、メイン基板31から外部に出力されるデータの出力周波数とが非同期になっているので、メイン基板31から出力されるデータを不正基板によって観測しても、CPU56の内部動作周波数を予測することができない。よって、不正基板を取り付けても大当りを発生させる乱数の発生タイミングを認識することができず、不正基板による遊技機への攻撃を確実に防御できる。
【0053】
なお、図2に示された周辺基板構成は一例であって、遊技機では種々の周辺基板構成を採用することができる。どのような構成方法がとられても、メイン基板31から各周辺基板に出力されるデータについて本発明を適用することができる。
【0054】
また、上記の各実施の形態の遊技機、すなわち図1の正面図に示されたパチンコ遊技機は、始動入賞にもとづいて画像表示部9に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第1種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第2種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第3種パチンコ遊技機であっても、本発明を適用できる。
【0055】
また、上記の各実施の形態では、複数種類の図柄を可変表示するためのCRTによる画像表示部9を用いた場合について説明したが、LCDによる可変表示装置を用いた場合であってもよい。さらに、盤面が全て映像で構成される映像式のパチンコ遊技機に適用することもできる。
【0056】
【発明の効果】
以上のように、本発明によれば、遊技機を、遊技制御手段の内部動作周波数と、遊技制御基板から他の制御基板に対して出力されるデータの出力周波数とを異ならせる非同期化手段を有する構成にしたので、不正基板は、遊技制御基板から出力されるデータを観測しても、遊技制御手段の内部動作周波数を予測することができなくなる。よって、不正基板を取り付けても大当りを発生させる乱数の発生タイミングを狙って不正に始動入賞信号を遊技制御手段に送出することができず、不正基板による不正行為を確実に防止できる効果がある。
非同期化手段が、遊技制御手段の内部動作周波数とは異なる周波数の信号を発生する発振回路と、発振回路からの信号にもとづいて動作するCPUの割込処理とで構成される場合には、遊技制御基板における部品追加なしで、遊技制御手段の内部動作周波数と遊技制御基板から出力されるデータの出力周波数とを異ならせることができる。
また、非同期化手段が、遊技制御手段の内部動作周波数とは異なる周波数の信号を発生する発振回路と、遊技制御手段からの出力データを発振回路からの信号に同期させて出力する出力回路と構成で構成される場合には、何らかの理由でCPUの割込を利用でない場合であっても、遊技制御手段の内部動作周波数と遊技制御基板から出力されるデータの出力周波数とを異ならせることができる。
【図面の簡単な説明】
【図1】 パチンコ遊技機を正面からみた正面図である。
【図2】 遊技制御基板における回路構成の一例と周辺基板を示すブロック図である。
【図3】 CPUの周辺回路のうちの主要部を示すブロック図である。
【図4】 表示制御基板内の回路構成を示すブロック図である。
【図5】 表示コントロール回路の構成の一例を示すブロック図である。
【図6】 表示制御コマンドデータの送出タイミングを示すタイミング図である。
【図7】 メイン基板における基本回路の動作を示すフローチャートである。
【図8】 割込処理を示すフローチャートである。
【図9】 表示制御データ出力処理の動作例を示すフローチャートである。
【図10】 第2の実施の形態におけるCPUの周辺回路のうちの主要部を示すブロック図である。
【図11】 第3の実施の形態におけるCPUの周辺回路のうちの主要部を示すブロック図である。
【図12】 第3の実施の形態における基本回路の動作を示すフローチャートである。
【図13】 第3の実施の形態における表示制御コマンドデータの送出タイミングを示すタイミング図である。
【符号の説明】
8 可変表示装置
9 画像表示部
31 遊技制御基板
35 電飾基板
37 賞球基板
70 ランプ基板
53 基本回路
54 ROM
56 CPU
65 初期リセット回路
66 定期リセット回路
68,68a 発振回路
80 表示制御基板
91 表示制御用CPU
Claims (3)
- 特定入賞部への遊技媒体の進入により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者に所定の遊技価値が付与可能となる遊技機であって、
遊技の進行を制御する遊技制御プログラムを含む遊技制御手段が搭載された遊技制御基板と、
前記遊技制御基板から出力されるデータを入力する他の制御基板とを備え、
前記遊技制御手段の内部動作周波数と、前記遊技制御基板から前記他の制御基板に対して出力されるデータの出力周波数とを異ならせる非同期化手段を有する
ことを特徴とする遊技機。 - 遊技制御手段はCPUを含み、非同期化手段は、遊技制御手段の内部動作周波数とは異なる周波数の信号を発生する発振回路と、その発振回路からの信号にもとづいて動作する前記CPUの割込処理とを含む
請求項1記載の遊技機。 - 非同期化手段は、遊技制御手段の内部動作周波数とは異なる周波数の信号を発生する発振回路と、遊技制御手段からの出力データを前記発振回路からの信号に同期させて出力する出力回路とを含む
請求項1記載の遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10063198A JP4230002B2 (ja) | 1998-03-27 | 1998-03-27 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10063198A JP4230002B2 (ja) | 1998-03-27 | 1998-03-27 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11276700A JPH11276700A (ja) | 1999-10-12 |
JP4230002B2 true JP4230002B2 (ja) | 2009-02-25 |
Family
ID=14279193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10063198A Expired - Fee Related JP4230002B2 (ja) | 1998-03-27 | 1998-03-27 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4230002B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4591952B2 (ja) * | 2004-09-06 | 2010-12-01 | サミー株式会社 | 遊技機 |
JP5148149B2 (ja) * | 2007-03-29 | 2013-02-20 | 株式会社ユニバーサルエンターテインメント | 弾球遊技機 |
JP5483493B2 (ja) * | 2012-05-10 | 2014-05-07 | 株式会社ユニバーサルエンターテインメント | 弾球遊技機 |
JP5483492B2 (ja) * | 2012-05-10 | 2014-05-07 | 株式会社ユニバーサルエンターテインメント | 弾球遊技機 |
JP6286788B2 (ja) * | 2013-05-16 | 2018-03-07 | 株式会社ソフイア | 遊技機 |
JP6163090B2 (ja) * | 2013-05-16 | 2017-07-12 | 株式会社ソフイア | 遊技機 |
JP6286789B2 (ja) * | 2013-05-16 | 2018-03-07 | 株式会社ソフイア | 遊技機 |
-
1998
- 1998-03-27 JP JP10063198A patent/JP4230002B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11276700A (ja) | 1999-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4236728B2 (ja) | 遊技機 | |
JP4216103B2 (ja) | 遊技機 | |
JP4454957B2 (ja) | 遊技機 | |
JP4255539B2 (ja) | 遊技機 | |
JP4493291B2 (ja) | 遊技機 | |
JP2004223051A (ja) | 遊技機 | |
JP4030492B2 (ja) | 遊技機 | |
JP2005185728A5 (ja) | ||
JP2005185728A (ja) | 遊技機 | |
JP4370446B2 (ja) | 遊技機 | |
JP2004008585A (ja) | 遊技機 | |
JP2005288030A (ja) | 遊技機 | |
JP4230002B2 (ja) | 遊技機 | |
JP4443846B2 (ja) | 遊技機 | |
JP4286010B2 (ja) | 遊技機 | |
JP2000014909A (ja) | 遊技機 | |
JP2010279818A (ja) | 遊技機 | |
JP4290452B2 (ja) | 遊技機 | |
JP2003290485A (ja) | 遊技機 | |
JP6679114B2 (ja) | 遊技機 | |
JP4255540B2 (ja) | 遊技機 | |
JP4689700B2 (ja) | 遊技機 | |
JP3346761B2 (ja) | 遊技機 | |
JP2007222684A (ja) | 遊技機 | |
JP2000061088A (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |