JP4224588B2 - 電気信号伝送線路 - Google Patents

電気信号伝送線路 Download PDF

Info

Publication number
JP4224588B2
JP4224588B2 JP2004508412A JP2004508412A JP4224588B2 JP 4224588 B2 JP4224588 B2 JP 4224588B2 JP 2004508412 A JP2004508412 A JP 2004508412A JP 2004508412 A JP2004508412 A JP 2004508412A JP 4224588 B2 JP4224588 B2 JP 4224588B2
Authority
JP
Japan
Prior art keywords
electrode
signal
dielectric
transmission line
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004508412A
Other languages
English (en)
Other versions
JPWO2003100861A1 (ja
Inventor
太郎 板谷
修一 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2003100861A1 publication Critical patent/JPWO2003100861A1/ja
Application granted granted Critical
Publication of JP4224588B2 publication Critical patent/JP4224588B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/003Coplanar lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

技術分野
本発明は、電気信号の伝搬、特に半導体回路内での高周波電気信号の伝送に好適な電気信号伝送線路の構造に関する。
背景技術
電気信号処理のための集積回路における信号処理周波数の上限は、トランジスタ等の能動素子、または伝送線路等の受動素子により規定される。2002年現在においては、トランジスタの遮断周波数は500GHzに達しているものの、信号処理周波数の上限は約100GHz程度にとどまっているため、集積回路における信号処理周波数の上限は100GHz程度となってしまう。
また、高周波電気信号の伝搬に際して、実装基板においてはマイクロストリップ導波路が、半導体基板においてはコプレーナ導波路が用いられている。
まず、マイクロストリップ線路の断面構造を第5図に示す。マイクロストリップ線路は、信号電極101と半導体基板102とグランド電極103から成る構造である。マイクロストリップ線路は構成が容易であり、しかも安価に製造出来るという利点がある。しかし、マイクロストリップ線路を伝搬する電気信号の大部分は半導体基板102内を伝搬するが、一部の電気信号は信号電極101側の空気中に存在する。このため、誘電体と空気における電気信号の位相速度が異なる事から、伝搬方向に電界または磁界を持つ混成モードが発生してしまうのである。混成モードは、高周波領域で支配的な放射損失の原因となる。しかも、電気信号が高周波になるほど電気信号の波長が短くなり、混成モードが顕在化してくる。従って、マイクロストリップ線路は、高周波伝送線路としては不適当であり、比較的低周波の実装基板に対して用いられることが多い。
次に、コプレーナ導波路について説明する。コプレーナ導波路の断面構造を第6図に示す。コプレーナ導波路は、半導体基板104の表面に、信号電極105とグランド電極106,106が配置された構造を有する。グランド電極106,106は、信号電極105を挟む形で配置されており、半導体デバイスの実装を容易に出来る利点がある。グランド電極106が信号電極105に隣接して設置されることから、信号電極105とグランド電極106の間に電気信号が局在する。コプレーナ導波路では電気信号が空間的に局在することから、マイクロストリップラインと比較すると、より高周波に対応することが出来る。しかし、マイクロストリップラインと同様に、電気信号が半導体基板104と空気中を伝搬することから、位相速度の不整号が発生する。従って、高周波になるにつれて、混成モードが顕在化し、放射損失が増大するという欠点を有する。
次に、上述したマイクロストリップ線路やコプレーナ導波路よりも高周波の信号伝送が可能な伝送線路について説明する。2002年現在、最も高周波の信号伝送を実現できる伝送線路は、NLTL(Non−linear transmission line)と呼ばれているもので、M.J.W Rodwellにより提案されたものである。これは、能動伝送線路の一種で、信号線路とグランド線路の間にコンデンサが設置され、電圧に対する静電容量の非線形な性質を利用することにより、電気パルスの圧縮を行って、高周波の信号伝送を可能とするのである。
NLTL伝送線路では、これまでに金属と半導体のショットキー接合を利用したキャパシタンスを利用することにより、電気パルスの圧縮を実現(M.J.W.Rodwell et al.Proc.IEEE,vol.82,no.7,pp1037−1059(1994))している。また、この能動線路を利用することにより、高速電気信号に対するサンプリング回路が試作されており、725GHzの電気信号のサンプリング計測が実現(U.Bhattacharya,S.T.Allen and M.J.W.Rodwell,IEEE,vol.5,No.2,(1995))されている。
このNLTL伝送線路の断面構造と平面構造の概略を第7図に示す。第7図(a)の断面構造を見ると、半導体基板107の上に信号線と両側にグランド線があるコプレーナ導波路構造を持っている。信号線の金属電極である信号電極108とグランド線の金属電極であるグランド電極109は、n型の導電性半導体110a,110bと接触している。両側のグランド電極109,109は、n型半導体111により互いに接触している。信号電極108下部のn型半導体110aは、絶縁層112によってグランド電極109,109およびその下部のn型半導体111から絶縁されている。グランド電極109は主線109aと信号電極108方向に伸びた複数の延出部109b…とからなり、信号電極108の下部に設けたn型の導電性半導体110aとショットキー接合(図中、SJで示す)を形成する。
上記のように構成されたNLTL伝送線路において、グランド電極109の延出部109bは、付加的なインダクタンス成分を発生させる。そして、NLTL伝送線路においては、ショットキー接合による非線型な静電容量と、付加されるインダクタンス成分のバランスを取ることが、電気パルスの圧縮特性に大きな影響を与える。
しかしながら、NLTL伝送線路では、電気信号が半導体基板と伝送線路上方の空気中を伝搬することから、コプレーナ導波路と同じく不均質導波路となる。半導体基板と空気の位相速度が異なることから、混成モードが発生し、電気信号の伝搬方向にも電界成分と磁界成分が発生する。また、混成モードに基因した放射損失も高周波領域においては、無視出来なくなる。
さらに、NLTL伝送線路の構造においては、信号電極に対する非線型なキャパシタンスが、信号電極とグランド電極の間の領域に存在するため、これが問題となる。NLTL伝送線路を伝搬する電気信号のエネルギーは、信号電極とグランド電極の間に存在することから、この部分にショットキー接合用の金属電極が多数配置される事により、インピーダンスのミスマッチが発生し、進行する電磁波の反射と散乱が発生する。例えば、第7図(b)の平面図において、ショットキー接合を形成する両電極の間隔以下の波長の電磁波に対しては、このインピーダンスミスマッチ部分での多重反射により、損失が非常に大きくなってしまう。
しかも、ショットキー接合を形成する金属電極は、伝搬する電気信号に対する境界条件として作用し、伝搬する電気信号が複雑なものとなり、伝送モードをTEM近似で表す事が出来なくなる。
また、NLTL伝送線路では、化合物半導体のショットキー障壁を利用しているために、半導体製造プロセスに起因した問題もある。ショットキー接合による静電容量は、ショットキー障壁の高さと厚さで決定され、ショットキー障壁の厚さは化合物半導体の界面での欠陥密度に比例し、その欠陥密度は表面処理の方法に強く依存するが、現在の半導体製造プロセスでは均一な表面処理を再現できない。従って、NLTL伝送線路の最重要パラメータである非線型な静電容量の大きさの再現性と均一性を実現し難いという、実用上の大きな問題がある。
そこで、本発明は、高速電気信号の伝搬が可能で、しかも、現在の半導体プロセスにより安定した品質で製造することができる構造の電気信号伝送線路の提供を目的とする。
発明の開示
本発明は、半導体基板上に形成された、信号電極部とグランド電極部と誘電体部からなり、上記信号電極部は電気信号が流れる金属電極を備え、上記グランド電極部は接地される金属電極を備え、上記信号電極部の金属電極と上記グランド電極部の金属電極とを半導体のPN接合で接続し、上記信号電極部の金属電極と上記グランド電極部の金属電極との間の電気力線の走る領域、すなわち伝送される電気信号のエネルギーが存在する領域を誘電体で覆うことにより誘電体部を形成したことを特徴とする。
よって、本発明に係る電気信号伝送線路によれば、信号電極部の金属電極と上記グランド電極部の金属電極とを半導体のPN接合で接続することで、信号電極部とグランド電極部との間に所望の静電容量を確保するようにしたので、不純物密度を精度良く制御出来る現在の半導体製造プロセスによって、電気信号電送線路の再現性と均一性を確保できる。しかも、伝送される電気信号のエネルギーが存在する領域を誘電体で覆った誘電体部を形成することにより、信号電極部とグランド電極部との間で絶縁破壊または沿面放電が生ずることを防止できる。さらに、伝搬する電気信号の大半が誘電体中を伝搬することとなるので、電気信号の減衰を抑制できるという効果もある。
また、本発明は、上記の電気信号伝送線路において、上記信号電極部の両側に各々グランド電極部を設けると共に、両グランド電極部の夫々の金属電極の間を第1導電性半導体で接続し、上記第1導電性半導体とは極性の異なる第2導電性半導体を、上記信号電極部の金属電極と第1導電性半導体との間に介在させることによって、PN接合を形成すると共に、上記信号電極部の金属電極と上記グランド電極部の金属電極との間が、上記PN接合と上記第1導電性半導体で直列に接続されるようにしたことを特徴とする。
よって、本発明に係る電気信号伝送線路によれば、信号電極部の金属電極とグランド電極部の金属電極の間が、PN接合により実現されるコンデンサと、第1導電性半導体により実現される抵抗で直列に接続されることとなるので、電気信号が低周波の場合はPN接合のコンデンサにより電圧が発生し、電気信号が高周波の場合は抵抗で電圧が発生するので、信号電極部の金属電極に供給される電気信号によってグランド電極部の金属電極の電位が変動することを効果的に抑制できる。
また、本発明は、上記の電気信号伝送線路において、上記信号電極部の金属電極とグランド電極部の金属電極の間には適当な深さのエッチングを施すことで、両金属電極間の電気力線の走る領域から第1導電性半導体の露出面を離隔する空部を形成し、エッチングされた空部から信号電極部の金属電極およびグランド電極部の金属電極までを覆うように誘電体を装荷して誘電体部を形成するようにしたことを特徴とする。
よって、本発明に係る電気信号伝送線路によれば、信号電極部の金属電極とグランド電極部の金属電極の間の電気力線の走る領域から第1導電性半導体が離隔されるので、信号電極部に供給された電気信号によって第1導電性半導体に起電力が発生したとしても、信号電極部の金属電極による局所的な境界条件の変化に起因する高周波成分の減衰や放射や散乱を抑制することができ、信頼性の高い信号伝送を期せる。
また、本発明は、上記の電気伝送線路において、上記誘電体部を形成する誘電体は、比誘電率が3以下の有機材料としたことを特徴とする。
よって、本発明に係る電気信号伝送路によれば、比誘電率が3以下の有機材料を誘電体部を形成する誘電体として用いるので、一般の半導体と比較して比誘電率が十分に小さいことから、高周波において増大する誘電体損失の低減に大いに寄与できる。
また、本発明は、上記の電気伝送線路において、上記誘電体部を形成する誘電体として、ポリイミドを用いるようにしたことを特徴とする。
よって、本発明はに係る電気信号伝送路によれば、誘電体部を形成する誘電体として、ポリイミドを用いるようにしたので、高い電気絶縁性を期せると共に、高温に対する耐性、化学耐性、機械的な特性に優れていることから、電気信号伝送路としての信頼性向上にも寄与できる。また、誘電体部を形成する際に要する時間やコストの面でも、酸化シリコンやダイヤモンドカーボン等の無機材料に比べて非常に有利である。
発明を実施するための最良の形態
次に、添付図面に基づいて、本発明に係る電気信号伝送線路の一実施形態を説明する。
第1図(a)は本実施形態に係る電気信号伝送線路の断面構造を示し、第1図(b)はその概略平面構造(最上層である誘電体部を除く)を示す。本実施形態に係る電気信号伝送線路は、半導体(シリコン:Si、インジウムリン:InP、ガリウムナイトライド:GaN、シリコンカーバイド:SiC等)よりなる半導体基板1上に形成された、信号電極部2とグランド電極部3と誘電体部4からなり、信号電極部2は電気信号が流れる金属電極21と上部導電性半導体22と下部導電性半導体23とを備え、グランド電極部3は接地される金属電極31と導電性半導体32とを備えるものである。なお、本実施形態においては、信号電極部2の両側に各々グランド電極部3,3を設けると共に、両グランド電極部3,3の夫々の金属電極31,31の間を導電性半導体導電性半導体32および導電性半導体32′により接続してある。
上記信号電極部2の金属電極21とその下の上部導電性半導体22は、オーミック接触をしており、上部導電性半導体22と下部導電性半導体23は、極性が互いに反対となるようにする。更に、信号電極部2の上部導電性半導体22と、グランド電極部3の導電性半導体32,32′の極性が互いに異なる(下部導電性半導体23と導電性半導体32,32′の極性が同じになる)ようにする。かくして、信号電極部2の金属電極21とグランド電極部3の金属電極31とが半導体のPN接合(図中、PNJで示す)で接続されるのである。このとき、電気信号の電位レベルとグランド電極の電位に応じた逆方向電圧がPN接合に印加されるように、P型半導体とN型半導体の積層順を定める必要がある。
なお、本実施形態においては、各々極性を異ならしめた上部導電性半導体22と下部導電性半導体23を信号電極部2に設けるものとしたが、これに限定されるものではなく、例えば、下部導電性半導体23を設けずに、下部導電性半導体23と極性が同じ導電性半導体32′の上に上部導電性半導体22を形成してもPN接合を得ることができる。しかしながら、本実施形態の如く、導電性半導体32′よりもドーピングを高くしたPN接合形成用の下部導電性半導体23を別途設けるようにすると、素子の特性上効果がある。
また、本実施形態における電気信号伝送線路では、信号電極部2の金属電極21とグランド電極部3の金属電極31の間に適当な深さのエッチングを施すことで、金属電極31の下方に位置する導電性半導体32とエッチングされずに残った導電性半導体32′とを生ぜしめることで、信号電極部2の金属電極21とグランド電極部3の金属電極31の間に空部を形成し、この空部を埋めて、尚且つ信号電極部2の金属電極21やグランド電極3の金属電極31よりも適宜上方に至るまで誘電体で覆うことにより、誘電体部4を形成した。
すなわち、エッチングにより信号電極部2とグランド電極部3との間に生じた空部から信号電極部2の金属電極21およびグランド電極部3の金属電極31までを覆うように誘電体を装荷して誘電体部4を形成したのである。かくすることで、信号電極部2の金属電極21とグランド電極部3の金属電極31との間の電気力線の走る領域、すなわち伝送される電気信号のエネルギーが存在する領域を誘電体で覆うことができる。なお、誘電体部4の形成形状は本実施形態のように、均一高さまで誘電体を装荷するものに限らず、最低限、信号電極部2の金属電極21とグランド電極部3の金属電極31との間の電気力線の走る領域に誘電体を配しておけば良い。また、誘電体部4に用いる誘電体は特に限定されるものではなく、例えば、無機材料である酸化シリコンや窒化シリコンを用いても良いし、有機材料であるダイヤモンドライクカーボンやポリイミドを用いても良い。更には、誘電体部4を単一の誘電体で形成する場合に限らず、複数種類の誘電体を用いて形成しても良い。
次に、上記のように構成した電気信号伝送線路におけるPN接合の果たす機能について説明する。信号電極部2の金属電極21とグランド電極部3の金属電極31の間を等価回路として表現すると、第2図(a)に示すように、PN接合によるキャパシタンスCと導電性半導体32,32′による抵抗Rが直列に接合された形となる。一方、NLTL伝送線路の対応箇所を等価回路で表現すると、第2図(b)のように、ショットキー接合に起因するキャパシタンスCと抵抗R、そして隣接して配置されたグランド電極と信号電極との間のインダクタンスLが並列に接続された形となる。
ここで、信号線に高周波の電気信号が印可された場合、第2図(b)のNLTL伝送線路の場合は、2つの問題点が存在する。一つは、キャパシタンスCを通じて高周波の信号成分が減衰する点であり、もう一つは、インダクタンス成分によるグランド電極の電位の変動が生じる点にある。ショットキー接合のグランド電極は、電気信号の伝搬する領域にあることから、ショットキー接合のグランド側金属電極の電位の変動は、伝搬する電気信号に影響を与えてしまう。
これに対して、本実施形態に係る電気信号伝送線路の場合、第2図(a)のように、PN接合により実現される容量成分と導電性半導体32,32′により実現される抵抗成分が直列に入っている事から、低周波の信号成分がキャパシタンスCを通じて減衰することを防止でき、高周波の信号成分が抵抗Rにより減衰することを防止できる。よって、電気信号による信号電極の電位の変化は、PN接合によるキャパシタンスCとグランド電極部3の導電性半導体32,32′の抵抗Rにより緩衝され、グランド電極部3の金属電極31の電位の変化は非常に小さなものとなる。なお、導電性半導体32,32′により実現される抵抗の特性は、不純物のドーピング濃度や層の厚さを変えることにより、適宜変化させることができる。
しかも、PN接合とショットキー接合を比較した場合、PN接合の方が現在の半導体製造プロセス技術で均質な特性を精度良く再現できるという利点がある。ショットキー接合による静電容量が半導体界面の欠陥密度に依存し、半導体界面の欠陥密度は半導体の表面処理に強く依存することから、再現性と均一性を保つ事が困難であるのに対して、PN接合による静電容量はPN接合部の不純物密度に依存し、不純物密度は現在の半導体製造プロセス技術で精度良く制御出来ることから、素子の再現性と均一性を確保することが可能なのである。
次に、信号電極部2の金属電極21とグランド電極部3の金属電極31との間に誘電体を装荷する必要性について説明する。誘電体を装荷しない場合には、伝搬する電気信号の大分部は、グランド電極部3の金属電極31と信号電極部2の金属電極21の間の空気で満たされた空間を伝搬することになる。この場合、金属電極の角に電界が集中することにより、放電が起る。また、半導体表面を通じての沿面放電も起こる。特に高周波電気信号の伝送においては、過渡的に高い電圧が発生する。一般に、絶縁破壊電圧は、周波数が高いほど低くなることから、高周波における電気信号の伝送を想定した場合には、絶縁破壊または沿面放電を防止する為に、最低限、信号電極部2の金属電極21とグランド電極部3の金属電極31との間の電気力線の走る領域に誘電体を装荷する必用がある。
なお、誘電部4を設けることによる副次的な効果として、空気の場合と比較すると、空気より誘電率が高い誘電材料中に電界が集中することから、伝送する電気信号が空間的により閉じ込められるようになり、伝搬する電気信号の大半が誘電体中を伝搬することとなり、電気信号の減衰抑制に寄与できる。
上述したように、本実施形態に係る電気信号伝送線路においては、信号電極部2の金属電極21とグランド電極3の金属電極31の間を、PN接合と導電性半導体32,32′で直列に接続し、信号電極部2の金属電極21とグランド電極部3の金属電極31との間に誘電体を装荷してなる誘電体部4を設ける構成とすることで、グランド電極部3の電位の変動および高周波成分の減衰を抑制することが可能となる。すなわち、信号電極部2の金属電極21とグランド電極部3の金属電極31の間が、PN接合により実現されるコンデンサと、導電性半導体32′により実現される抵抗で直列に接続されることとなるので、電気信号が低周波の場合はPN接合のコンデンサにより電圧が発生し、電気信号が高周波の場合は抵抗で電圧が発生し、信号電極部2の金属電極21に供給される電気信号によってグランド電極部3の金属電極31の電位が変動することを効果的に抑制できるのである。更には、信号電極部2およびグランド電極3の両金属電極21,31間の電気力線の走る領域から導電性半導体32′の露出面を離隔する空部をから信号電極部2の金属電極21およびグランド電極部3の金属電極31までを覆うように誘電体を装荷して誘電体部4を形成することで、伝送される電気信号のエネルギーの存在する誘電体部4と、信号電極部2とグランド電極部3との電気的接続部分であるPN接合および該PN接合と接続されている導電性半導体領域32,32′とを空間的に分離することで、信号電極部2の金属電極21による局所的な境界条件の変化に起因する高周波成分の減衰や放射や散乱を抑制することが可能となり、高周波電気信号の伝送に適した電気信号伝送線路を実現でき、高速な電気回路としての応用が期待できる。
次に、実際に作成した電気信号伝送線路の実施例を説明する。本実施例に係る高周波伝送線路の断面構造の概略を第3図に示す。半導体基板1として厚さが300μmの半絶縁性GaAsを用い、信号電極部2の金属電極21とグランド電極部3の金属電極31の幅は6μmである。信号電極部2の金属電極21の下方に形成した上部導電性半導体22は、P型のGaAs半導体で、厚さは1000nmである。更にその下には、下部導電性半導体23としての機能を兼ねる導電性半導体32として、厚さ2000nmのN型のGaAs半導体を形成した。これにより、信号電極2の金属電極21とグランド電極3の金属電極31との間にPN接合を形成している。
また、信号電極部2の金属電極21とグランド電極部3の金属電極31との間は、2μmの深さまでウェットエッチングにより削る。本実施例の試作素子では、サイドエッチングにより導電性半導体層(上部導電性半導体22および導電性半導体32)が垂直ではなく、斜めに削られている。埋め込み誘電体としては、低誘電率の感光性ポリイミドを用い、厚さ3μm程度となるように素子上へコーティングした。
なお、ポリイミドは、有機物質の一種であり、微細構造への埋め込み用絶縁材料として集積回路に既に適用されている。ポリイミド自身は、電気絶縁性に優れた絶縁材料である。また、高温に対する耐性、化学耐性、機械的な特性に優れている物質である。比誘電率は約3である、GaAsの12.4に対して4分の1の値である。比誘電率が半導体と比較して小さいことから、誘電体損失を大幅に低減することが出来る。誘電体損失は周波数の2乗に比例する事から、高周波において増大する誘電体損失の低減に寄与する。加えて、本実施例の如く、充填膜厚が5μm以上ある場合には、酸化シリコンやダイヤモンドカーボン等の無機材料を用いる場合に比べて、誘電体部形成に要する時間とコストを抑えられるという利点がある。
上記のような電気信号伝送線路を使って試作した素子に高速の受光素子を集積化して、受光素子からの電気信号を試作素子の上で測定したところ、受光素子から50μmの距離において、290fsの超高速応答が観測された(第4図参照)。これは、周波数に直すと1000GHz以上に相当する値であり、NLTL伝送線路のサンプリング周波数である700GHzの1.5倍以上の高速応答を実現するものである。この周波数応答は、現存する最高速と呼ばれるトランジスターの動作速度を上回るものであり、集積回路における信号処理周波数の上限は飛躍的に高める可能性を十分秘めたものである。
産業上の利用可能性
以上のように、本発明に係る電気信号伝送線路は、高周波の電気信号の伝送に適した線路を、現在の半導体プロセス技術により安定した品質で製造することができる技術により実現したので、集積回路のボトルネックである信号処理周波数を高くして高速な電気回路を実現することが可能である。
【図面の簡単な説明】
第1図(a)は、本発明の実施形態に係る電気信号伝送線路の概略断面図であり、第1図(b)は、本発明の実施形態に係る電気信号伝送線路の概略平面図であり、第2図(a)は、本発明の実施形態に係る電気信号伝送線路の信号電極部の金属電極とグランド電極部の金属電極の間の等価回路であり、第2図(b)は、NLTL伝送線路のショットキー接合部における電極間の等価回路であり、第3図は、実施例として試作した電気信号伝送線路の概略断面図であり、第4図は、実施例として試作した電気信号伝送線路を含む素子上での観測波形図であり、第5図は、従来のマイクロストリップラインの概略断面図であり、第6図は、従来のコプレーナ導波路の概略断面図であり、第7図(a)は、NLTL伝送線路の概略断面図であり、第7図(b)は、NLTL伝送線路の概略平面図である。

Claims (3)

  1. 半導体基板(1)上に形成された、信号電極部(2)とグランド電極部(3)と誘電体部(4)からなり、上記信号電極部は電気信号が流れる金属電極(21)を備え、上記グランド電極部は接地される金属電極(31)を備え、上記信号電極部の両側に各々グランド電極部を設けると共に、両グランド電極部の夫々の金属電極の間を第1導電性半導体で接続し、上記第1導電性半導体とは極性の異なる第2導電性半導体を、上記信号電極部の金属電極と第1導電性半導体との間に介在させることによって、PN接合(PNJ)を形成すると共に、上記信号電極部の金属電極と上記グランド電極部の金属電極との間が、上記PN接合と上記第1導電性半導体で直列に接続されるようにし、且つ、上記信号電極部の金属電極とグランド電極部の金属電極の間には適当な深さのエッチングを施すことで、両金属電極間の電気力線の走る領域から第1導電性半導体の露出面を離隔する空部を形成しこのエッチングされた空部から上記信号電極部の金属電極および上記グランド電極部の金属電極までを覆うように、電気力線の走る領域、すなわち伝送される電気信号のエネルギーが存在する領域を誘電体で覆うことにより誘電体部を形成したことを特徴とする電気信号電送線路。
  2. 上記誘電体部を形成する誘電体は、比誘電率が3以下の有機材料としたことを特徴とする請求の範囲第1項に記載の電気信号伝送線路。
  3. 上記誘電体部を形成する誘電体として、ポリイミドを用いるようにしたことを特徴とする請求の範囲第1項又は第2項に記載の電気信号伝送線路
JP2004508412A 2002-05-24 2002-05-24 電気信号伝送線路 Expired - Lifetime JP4224588B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/005071 WO2003100861A1 (fr) 2002-05-24 2002-05-24 Ligne de transmission de signaux electriques

Publications (2)

Publication Number Publication Date
JPWO2003100861A1 JPWO2003100861A1 (ja) 2005-09-29
JP4224588B2 true JP4224588B2 (ja) 2009-02-18

Family

ID=29561077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004508412A Expired - Lifetime JP4224588B2 (ja) 2002-05-24 2002-05-24 電気信号伝送線路

Country Status (6)

Country Link
US (1) US7345326B2 (ja)
JP (1) JP4224588B2 (ja)
KR (1) KR100718383B1 (ja)
CN (1) CN100570872C (ja)
AU (1) AU2002304066A1 (ja)
WO (1) WO2003100861A1 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0122371B1 (en) * 1980-05-20 1988-08-24 Kabushiki Kaisha Toshiba Semiconductor device
JPS59119733A (ja) * 1982-12-24 1984-07-11 Toshiba Corp 半導体装置
JP2604349B2 (ja) * 1984-12-12 1997-04-30 日本電気株式会社 半導体装置
JPH088350B2 (ja) * 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
US5014018A (en) 1987-10-06 1991-05-07 Stanford University Nonlinear transmission line for generation of picosecond electrical transients
JPH0352302A (ja) 1989-07-19 1991-03-06 Sanyo Electric Co Ltd モノリシックマイクロ波集積回路
FR2690786A1 (fr) * 1992-04-30 1993-10-29 Sgs Thomson Microelectronics Sa Dispositif de protection d'un circuit intégré contre les décharges électrostatiques.
JP3052302B2 (ja) * 1994-03-30 2000-06-12 豊和工業株式会社 溶断加工機
AU4726197A (en) * 1996-11-07 1998-05-29 Hitachi Limited Semiconductor integrated circuit device and its manufacture
JP4054093B2 (ja) * 1997-10-09 2008-02-27 株式会社ルネサステクノロジ 半導体装置
JPH11195909A (ja) 1997-10-21 1999-07-21 Murata Mfg Co Ltd 薄膜多層電極、高周波伝送線路、高周波共振器、および高周波フィルタ
EP0917237B1 (en) 1997-10-21 2005-09-14 Murata Manufacturing Co., Ltd. Thin-film multilayered electrode, high-frequency transmission line, high-frequency resonator, and high-frequency filter
US6825504B2 (en) * 1999-05-03 2004-11-30 Hitachi, Ltd. Semiconductor integrated circuit device and method of manufacturing the same

Also Published As

Publication number Publication date
WO2003100861A1 (fr) 2003-12-04
CN100570872C (zh) 2009-12-16
KR20050016428A (ko) 2005-02-21
AU2002304066A1 (en) 2003-12-12
US20060082937A1 (en) 2006-04-20
JPWO2003100861A1 (ja) 2005-09-29
US7345326B2 (en) 2008-03-18
KR100718383B1 (ko) 2007-05-14
CN1630947A (zh) 2005-06-22

Similar Documents

Publication Publication Date Title
JP3941127B2 (ja) マイクロ波集積回路受動素子構造および信号伝搬損失を低減する方法
EP1388902B1 (en) Fabricating method of Gunn diode
US4460880A (en) Circuit matching elements
KR20150033538A (ko) 반도체장치 및 그 제조방법
EP1748476B1 (en) Electrode pad on conductive semiconductor substrate
CN104134931A (zh) 波导、包括该波导的装置及制造该波导的方法
JP2010081487A (ja) コプレーナ線路及びその製造方法
JP4224588B2 (ja) 電気信号伝送線路
JP2000022241A (ja) ガンダイオード、その製造方法、およびその実装構造
JPH0450766B2 (ja)
JPH10505202A (ja) 能動マイクロ波素子及び少なくとも1つの受動素子を備えた集積回路構造
US20080079170A1 (en) Semiconductor device
US11063118B1 (en) TeraHertz capable integrated circuit
JP6713948B2 (ja) 半導体装置
RU2806213C1 (ru) Способ изготовления поверхностной ионной ловушки
US11677016B1 (en) TeraHertz capable integrated circuit
WO2023017775A1 (ja) 導波素子
US20220254717A1 (en) Semiconductor Device And Manufacturing Method Therefor
JP2000031523A (ja) 光伝導素子
JP2010226410A (ja) コプレーナ線路
Yamamoto et al. Millimeter-wave MEMS capacitive switch in vacuum-sealed in-line wafer level package
Drayton Recent developments in porous silicon substrates for RF/microwave applications
JP2002217601A (ja) 回路装置
TW201906090A (zh) 絕緣層上覆半導體基板
Hohkawa et al. Single phase transducer consisting of AlGaN/GaN

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4224588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term