JP4221123B2

JP4221123B2 - Regulator circuit

Info

Publication number: JP4221123B2
Application number: JP21659499A
Authority: JP
Inventors: 直生青山
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 1999-07-30
Filing date: 1999-07-30
Publication date: 2009-02-12
Anticipated expiration: 2019-07-30
Also published as: JP2001042954A

Description

【０００１】
【発明の属する技術分野】
本発明は、入力電圧を安定化するレギュレータ回路に係り、特に、出力特性の向上を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の電圧安定化回路、すなわちレギュレータ回路としては、例えば、図４に示されたような構成を有してなるものが公知・周知となっている。
以下、同図を参照しつつこの従来のレギュレータ回路について説明すれば、まず、このレギュレータ回路は、入力電圧端子１５と出力電圧端子１７との間に、出力トランジスタＱ１が直列に接続されて設けられる一方、この出力トランジスタＱ１の動作を制御するエラーアンプ２が設けられている。
そして、出力電圧Ｖoが、第１及び第２の分圧抵抗器Ｒ1，Ｒ2により分圧されて、エラーアンプ２において、第１の基準電圧Ｖrefと比較されて、その比較結果が出力トランジスタＱ１のべースに印加されることで、出力電圧Ｖoは、Ｖo＝(Ｒ1＋Ｒ2)×Ｖref／Ｒ2で表される電圧に安定化されるようになっている。
また、電流制限回路２１が設けられており、電流検出用抵抗器Ｒ3の電圧降下が制限基準電圧Ｖlimを越えると比較器４から所定の信号が出力され、この出力信号によって出力トランジスタＱ１が非動作状態とされるようになっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来の回路においては、負荷Ｒ_Lに流れる電流によって生ずる電流検出用抵抗器Ｒ3における電圧降下分だけ負荷Ｒ_Lへの印加電圧が変化し、負荷に安定した正確な電圧が得られないという問題があった。
本発明は、上記実状に鑑みてなされたもので、負荷に一定の電圧が印加されるレギュレータ回路を提供するものである。
【０００４】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係るレギュレータ回路は、
入出力端子間に直列接続された出力トランジスタを有し、前記出力端子における出力電圧が第１の基準電圧となるよう制御されるよう構成されてなる一方、
負荷電流を検出する電流検出用抵抗器を有し、当該電流検出用抵抗器における電圧降下が第２の基準電圧を越えた場合に、前記出力トランジスタを非動作状態とする電流制限手段が設けられてなるレギュレータ回路であって、
前記出力端子と出力側グランド端子との間に直列接続されて出力電圧を分圧する第１及び第２の分圧抵抗器と、前記第１の基準電圧を出力する第１の基準電圧源と、エラーアンプとを具備し、
前記エラーアンプの非反転入力端子には、前記第１の基準電圧源の正極側が接続され、前記エラーアンプの反転入力端子には、前記第１及び第２の分圧抵抗器の接続点が接続され、前記エラーアンプの出力側は、前記出力トランジスタのベースに接続される一方、
前記電流検出用抵抗器は、入力側グランド端子と出力側グランド端子間に直列接続され、
前記電流制限手段は、前記第２の基準電圧を出力する第２の基準電圧源と、比較器とを具備し、
前記比較器の反転入力端子は、前記電流検出用抵抗器と出力側グランド端子に、前記比較器の非反転入力端子は、前記第２の基準電圧源の正極側に、前記第２の基準電圧源の負極側は前記入力側グランド端子に、それぞれ接続されて、
前記電流検出用抵抗器における電圧降下が前記第２の基準電圧を越えた場合に前記比較器から出力される信号によって前記出力トランジスタが非動作状態となるよう構成されてなる一方、
前記第１の基準電圧源の負極側がバッファ回路を介して、前記電流検出用抵抗器と前記出力側グランド端子との接続点に接続されてなるものである。
【０００５】
かかる構成においては、出力トランジスタの動作を制御するエラーアンプに印加される第１の基準電圧の基準点が、バッファ回路を介して電流検出用抵抗器と負荷との接続点とされているため、従来と異なり、電流検出用抵抗器における電圧降下の大きさによって第１の基準電圧が変動するようなことがなくなり、そのため、負荷に安定した正確な電圧が得られることとなるものである。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、図１を参照しつつ本発明の実施の形態におけるレギュレータ回路の第１の回路構成例について説明する。
まず、レギュレータ回路Ｓ1は、安定化部１００と、出力電圧検出部１１０と、電流制限部１２０とに大別されて構成されたものとなっている。
安定化部１００は、出力トランジスタ（図１においては「Ｑ１」と表記）１と、エラーアンプ２と、第１の基準電圧源１１と、バッファアンプ３とを主たる構成要素としてなるものである。
ｎｐｎ形の出力トランジスタ１は、入力電圧端子１５にコレクタが、出力電圧端子１７にエミッタが、それぞれ接続されて、これら２つの端子１５，１７間に直列接続されて設けられたものとなっている。
【０００７】
エラーアンプ２は、例えば、いわゆる演算増幅器を用いてなるもので、その非反転入力端子には、第１の基準電圧源１１の正極側が接続されて第１の基準電圧Ｖrefが印加されるようになっている一方、反転入力端子は、後述する出力電圧検出部１１０に接続されている。そして、このエラーアンプ２の出力端子は、先の出力トランジスタＱ１のベースに接続されたものとなっている。
一方、バッファ回路としてのバッファアンプ３は、例えば、いわゆる演算増幅器を用いてなるもので、その反転入力端子と出力端子とが接続されると共に、出力端子が第１の基準電圧源１１の負極側に接続されている。そして、このバッファアンプ３の非反転入力端子は、出力側グランド端子１８側に接続されるようになっている。
なお、出力電圧端子１７と出力側グランド端子１８との間には、負荷（図１においては「Ｒ_L」と表記）１９が接続されるようになっている。
【０００８】
出力電圧検出部１１０は、第１の分圧抵抗器（図１においては「Ｒ1」と表記）５と、第２の分圧抵抗器（図１においては「Ｒ2」と表記）６とを有し、この第１及び第２の分圧抵抗器５，６が直列接続されて、第１の分圧抵抗器５の一端が出力トランジスタ１のエミッタに（換言すれば出力電圧端子１７に）、第２の分圧抵抗器６の一端が出力側グランド端子１８に、それぞれ接続されて構成されたものとなっている。
そして、第１の分圧抵抗器５と第２の分圧抵抗器６との接続点は、先のエラーアンプ２の反転入力端子に接続されたものとなっており、出力電圧Ｖoに応じた分圧電圧がエラーアンプ２の反転入力端子に印加されるようになっている。
【０００９】
電流制限手段としての電流制限部１２０は、比較器４と、第２の基準電圧源１２と、電流検出用抵抗器７とを有して構成されたものとなっている。
まず、電流検出用抵抗器７は、入力側グランド端子１６と出力側グランド端子１８との間に直列に接続されたものとなっている。
一方、比較器４は、例えば、演算増幅器を用いてなるもので、その反転入力端子は、先のバッファアンプ３の非反転入力端子及び第２の分圧抵抗器６の一端と共に出力側グランド端子１８に接続されたものとなっている。換言すれば、比較器４の反転入力端子と先のバッファアンプ３の非反転入力端子は、電流検出用抵抗器７の出力側グランド端子１８に接続された一端に接続されている。
また、比較器４の非反転入力端子には、第２の基準電圧源１２の正極側が接続され、この第２の基準電圧源１２の負極側は、入力側グランド端子１６に接続されるものとなっており、非反転入力端子には、第２の基準電圧Ｖlimが印加されるようになっている。
【００１０】
なお、出力トランジスタ１は、比較器４の出力信号によって所定の場合に、非動作状態とされればよく、比較器４の出力信号に基づいて出力トランジスタ１の動作を制御するようなそのような回路は、種々その構成が可能である。そのため、図１においては、比較器４の出力側から出力トランジスタ１に対し、比較結果に応じた信号が出力されることを矢印の実線で示し、具体的な回路構成は省略されたものとなっている。
例えば、具体的には、比較器４と出力トランジスタ１との間にｐｎｐ形トランジスタ（図示せず）を設け、このトランジスタのコレクタを出力トランジスタ１のベースに、エミッタをアースに、それぞれ接続する一方、ベースを比較器４の出力側に接続したものとする。これによって、電流検出用抵抗器７における電圧降下が第２の基準電圧Ｖlimを越えて、比較器４から論理値Ｌｏｗに対応する信号が出力されると、この出力信号によって先のトランジスタが導通状態となり、出力トランジスタ１のベースがアースに接続され、出力トランジスタ１を非導通状態とすることができる。なお、比較器４が、例えば、ｎｐｎ形のいわゆるオープンコレクタ出力を有する構成のものである場合には、比較器４の出力端子を、出力トランジスタ１のベースに直接接続することができ、比較器４から論理値Ｌｏｗに対応する信号が出力されると、出力トランジスタ１は、非導通状態とされることとなる。
【００１１】
次に、かかる構成における動作について説明する。
最初に、出力電圧の安定化動作について説明すれば、これは、基本的には従来と変わるところがなく、出力電圧Ｖoが、安定化部１００によりほぼ第１の基準電圧Ｖrefとなるように制御されるようになっている。
すなわち、例えば、仮に出力電圧ＶoがＶrefより低下した場合、その電圧に対応する分圧電圧が第１及び第２の分圧抵抗器５，６による分圧によりエラーアンプ２の反転入力端子に印加され、エラーアンプ２からは、この反転入力端子に印加された電圧とＶrefとの差に応じた正極性の信号が出力トランジスタ１のベースに印加されることとなる。したがって、この場合、出力トランジスタ１のベース電流が増加され、出力電圧が上昇するよう制御されることとなる。
一方、出力電圧ＶoがＶref以上となった場合、上述したとは逆に、エラーアンプ２の出力が負極性の信号となるため、出力トランジスタ１のベース電流が減少するよう制御され、その結果出力電圧の上昇が抑制されるようになっている。
ここで、出力電圧Ｖoが安定な状態においては、第２の分圧抵抗器６に生ずる分圧電圧は、第１の基準電圧Ｖrefに等しくなる。
換言すれば、出力電圧端子１７と出力側グランド端子１８との間には、第１の基準電圧Ｖrefの｛（Ｒ1＋Ｒ2）／Ｒ2｝倍の電圧が生ずることとなる。
【００１２】
次に、電流制限動作について説明する。
まず、出力電圧Ｖoの発生により、第１及び第２の分圧抵抗器５，６並びに負荷１９には、それぞれ電流が流れる。そして、これら第１及び第２の分圧抵抗器５，６並びに負荷１９に流れた電流は、電流検出用抵抗器７に流れ込み、それによって、電流検出用抵抗器７には、電圧降下が生じることとなる。
そして、この電流検出用抵抗器７において生じた電圧が比較器４において、第２の基準電圧Ｖlimと比較され、電流検出用抵抗器７に生じた電圧が、第２の基準電圧Ｖlimを越えると比較器４からは負極性の信号が出力され、この信号によって、出力トランジスタ１が非動作状態とされるようになっている。
【００１３】
ここで、先の第１の基準電圧Ｖrefの電圧発生基準点Ａ（図１参照）は、電流検出用抵抗器７の負荷側の点Ｂ（図１参照）と、バッファアンプ３を介して接続されているため、出力電圧端子１７と出力側グランド端子１８との間の電圧は、Ｂ点の電位に関係なく一定となる。したがって、負荷電流に影響されることなく、負荷１９に、一定の電圧が印加されることとなる。
【００１４】
次に、第２の回路構成例におけるレギュレータ回路Ｓ2について、図２を参照しつつ説明する。なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第２の回路構成例は、比較器４の反転入力端子をバッファアンプ３の出力端子に接続した点のみが先の図１に示された第１の回路構成例と異なるものである。換言すれば、先の図１に示された第１の回路構成例においては、比較器４の反転入力端子が、電流検出用抵抗器７の負荷側の点Ｂに接続されたものであったのを、第１の基準電圧Ｖrefの電圧発生基準点Ａ（図２参照）に接続されたものとしたものである。
かかる構成においては、比較器４の反転入力端子は、バッファアンプ３を介して実質的に点Ｂに接続されたと等価であるから、動作としては先の図１に示された第１の回路構成例の場合と同一である。したがって、ここでの詳細な動作説明は省略することとする。
【００１５】
次に、第３の回路構成例におけるレギュレータ回路Ｓ3について、図３を参照しつつ説明する。なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第３の回路構成例は、第２の分圧抵抗器６の一端、すなわち、第１の分圧抵抗器５と接続された一端と反対側の一端を、バッファアンプ３の出力端、すなわち、第１の基準電圧Ｖrefの電圧発生基準点Ａに接続した点のみが先の図１に示された第１の回路構成例と異なるものである。
【００１６】
かかる構成においては、第２の分圧抵抗器６の一端は、バッファアンプ３を介して実質的に点Ｂに接続されたと等価であるが、電流検出用抵抗器７には、負荷１９からのみ電流が流れ込むこととなり、この点において図１に示された第１の回路構成例と異なる。
電流検出用抵抗器７には、負荷１９からの電流のみが流れ込むことにより、負荷電流に応じた出力トランジスタ１の遮断がより正確になされることとなる。
なお、第２の分圧抵抗器６の一端が上述のように、実質的に点Ｂに接続されたと等価であるため、上述の電流検出用抵抗器７に流れ込む電流が負荷電流のみとなることを除いて、他の基本的な動作については、先の図１に示された第１の回路構成例の場合と基本的に同一である。したがって、ここでの詳細な動作説明は省略することとする。
【００１７】
なお、上記発明の実施の形態においては、出力トランジスタ１は、いわゆるバイポーラ形のものを用いたが、他の種類のトランジスタ、例えば、電界効果トランジスタ等であってもよいものである。
【００１８】
【発明の効果】
以上、述べたように、本発明によれば、出力電圧を制御するために用いられる基準電圧の発生の基準点を、バッファアンプを介して負荷のグランド側の点としたので、従来と異なり、電流検出用抵抗器における電圧降下の大きさによって基準電圧が変動するようなことがなくなり、そのため、負荷に安定した正確な電圧が得られ、出力特性が安定した信頼性の高いレギュレータ回路を提供することができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるレギュレータ回路の第１の回路構成例を示す回路図である。
【図２】本発明の実施の形態におけるレギュレータ回路の第２の回路構成例を示す回路図である。
【図３】本発明の実施の形態におけるレギュレータ回路の第３の回路構成例を示す回路図である。
【図４】従来の回路構成例を示す回路図である。
【符号の説明】
１…出力トランジスタ
２…エラーアンプ
３…バッファアンプ
４…比較器
７…電流検出用抵抗器
１６…入力側グランド端子
１７…出力側グランド端子
１００…安定化部
１１０…出力電圧検出部
１２０…電流制限部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a regulator circuit that stabilizes an input voltage, and more particularly to a circuit that improves output characteristics.
[0002]
[Prior art]
Conventionally, as this type of voltage stabilizing circuit, that is, a regulator circuit, for example, one having a configuration as shown in FIG. 4 is known and well known.
The conventional regulator circuit will be described below with reference to FIG. 1. First, the regulator circuit is provided with an output transistor Q1 connected in series between an input voltage terminal 15 and an output voltage terminal 17. On the other hand, an error amplifier 2 for controlling the operation of the output transistor Q1 is provided.
Then, the output voltage Vo is divided by the first and second voltage dividing resistors R1 and R2, and is compared with the first reference voltage Vref in the error amplifier 2, and the comparison result is the output transistor Q1. By being applied to the base, the output voltage Vo is stabilized to a voltage represented by Vo = (R1 + R2) × Vref / R2.
Further, a current limiting circuit 21 is provided, and when the voltage drop of the current detection resistor R3 exceeds the limit reference voltage Vlim, a predetermined signal is output from the comparator 4, and the output transistor Q1 is inactivated by this output signal. It is supposed to be in a state.
[0003]
[Problems to be solved by the invention]
However, in the conventional circuit, the load R voltage drop in the current detecting resistor R3 caused by the current flowing in _L by the voltage applied to the load R _L is changed, not stable and accurate voltage can be obtained in the load There was a problem.
The present invention has been made in view of the above circumstances, and provides a regulator circuit in which a constant voltage is applied to a load.
[0004]
[Means for Solving the Problems]
In order to achieve the above object, a regulator circuit according to the present invention includes:
While having an output transistor connected in series between the input and output terminals, the output voltage at the output terminal is controlled to be the first reference voltage,
A current limiting resistor for detecting a load current; and current limiting means for disabling the output transistor when a voltage drop in the current detecting resistor exceeds a second reference voltage. A regulator circuit comprising:
A first voltage dividing resistor connected in series between the output terminal and the output side ground terminal to divide an output voltage; a first reference voltage source for outputting the first reference voltage; An error amplifier,
The non-inverting input terminal of the error amplifier is connected to the positive side of the first reference voltage source, and the inverting input terminal of the error amplifier is connected to the connection point of the first and second voltage dividing resistors. The output side of the error amplifier is connected to the base of the output transistor,
The current detection resistor is connected in series between the input side ground terminal and the output side ground terminal,
The current limiting means comprises a second reference voltage source that outputs the second reference voltage, and a comparator.
The inverting input terminal of the comparator is connected to the current detection resistor and the output side ground terminal, and the non-inverting input terminal of the comparator is connected to the positive side of the second reference voltage source. The negative side of the source is connected to the input side ground terminal,
While the voltage drop in the current detection resistor exceeds the second reference voltage, the output transistor is configured to be in an inoperative state by a signal output from the comparator,
The negative side of the first reference voltage source is connected to a connection point between the current detection resistor and the output side ground terminal via a buffer circuit .
[0005]
In such a configuration, the reference point of the first reference voltage applied to the error amplifier that controls the operation of the output transistor is a connection point between the current detection resistor and the load via the buffer circuit. Unlike the prior art, the first reference voltage does not fluctuate depending on the magnitude of the voltage drop in the current detection resistor, and thus a stable and accurate voltage can be obtained at the load.
[0006]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 3.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, a first circuit configuration example of the regulator circuit in the embodiment of the present invention will be described with reference to FIG.
First, the regulator circuit S1 is roughly divided into a stabilizing unit 100, an output voltage detecting unit 110, and a current limiting unit 120.
The stabilization unit 100 includes an output transistor (indicated as “Q1” in FIG. 1) 1, an error amplifier 2, a first reference voltage source 11, and a buffer amplifier 3 as main components.
The npn-type output transistor 1 has an input voltage terminal 15 connected to a collector and an output voltage terminal 17 connected to an emitter, and is connected in series between the two terminals 15 and 17. .
[0007]
The error amplifier 2 uses, for example, a so-called operational amplifier, and the positive side of the first reference voltage source 11 is connected to the non-inverting input terminal so that the first reference voltage Vref is applied. On the other hand, the inverting input terminal is connected to an output voltage detection unit 110 described later. The output terminal of the error amplifier 2 is connected to the base of the previous output transistor Q1.
On the other hand, the buffer amplifier 3 as a buffer circuit is formed using, for example, a so-called operational amplifier, and its inverting input terminal and output terminal are connected, and the output terminal is on the negative side of the first reference voltage source 11. It is connected to the. The non-inverting input terminal of the buffer amplifier 3 is connected to the output side ground terminal 18 side.
Note that a load (indicated as “ _RL ” in FIG. 1) 19 is connected between the output voltage terminal 17 and the output-side ground terminal 18.
[0008]
The output voltage detection unit 110 includes a first voltage dividing resistor (indicated as “R1” in FIG. 1) 5 and a second voltage dividing resistor (indicated as “R2” in FIG. 1) 6. The first and second voltage dividing resistors 5 and 6 are connected in series, and one end of the first voltage dividing resistor 5 is the emitter of the output transistor 1 (in other words, the output voltage terminal 17). One end of the second voltage dividing resistor 6 is connected to the output side ground terminal 18, respectively.
The connection point between the first voltage dividing resistor 5 and the second voltage dividing resistor 6 is connected to the inverting input terminal of the error amplifier 2 and corresponds to the output voltage Vo. The divided voltage is applied to the inverting input terminal of the error amplifier 2.
[0009]
The current limiting unit 120 as current limiting means includes the comparator 4, the second reference voltage source 12, and the current detection resistor 7.
First, the current detection resistor 7 is connected in series between the input-side ground terminal 16 and the output-side ground terminal 18.
On the other hand, the comparator 4 uses, for example, an operational amplifier, and its inverting input terminal is an output side ground terminal together with the non-inverting input terminal of the previous buffer amplifier 3 and one end of the second voltage dividing resistor 6. 18 is connected. In other words, the inverting input terminal of the comparator 4 and the non-inverting input terminal of the previous buffer amplifier 3 are connected to one end connected to the output-side ground terminal 18 of the current detection resistor 7.
The non-inverting input terminal of the comparator 4 is connected to the positive side of the second reference voltage source 12, and the negative side of the second reference voltage source 12 is connected to the input side ground terminal 16. The second reference voltage Vlim is applied to the non-inverting input terminal.
[0010]
The output transistor 1 only needs to be inactivated in a predetermined case by the output signal of the comparator 4, and the operation of the output transistor 1 is controlled based on the output signal of the comparator 4. Various configurations of the circuit are possible. Therefore, in FIG. 1, the fact that a signal corresponding to the comparison result is output from the output side of the comparator 4 to the output transistor 1 is indicated by the solid line of the arrow, and the specific circuit configuration is omitted. ing.
For example, specifically, a pnp transistor (not shown) is provided between the comparator 4 and the output transistor 1, and the collector of this transistor is connected to the base of the output transistor 1 and the emitter is connected to the ground. The base is connected to the output side of the comparator 4. As a result, when the voltage drop in the current detection resistor 7 exceeds the second reference voltage Vlim and a signal corresponding to the logical value Low is output from the comparator 4, the previous transistor is turned on by this output signal. Thus, the base of the output transistor 1 is connected to the ground, and the output transistor 1 can be turned off. When the comparator 4 has, for example, an npn type so-called open collector output, the output terminal of the comparator 4 can be directly connected to the base of the output transistor 1, and the comparator When a signal corresponding to the logic value Low is output from 4, the output transistor 1 is turned off.
[0011]
Next, the operation in this configuration will be described.
First, the stabilization operation of the output voltage will be described. This is basically the same as the conventional one, and the output voltage Vo is controlled by the stabilization unit 100 so as to become almost the first reference voltage Vref. It has become so.
That is, for example, if the output voltage Vo drops below Vref, a divided voltage corresponding to that voltage is applied to the inverting input terminal of the error amplifier 2 by voltage division by the first and second voltage dividing resistors 5 and 6. The error amplifier 2 applies a positive signal corresponding to the difference between the voltage applied to the inverting input terminal and Vref to the base of the output transistor 1. Therefore, in this case, the base current of the output transistor 1 is increased, and the output voltage is controlled to increase.
On the other hand, when the output voltage Vo is equal to or higher than Vref, the output of the error amplifier 2 becomes a negative signal, contrary to the above, so that the base current of the output transistor 1 is controlled to decrease, and as a result the output An increase in voltage is suppressed.
Here, in a state where the output voltage Vo is stable, the divided voltage generated in the second voltage dividing resistor 6 becomes equal to the first reference voltage Vref.
In other words, a voltage that is {(R1 + R2) / R2} times the first reference voltage Vref is generated between the output voltage terminal 17 and the output-side ground terminal 18.
[0012]
Next, the current limiting operation will be described.
First, current flows through the first and second voltage dividing resistors 5 and 6 and the load 19 due to the generation of the output voltage Vo. Then, the current flowing through the first and second voltage dividing resistors 5 and 6 and the load 19 flows into the current detection resistor 7, thereby causing a voltage drop in the current detection resistor 7. It will be.
The voltage generated in the current detection resistor 7 is compared with the second reference voltage Vlim in the comparator 4, and when the voltage generated in the current detection resistor 7 exceeds the second reference voltage Vlim. The comparator 4 outputs a negative signal, and the output transistor 1 is brought into a non-operating state by this signal.
[0013]
Here, the voltage generation reference point A (see FIG. 1) of the first reference voltage Vref is connected to the load-side point B (see FIG. 1) of the current detection resistor 7 via the buffer amplifier 3. Therefore, the voltage between the output voltage terminal 17 and the output-side ground terminal 18 is constant regardless of the potential at the point B. Therefore, a constant voltage is applied to the load 19 without being affected by the load current.
[0014]
Next, the regulator circuit S2 in the second circuit configuration example will be described with reference to FIG. The same components as those shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
This second circuit configuration example is different from the first circuit configuration example shown in FIG. 1 only in that the inverting input terminal of the comparator 4 is connected to the output terminal of the buffer amplifier 3. In other words, in the first circuit configuration example shown in FIG. 1, the inverting input terminal of the comparator 4 is connected to the point B on the load side of the current detection resistor 7. Is connected to the voltage generation reference point A (see FIG. 2) of the first reference voltage Vref.
In such a configuration, the inverting input terminal of the comparator 4 is substantially equivalent to being connected to the point B via the buffer amplifier 3, so that the operation is the first circuit configuration shown in FIG. Same as example. Therefore, detailed description of the operation will be omitted here.
[0015]
Next, the regulator circuit S3 in the third circuit configuration example will be described with reference to FIG. The same components as those shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
In this third circuit configuration example, one end of the second voltage dividing resistor 6, that is, one end opposite to one end connected to the first voltage dividing resistor 5 is connected to the output end of the buffer amplifier 3, that is, Only the point connected to the voltage generation reference point A of the first reference voltage Vref is different from the first circuit configuration example shown in FIG.
[0016]
In this configuration, one end of the second voltage dividing resistor 6 is substantially equivalent to being connected to the point B via the buffer amplifier 3, but the current detection resistor 7 is connected only to the load 19. Current flows in, and this is different from the first circuit configuration example shown in FIG.
Since only the current from the load 19 flows into the current detection resistor 7, the output transistor 1 is cut off more accurately according to the load current.
Since one end of the second voltage dividing resistor 6 is substantially equivalent to being connected to the point B as described above, the current flowing into the current detecting resistor 7 is only the load current. Except for the above, other basic operations are basically the same as those of the first circuit configuration example shown in FIG. Therefore, detailed description of the operation will be omitted here.
[0017]
In the embodiment of the present invention, the output transistor 1 is a so-called bipolar transistor, but may be another type of transistor, such as a field effect transistor.
[0018]
【The invention's effect】
As described above, according to the present invention, the reference point for generating the reference voltage used to control the output voltage is the point on the ground side of the load via the buffer amplifier. The reference voltage does not fluctuate depending on the magnitude of the voltage drop in the current detection resistor, so that a stable and accurate voltage can be obtained at the load, and a reliable regulator circuit with stable output characteristics is provided. There is an effect that it is possible.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first circuit configuration example of a regulator circuit according to an embodiment of the present invention.
FIG. 2 is a circuit diagram showing a second circuit configuration example of the regulator circuit in the embodiment of the present invention;
FIG. 3 is a circuit diagram showing a third circuit configuration example of the regulator circuit in the embodiment of the present invention.
FIG. 4 is a circuit diagram illustrating an example of a conventional circuit configuration.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Output transistor 2 ... Error amplifier 3 ... Buffer amplifier 4 ... Comparator 7 ... Current detection resistor 16 ... Input side ground terminal 17 ... Output side ground terminal 100 ... Stabilization part 110 ... Output voltage detection part 120 ... Current limitation Part

Claims

While having an output transistor connected in series between the input and output terminals, the output voltage at the output terminal is controlled to be the first reference voltage,
A current limiting resistor for detecting a load current; and current limiting means for disabling the output transistor when a voltage drop in the current detecting resistor exceeds a second reference voltage. A regulator circuit comprising:
A first voltage dividing resistor connected in series between the output terminal and the output side ground terminal to divide an output voltage; a first reference voltage source for outputting the first reference voltage; An error amplifier,
The non-inverting input terminal of the error amplifier is connected to the positive side of the first reference voltage source, and the connection point of the first and second voltage dividing resistors is connected to the inverting input terminal of the error amplifier. The output side of the error amplifier is connected to the base of the output transistor,
The current detection resistor is connected in series between the input side ground terminal and the output side ground terminal,
The current limiting means includes a second reference voltage source that outputs the second reference voltage, and a comparator.
The inverting input terminal of the comparator is connected to the current detection resistor and the output side ground terminal, and the non-inverting input terminal of the comparator is connected to the positive side of the second reference voltage source. The negative side of the source is connected to the input side ground terminal,
While the voltage drop in the current detection resistor exceeds the second reference voltage, the output transistor is configured to be in an inoperative state by a signal output from the comparator,
A regulator circuit, wherein a negative side of the first reference voltage source is connected to a connection point between the current detection resistor and the output side ground terminal via a buffer circuit.

The regulator circuit of claim 1, wherein the inverting input terminal is characterized by comprising connected to the connection point between the output side ground terminal and the current detection resistor via a buffer circuit of the comparator.

The first and second voltage dividing resistors are connected in series, one end is connected to the output terminal, and the other end is connected to the current detection resistor and the output-side ground terminal via a buffer circuit. 2. The regulator circuit according to claim 1 , wherein the regulator circuit is connected to a point.