JPH1174767A - Comparator having hysteresis - Google Patents

Comparator having hysteresis

Info

Publication number
JPH1174767A
JPH1174767A JP23107397A JP23107397A JPH1174767A JP H1174767 A JPH1174767 A JP H1174767A JP 23107397 A JP23107397 A JP 23107397A JP 23107397 A JP23107397 A JP 23107397A JP H1174767 A JPH1174767 A JP H1174767A
Authority
JP
Japan
Prior art keywords
voltage
differential circuit
output
current
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23107397A
Other languages
Japanese (ja)
Inventor
Satoshi Sugiura
聡 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP23107397A priority Critical patent/JPH1174767A/en
Publication of JPH1174767A publication Critical patent/JPH1174767A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate effects of an output voltage value and to improve the accuracy by comparing voltages of 1st and 2nd voltages divided by resistors in a 1st differential circuit and making the lower voltage as a comparative voltage with an input voltage. SOLUTION: Inside a current supplying part 15, an NPN transistor Q7 is on and current I of a current source 15 is supplied to a dividing voltage point A through transistors Q8 to Q11 when an output of an outputting part 14 is on a high level. A differential circuit 11 compares voltages of the point A and of a dividing voltage point B and the lower voltage is supplied to a differential circuit 13. The circuit 13 compares fall threshold voltage with input voltage Vin and a low level is outputted. In this way, the part 15 makes the fall threshold voltage higher than rise threshold voltage according to whether output voltage Vout is on low or high level, the circuit 11 compares voltages of dividing voltage resistance, and the lower voltage is made as comparative voltage with input voltage.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、精度がよいヒステ
リシス付コンパレータに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a highly accurate comparator with hysteresis.

【0002】[0002]

【従来の技術】コンパレータは、入力の微少な電圧差を
検出するので、しきい値付近にわずかなノイズがあれ
ば、それにも反応してしまう。そのため、ノイズに対し
て反応しないようにヒステリシス特性をもたせて、ノイ
ズに強くしている。このような装置を図4に示す。
2. Description of the Related Art Since a comparator detects a small voltage difference between inputs, if there is a slight noise near a threshold value, it responds to the noise. For this reason, a hysteresis characteristic is provided so as not to react to noise, and the noise is enhanced. Such an apparatus is shown in FIG.

【0003】図において、2はオペアンプで、−端子に
比較電圧Vrefが入力され、比較結果Voutが出力され
る。R7は抵抗で、一端に入力電圧Vinが入力され、他
端がオペアンプ2の+端子に接続される。R8は抵抗
で、一端がオペアンプ2の+端子に接続され、他端がオ
ペアンプ2の出力端子に接続される。
In FIG. 1, reference numeral 2 denotes an operational amplifier, which receives a comparison voltage Vref at a negative terminal and outputs a comparison result Vout. R7 is a resistor having one end to which the input voltage Vin is input and the other end connected to the + terminal of the operational amplifier 2. R8 is a resistor having one end connected to the + terminal of the operational amplifier 2 and the other end connected to the output terminal of the operational amplifier 2.

【0004】このような装置の動作を説明する。図5は
図4の装置の動作を説明する図である。(a)は入力電
圧Vin、(b)は出力電圧Voutを示す。オペアンプ2
の出力電圧Voutの電圧値は、オペアンプ2の電源電圧
で決まり、ここでは、ハイレベルをVh、ロウレベルを
Vlとする。
[0004] The operation of such an apparatus will be described. FIG. 5 is a diagram for explaining the operation of the device of FIG. (A) shows the input voltage Vin, and (b) shows the output voltage Vout. Operational amplifier 2
Is determined by the power supply voltage of the operational amplifier 2. Here, the high level is Vh, and the low level is Vl.

【0005】立ち上がりスレッシュホールド電圧Vth+
は下記のようになる。 Vth+=(1+R7/R8)・Vref―R7/R8・Vl また、立ち下がりスレッシュホールド電圧Vth-は下記
のようなる。 Vth-=(1+R7/R8)・Vref―R7/R8・Vh
The rising threshold voltage Vth +
Is as follows. Vth + = (1 + R7 / R8) .Vref-R7 / R8.Vl The falling threshold voltage Vth- is as follows. Vth − = (1 + R7 / R8) · Vref−R7 / R8 · Vh

【0006】[0006]

【発明が解決しようとする課題】このように、スレッシ
ュホールド電圧は出力電圧Voutに影響を受けている。
そして、出力電圧Voutは、負荷等の影響で変動しやす
く、スレッシュホールド電圧の誤差の大きな要因となっ
ている。すなわち、コンパレータの精度を悪くしてい
る。
As described above, the threshold voltage is affected by the output voltage Vout.
The output voltage Vout is likely to fluctuate under the influence of a load or the like, which is a major factor of a threshold voltage error. That is, the accuracy of the comparator is deteriorated.

【0007】そこで、本発明の目的は、出力電圧に影響
を受けることなく、精度がよいヒステリシス付コンパレ
ータを実現することにある。
An object of the present invention is to realize a highly accurate comparator with hysteresis without being affected by the output voltage.

【0008】[0008]

【課題を解決するための手段】本発明は、比較電圧を分
圧し、立ち下がりスレッシュホールド電圧を規定する第
1の分圧抵抗と、前記比較電圧を分圧し、立ち上がりス
レッシュホールド電圧を規定する第2の分圧抵抗と、前
記第1の分圧抵抗の分圧電圧と前記第2の分圧抵抗の分
圧電圧とを比較し、低い方の電圧を出力する第1の差動
回路と、この第1の差動回路の出力と入力電圧とを比較
する第2の差動回路と、この第2の差動回路の出力に基
づいて、前記第1の分圧抵抗の分圧点に電流を供給し、
立ち下がりスレッシュホールド電圧を立ち上がりスレッ
シュホールド電圧より高い電圧にする電流供給部とを有
し、前記第2の差動回路の出力を比較結果とすることを
特徴とするものである。
According to the present invention, there is provided a first voltage dividing resistor for dividing a comparison voltage and defining a falling threshold voltage, and a first voltage dividing resistor for dividing the comparison voltage and defining a rising threshold voltage. 2, a first differential circuit that compares a divided voltage of the first divided resistor with a divided voltage of the second divided resistor, and outputs a lower voltage; A second differential circuit for comparing an output of the first differential circuit with an input voltage; and a current flowing to a voltage dividing point of the first voltage dividing resistor based on an output of the second differential circuit. Supply,
A current supply unit for setting the falling threshold voltage to a voltage higher than the rising threshold voltage, wherein the output of the second differential circuit is used as a comparison result.

【0009】このような本発明では、電流供給部は、第
2の差動回路の出力に基づいて、第1の分圧抵抗の分圧
点に電流を供給し、立ち下がりスレッシュホールド電圧
を立ち上がりスレッシュホールド電圧より高い電圧にす
る。そして、第1の差動回路は、第1,第2の分圧抵抗
で作成されるスレッシュホールド電圧を比較し、低い方
の電圧を入力電圧と比較する電圧とする。
In the present invention, the current supply unit supplies the current to the voltage dividing point of the first voltage dividing resistor based on the output of the second differential circuit, and raises the falling threshold voltage. Set the voltage higher than the threshold voltage. Then, the first differential circuit compares the threshold voltages generated by the first and second voltage-dividing resistors, and uses the lower voltage as the voltage to be compared with the input voltage.

【0010】[0010]

【発明の実施の形態】以下図面を用いて本発明を説明す
る。図1は本発明の一実施の形態を示した構成図であ
る。図において、R1は抵抗で、一端を比較電圧Vref
に接続する。R2は抵抗で、一端を抵抗R1の他端に接
続し、他端を接地する。つまり、抵抗R1,R2は、第
1の分圧抵抗で、比較電圧Vrefを分圧し、立ち下がり
スレッシュホールド電圧Vth-を規定する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram showing an embodiment of the present invention. In the figure, R1 is a resistor, one end of which is a comparison voltage Vref.
Connect to R2 is a resistor having one end connected to the other end of the resistor R1 and the other end grounded. That is, the resistors R1 and R2 are the first voltage-dividing resistors, which divide the comparison voltage Vref and define the falling threshold voltage Vth-.

【0011】R3は抵抗で、一端を比較電圧Vrefに接
続する。R4は抵抗で、一端を抵抗R4の他端に接続
し、他端を接地する。つまり、抵抗R3,R4は、第2
の分圧抵抗で、比較電圧Vrefを分圧し、立ち上がりス
レッシュホールド電圧Vth+を規定する。
R3 is a resistor having one end connected to the comparison voltage Vref. R4 is a resistor having one end connected to the other end of the resistor R4 and the other end grounded. That is, the resistors R3 and R4 are connected to the second
The reference voltage Vref is divided by the voltage dividing resistor to define the rising threshold voltage Vth +.

【0012】1はコンパレータで、入力電圧と、抵抗R
1と抵抗R2の分圧点Aの電圧と、抵抗R3と抵抗R4
の分圧点Bの電圧とを入力し、比較結果Voutを出力す
る。そして、コンパレータ1の具体的構成を図2を用い
て説明する。
Reference numeral 1 denotes a comparator, which includes an input voltage, a resistance R,
1 and the voltage at the voltage dividing point A of the resistor R2, and the resistors R3 and R4.
, And outputs the comparison result Vout. The specific configuration of the comparator 1 will be described with reference to FIG.

【0013】コンパレータ1において、11は第1の差
動回路で、抵抗R1と抵抗R2の分圧点Aの電圧と、抵
抗R3と抵抗R4の分圧点Bの電圧とを比較し、低い方
の電圧を出力する。そして、PNPトランジスタQ1,
Q2と電流源I1とにより構成される。PNPトランジ
スタQ1は、ベースに抵抗R1,R2の分圧点Aを接続
し、エミッタに電流源I1を接続し、コレクタを接地す
る。PNPトランジスタQ2は、ベースに抵抗R3,R
4の分圧点Bを接続し、エミッタに電流源I1を接続
し、コレクタを接地する。
In the comparator 1, reference numeral 11 denotes a first differential circuit which compares the voltage at the voltage dividing point A between the resistors R1 and R2 with the voltage at the voltage dividing point B between the resistors R3 and R4, Output voltage. Then, the PNP transistors Q1,
It comprises Q2 and current source I1. The PNP transistor Q1 has the base connected to the voltage dividing point A of the resistors R1 and R2, the emitter connected to the current source I1, and the collector grounded. The PNP transistor Q2 has resistors R3 and R
4 is connected, the current source I1 is connected to the emitter, and the collector is grounded.

【0014】12はバッファで、PNPトランジスタQ
3と電流源I2とからなり、入力電圧Vinを入力する。
PNPトランジスタQ3は、ベースに入力電圧Vinを入
力し、エミッタに電流源I2を接続し、コレクタを接地
する。
Reference numeral 12 denotes a buffer, and a PNP transistor Q
3 and a current source I2, and inputs an input voltage Vin.
In the PNP transistor Q3, the input voltage Vin is input to the base, the current source I2 is connected to the emitter, and the collector is grounded.

【0015】13は第2の差動回路で、第1の差動回路
11の出力と入力電圧Vinとを比較する。そして、PN
PトランジスタQ4,Q5と電流源I3と抵抗R5,R
6とから構成される。PNPトランジスタQ4は、ベー
スにPNPトランジスタQ1,Q2のエミッタを接続
し、エミッタに電流源I3を接続し、コレクタは抵抗R
5を介して接地する。PNPトランジスタQ5は、ベー
スにPNPトランジスタQ3のエミッタを接続し、エミ
ッタに電流源I3を接続し、コレクタは抵抗R6を介し
て接地する。
A second differential circuit 13 compares the output of the first differential circuit 11 with the input voltage Vin. And PN
P-transistors Q4, Q5, current source I3, resistors R5, R
And 6. The PNP transistor Q4 has the base connected to the emitters of the PNP transistors Q1 and Q2, the emitter connected to the current source I3, and the collector connected to the resistor R.
Ground through 5. The PNP transistor Q5 has the base connected to the emitter of the PNP transistor Q3, the emitter connected to the current source I3, and the collector grounded via the resistor R6.

【0016】14は出力部で、NPNトランジスタQ6
と電流源I4とからなり、第2の差動回路13の出力を
電圧増幅し、比較結果である出力電圧Voutを出力す
る。NPNトランジスタQ6は、ベースにPNPトラン
ジスタQ5のコレクタを接続し、コレクタに電流源I4
を接続し、エミッタを接地する。そして、NPNトラン
ジスタQ6のコレクタの出力をコンパレータ1の比較結
果Voutとする。
An output unit 14 is an NPN transistor Q6.
And a current source I4, which amplifies the output of the second differential circuit 13 and outputs an output voltage Vout as a comparison result. The NPN transistor Q6 has a base connected to the collector of the PNP transistor Q5 and a collector connected to the current source I4.
And connect the emitter to ground. Then, the output of the collector of the NPN transistor Q6 is set as the comparison result Vout of the comparator 1.

【0017】15は電流供給部で、出力部14を介した
第2の差動回路13の出力に基づいて、抵抗R1,R2
の分圧点Aに電流を供給し、立ち下がりスレッシュホー
ルド電圧を立ち上がりスレッシュホールド電圧より高い
電圧にする。そして、電流供給部15は、NPNトラン
ジスタQ7〜Q9,PNPトランジスタQ10,Q11
と電流源I5とから構成される。NPNトランジスタQ
7は、ベースにNPNトランジスタQ6のコレクタを接
続し、コレクタに電流源I5を接続し、エミッタを接地
する。NPNトランジスタQ8,Q9はカレントミラー
回路で、NPNトランジスタQ8のコレクタに接続され
た電流源I5から供給される電流量と同じ電流量を、N
PNトランジスタQ9のコレクタ−エミッタ間に流す。
同様に、PNPトランジスタQ10,Q11はカレント
ミラー回路で、PNPトランジスタQ10に接続された
NPNトランジスタQ9のコレクタ−エミッタ間に流れ
る電流が流れ、同じ電流量をPNPトランジスタQ11
のエミッタ−コレクタ間に流す。PNPトランジスタQ
11は、コレクタにPNPトランジスタQ1のベースに
接続する。
Reference numeral 15 denotes a current supply unit, which outputs resistors R1 and R2 based on the output of the second differential circuit 13 via the output unit 14.
Current is supplied to the voltage dividing point A, and the falling threshold voltage is made higher than the rising threshold voltage. The current supply unit 15 includes NPN transistors Q7 to Q9, PNP transistors Q10, Q11
And a current source I5. NPN transistor Q
Reference numeral 7 connects the collector of the NPN transistor Q6 to the base, connects the current source I5 to the collector, and grounds the emitter. The NPN transistors Q8 and Q9 are current mirror circuits. The NPN transistors Q8 and Q9 supply the same amount of current as the current supplied from the current source I5 connected to the collector of the NPN transistor Q8.
The current flows between the collector and the emitter of the PN transistor Q9.
Similarly, the PNP transistors Q10 and Q11 are current mirror circuits, and a current flows between the collector and the emitter of the NPN transistor Q9 connected to the PNP transistor Q10, and the same amount of current flows through the PNP transistor Q11.
Flow between the emitter and the collector. PNP transistor Q
11 is connected to the collector of the base of the PNP transistor Q1.

【0018】このような装置の動作を以下で説明する。
図3は図1,2の装置の動作を説明する図である。
(a)は入力電圧Vin、(b)は分圧点A,Bの電圧、
(c)は出力電圧Voutを示す。電流供給部15の電流
源I5の電流Iが供給されない場合、抵抗R1,R2の
分圧抵抗により決まる立ち下がりスレッシュホールド電
圧Vth-(off)は下記のようになる。 Vth-(off)=R2/(R1+R2)・Vref
The operation of such a device will be described below.
FIG. 3 is a diagram for explaining the operation of the apparatus shown in FIGS.
(A) is the input voltage Vin, (b) is the voltage at the voltage dividing points A and B,
(C) shows the output voltage Vout. When the current I from the current source I5 of the current supply unit 15 is not supplied, the falling threshold voltage Vth- (off) determined by the voltage dividing resistors of the resistors R1 and R2 is as follows. Vth− (off) = R2 / (R1 + R2) · Vref

【0019】電流供給部15の電流源I5の電流Iが供
給される場合、抵抗R1,R2の分圧抵抗により決まる
立ち下がりスレッシュホールド電圧Vth-(on)は下記の
ようになる。 Vth-(on)=R2/(R1+R2)・Vref+R1・R2
/(R1+R2)・I
When the current I of the current source I5 of the current supply unit 15 is supplied, the falling threshold voltage Vth- (on) determined by the voltage dividing resistors R1 and R2 is as follows. Vth− (on) = R2 / (R1 + R2) · Vref + R1 · R2
/ (R1 + R2) · I

【0020】そして、抵抗R3,R4の分圧抵抗により
決まる立ち上がりスレッシュホールド電圧Vth+は下記
のようになる。 Vth+=R4/(R3+R4)・Vref そして、上式の関係は、下記のようになる。 Vth-(off)<Vth+<Vth-(on)
The rising threshold voltage Vth + determined by the voltage dividing resistors R3 and R4 is as follows. Vth + = R4 / (R3 + R4) · Vref The relationship of the above equation is as follows. Vth- (off) <Vth + <Vth- (on)

【0021】時刻t1のとき、出力部14の出力がロウ
レベルである。これにより、電流供給部15の内部で
は、NPNトランジスタQ7がオフで、電流源I5の電
流Iが、トランジスタQ8〜Q11を介して、分圧点A
に供給される。従って、分圧点Aの電圧は、Vth-(on)
となる。差動回路11により、分圧点Aと分圧点Bとの
電圧が比較され、低い方の電圧(Vth+)が差動回路1
3に供給される。差動回路13で、立ち上がりスレッシ
ュホールド電圧Vth+とバッファ12を介した入力電圧
Vinとが比較され、ハイレベルが出力される。その結
果、NPNトランジスタQ6がオンとなり、出力電圧V
outはロウレベルとなる。
At time t1, the output of the output unit 14 is at a low level. As a result, inside the current supply unit 15, the NPN transistor Q7 is turned off, and the current I of the current source I5 is supplied to the voltage dividing point A via the transistors Q8 to Q11.
Supplied to Therefore, the voltage at the voltage dividing point A is Vth- (on)
Becomes The voltage at the voltage dividing point A and the voltage at the voltage dividing point B are compared by the differential circuit 11, and the lower voltage (Vth +) is
3 is supplied. The differential circuit 13 compares the rising threshold voltage Vth + with the input voltage Vin via the buffer 12, and outputs a high level. As a result, the NPN transistor Q6 turns on, and the output voltage V
out goes low.

【0022】時刻t2のとき、出力部14の出力がハイ
レベルである。これにより、電流供給部15の内部で
は、NPNトランジスタQ7がオンで、電流源I5の電
流Iが、トランジスタQ8〜Q11を介して、分圧点A
に供給されない。従って、分圧点Aの電圧は、Vth-(of
f)となる。差動回路11により、分圧点Aと分圧点Bと
の電圧が比較され、低い方の電圧(Vth-(off))が差動
回路13に供給される。差動回路13で、立ち下がりス
レッシュホールド電圧Vth-(off)とバッファ12を介し
た入力電圧Vinとが比較され、ロウレベルが出力され
る。その結果、NPNトランジスタQ6がオフとなり、
Voutはハイレベルとなる。
At time t2, the output of the output unit 14 is at a high level. As a result, inside the current supply unit 15, the NPN transistor Q7 is turned on, and the current I of the current source I5 is supplied to the voltage dividing point A via the transistors Q8 to Q11.
Not supplied to Therefore, the voltage at the voltage dividing point A is Vth- (of
f). The voltage at the voltage dividing point A and the voltage at the voltage dividing point B are compared by the differential circuit 11, and the lower voltage (Vth− (off)) is supplied to the differential circuit 13. The differential circuit 13 compares the falling threshold voltage Vth- (off) with the input voltage Vin via the buffer 12 and outputs a low level. As a result, the NPN transistor Q6 turns off,
Vout goes high.

【0023】このように、出力電圧Voutがロウレベル
かハイレベルかで電流供給部15は、分圧抵抗により作
られた立ち下がりスレッシュホールド電圧を立ち上がり
スレッシュホールド電圧より高くし、差動回路11によ
り分圧抵抗の電圧を比較し、低い方の電圧を入力電圧と
の比較電圧としている。このため、出力電圧値の影響が
なく、精度がよい。
As described above, depending on whether the output voltage Vout is the low level or the high level, the current supply unit 15 makes the falling threshold voltage generated by the voltage dividing resistor higher than the rising threshold voltage, and the differential circuit 11 The voltages of the piezoresistors are compared, and the lower voltage is used as the comparison voltage with the input voltage. Therefore, there is no influence of the output voltage value, and the accuracy is good.

【0024】また、MOSトランジスタの場合は、分圧
抵抗により分圧された電圧をMOSスイッチにより切り
替える構成も考えられるが、バイポーラトランジスタで
製作する場合にスイッチにより切り替える構成はなく、
特にヒステリシス付コンパレータをバイポーラで作成す
る場合に有効である。
In the case of a MOS transistor, a configuration in which a voltage divided by a voltage dividing resistor is switched by a MOS switch can be considered. However, when a bipolar transistor is used, there is no configuration in which a switch is used.
This is particularly effective when a comparator with hysteresis is created in bipolar.

【0025】なお、本発明はこれに限定されるものでは
なく、以下のものでもよい。実施の形態においては。バ
イポーラトランジスタを用いた例を示したがMOSトラ
ンジスタでもよい。また、出力部14は、本発明の必須
の要件ではないが、一般的に回路設計上は必要になる。
The present invention is not limited to this, but may be as follows. In the embodiment. Although an example using a bipolar transistor has been described, a MOS transistor may be used. The output unit 14 is not an essential requirement of the present invention, but is generally required in circuit design.

【0026】そして、第2の差動回路13の出力を、P
NPトランジスタQ4のコレクタからの出力としてもよ
い。この場合、出力部14と電流供給部15との関係が
成立するように構成を変更しなければならないのは当然
のことである。
Then, the output of the second differential circuit 13 is
The output from the collector of the NP transistor Q4 may be used. In this case, it is natural that the configuration must be changed so that the relationship between the output unit 14 and the current supply unit 15 is established.

【0027】その上、立ち下がりスレッシュホールド電
圧を電流Iにより変動させる構成を示したが、立ち上が
りスレッシュホールド電圧を電流により変動させる構成
にしてもよい。この場合、電流供給部は、第2の差動回
路の出力に基づいて、抵抗R3と抵抗R4の分圧点から
電流を吸入し、立ち上がりスレッシュホールド電圧を立
ち下がりスレッシュホールド電圧より低い電圧にする。
そして、第1の差動回路は、高い方の電圧をスレッシュ
ホールド電圧として第2の差動回路に出力する。
In addition, although the configuration in which the falling threshold voltage is varied by the current I has been described, a configuration in which the rising threshold voltage is varied by the current may be employed. In this case, based on the output of the second differential circuit, the current supply unit draws current from the voltage dividing point of the resistors R3 and R4, and sets the rising threshold voltage to a voltage lower than the falling threshold voltage. .
Then, the first differential circuit outputs the higher voltage to the second differential circuit as a threshold voltage.

【0028】[0028]

【発明の効果】本発明によれば、以下のような効果があ
る。請求項1によれば、出力電圧がロウレベルかハイレ
ベルかで電流供給部は、第1の分圧抵抗により作られた
立ち下がりスレッシュホールド電圧を立ち上がりスレッ
シュホールド電圧より高くし、第1の差動回路により第
1,第2の分圧抵抗の電圧を比較し、低い方の電圧を入
力電圧との比較電圧としている。このため、出力電圧値
の影響がなく、精度がよい。
According to the present invention, the following effects can be obtained. According to the first aspect, depending on whether the output voltage is low level or high level, the current supply unit sets the falling threshold voltage generated by the first voltage dividing resistor higher than the rising threshold voltage, and sets the first differential voltage. The circuit compares the voltages of the first and second voltage dividing resistors, and uses the lower voltage as the comparison voltage with the input voltage. Therefore, there is no influence of the output voltage value, and the accuracy is good.

【0029】請求項2によれば、出力電圧がロウレベル
かハイレベルかで電流供給部は、分圧抵抗により作られ
た立ち上がりスレッシュホールド電圧を立ち下がりスレ
ッシュホールド電圧より低くし、第1の差動回路により
第1,第2の分圧抵抗の電圧を比較し、高い方の電圧を
入力電圧との比較電圧としている。このため、出力電圧
値の影響がなく、精度がよい。
According to the second aspect, depending on whether the output voltage is low level or high level, the current supply unit sets the rising threshold voltage generated by the voltage-dividing resistor lower than the falling threshold voltage, and performs the first differential operation. The voltage of the first and second voltage dividing resistors is compared by a circuit, and the higher voltage is used as a comparison voltage with the input voltage. Therefore, there is no influence of the output voltage value, and the accuracy is good.

【0030】請求項3によれば、MOSトランジスタの
場合は、分圧抵抗により分圧された電圧をMOSスイッ
チにより切り替える構成も考えられるが、バイポーラト
ランジスタで製作する場合にスイッチにより切り替える
構成はなく、特にヒステリシス付コンパレータをバイポ
ーラトランジスタで作成する場合に有効である。
According to the third aspect, in the case of a MOS transistor, a configuration in which a voltage divided by a voltage-dividing resistor is switched by a MOS switch is conceivable. This is particularly effective when the comparator with hysteresis is formed by bipolar transistors.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態を示した構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.

【図2】図1の装置のコンパレータ1の具体的構成を示
した図である。
FIG. 2 is a diagram showing a specific configuration of a comparator 1 of the device of FIG.

【図3】図1,2の装置の動作を説明する図である。FIG. 3 is a diagram for explaining the operation of the apparatus of FIGS.

【図4】従来のヒステリシス付コンパレータの構成を示
した図である。
FIG. 4 is a diagram illustrating a configuration of a conventional comparator with hysteresis.

【図5】図4の装置の動作を説明する図である。FIG. 5 is a diagram for explaining the operation of the device of FIG. 4;

【符号の説明】[Explanation of symbols]

R1,R2,R3,R4 抵抗 11 第1の差動回路 13 第2の差動回路 15 電圧供給部 R1, R2, R3, R4 Resistance 11 First differential circuit 13 Second differential circuit 15 Voltage supply unit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 比較電圧を分圧し、立ち下がりスレッシ
ュホールド電圧を規定する第1の分圧抵抗と、 前記比較電圧を分圧し、立ち上がりスレッシュホールド
電圧を規定する第2の分圧抵抗と、 前記第1の分圧抵抗の分圧電圧と前記第2の分圧抵抗の
分圧電圧とを比較し、低い方の電圧を出力する第1の差
動回路と、 この第1の差動回路の出力と入力電圧とを比較する第2
の差動回路と、 この第2の差動回路の出力に基づいて、前記第1の分圧
抵抗の分圧点に電流を供給し、立ち下がりスレッシュホ
ールド電圧を立ち上がりスレッシュホールド電圧より高
い電圧にする電流供給部とを有し、前記第2の差動回路
の出力を比較結果とすることを特徴とするヒステリシス
付コンパレータ。
A first voltage dividing resistor that divides a comparison voltage and defines a falling threshold voltage; a second voltage dividing resistor that divides the comparison voltage and defines a rising threshold voltage; A first differential circuit that compares the divided voltage of the first voltage dividing resistor with the divided voltage of the second voltage dividing resistor and outputs a lower voltage; Second to compare output and input voltage
A current is supplied to the voltage dividing point of the first voltage dividing resistor based on the output of the second differential circuit, and the falling threshold voltage is increased to a voltage higher than the rising threshold voltage. A current supply unit that performs the comparison, and uses the output of the second differential circuit as a comparison result.
【請求項2】 比較電圧を分圧し、立ち下がりスレッシ
ュホールド電圧を規定する第1の分圧抵抗と、 前記比較電圧を分圧し、立ち上がりスレッシュホールド
電圧を規定する第2の分圧抵抗と、 前記第1の分圧抵抗の分圧電圧と前記第2の分圧抵抗の
分圧電圧とを比較し、高い方の電圧を出力する第1の差
動回路と、 この第1の差動回路の出力と入力電圧とを比較する第2
の差動回路と、 この第2の差動回路の基づいて、前記第2の分圧抵抗の
分圧点から電流を吸入し、立ち上がりスレッシュホール
ド電圧を立ち下がりスレッシュホールド電圧より低い電
圧にする電流供給部とを有し、前記第2の差動回路の出
力を比較結果とすることを特徴とするヒステリシス付コ
ンパレータ。
2. A first voltage dividing resistor that divides a comparison voltage and defines a falling threshold voltage, a second voltage dividing resistor that divides the comparison voltage and defines a rising threshold voltage, A first differential circuit that compares the divided voltage of the first voltage dividing resistor with the divided voltage of the second voltage dividing resistor and outputs a higher voltage; Second to compare output and input voltage
And a current that draws a current from the voltage dividing point of the second voltage-dividing resistor to make the rising threshold voltage lower than the falling threshold voltage based on the second differential circuit. And a supply section, wherein the output of the second differential circuit is used as a comparison result.
【請求項3】 バイポーラトランジスタにより構成した
ことを特徴とする請求項1または2記載のヒステリシス
付コンパレータ。
3. The comparator with hysteresis according to claim 1, wherein said comparator comprises a bipolar transistor.
JP23107397A 1997-08-27 1997-08-27 Comparator having hysteresis Pending JPH1174767A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23107397A JPH1174767A (en) 1997-08-27 1997-08-27 Comparator having hysteresis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23107397A JPH1174767A (en) 1997-08-27 1997-08-27 Comparator having hysteresis

Publications (1)

Publication Number Publication Date
JPH1174767A true JPH1174767A (en) 1999-03-16

Family

ID=16917871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23107397A Pending JPH1174767A (en) 1997-08-27 1997-08-27 Comparator having hysteresis

Country Status (1)

Country Link
JP (1) JPH1174767A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141819A (en) * 2007-12-07 2009-06-25 Mitsubishi Motors Corp Touch sensor device, and touch sensor program
JP2011035869A (en) * 2009-08-06 2011-02-17 Seiko Npc Corp Class-d amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141819A (en) * 2007-12-07 2009-06-25 Mitsubishi Motors Corp Touch sensor device, and touch sensor program
US8436494B2 (en) 2007-12-07 2013-05-07 Mitsubishi Jidosha Kogyo Kabushiki Kaisha Touch sensor device and touch sensor program
JP2011035869A (en) * 2009-08-06 2011-02-17 Seiko Npc Corp Class-d amplifier

Similar Documents

Publication Publication Date Title
US20070103226A1 (en) Reference voltage generator
JPH07198760A (en) Low-voltage comparator circuit
JPH08265060A (en) Voltage to current conversion circuit
JPH1174767A (en) Comparator having hysteresis
JP4221123B2 (en) Regulator circuit
US6806770B2 (en) Operational amplifier
US6441645B2 (en) Low voltage bipolar drive circuits
JPH11266374A (en) Clamp circuit
JP2870323B2 (en) Window comparator
JP2000244289A (en) Comparator circuit
JP2007019850A (en) Dc offset canceling circuit and display device using this
JP3664038B2 (en) Reset circuit
JP2623954B2 (en) Variable gain amplifier
JP3813428B2 (en) Output circuit of A / D converter
JP2789926B2 (en) Full-wave rectifier circuit
JP4646470B2 (en) Comparator circuit
JP3214021B2 (en) Current limit circuit
JPH07106872A (en) Operational amplifier with high slew rate
JPH09204232A (en) Constant current circuit
JP3226105B2 (en) Arithmetic rectifier circuit
JP2584137Y2 (en) ECL circuit with power consumption control
JPH06140850A (en) Potential divider circuit
JP2002135966A (en) Overvoltage output protective circuit
JPH11136105A (en) Voltage comparator circuit
JPS6022568B2 (en) Power supply voltage monitoring circuit