JP3063345B2 - Saturation prevention circuit - Google Patents
Saturation prevention circuitInfo
- Publication number
- JP3063345B2 JP3063345B2 JP4001798A JP179892A JP3063345B2 JP 3063345 B2 JP3063345 B2 JP 3063345B2 JP 4001798 A JP4001798 A JP 4001798A JP 179892 A JP179892 A JP 179892A JP 3063345 B2 JP3063345 B2 JP 3063345B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- amplifier
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、集積回路に外付けされ
るトランジスタの飽和を防止する飽和防止回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a saturation prevention circuit for preventing a transistor externally attached to an integrated circuit from being saturated.
【0002】[0002]
【従来の技術】一般的に、大電流を出力する定電流出力
増幅回路においては、出力段のドライブ用トランジスタ
の集積化が困難であるため、出力段トランジスタとして
外付けのトランジスタを使用し、このトランジスタを駆
動する回路を半導体集積回路基板に集積化することが多
い。また、定電流出力増幅回路においては、負荷の状態
によって出力段トランジスタが飽和してしまうことが考
えられるが、トランジスタが飽和するとスイッチングス
ピードが遅くなる等の不都合を生じるため、トランジス
タの飽和を防止する飽和防止回路が設けられている。2. Description of the Related Art Generally, in a constant current output amplifying circuit which outputs a large current, it is difficult to integrate a drive transistor in an output stage. Therefore, an external transistor is used as an output stage transistor. In many cases, a circuit for driving a transistor is integrated on a semiconductor integrated circuit substrate. Further, in the constant current output amplifier circuit, the output stage transistor may be saturated depending on the state of the load. However, if the transistor is saturated, a disadvantage such as a decrease in switching speed occurs. A saturation prevention circuit is provided.
【0003】図4は、従来の飽和防止回路を示す回路図
である。なお、符号G,H,I,J,Lはいずれも半導
体集積回路に設けられた外部端子であり、端子Gには電
源電圧VCCが与えられ、端子Jは接地に接続される。ま
た、増幅器A及び基準電圧回路Dは同一の半導体集積回
路基板に形成されている。FIG. 4 is a circuit diagram showing a conventional saturation prevention circuit. Reference numerals G, H, I, J and L are external terminals provided on the semiconductor integrated circuit. The terminal G is supplied with the power supply voltage V CC , and the terminal J is connected to the ground. The amplifier A and the reference voltage circuit D are formed on the same semiconductor integrated circuit substrate.
【0004】増幅器Aの非反転入力端(+)には基準電
圧回路Dから基準電圧Vref が与えられるようになって
いる。また、増幅器Aの反転入力端(−)は外部端子H
に接続され、出力端は外部端子Iに接続されている。更
に、増幅器Aの飽和防止用信号入力端は、外部端子Lに
接続されている。A reference voltage Vref is supplied from a reference voltage circuit D to a non-inverting input terminal (+) of the amplifier A. The inverting input terminal (-) of the amplifier A is connected to the external terminal H.
And the output terminal is connected to the external terminal I. Further, the signal input terminal for preventing saturation of the amplifier A is connected to the external terminal L.
【0005】PNPトランジスタQ1 は集積回路の外部
に外付けされた出力段トランジスタであり、そのエミッ
タは集積回路の外部端子Hに接続されている。この外部
端子Hと電源との間には抵抗R1 が接続されている。ま
た、トランジスタQ1 のベースと外部端子Iとの間には
抵抗R3 が接続されている。更に、トランジスタQ1の
コレクタには負荷である抵抗R2 が接続され、このコレ
クタと外部端子Lとの間にはダイオードD1 が接続され
ている。[0005] The PNP transistor Q1 is an output transistor externally attached to the outside of the integrated circuit, and its emitter is connected to the external terminal H of the integrated circuit. A resistor R1 is connected between the external terminal H and the power supply. A resistor R3 is connected between the base of the transistor Q1 and the external terminal I. Further, a resistor R2 as a load is connected to the collector of the transistor Q1, and a diode D1 is connected between the collector and the external terminal L.
【0006】増幅器Aは、例えば図5に示すように、差
動増幅回路Mと、PNPトランジスタQ3 ,Q4 と、抵
抗R5 と、ダイオードD2 と、定電流源I1 とにより構
成されている。即ち、差動増幅回路Mは、その非反転入
力端及び反転入力端が夫々外部端子H及び基準電圧回路
Dに接続され、出力端がトランジスタQ4 のベースに接
続されている。このトランジスタQ4 のコレクタは接地
されており、エミッタはトランジスタQ3 のベース及び
抵抗R5 の一端に接続されている。この抵抗R5 の他端
及びトランジスタQ3 のエミッタはいずれも電源に接続
されている。また、トランジスタQ3 のコレクタは外部
端子Iに接続されていると共にダイオードD2 のアノー
ドに接続されている。このダイオードD2 のカソードは
外部端子Lに接続されている。更に、このダイオードD
2 のカソードと接地との間には定電流源I1 が接続され
ている。The amplifier A comprises, for example, as shown in FIG. 5, a differential amplifier circuit M, PNP transistors Q3 and Q4, a resistor R5, a diode D2, and a constant current source I1. That is, the non-inverting input terminal and the inverting input terminal of the differential amplifier circuit M are connected to the external terminal H and the reference voltage circuit D, respectively, and the output terminal is connected to the base of the transistor Q4. The collector of the transistor Q4 is grounded, and the emitter is connected to the base of the transistor Q3 and one end of the resistor R5. The other end of the resistor R5 and the emitter of the transistor Q3 are both connected to a power supply. The collector of the transistor Q3 is connected to the external terminal I and to the anode of the diode D2. The cathode of the diode D2 is connected to the external terminal L. Furthermore, this diode D
The constant current source I1 is connected between the cathode of No. 2 and ground.
【0007】次に、このように構成された従来の飽和防
止回路の動作について説明する。Next, the operation of the conventional saturation prevention circuit configured as described above will be described.
【0008】トランジスタQ1 が飽和していない状態に
おいては、増幅器Aは基準電圧回路Dから与えられる基
準電圧Vref と外部端子Hに与えられる電圧とを比較
し、その結果に基づいてトランジスタQ1 のベース電圧
を制御する。つまり、増幅器Aは、トランジスタQ1 に
(VCC−Vref )/R1 なる一定電流が流れるように、
トランジスタQ1 のベース電圧を制御する。When the transistor Q1 is not saturated, the amplifier A compares the reference voltage Vref supplied from the reference voltage circuit D with the voltage supplied to the external terminal H, and based on the result, determines the base of the transistor Q1. Control the voltage. That is, the amplifier A is, (V CC -V ref) / R1 becomes as constant current flows through the transistor Q1,
Controls the base voltage of transistor Q1.
【0009】ここで、負荷である抵抗2の状態によって
出力段トランジスタが飽和する例として、ダイオードD
1、抵抗R2及びトランジスタQ1の相互接続点Mに外
部より電流I0が与えられ、接続点Mの電位が上昇する
場合を考える。ここで、V H を接続点Hの電位、V CEQ1
をトランジスタQ1のコレクタ−エミッタ間電圧とす
る。仮に、ダイオードD1がないと、接続点Mの電位V
M は上昇し、これがV H −V CEQ1 の電位を超えると、トラ
ンジスタQ1が飽和してしまい、それまで抵抗R2に供
給していた一定電流が供給できなくなる。次に、第4図
及び第5図の場合、接続点Mに外部から電流I0 が供給
されると、V M は上昇し、ダイオードD1が導通状態に
なる。このため、接続点Mの電位VMは、端子Lにおけ
る電位をVL、ダイオードD1の順方向電圧をVD1とす
ると、VM=VL+VD1となる。Here, depending on the state of the resistor 2 as a load,
As an example of saturation of the output stage transistor, a diode D
A case is considered in which a current I 0 is externally applied to an interconnection point M of 1, the resistor R2 and the transistor Q1, and the potential of the interconnection point M rises. Here, V H is the potential of the connection point H, V CEQ1
Is the collector-emitter voltage of transistor Q1.
You. If there is no diode D1, the potential V of the connection point M
M rises, and when it exceeds the potential of VH - VCEQ1 ,
The transistor Q1 saturates, and the resistor R2
The supplied constant current cannot be supplied. Next, FIG.
And in the case of FIG. 5, the current I 0 is supplied to the connection point M from outside.
Once, V M rises, diode D1 becomes conductive. Therefore, assuming that the potential at the terminal L is V L and the forward voltage of the diode D1 is V D1 , the potential V M at the connection point M is V M = V L + V D1 .
【0010】ところで、端子Lの電位VL は、端子Iの
電位をVI 、ダイオードD2 の順方向電圧をVD2とする
と、VL =VI −VD2である。ダイオードD1 ,D2 の
順方向電圧が略等しい(VD1≒VD2)とすると、接続点
Mの電位VM と端子Iにおける電位VI とは略等しくな
る。これにより、トランジスタQ1 のコレクタ電位がベ
ース電位以上に上昇することを回避できて、トランジス
タQ1 の飽和を防止することができる。By the way, the potential V L of the terminal L, and the potential of the terminal I V I, the forward voltage of the diode D2 and V D2, which is V L = V I -V D2. When the forward voltage of the diodes D1, D2 are substantially equal (V D1 ≒ V D2), substantially equal to the potential V I in the potential V M and the terminal I of the connection point M. Thus, it is possible to prevent the collector potential of the transistor Q1 from rising above the base potential, thereby preventing the transistor Q1 from being saturated.
【0011】[0011]
【発明が解決しようとする課題】しかしながら、上述し
た従来の飽和防止回路においては、トランジスタQ1 の
コレクタ電位を検出するために外部端子Lが必要である
ため、集積回路の外部端子数が多くなり、半導体集積回
路の小型化が阻害される等の問題点がある。However, in the above-mentioned conventional saturation prevention circuit, since the external terminal L is required to detect the collector potential of the transistor Q1, the number of external terminals of the integrated circuit increases. There is a problem that miniaturization of the semiconductor integrated circuit is hindered.
【0012】本発明はかかる問題点に鑑みてなされたも
のであって、外部端子の数を削減することができる飽和
防止回路を提供することを目的とする。The present invention has been made in view of the above problems, and has as its object to provide a saturation prevention circuit capable of reducing the number of external terminals.
【0013】[0013]
【課題を解決するための手段】本発明に係る飽和防止回
路は、コレクタに負荷が接続される外付けトランジスタ
と、前記トランジスタのエミッタと電源電圧との間に接
続された第1の抵抗と、反転入力端が前記トランジスタ
のエミッタに接続され、非反転入力端に第1の基準電圧
が与えられる増幅器と、前記増幅器の出力端と前記トラ
ンジスタのベースとの間に接続された第2の抵抗と、前
記第2の抵抗の両側における電位差を検出する電位差検
出手段と、この電位差検出手段の出力を第2の基準電圧
と比較した結果に基づいて前記増幅器の出力を制御する
制御手段とを有し、前記増幅器、前記第2の抵抗及び前
記検出手段を同一半導体内に形成したことを特徴とす
る。Means for Solving the Problems] saturation prevention circuit according to the present invention, the external transistor load collector is connected, a first resistor connected between the emitter and the power supply voltage of said transistor , inverting input terminal connected to the emitter of said transistor, an amplifier a first reference voltage is applied to the non-inverting input terminal, an output terminal and the transistor base and connected to a second between the said amplifier Resistance and before
A potential difference detection means for detecting a potential difference serial both sides of the second resistor, have a control means to control the output of the amplifier based on the output of the potential difference detection unit on a result of comparison with the second reference voltage The amplifier, the second resistor and the
The detecting means is formed in the same semiconductor .
【0014】[0014]
【作用】本発明においては、増幅器の出力端とトランジ
スタのベースとの間に接続された第2の抵抗の両側にお
ける電位差を検出する電位差検出手段が設けられてい
る。トランジスタが飽和していない状態においては、前
記第2の抵抗の両側における電位差は前記トランジスタ
のベース電流と前記第2の抵抗の抵抗値との積となる。
しかし、例えば、負荷に大電流が流れて前記トランジス
タのコレクタ電位が上昇すると、コレクタからベースに
電流が流れ、その結果第2の抵抗の両側における電位差
が変化する。前記電位差検出手段は、この電位差の変化
を検出する。制御手段は、この電位差検出手段による検
出結果と第2の基準電位とを比較し、その結果に基づい
て増幅器の出力を制御する。In the present invention, there is provided a potential difference detecting means for detecting a potential difference on both sides of the second resistor connected between the output terminal of the amplifier and the base of the transistor. When the transistor is not saturated, the potential difference on both sides of the second resistor is the product of the base current of the transistor and the resistance of the second resistor.
However, for example, when a large current flows through the load and the collector potential of the transistor rises, a current flows from the collector to the base, and as a result, the potential difference on both sides of the second resistor changes. The potential difference detecting means detects a change in the potential difference. The control means compares the detection result of the potential difference detection means with the second reference potential, and controls the output of the amplifier based on the result.
【0015】即ち、本発明においては、トランジスタの
コレクタ電位がベース電位よりも高くなることによる第
2の抵抗の両側における電位差の変化によりトランジス
タの状態を検出し、増幅回路の出力を制御してトランジ
スタの飽和を防止するため、従来必要であったトランジ
スタのコレクタ電位検出用外部端子が不要となる。That is, in the present invention, the state of the transistor is detected based on a change in the potential difference between both sides of the second resistor due to the collector potential of the transistor being higher than the base potential, and the output of the amplifier circuit is controlled to control the transistor. In order to prevent saturation of the transistor, an external terminal for detecting the collector potential of the transistor, which is conventionally required, becomes unnecessary.
【0016】[0016]
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。Next, an embodiment of the present invention will be described with reference to the accompanying drawings.
【0017】図1は本発明の第1の実施例に係る飽和防
止回路を示す回路図である。なお、符号G,H,I,J
はいずれも半導体集積回路に設けられた外部端子であ
り、端子Gには電源電圧VCCが与えられ、端子Jは接地
に接続される。また、増幅器A、比較器B、差動増幅器
C、基準電圧回路D,E及び抵抗R3 は同一半導体集積
回路基板に形成されている。FIG. 1 is a circuit diagram showing a saturation prevention circuit according to a first embodiment of the present invention. Note that the symbols G, H, I, J
Are external terminals provided in the semiconductor integrated circuit, a power supply voltage V CC is applied to a terminal G, and a terminal J is connected to the ground. The amplifier A, the comparator B, the differential amplifier C, the reference voltage circuits D and E, and the resistor R3 are formed on the same semiconductor integrated circuit substrate.
【0018】増幅器Aの非反転入力端には基準電圧回路
Dから基準電圧Vref が与えられる。また、この増幅器
Aの反転入力端は外部端子Hに接続されており、出力端
は抵抗R3 の一端及び差動増幅器Cの反転入力端に接続
されている。更に、抵抗R3の他端は端子Iに接続され
ている共に差動増幅器Cの非反転入力端に接続されてい
る。更にまた、比較器Bは、差動増幅器Cの出力と基準
電圧回路Eから与えられる基準電圧とを比較し、その結
果に基づいて増幅器Aの出力を制御する。The reference voltage Vref is supplied from the reference voltage circuit D to the non-inverting input terminal of the amplifier A. The inverting input terminal of the amplifier A is connected to the external terminal H, and the output terminal is connected to one end of the resistor R3 and the inverting input terminal of the differential amplifier C. Further, the other end of the resistor R3 is connected to the terminal I and to the non-inverting input terminal of the differential amplifier C. Furthermore, the comparator B compares the output of the differential amplifier C with the reference voltage provided from the reference voltage circuit E, and controls the output of the amplifier A based on the result.
【0019】PNPトランジスタQ1 は外付けトランジ
スタであり、そのエミッタは外部端子Hに接続され、ベ
ースは外部端子Iに接続されている。そして、コレクタ
に抵抗R2 (負荷)が接続される。また、端子Hと電源
との間には抵抗R1 が接続されている。The PNP transistor Q1 is an external transistor whose emitter is connected to the external terminal H and whose base is connected to the external terminal I. Then, a resistor R2 (load) is connected to the collector. A resistor R1 is connected between the terminal H and the power supply.
【0020】このように構成された飽和防止回路におい
て、増幅器Aは、従来と同様に、トランジスタQ1 に
(VCC−Vref )/R1なる一定電流が流れるように、
トランジスタQ1 のベース電圧を制御する。[0020] In the thus constituted saturation preventing circuit, the amplifier A, as in the prior art, (V CC -V ref) / R1 becomes as constant current flows through the transistor Q1,
Controls the base voltage of transistor Q1.
【0021】トランジスタQ1 が飽和していない通常状
態においては、抵抗R3 の両端の電位差はトランジスタ
Q1 のベース電流IB と抵抗R3 の抵抗値との積(R3
×IB )となる。[0021] In the normal state where the transistor Q1 is not saturated, the potential difference across the resistor R3 is the product of the resistance value of the base current I B and the resistor R3 of the transistor Q1 (R3
× I B ).
【0022】ここで、負荷である抵抗R2の状態によっ
て出力段トランジスタが飽和する例として、抵抗R2に
外部より電流I0が与えられた場合を考える。このとき
トランジスタQ1のコレクタ電位がベース電位よりもト
ランジスタの順方向電圧以上高い電位になったとする。
通常であれば、トランジスタQ1が飽和していまい、そ
れまで抵抗R2に供給していた一定電流が供給できなく
なる。しかし、本発明の構成では、トランジスタQ1の
コレクタからベース電流IB’が流れ、これにより、抵
抗R3の両端の電位差は、R3×(IB+IB’)とな
る。差動増幅器Cは、このR3×IB’なる電圧を検出
する。 Here, depending on the state of the resistor R2 as a load,
In this case, the output stage transistor is saturated, and the case where a current I 0 is externally applied to the resistor R2 is considered. At this time , it is assumed that the collector potential of the transistor Q1 has become higher than the base potential by at least the forward voltage of the transistor.
Normally, the transistor Q1 may not be saturated,
The constant current that had been supplied to the resistor R2 until
Become. However, in the configuration of the present invention, 'flow, by this, the potential difference across the resistor R3, R3 × (I B + I B' base current I B from the collector of the transistor Q1 becomes). Differential amplifier C detects the R3 × I B 'becomes voltage.
【0023】差動増幅器Cの出力は比較器Bに与えられ
る。この比較器Bは、例えば図2に示すように、差動増
幅器C及び基準電圧回路Eの出力が与えられる差動増幅
器Kと、この差動増幅器Kの出力がベースに与えられる
PNPトランジスタQ2 と、このトランジスタQ2 のエ
ミッタと電源との間に接続された抵抗R4 とにより構成
されている。The output of the differential amplifier C is provided to a comparator B. As shown in FIG. 2, for example, the comparator B includes a differential amplifier K to which the outputs of the differential amplifier C and the reference voltage circuit E are supplied, a PNP transistor Q2 to which the output of the differential amplifier K is supplied to the base, And a resistor R4 connected between the emitter of the transistor Q2 and the power supply.
【0024】比較器Bは、差動増幅器Cの出力と基準電
圧回路Eから与えられる基準電圧とを比較し、その結果
に基づいて、増幅器Aの出力を制御する。即ち、比較器
Bは、差動増幅器Kに与えられた基準電圧値よりも差動
増幅器Cの出力電位が高いときにはトランジスタQ2 及
び抵抗R4 を流れる電流を出力し、差動増幅器Cの出力
値が低いときには電流出力が“0”になる。The comparator B compares the output of the differential amplifier C with the reference voltage provided from the reference voltage circuit E, and controls the output of the amplifier A based on the result. That is, when the output potential of the differential amplifier C is higher than the reference voltage value given to the differential amplifier K, the comparator B outputs a current flowing through the transistor Q2 and the resistor R4, and the output value of the differential amplifier C is When it is low, the current output becomes "0".
【0025】この比較器Bの出力を増幅器Aの出力(即
ち、増幅器Aの出力端、抵抗R3 及び差動増幅器Cの反
転入力端子の相互接続点N)等に与えることにより、増
幅器Aの出力を制御することができる。By giving the output of the comparator B to the output of the amplifier A (ie, the output end of the amplifier A, the resistor R3 and the interconnection point N of the inverting input terminal of the differential amplifier C), the output of the amplifier A is obtained. Can be controlled.
【0026】本実施例においては、従来に比して外部端
子を削減することができるため、集積回路のより一層の
小型化が可能になる。In this embodiment, the number of external terminals can be reduced as compared with the prior art, so that the size of the integrated circuit can be further reduced.
【0027】図3は本発明の第2の実施例に係る飽和防
止回路を示す回路図である。FIG. 3 is a circuit diagram showing a saturation prevention circuit according to a second embodiment of the present invention.
【0028】本実施例が第1の実施例と異なる点は差動
増幅器Cの反転入力端及び非反転入力端が夫々外部端子
I及び外部端子Hに接続されていることにあり、その他
の構成は基本的には第1の実施例と同様であるので、図
3において図1と同一物には同一符号を付してその詳し
い説明は省略する。This embodiment is different from the first embodiment in that the inverting input terminal and the non-inverting input terminal of the differential amplifier C are connected to the external terminal I and the external terminal H, respectively. Are basically the same as those in the first embodiment. In FIG. 3, the same components as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted.
【0029】本実施例においては、増幅器Aの出力端
は、差動増幅器Cの反転入力端に接続されていると共
に、端子Iに直接接続されている。また、差動増幅器C
の非反転入力端は端子Hに接続されている。そして、ト
ランジスタQ1 のベースと端子Iとの間には、外付け抵
抗として抵抗R3 が接続されている。In this embodiment, the output terminal of the amplifier A is connected to the inverting input terminal of the differential amplifier C and is also directly connected to the terminal I. The differential amplifier C
Are connected to the terminal H. A resistor R3 is connected between the base of the transistor Q1 and the terminal I as an external resistor.
【0030】第1の実施例においては、差動増幅器Cは
抵抗R3 の両端の電位差を検出しているのに対し、本実
施例においては、抵抗R3 の両端の電位差とトランジス
タQ1 のベース・エミッタ順方向電圧との和を検出す
る。比較器Bは、この差動増幅器Cの出力に基づいて増
幅器Aの出力を制御する。In the first embodiment, the differential amplifier C detects the potential difference between both ends of the resistor R3. In the present embodiment, however, the potential difference between both ends of the resistor R3 and the base / emitter of the transistor Q1 are detected. The sum with the forward voltage is detected. The comparator B controls the output of the amplifier A based on the output of the differential amplifier C.
【0031】本実施例は、第1の実施例と同様の効果を
得ることができるのに加えて、抵抗R3 が外付け抵抗で
あるため、トランジスタQ1 の飽和防止の効き始め点を
任意に設定できるという効果を奏する。In this embodiment, the same effect as that of the first embodiment can be obtained. In addition, since the resistor R3 is an external resistor, the starting point of the effect of preventing the saturation of the transistor Q1 can be set arbitrarily. It has the effect of being able to.
【0032】[0032]
【発明の効果】以上説明したように本発明によれば、増
幅器とトランジスタのベースとの間に接続された第2の
抵抗の両側における電位差を電位差検出手段が検出し、
その結果に基づいて制御手段が前記増幅器の出力を制御
するから、従来に比して集積回路の端子数を削減するこ
とができて、集積回路のより一層の小型化が可能にな
る。As described above, according to the present invention, the potential difference detecting means detects the potential difference on both sides of the second resistor connected between the amplifier and the base of the transistor,
Since the control means controls the output of the amplifier based on the result, the number of terminals of the integrated circuit can be reduced as compared with the related art, and the size of the integrated circuit can be further reduced.
【図1】本発明の第1の実施例に係る飽和防止回路を示
す回路図である。FIG. 1 is a circuit diagram showing a saturation prevention circuit according to a first embodiment of the present invention.
【図2】同じくその比較器の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of the comparator.
【図3】本発明の第2の実施例に係る飽和防止回路を示
す回路図である。FIG. 3 is a circuit diagram showing a saturation prevention circuit according to a second embodiment of the present invention.
【図4】従来の飽和防止回路を示す回路図である。FIG. 4 is a circuit diagram showing a conventional saturation prevention circuit.
【図5】同じくその増幅器の構成を示す回路図である。FIG. 5 is a circuit diagram showing a configuration of the amplifier.
A;増幅器 B;比較器 C,K;差動増幅器 D,E;基準電圧回路 Q1 ,Q2 ,Q3 ,Q4 ;PNPトランジスタ D1 ,D2 ;ダイオード A; amplifier B; comparators C, K; differential amplifiers D, E; reference voltage circuits Q1, Q2, Q3, Q4; PNP transistors D1, D2;
Claims (1)
ンジスタと、前記トランジスタのエミッタと電源電圧と
の間に接続された第1の抵抗と、反転入力端が前記トラ
ンジスタのエミッタに接続され、非反転入力端に第1の
基準電圧が与えられる増幅器と、前記増幅器の出力端と
前記トランジスタのベースとの間に接続された第2の抵
抗と、前記第2の抵抗の両側における電位差を検出する
電位差検出手段と、この電位差検出手段の出力を第2の
基準電圧と比較した結果に基づいて前記増幅器の出力を
制御する制御手段とを有し、前記増幅器、前記第2の抵
抗及び前記検出手段を同一半導体内に形成したことを特
徴とする飽和防止回路。And external tiger <br/> Njisuta the load is connected to the 1. A collector, a first resistor and, inverting input terminal the transistor connected between the emitter and the power supply voltage of said transistor is connected to the emitter, the non-inverting and first amplifier reference voltage is applied to the input terminal, a second resistor connected between the base of the output terminal and the transistor of the amplifier, the second resistor a potential difference detection means for detecting a potential difference on both sides of, the output of the potential difference detecting means have a control means to control the output of the amplifier based on the result compared to the second reference voltage, said amplifier , The second resistor
A saturation prevention circuit, wherein the resistance and the detection means are formed in the same semiconductor .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4001798A JP3063345B2 (en) | 1992-01-08 | 1992-01-08 | Saturation prevention circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4001798A JP3063345B2 (en) | 1992-01-08 | 1992-01-08 | Saturation prevention circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05191179A JPH05191179A (en) | 1993-07-30 |
JP3063345B2 true JP3063345B2 (en) | 2000-07-12 |
Family
ID=11511592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4001798A Expired - Lifetime JP3063345B2 (en) | 1992-01-08 | 1992-01-08 | Saturation prevention circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3063345B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111929485A (en) * | 2020-08-18 | 2020-11-13 | 深圳青铜剑技术有限公司 | IGBT saturation conduction voltage measuring circuit |
-
1992
- 1992-01-08 JP JP4001798A patent/JP3063345B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05191179A (en) | 1993-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3240216B2 (en) | Detection circuit, device and power supply circuit for detecting voltage fluctuation with respect to set value | |
US5094546A (en) | Ic temperature sensor with reference voltages supplied to transistor bases | |
US4577121A (en) | Differential circuit | |
US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
JP2643813B2 (en) | Stabilized power supply circuit | |
JPH09145749A (en) | Current detection circuit | |
JP3063345B2 (en) | Saturation prevention circuit | |
US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
US6605967B2 (en) | Low power consumption output driver circuit and supply voltage detection circuit | |
JPH09321555A (en) | Differential amplifier for semiconductor integrated circuit | |
JPH04295222A (en) | Stabilized power supply circuit | |
JP4221123B2 (en) | Regulator circuit | |
JP2004266809A (en) | Operational amplifier circuit, overheat detection circuit, and comparator circuit | |
JP3648702B2 (en) | Power amplifier IC and audio system | |
KR100394301B1 (en) | Btl amplifier circuit | |
JP2721100B2 (en) | Current limiting device | |
JP2902277B2 (en) | Emitter follower output current limiting circuit | |
JP2000323977A (en) | Output circuit | |
EP0508711A1 (en) | Transistor direct-coupled amplifier | |
JP2623954B2 (en) | Variable gain amplifier | |
KR100577552B1 (en) | Internal voltage converter of a semiconductor memory device | |
JP2599429Y2 (en) | Photoelectric conversion circuit | |
JP3664038B2 (en) | Reset circuit | |
JP3158449B2 (en) | Voltage detection circuit | |
JP2617123B2 (en) | Stabilized DC power supply circuit |