KR100577552B1 - Internal voltage converter of a semiconductor memory device - Google Patents

Internal voltage converter of a semiconductor memory device Download PDF

Info

Publication number
KR100577552B1
KR100577552B1 KR1019990013974A KR19990013974A KR100577552B1 KR 100577552 B1 KR100577552 B1 KR 100577552B1 KR 1019990013974 A KR1019990013974 A KR 1019990013974A KR 19990013974 A KR19990013974 A KR 19990013974A KR 100577552 B1 KR100577552 B1 KR 100577552B1
Authority
KR
South Korea
Prior art keywords
voltage
internal voltage
internal
level
transistor
Prior art date
Application number
KR1019990013974A
Other languages
Korean (ko)
Other versions
KR20000066682A (en
Inventor
한공흠
임보탁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990013974A priority Critical patent/KR100577552B1/en
Publication of KR20000066682A publication Critical patent/KR20000066682A/en
Application granted granted Critical
Publication of KR100577552B1 publication Critical patent/KR100577552B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

본 발명은 반도체 메모리 장치의 내부 전압 변환회로를 공개한다. 그 회로는 외부 전원전압과 접지전압사이에 연결되고 기준전압과 입력전압의 차를 증폭하여 출력신호를 발생하기 위한 차동 증폭기와, 상기 외부 전원전압과 내부 전압사이에 연결되고 상기 차동 증폭기의 출력신호에 응답하여 내부 전압을 발생하기 위한 구동부와, 상기 내부 전압을 발생하기 위한 단자에 직렬 연결되고 상기 내부 전압을 분배하여 상기 입력전압을 발생하기 위한 전압 분배부, 및 상기 전압 분배부와 접지전압사이에 연결되고 트랜지스터의 베이스-에미터간 전압이 감소하게 되는 고온의 경우에는 상기 입력전압의 레벨이 증가되도록 하고 상기 트랜지스터의 베이스-에미터 전압이 증가하게 되는 저온의 경우에는 상기 입력전압의 레벨이 감소되도록 하기 위한 레벨 감소부로 구성되어 있다. 따라서, 저온인 경우에 고온의 경우보다 상대적으로 낮은 내부 전압을 발생함으로써 고온일 경우에는 속도를 증가시키고 저온일 경우에는 동작 전류를 감소시킬 수 있다.The present invention discloses an internal voltage conversion circuit of a semiconductor memory device. The circuit is connected between an external power supply voltage and a ground voltage and a differential amplifier for generating an output signal by amplifying a difference between a reference voltage and an input voltage, and is connected between the external power supply voltage and an internal voltage and output signal of the differential amplifier. A driver for generating an internal voltage in response, a voltage divider for serially connecting the terminal for generating the internal voltage and distributing the internal voltage to generate the input voltage, and between the voltage divider and the ground voltage. The input voltage is increased in case of a high temperature connected to the transistor and the base-emitter voltage of the transistor is decreased, and in the case of a low temperature in which the base-emitter voltage of the transistor is increased, the level of the input voltage is decreased. It is composed of a level reducing unit to make. Accordingly, by generating an internal voltage that is relatively lower than high temperature at low temperature, the speed may be increased at high temperature and the operating current may be reduced at low temperature.

Description

반도체 메모리 장치의 내부 전압 변환회로{Internal voltage converter of a semiconductor memory device}Internal voltage converter of a semiconductor memory device

도1은 종래의 반도체 메모리 장치의 내부 전압 변환회로의 회로도이다.1 is a circuit diagram of an internal voltage conversion circuit of a conventional semiconductor memory device.

도2는 도1에 나타낸 회로의 외부 전원전압에 대한 내부 전압의 변화를 나타내는 그래프이다.FIG. 2 is a graph showing the change of the internal voltage with respect to the external power supply voltage of the circuit shown in FIG.

도3은 본 발명의 반도체 메모리 장치의 내부 전압 변환회로의 회로도이다.3 is a circuit diagram of an internal voltage conversion circuit of the semiconductor memory device of the present invention.

도4는 도3에 나타낸 회로의 외부 전원전압 변화에 대한 베이스-에미터간 전압의 변화를 나타내는 그래프이다.FIG. 4 is a graph showing the change of the base-emitter voltage against the change of the external power supply voltage of the circuit shown in FIG.

도5는 도3에 나타낸 회로의 외부 전원전압의 변화에 대한 내부 전압의 변화를 나타내는 그래프이다. FIG. 5 is a graph showing the change of the internal voltage with respect to the change of the external power supply voltage of the circuit shown in FIG.

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 온도가 증가하면 내부 전압의 레벨을 상승시키고, 온도가 감소하면 내부 전압의 레벨을 감소시켜 고속 및 저 동작전류에 적합한 반도체 메모리 장치의 내부 전압 변환회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to increasing the temperature of an internal voltage, and to decreasing the temperature of an internal voltage, to an internal voltage conversion circuit of a semiconductor memory device suitable for high speed and low operating current. It is about.

종래의 반도체 메모리 장치의 내부 전압 변환회로는 외부 전원전압(VEXT)의 소정 레벨까지는 외부 전원전압(VEXT)의 증가에 따라 내부 전압의 증가하다가, 외부 전원전압(VEXT)이 소정 레벨이 되면 일정한 내부 전압(IVC)을 발생한다.The internal voltage conversion circuit of the conventional semiconductor memory device increases the internal voltage up to a predetermined level of the external power supply voltage VEXT with the increase of the external power supply voltage VEXT, and then, if the external power supply voltage VEXT reaches a predetermined level, the internal constant voltage is constant. Generate voltage IVC.

그런데, 종래의 내부 전압 변환회로는 온도가 감소하면, 내부 전압(IVC)의 레벨이 증가하고, 온도가 증가하면 내부 전압(IVC)의 레벨이 감소하는 현상을 보이기 때문에 고온에서는 속도가 감소하고, 저온에서는 상대적으로 속도가 빨라져서 AC파라메타, 특히 라이트 회복시간이 나빠지고, 동작 전류가 과도하게 흐른다는 문제점이 있었다.However, in the conventional internal voltage conversion circuit, since the level of the internal voltage IVC increases when the temperature decreases and the level of the internal voltage IVC decreases when the temperature increases, the speed decreases at high temperatures. At low temperatures, there is a problem in that the speed is relatively high, and the AC parameter, in particular, the light recovery time is deteriorated, and the operating current flows excessively.

도1은 종래의 반도체 메모리 장치의 내부 전압 변환회로의 실시예의 회로도로서, PMOS트랜지스터들(P1, P2, P3), NMOS트랜지스터들(N1, N2, N3), 및 저항들(R1, R2)로 구성되어 있다.1 is a circuit diagram of an embodiment of an internal voltage conversion circuit of a conventional semiconductor memory device, with PMOS transistors P1, P2, P3, NMOS transistors N1, N2, N3, and resistors R1, R2. Consists of.

PMOS트랜지스터들(P1, P2), 및 NMOS트랜지스터들(N1, N2, N3)은 차동 증폭기를 구성한다.PMOS transistors P1 and P2, and NMOS transistors N1, N2 and N3 constitute a differential amplifier.

도1에 나타낸 회로의 동작을 설명하면 다음과 같다.The operation of the circuit shown in FIG. 1 will now be described.

기준전압(REF)의 레벨이 전압(REF0M)의 레벨보다 높은 경우에는 NMOS트랜지스터(N1)가 온되어 차동 증폭기의 출력전압(REF0D)의 레벨을 낮추고, 반대로, 기준전압(REF)의 레벨이 전압(REF0M)의 레벨보다 낮은 경우에는 NMOS트랜지스터(N2)가 온되어 차동 증폭기의 출력전압(REF0D)의 레벨을 높인다. PMOS트랜지스터(P3)는 출력전압(REF0D)이 낮아지게 되면 PMOS트랜지스터(P3)를 통하여 흐르는 전류를 크게하여 내부 전압(IVC)의 레벨을 높이고, 결과적으로 전압(REF0M)의 레벨을 높인다. 반대로, PMOS트랜지스터(P3)는 출력전압(REF0D)이 높아지게 되면 PMOS트랜지스터(P3)를 통하여 흐르는 전류를 작게하여 내부 전압(IVC)의 레벨을 낮추고, 결과적으로 전압(REF0M)의 레벨을 낮춘다. When the level of the reference voltage REF is higher than the level of the voltage REF0M, the NMOS transistor N1 is turned on to lower the level of the output voltage REF0D of the differential amplifier, and conversely, the level of the reference voltage REF is a voltage. If it is lower than the level of (REF0M), the NMOS transistor (N2) is turned on to increase the level of the output voltage (REF0D) of the differential amplifier. When the output voltage REF0D decreases, the PMOS transistor P3 increases the current flowing through the PMOS transistor P3 to increase the level of the internal voltage IVC and consequently increases the level of the voltage REF0M. On the contrary, when the output voltage REF0D increases, the PMOS transistor P3 decreases the current flowing through the PMOS transistor P3 to lower the level of the internal voltage IVC and consequently lowers the level of the voltage REF0M.

도2는 도1에 나타낸 회로의 외부 전원전압(VEXT)의 변화에 따른 내부 전압(IVC)의 변화를 나타내는 그래프로서, 외부 전원전압(VEXT)의 레벨이 거의 일정한 구간에서 온도 변화에 따라 내부 전압(IVC)의 레벨에 약간 차이가 발생하게 된다. FIG. 2 is a graph showing the change of the internal voltage IVC according to the change of the external power supply voltage VEXT of the circuit shown in FIG. 1, and the internal voltage according to the temperature change in a section where the level of the external power supply voltage VEXT is almost constant. There is a slight difference in the level of (IVC).

도2에서, 실선으로 표시한 그래프는 고온의 경우에 내부 전압(IVC)의 레벨을 나타내는 것이고, 점선으로 표시한 그래프는 저온의 경우에 내부 전압(IVC)의 레벨을 나타내는 그래프이다.In Fig. 2, the graph indicated by the solid line shows the level of the internal voltage IVC at high temperatures, and the graph indicated by the dotted line is a graph showing the level of the internal voltage IVC at low temperatures.

도2로부터 알 수 있듯이, 저온의 경우에 내부 전압이 고온의 경우보다 높아짐을 알 수 있다. As can be seen from FIG. 2, it can be seen that the internal voltage is higher in the case of low temperature than in the case of high temperature.

그런데, 종래의 내부 전압 변환회로는 내부 전압이 도2의 그래프에 나타낸 바와 같이 변화하게 되면 고온에서 속도가 감소하는 문제가 발생하고, 저온에서는 속도가 상대적으로 과도하게 빨라지게 되어 동작 전류가 과도하게 흐른다는 문제점이 있었다.However, in the conventional internal voltage conversion circuit, when the internal voltage changes as shown in the graph of FIG. 2, a problem occurs that the speed decreases at a high temperature, and at a low temperature, the speed becomes relatively excessively fast, resulting in excessive operating current. There was a problem with the flow.

본 발명의 목적은 온도가 증가하면 내부 전압의 레벨을 상승시키고, 온도가 감소하면 내부 전압의 레벨을 감소시켜 고속 및 저 동작전류에 적합한 반도체 메모리 장치의 내부 전압 변환회로를 제공하는데 있다.An object of the present invention is to provide an internal voltage conversion circuit of a semiconductor memory device suitable for high speed and low operating current by increasing the level of the internal voltage as the temperature increases, and decreasing the level of the internal voltage as the temperature decreases.

이와같은 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 내부 전압 변환회로는,
외부 전원전압과 접지전압사이에 연결되고 기준전압과 입력전압의 차를 증폭하여 출력신호를 발생하기 위한 차동 증폭기;
상기 외부 전원전압과 내부 전압사이에 연결되고 상기 차동 증폭기의 출력신호에 응답하여 내부 전압을 발생하기 위한 구동부;
상기 내부 전압을 발생하기 위한 단자에 직렬 연결되고 상기 내부 전압을 분배하여 상기 입력전압을 발생하기 위한 전압 분배부; 및
상기 전압 분배부와 접지전압사이에 연결되고 트랜지스터의 베이스-에미터간 전압이 감소하게 되는 고온의 경우에는 상기 입력전압의 레벨이 증가되도록 하고 상기 트랜지스터의 베이스-에미터 전압이 증가하게 되는 저온의 경우에는 상기 입력전압의 레벨이 감소되도록 하기 위한 레벨 감소부를 구비한 것을 특징으로 한다.The internal voltage conversion circuit of the semiconductor memory device of the present invention for achieving the above object,
A differential amplifier connected between an external power supply voltage and a ground voltage and configured to generate an output signal by amplifying a difference between a reference voltage and an input voltage;
A driver connected between the external power supply voltage and an internal voltage and configured to generate an internal voltage in response to an output signal of the differential amplifier;
A voltage divider connected in series with the terminal for generating the internal voltage and distributing the internal voltage to generate the input voltage; And
In the case of the high temperature connected between the voltage divider and the ground voltage and the voltage between the base-emitter of the transistor is reduced, in the case of low temperature such that the level of the input voltage is increased and the base-emitter voltage of the transistor is increased. It characterized in that it comprises a level reducing unit for reducing the level of the input voltage.

이하, 첨부한 도면을 참고로 하여 본 발명의 반도체 메모리 장치의 내부 전압 변환회로를 설명하면 다음과 같다.Hereinafter, an internal voltage conversion circuit of a semiconductor memory device of the present invention will be described with reference to the accompanying drawings.

도3은 본 발명의 반도체 메모리 장치의 내부 전압 변환회로의 회로도로서, 도1에 나타낸 구성에 NPN트랜지스터(Q1)를 추가하여 구성되어 있다. NPN트랜지스터(Q1)의 콜렉터와 베이스는 저항(R2)에 연결되고 에미터는 접지전압에 연결되어 구성되어 있다.FIG. 3 is a circuit diagram of an internal voltage conversion circuit of the semiconductor memory device of the present invention, in which an NPN transistor Q1 is added to the configuration shown in FIG. The collector and base of the NPN transistor Q1 are connected to the resistor R2 and the emitter is connected to the ground voltage.

도3에 나타낸 회로의 동작을 설명하면 다음과 같다.The operation of the circuit shown in Fig. 3 is as follows.

차동 증폭기는 도1에 나타낸 차동 증폭기의 동작과 동일하게 동작한다. 그런데, 본 발명에서는 고온에서의 내부 전압(IVC)의 레벨을 높이고 저온에서의 내부 전압(IVC)의 레벨을 낮추기 위하여 온도의 증가에 따라 감소하고, 온도의 감소에 따라 증가하는 NPN트랜지스터(Q1)의 베이스-에미터간 전압을 이용하여 내부 전압(IVC)의 레벨을 조절한다.The differential amplifier operates in the same way as the operation of the differential amplifier shown in FIG. However, in the present invention, in order to increase the level of the internal voltage IVC at high temperature and to lower the level of the internal voltage IVC at low temperature, the NPN transistor Q1 decreases with increasing temperature and increases with decreasing temperature. Use the base-emitter voltage of to adjust the level of the internal voltage (IVC).

즉, 고온에서는 NPN트랜지스터(Q)의 베이스-에미터간 전압(Vbe)이 감소하기 때문에 차동 증폭기의 입력전압(REF1M)은 감소하게 되고, 저온에서는 NPN트랜지스터(Q)의 베이스-에미터간 전압(Vbe)이 증가하기 때문에 차동 증폭기의 입력전압(REF1M)은 증가하게 된다. 그리고, 전압(REF1M)의 증가 및 감소에 따라 내부 전압(IVC)의 레벨이 증가 및 감소하게 된다.That is, since the base-emitter voltage Vbe of the NPN transistor Q decreases at high temperatures, the input voltage REF1M of the differential amplifier decreases, and the base-emitter voltage Vbe of the NPN transistor Q at low temperatures. ), The input voltage (REF1M) of the differential amplifier increases. As the voltage REF1M increases and decreases, the level of the internal voltage IVC increases and decreases.

따라서, 도3에 나타낸 내부 전압 변환회로는 고온에서는 내부 전압(IVC)이 증가하게 되고, 저온에서는 내부 전압(IVC)이 감소하게 된다.Therefore, in the internal voltage conversion circuit shown in Fig. 3, the internal voltage IVC increases at high temperatures, and the internal voltage IVC decreases at low temperatures.

도4는 외부 전원전압(VEXT)의 변화에 따른 베이스-에미터간 전압(Vbe)의 변화를 나타내는 그래프로서, 실선으로 표시한 그래프가 고온일 때의 전압(Vbe)의 변화를, 점선으로 표시한 그래프가 저온일 때의 전압(Vbe)의 변화를 각각 나타낸다.FIG. 4 is a graph showing the change of the base-emitter voltage Vbe according to the change of the external power supply voltage VEXT, and the change of the voltage Vbe when the graph indicated by the solid line at high temperature is indicated by a dotted line. The graphs show changes in voltage Vbe at low temperatures, respectively.

도4의 그래프로부터 알 수 있듯이, 고온일 경우에는 전압(Vbe)이 0.55V이고, 저온일 경우에는 전압(Vbe)은 0.78V이다. As can be seen from the graph of Fig. 4, the voltage Vbe is 0.55V at high temperature, and the voltage Vbe is 0.78V at low temperature.

즉, 본 발명의 내부 전압 변환회로는 종래의 내부 전압 변환회로와 비교하여 볼 때 고온일 경우에는 0V에 비해서 0.55V정도 내부 전압(IVC)이 감소하게 되고 저온일 경우에는 0V에 비해서 0.78V정도 내부 전압(IVC)이 감소하게 된다.That is, the internal voltage conversion circuit of the present invention reduces the internal voltage (IVC) by about 0.55V compared to 0V when the temperature is high compared to the conventional internal voltage conversion circuit, and about 0.78V compared to 0V when the temperature is low. The internal voltage IVC is reduced.

도5는 도3에 나타낸 회로의 외부 전원전압(VEXT)의 변화에 대한 내부 전압(IVC)의 변화를 나타내는 그래프로서, 실선으로 표시한 그래프가 고온일 때의 내부 전압의 변화를, 점선으로 표시한 그래프가 저온일 때의 내부 전압의 변화를 각각 나타낸다.FIG. 5 is a graph showing a change in the internal voltage IVC with respect to a change in the external power supply voltage VEXT of the circuit shown in FIG. 3, and the change in the internal voltage when the graph indicated by the solid line is at a high temperature is indicated by a dotted line. One graph shows the change in the internal voltage at low temperatures.

도5에 나타낸 그래프로부터, 고온일 경우의 내부 전압이 저온일 경우의 내부 전압(IVC)보다 높음을 알 수 있다.It can be seen from the graph shown in Fig. 5 that the internal voltage at high temperature is higher than the internal voltage IVC at low temperature.

즉, 도3에 나타낸 바와 같이 저항(R2)과 접지전압사이에 NPN트랜지스터를 연결함으로써 고온일 경우에는 내부 전압(IVC)이 전압(Vbe)만큼 높아지고, 저온일 경우에는 내부 전압(IVC)이 전압(Vbe)만큼 낮아지게 되어 도5의 그래프에 나타낸 바와 같은 결과가 얻어지게 된다.That is, as shown in FIG. 3, by connecting the NPN transistor between the resistor R2 and the ground voltage, the internal voltage IVC is increased by the voltage Vbe at high temperature, and the internal voltage IVC is the voltage at low temperature. It becomes as low as (Vbe) and the result as shown in the graph of FIG. 5 is obtained.

따라서, 본 발명의 내부 전압 변환회로가 종래의 회로에 비해서 고온이나 저온일 경우에 내부 전압(IVC)의 레벨이 모두 감소하게 되기는 하지만 저온일 경우의 전압 감소가 고온일 경우의 전압 감소보다 더 크게 되기 때문에 도5의 그래프에 나타낸 바와 같은 결과가 얻어지게 된다.Therefore, when the internal voltage conversion circuit of the present invention reduces both the levels of the internal voltage IVC when the internal voltage conversion circuit is at a high temperature or a low temperature, the voltage reduction at the low temperature is greater than the voltage reduction at the high temperature. As a result, a result as shown in the graph of FIG. 5 is obtained.

즉, 본 발명의 내부 전압 변환회로는 저온의 경우에 고온의 경우보다 상대적으로 낮은 내부 전압을 발생할 수 있게 된다.That is, the internal voltage conversion circuit of the present invention can generate an internal voltage that is relatively lower in the case of low temperature than in the case of high temperature.

따라서, 본 발명의 내부 전압 변환회로는 저온인 경우에 고온의 경우보다 상대적으로 낮은 내부 전압을 발생함으로써 고온일 경우에는 속도를 증가시키고 저온일 경우에는 동작 전류를 감소시킬 수 있다.


Accordingly, the internal voltage converting circuit of the present invention generates an internal voltage that is relatively lower than high temperature at low temperature, thereby increasing speed at high temperature and decreasing operating current at low temperature.


Claims (3)

(정정)외부 전원전압과 접지전압사이에 연결되고 기준전압과 입력전압의 차를 증폭하여 출력신호를 발생하기 위한 차동 증폭기;(Corrected) a differential amplifier connected between an external power supply voltage and a ground voltage and configured to generate an output signal by amplifying a difference between a reference voltage and an input voltage; 상기 외부 전원전압과 내부 전압사이에 연결되고 상기 차동 증폭기의 출력신호에 응답하여 내부 전압을 발생하기 위한 구동부; A driver connected between the external power supply voltage and an internal voltage and configured to generate an internal voltage in response to an output signal of the differential amplifier; 상기 내부 전압을 발생하기 위한 단자에 직렬 연결되고 상기 내부 전압을 분배하여 상기 입력전압을 발생하기 위한 전압 분배부; 및A voltage divider connected in series with the terminal for generating the internal voltage and distributing the internal voltage to generate the input voltage; And 상기 전압 분배부와 접지전압사이에 연결되고 트랜지스터의 베이스-에미터간 전압이 감소하게 되는 고온의 경우에는 상기 입력전압의 레벨이 증가되도록 하고 상기 트랜지스터의 베이스-에미터 전압이 증가하게 되는 저온의 경우에는 상기 입력전압의 레벨이 감소되도록 하기 위한 레벨 감소부를 구비한 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 변환회로.In the case of the high temperature connected between the voltage divider and the ground voltage and the voltage between the base-emitter of the transistor is reduced, in the case of low temperature such that the level of the input voltage is increased and the base-emitter voltage of the transistor is increased. And a level reducing unit for reducing the level of the input voltage. (정정)제1항에 있어서, 상기 전압 분배부는, The method of claim 1, wherein the voltage divider, 상기 내부 전압을 발생하기 위한 단자와 접지 간에 직렬로 서로 연결된 제1저항 및 제2저항으로 구성되고, 상기 제1저항 및 제2저항의 공통점을 통하여 상기 입력전압을 발생하는 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 변환회로.And a first resistor and a second resistor connected to each other in series between the terminal for generating the internal voltage and ground, and generate the input voltage through a common point of the first and second resistors. Internal voltage conversion circuit of the device. (정정)제1항에 있어서, 상기 레벨 감소부는,(Correction) The method according to claim 1, wherein the level reduction unit, 상기 제2저항에 연결된 콜렉터 및 베이스와 접지전압에 연결된 에미터를 가진 NPN트랜지스터로 구성된 것을 특징으로 하는 반도체 메모리 장치의 내부 전압 변환회로.And an NPN transistor having a collector connected to the second resistor and an emitter connected to a base and a ground voltage.
KR1019990013974A 1999-04-20 1999-04-20 Internal voltage converter of a semiconductor memory device KR100577552B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990013974A KR100577552B1 (en) 1999-04-20 1999-04-20 Internal voltage converter of a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990013974A KR100577552B1 (en) 1999-04-20 1999-04-20 Internal voltage converter of a semiconductor memory device

Publications (2)

Publication Number Publication Date
KR20000066682A KR20000066682A (en) 2000-11-15
KR100577552B1 true KR100577552B1 (en) 2006-05-08

Family

ID=19581013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990013974A KR100577552B1 (en) 1999-04-20 1999-04-20 Internal voltage converter of a semiconductor memory device

Country Status (1)

Country Link
KR (1) KR100577552B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902057B1 (en) * 2007-12-28 2009-06-09 주식회사 하이닉스반도체 Voltage driver of semiconductor memory apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930001574A (en) * 1991-06-12 1993-01-16 김광호 Internal power supply voltage generation circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930001574A (en) * 1991-06-12 1993-01-16 김광호 Internal power supply voltage generation circuit

Also Published As

Publication number Publication date
KR20000066682A (en) 2000-11-15

Similar Documents

Publication Publication Date Title
US7259543B2 (en) Sub-1V bandgap reference circuit
KR100393226B1 (en) Internal reference voltage generator capable of controlling value of internal reference voltage according to temperature variation and internal power supply voltage generator including the same
US6448844B1 (en) CMOS constant current reference circuit
KR0136121B1 (en) Overheat detecting circuit
US7495504B2 (en) Reference voltage generation circuit
US7626448B2 (en) Internal voltage generator
JP2006155501A (en) Current limit circuit, regulator and high-side switch
KR100577552B1 (en) Internal voltage converter of a semiconductor memory device
JPH05251948A (en) Power amplifier and method for protecting the power amplifier from damage caused by thermal overload
CN114023739B (en) Temperature sensing circuit and thermal feedback protection circuit
JPH0365716A (en) Constant voltage circuit
CN115903992A (en) Voltage generating circuit and semiconductor device
JP2009093446A (en) Voltage control circuit
KR19990081305A (en) Reference voltage generator
KR0172342B1 (en) Reference voltage generating circuit
JP2001119853A (en) Current limiter circuit and method therefor
JP3340345B2 (en) Constant voltage generator
JP2004094788A (en) Voltage regulator
US6806770B2 (en) Operational amplifier
JP2008282313A (en) Power supply circuit
JP2005333736A (en) Overcurrent preventing circuit
JP2679644B2 (en) Power supply circuit for NTL logic circuit
CN111258364B (en) Overheat protection circuit and semiconductor device provided with same
KR102658159B1 (en) Overheat protection circuit and semiconductor apparatus having the same
JP3022352B2 (en) Reference voltage generation circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee