KR0172342B1 - Reference voltage generating circuit - Google Patents
Reference voltage generating circuit Download PDFInfo
- Publication number
- KR0172342B1 KR0172342B1 KR1019950040992A KR19950040992A KR0172342B1 KR 0172342 B1 KR0172342 B1 KR 0172342B1 KR 1019950040992 A KR1019950040992 A KR 1019950040992A KR 19950040992 A KR19950040992 A KR 19950040992A KR 0172342 B1 KR0172342 B1 KR 0172342B1
- Authority
- KR
- South Korea
- Prior art keywords
- reference voltage
- level
- voltage
- type
- transistor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야 :1. The technical field to which the invention described in the claims belongs:
온도의 변화에 따른 기준전압 준위의 변동을 방지하기 위한 기준전압 발생 회로에 관한 것이다.The present invention relates to a reference voltage generating circuit for preventing a change in the reference voltage level due to a change in temperature.
2. 발명이 해결하려고 하는 기술적 과제 :2. The technical problem to be solved by the invention:
안정된 기준전압을 출력하기 위한 기준전압 발생회로를 제공함에 있다.The present invention provides a reference voltage generating circuit for outputting a stable reference voltage.
3. 발명의 해결방법의 요지 :3. Summary of the solution of the invention:
제1기준전압을 제공하기 위한 제1수단과, 상기 제1기준전압의 저항 분배된 준위인 피드백 준위의 전압을 제공하고 제2기준전압을 드라이버시키기 위한 제2수단과, 일측에는 상기 제1기준전압을 수신하고 타측에는 상기 피드백 준위의 전압을 수신하여 상기 제1기준전압과 상기 피드백 준위와의 차이를 센싱하여 일정한 전압인 상기 제2기준전압을 제공하기 위한 제3수단을 가지는 것을 요지로 한다.First means for providing a first reference voltage, second means for providing a voltage of a feedback level, the resistance-dividing level of the first reference voltage, and for driving a second reference voltage; A third means for receiving a voltage and receiving a voltage of the feedback level on the other side to sense a difference between the first reference voltage and the feedback level to provide the second reference voltage which is a constant voltage. .
4. 발명의 중요한 용도 :4. Important uses of the invention:
기준전압 발생회로에 적합하다.Suitable for reference voltage generator circuit.
Description
제1도는 종래의 BGR(Band Gap Reference Type) 형의 기준전압 발생회로를 보인 도면.1 is a diagram illustrating a conventional BGR (Band Gap Reference Type) type reference voltage generation circuit.
제2도는 종래의 CMOS(Complementry Metal Oxide Semiconductor) 형의 기준전압 발생회로를 보인 도면.2 is a view showing a conventional reference voltage generation circuit of a complementary metal oxide semiconductor (CMOS) type.
제3도는 본 발명의 일실시예에 따른 기준전압 발생회로를 보인 도면.3 is a view showing a reference voltage generation circuit according to an embodiment of the present invention.
본 발명은 반도체 메모리 장치에 있어서, 정 전압을 발생하기 위한 기준전압 발생회로에 관한 것으로, 특히 온도의 변화에 따른 기준전압 준위의 변동을 방지하기 위한 기준전압 발생회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generating circuit for generating a constant voltage, and more particularly to a reference voltage generating circuit for preventing a change in a reference voltage level due to a change in temperature.
일반적으로, 반도체 메모리 장치에 있어서 기준전압(Reference Voltage) 발생회로로 널리 사용되는 회로는 BGR형(Band Gap Reference Type)과 CMOS형 (Complementry Metal Oxide Semiconductor Type)의 두가지 형태가 있다.In general, there are two types of circuits widely used as reference voltage generation circuits in a semiconductor memory device, a band gap reference type (BGR) type and a complementary metal oxide semiconductor type (CMOS) type.
제1도는 종래의 BGR(Band Gap Reference Type) 형의 기준전압 발생회로를 보인 도면이다. 제1도를 참조하면, 전원공급전압과 접지전압 사이에 저항 101, 103과 바이폴라 트랜지스터 105와, 저항 106과, 게이트로 인에이블 신호가 수신되는 엔형 모오스 트랜지스터 107이 직렬로 연결되고, 베이스는 상기 바이폴라 트랜지스터 105의 베이스와 연결되고 에미터는 상기 저항 106의 일단과 엔형 모오스 트랜지스터 107의 드레인과 공통 연결되는 바이폴라 트랜지스터 104와, 일단은 상기 저항 103과 101의 중간점에 연결되고 타단은 상기 바이폴라 트랜지스터 104의 컬렉터와 연결되는 저항 102로 구성된다. 따라서, 노드 108에 정 전압이 출력된다. 이러한, BGR형태의 기준전압 발생회로의 경우 공정의 변화에 따른 기준전압 준위의 변화가 적고, 전원전압의 변동에 따른 안정성 뿐만 아니라 온도에 따른 기준전압의 안정성도 뛰어나 일반적으로 널리 사용되는 형태의 회로이다.1 is a diagram illustrating a conventional band gap reference type (BGR) type reference voltage generation circuit. Referring to FIG. 1, a resistor 101, 103, a bipolar transistor 105, a resistor 106, and an N-type MOS transistor 107 through which an enable signal is received through a gate are connected in series between a power supply voltage and a ground voltage, and the base is connected to the base voltage. A bipolar transistor 104 connected to the base of the bipolar transistor 105 and having an emitter in common with one end of the resistor 106 and a drain of the N-type transistor 107, and one end connected to an intermediate point of the resistors 103 and 101, and the other end of the bipolar transistor 104. It consists of a resistor 102 connected with the collector of. Therefore, a constant voltage is output to the node 108. In the case of the BGR type reference voltage generating circuit, there is little change in the reference voltage level according to the change of the process, and the stability of the reference voltage according to the temperature as well as the stability of the change in the power supply voltage is generally widely used. to be.
하지만, 반도체 메모리 장치와 같이 대량 생산성과 저 가격특성이 요구되는 장치에 있어서는 낮은 생산 단가의 구현을 위해 공정의 단계를 줄이는 것이 중요한 관건이 된다.However, in devices that require high productivity and low cost, such as semiconductor memory devices, it is important to reduce the steps of the process in order to realize low production cost.
한편, 모오스 공정을 이용하여 반도체 메모리 장치를 만드는 경우 바이폴라 트랜지스터는 거의 쓰이지 않거나, 일부 제한적인 용도로 쓰이게 된다. 이러한 바이폴라 트랜지스터의 제작을 위해서는 일반적인 모오스 공정 이외에 바이폴라의 베이스 영역을 한정하기 위한 추가 공정이 필요하며 이는 오로지 바이폴라 트랜지스터 베이스 도핑에만 적용되는 공정단계가 된다.On the other hand, when fabricating a semiconductor memory device using a MOS process, bipolar transistors are rarely used or used for some limited purposes. In order to fabricate such a bipolar transistor, an additional process for defining the base region of the bipolar is required in addition to the general MOS process, which is a process step applied only to bipolar transistor base doping.
따라서, 이러한 공정단계를 줄이기 위해 상기 제2도의 바이폴라 트랜지스터 대신 모오스 트랜지스터를 대치한 씨모오스 형태의 기준전압발생 장치가 사용된다.Therefore, in order to reduce this process step, instead of the bipolar transistor of FIG.
제2도는 종래의 CMOS(Complementry Metal Oxide Semiconductor) 형의 기준 전압 발생회로를 보인 도면이다.2 is a view showing a conventional reference voltage generation circuit of a complementary metal oxide semiconductor (CMOS) type.
제2도를 참조하면, 전원공급전압과 접지전압 사이에 저항 201,202와, 엔형 모오스 트랜지스터 203과, 게이트로 인에이블 신호가 수신되는 인에이블 엔형 모오스 트랜지스터 204가 직렬로 연결되며, 상기 엔형 모오스 트랜지스터 203의 게이트는 상기저항 201과 202의 중간점에 연결된다. 게이트로는 상기 저항 202와 상기 엔형 모오스 트랜지스터 203의 드레인과의 접속점인 노드 N1에 연결되고 소오스와 기판이 서로 바이어스되고 드레인은 상기 엔형 모오스 트랜지스터 203의 소오스와 상기 인에이블 엔형 모오스 트랜지스터 204의 드레인과의 접속점인 노드 N2와 연결되는 피형 모오스 트랜지스터 205로 이루어진다. 따라서, 노드 206에는 정전압이 발생하게 된다.Referring to FIG. 2, resistors 201 and 202, an N-type transistor 203, and an enable N-type transistor 204 for receiving an enable signal to a gate are connected in series between a power supply voltage and a ground voltage, and the N-type transistor 203 is connected in series. Is connected to the midpoint of the resistors 201 and 202. The gate is connected to the node N1, which is a connection point between the resistor 202 and the drain of the N-type transistor 203, the source and the substrate are biased to each other, and the drain is connected to the source of the N-type transistor 203 and the drain of the enable N-type transistor 204; It consists of a type Morse transistor 205 connected with node N2 which is the connection point of. Thus, a constant voltage is generated at the node 206.
이때, 엔형 트랜지스터 203의 저항을 Rn이라 하고, 저항 202를 R2이라 하고, 출력되는 기준전압 레벨과 노드 N1 중위의 차이를 Vgs라고 하면 상기 출력되는 기준전압 레벨은In this case, when the resistance of the N-type transistor 203 is referred to as Rn, the resistance 202 is referred to as R 2 , and the difference between the output reference voltage level and the node N1 median is Vgs, the output reference voltage level is
ref1=Vgs(1+Rn/R2)ref1 = Vgs (1 + Rn / R 2 )
이다. 온도가 증가하면서 인에이블 엔형 트랜지스터 204의 등가 저항이 커져 상기 Rn값이 증가하는 반면 폴리저항으로 이루어진 저항 202의 R2저항값은 변화가 적어 기준전압의 레벨 준위는 증가한다. 이와같은 회로를 이용하여 온도변화에 둔감한 기준전압을 발생시키기 위해 저항 201,202의 비와 절대값 그리고, 엔형 모오스 트랜지스터 203의 변수값을 조정하면 극히 제한된 전압 범위내에서는 전압준위를 얻을 수 있으나 그 값이 제약을 가진다는 문제점이 있다.to be. As the temperature increases, the equivalent resistance of the enable N-type transistor 204 increases to increase the Rn value, whereas the R 2 resistance value of the resistor 202 made of poly-resistance is small and the level level of the reference voltage increases. By using such a circuit, the ratio and absolute value of the resistors 201 and 202 and the variable value of the NMOS transistor 203 can be adjusted to generate the reference voltage insensitive to temperature changes, but the voltage level can be obtained within an extremely limited voltage range. There is a problem with this limitation.
또한, 이러한 씨모오스 형태의 기준전압발생 회로는 공정에 변화가 발생할 경우 모오스 트랜지스터의 특성변화에 의한 기준전압발생 준위의 변화가 발생하는 문제점이 있다.In addition, the CMOS type reference voltage generation circuit has a problem in that a change in the reference voltage generation level occurs due to a change in characteristics of the MOS transistor when a change occurs in the process.
이러한 문제점을 보완하기 위해 일반적으로 사용하는 방법은 옵션 트랜지스터를 이용하여 원하는 기준전압 준위로 퓨즈 소거를 통하여 조정해 주는 방법을 사용한다. 그러나 상기의 방법으로 일정전압에서 일정 준위의 기준전압을 발생시키더라도, 외부 온도의 변화가 발생하거나, 소자의 동작시 발생하는 내부의 열에 의해 소자의 동작온도가 상승할 경우 기준 전압의 준위는 변화한다. 이러한 기준전압의 변동은 소자의 오동작을 유발할 수 있으므로 안정된 기준전압 발생회로가 필요하다.To solve this problem, a commonly used method is to adjust the fuse by eliminating fuses to a desired reference voltage level using an option transistor. However, even if the reference voltage of a certain level is generated at a constant voltage by the above method, when the operating temperature of the device increases due to a change in external temperature or an internal heat generated during operation of the device, the level of the reference voltage changes. do. This change in the reference voltage may cause a malfunction of the device, so a stable reference voltage generation circuit is required.
따라서, 본 발명의 목적은 안정된 기준전압을 출력하기 위한 기준전압 발생회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a reference voltage generating circuit for outputting a stable reference voltage.
본 발명의 다른 목적은 온도의 변화에 따른 기준전압 준위의 변동을 방지하기 위한 기준전압 발생회로를 제공함에 있다.Another object of the present invention is to provide a reference voltage generating circuit for preventing a change in the reference voltage level due to a change in temperature.
본 발명의 또 다른 목적은 공정의 변화에 무관하게 안정된 준위의 전압을 출력하기 위한 기준전압 발생회로를 제공함에 있다.Still another object of the present invention is to provide a reference voltage generation circuit for outputting a stable level voltage regardless of process changes.
상기한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 제1기준전압을 제공하기 위한 제1수단과, 상기 제1기준전압의 저항 분배된 준위인 피드백 준위의 전압을 제공하고 제2기준전압을 드라이버시키기 위한 제2수단과, 일측에는 상기 제1기준전압을 수신하고 타측에는 상기 피드백 준위의 전압을 수신하여 상기 제1기준전압과 상기 피드백 준위와의 차이를 센싱하여 일정한 전압인 상기 제2기준전압을 제공하기 위한 제3수단을 가지는 것을 특징으로 한다.According to the technical idea of the present invention for achieving the object of the present invention as described above, the first means for providing a first reference voltage, and the voltage of the feedback level which is the resistance divided level of the first reference voltage And second means for driving a second reference voltage, and receiving the first reference voltage on one side and the voltage of the feedback level on the other side to sense a difference between the first reference voltage and the feedback level. And third means for providing said second reference voltage, which is a voltage.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제3도는 본 발명의 일실시예에 따른 기준전압 발생회로를 보인 도면이다. 제3도를 참조하면 크게 기준전압 발생부 200와 온도에 따른 기준전압 준위의 변화에 대한 보상회로인 전류미러부 300와 드라이버 및 피드백 전위 발생부 400으로 이루어진다.3 is a diagram illustrating a reference voltage generation circuit according to an embodiment of the present invention. Referring to FIG. 3, the reference voltage generator 200 and the current mirror 300 and the driver and feedback potential generator 400, which are compensating circuits for the change of the reference voltage level according to temperature, are included.
우선, 기준전압 발생부 200은 제2도에 도시된 회로와 동일하다. 즉, 전원공급전압과 접지전압 사이에 저항 201,202와, 엔형 모오스 트랜지스터 203과, 게이트로 인에이블 신호가 수신되는 인에이블 엔형 모오스 트랜지스터 204가 직렬로 연결되며, 상기 엔형 모오스 트랜지스터 203의 게이트는 상기 저항 201과 202의 중간점에 연결된다. 게이트로는 상기 저항 202와 상기 엔형 모오스 트랜지스터 203의 드레인과의 접속점인 노드 N1에 연결되고 소오스와 기판이 서로 바이어스되고 드레인은 상기 엔형 모오스 트랜지스터 203의 소오스와 상기 인에이블 엔형 모오스 트랜지스터 204의 드레인과의 접속점인 노드 N2와 연결되는 피형 모오스 트랜지스터 205로 이루어진다.First, the reference voltage generator 200 is the same as the circuit shown in FIG. That is, between the power supply voltage and the ground voltage, the resistors 201 and 202, the N-type transistor 203, and the enable N-type transistor 204 for receiving an enable signal to the gate are connected in series, and the gate of the N-type transistor 203 is connected to the resistor. It is connected to the midpoint of 201 and 202. The gate is connected to the node N1, which is a connection point between the resistor 202 and the drain of the N-type transistor 203, the source and the substrate are biased to each other, and the drain is connected to the source of the N-type transistor 203 and the drain of the enable N-type transistor 204; It consists of a type Morse transistor 205 connected with node N2 which is the connection point of.
전류미러부 300은 피형 모오스 트랜지스터 301,302와 엔형 모오스 트랜지스터 303,304,305으로 이루어지며 이러한 구성은 종래의 공지된 전류미러회로의 구성으로 그 자세한 동작의 설명은 생략한다. 상기 전류미러부 300의 한측입력은 상기 기준전압 발생부 200의 제1출력점 206의 기준전압이 입력되며, 또 다른 타측 입력으로는 상기 드라이버 및 피드백 전위 발생부 400의 피드백 준위인 V2이 입력된다.The current mirror unit 300 includes the morph Morse transistors 301, 302 and the N-morph Morse transistors 303, 304, 305. Such a configuration is a configuration of a conventionally known current mirror circuit, and a detailed description thereof will be omitted. One side input of the current mirror unit 300 is a reference voltage of the first output point 206 of the reference voltage generator 200 is input, and another input V2 is a feedback level of the driver and feedback potential generator 400. .
최종 출력라인 406에 최종 기준전압을 출력하기 위한 드라이버 및 전류미러부 300으로의 피드 백 준위를 발생시키는 회로인 상기 드라이버 및 피드백 전위발생부 400는 출력라인 206으로 부터의 기준전압 준위와 피이드 백 준위의 차이를 센싱하여 발생된 일정 전압 V1의 출력이 게이트로 수신되며 소오스는 전원전압에 연결되고 드레인은 최종 출력라인 406에 접속되는 피형 모오스 트랜지스터 401과, 최종 출력라인 406에 직렬접속되는 저항 402,403와, 저항 403과 접지전압 사이에 직렬접속되며 상기 기준전압 발생부 200의 출력라인 206에서 발생된 소정의 기준전압 준위에 게이팅되는 엔형 모오스 트랜지스터 404와, 게이트로는 인에이블 신호가 수신되는 인에이블 엔형 모오스 트랜지스터 405로 이루어진다.The driver and feedback potential generator 400, which is a circuit for generating a feedback level to the driver and the current mirror 300 to output the final reference voltage to the final output line 406, has a reference voltage level and a feedback level from the output line 206. The output of the constant voltage V1 generated by sensing the difference between the gate and the source is connected to the power supply voltage and the drain is connected to the final output line 406, the MOS transistor 401 and the resistors 402 and 403 connected in series to the final output line 406 and An N-type MOS transistor 404 connected in series between the resistor 403 and the ground voltage and gated to a predetermined reference voltage level generated at the output line 206 of the reference voltage generator 200, and an enable n type for receiving an enable signal through the gate. And a MOS transistor 405.
이와 같은 구성에서 인에이블 엔형 모오스 트랜지스터 305를 통해 흐르는 총 전류가 일정한 상태에서 출력라인 206의 준위가 상승하면 엔형 트랜지스터 303를 더욱 턴-온 시켜 노드 N4의 준위 V1는 낮아지고 따라서, 피형 모오스 트랜지스터 401의 Vgs 값이 커지게 되어 401를 통해서 공급되는 차아지가 많아지게 되어 최종 출력되는 출력라인 406의 기준전압의 준위는 상승한다. 이와 반대로 V1 준위가 상승하게되면 엔형 모오스 트랜지스터 304의 Vgs가 증가하며 노드 N3의 준위가 낮아져 피형 모오스 트랜지스터 301의 Vgs가 증가하면서 V2준위를 높이게 되어 피형 모오스 트랜지스터 401의 Vgs값이 감소하여 최종 출력되는 출력라인 406의 준위는 낮아진다.In this configuration, if the level of the output line 206 increases while the total current flowing through the enable N-type transistor 305 is constant, the N-type transistor 303 is further turned on, so that the level V1 of the node N4 is lowered. The value of Vgs increases, and the number of charges supplied through 401 increases, so that the level of the reference voltage of the output line 406 which is finally output increases. On the contrary, when the V1 level rises, the Vgs of the N-type transistor 304 increases, and the level of the node N3 decreases to increase the Vgs of the MOS transistor 301, thereby increasing the V2 level, thereby decreasing the Vgs value of the MOS transistor 401, resulting in a final output. The level of the output line 406 is lowered.
폴리저항 402,403의 값이 온도의 변화에 따라 거의 변하지 않을 경우 V1준위는 저항 403과 엔형 모오스 트랜지스터 405의 턴-온 저항의 합에 비례한다.When the value of the polyresistance 402,403 hardly changes with the change of temperature, the V1 level is proportional to the sum of the turn-on resistance of the resistor 403 and the NMOS transistor 405.
상기한 바와 같이 온도가 증가하면서 기준전압 발생부 200의 출력준위는 상승하여 최종 출력되는 출력라인 406의 준위를 상승시키는 방향으로 작용을 하지만, 엔형 모오스 트랜지스터 404의 저항은 온도의 증가에 따라 증가하여 출력라인 406의 준위를 내리는 방향으로 작용한다. 출력라인 206의 준위가 상승하면서 엔형 모오스 트랜지스터 404의 저항을 내리는 방향으로 작용하지만 트랜지스터 404의 사이즈를 적정값으로 정하면 출력라인 206의 준위의 상승에 의한 출력라인 406의 준위의 상승분을 상쇄시키는 적정한 V1준위를 얻을 수 있다. 따라서 상기 본 발명에 의한 기준전압 발생장치를 이용할 경우 기준전압 드라이버 및 피드백준위 발생부 400의 부하 트랜지스터 401,404,405의 크기를 조절함으로써 온도의 변화에 대하여 정(+)특성, 부(-)특성, 혹은 온도의 변화에 둔감한 기준전압을 발생할 수 있는 효과가 있다.As described above, as the temperature increases, the output level of the reference voltage generator 200 increases in order to increase the level of the final output line 406. However, the resistance of the NMOS transistor 404 increases as the temperature increases. It acts to lower the level of output line 406. As the level of the output line 206 rises, it acts in the direction of lowering the resistance of the N-type MOS transistor 404. However, if the size of the transistor 404 is set to an appropriate value, an appropriate V1 that cancels the increase of the level of the output line 406 due to the increase of the level of the output line 206 is increased. Level can be obtained. Therefore, in the case of using the reference voltage generator according to the present invention, the size of the load transistors 401, 404, 405 of the reference voltage driver and the feedback level generator 400 is adjusted to change the positive (+) characteristics, the negative (-) characteristics, or the temperature against the change in temperature. There is an effect that can generate a reference voltage insensitive to the change of.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950040992A KR0172342B1 (en) | 1995-11-13 | 1995-11-13 | Reference voltage generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950040992A KR0172342B1 (en) | 1995-11-13 | 1995-11-13 | Reference voltage generating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970029751A KR970029751A (en) | 1997-06-26 |
| KR0172342B1 true KR0172342B1 (en) | 1999-03-30 |
Family
ID=19433880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950040992A KR0172342B1 (en) | 1995-11-13 | 1995-11-13 | Reference voltage generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172342B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000002771A (en) * | 1998-06-23 | 2000-01-15 | 윤종용 | Reference voltage generating circuit of a semiconductor device |
| KR100380978B1 (en) * | 2000-06-30 | 2003-04-23 | 주식회사 하이닉스반도체 | Reference voltage generator |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474074B1 (en) * | 1997-06-30 | 2005-06-27 | 주식회사 하이닉스반도체 | Reference voltage generation circuit |
-
1995
- 1995-11-13 KR KR1019950040992A patent/KR0172342B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000002771A (en) * | 1998-06-23 | 2000-01-15 | 윤종용 | Reference voltage generating circuit of a semiconductor device |
| KR100380978B1 (en) * | 2000-06-30 | 2003-04-23 | 주식회사 하이닉스반도체 | Reference voltage generator |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970029751A (en) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0573240B1 (en) | Reference voltage generator | |
| US6329871B2 (en) | Reference voltage generation circuit using source followers | |
| US8063623B2 (en) | Analog compensation circuit | |
| US6448844B1 (en) | CMOS constant current reference circuit | |
| US5191233A (en) | Flip-flop type level-shift circuit | |
| KR100218078B1 (en) | Substrate electric potential generation circuit | |
| US5635869A (en) | Current reference circuit | |
| US6429705B1 (en) | Resetting circuit independent of a transistor's threshold | |
| JP3623536B2 (en) | CMOS circuit with increased breakdown strength | |
| JP2003058263A (en) | Semiconductor integrated circuit and reference voltage generation circuit using the same | |
| US6229382B1 (en) | MOS semiconductor integrated circuit having a current mirror | |
| US7485931B2 (en) | Semiconductor integrated circuit | |
| US6940338B2 (en) | Semiconductor integrated circuit | |
| US7218169B2 (en) | Reference compensation circuit | |
| KR0172342B1 (en) | Reference voltage generating circuit | |
| US5225716A (en) | Semiconductor integrated circuit having means for suppressing a variation in a threshold level due to temperature variation | |
| US20080238517A1 (en) | Oscillator Circuit and Semiconductor Device | |
| US5349307A (en) | Constant current generation circuit of current mirror type having equal input and output currents | |
| CN108628379B (en) | Bias circuit | |
| JP2506524B2 (en) | Constant voltage circuit | |
| KR100577552B1 (en) | Internal voltage converter of a semiconductor memory device | |
| KR20000073710A (en) | Reference voltage generation circuit | |
| JP2000163970A (en) | Back-bias circuit | |
| KR950008792B1 (en) | Semiconductor ic having means for suppressing a variation in a thersshold level due to temperature variation | |
| US11424745B2 (en) | Oscillation circuit and clock generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050909 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |