KR19990081305A - Reference voltage generator - Google Patents
Reference voltage generator Download PDFInfo
- Publication number
- KR19990081305A KR19990081305A KR1019980015154A KR19980015154A KR19990081305A KR 19990081305 A KR19990081305 A KR 19990081305A KR 1019980015154 A KR1019980015154 A KR 1019980015154A KR 19980015154 A KR19980015154 A KR 19980015154A KR 19990081305 A KR19990081305 A KR 19990081305A
- Authority
- KR
- South Korea
- Prior art keywords
- reference voltage
- power supply
- voltage
- resistors
- supply voltage
- Prior art date
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Dram (AREA)
Abstract
본 발명은 기준전압 발생회로를 공개한다. 그 회로는 기준전압을 발생하기 위한 기준전압 발생부, 및 전원전압의 n개의 레벨의 변화를 검출하여 전원전압의 증가에 따라 기준전압을 감소하여 n+1개 레벨의 조정된 기준전압을 발생하기 위한 기준전압 조정부로 구성되어 있다. 기준전압 조정부는 기준전압과 출력단자사이에 직렬 연결된 n개의 저항들, n개의 저항들과 접지전압사이에 직렬 연결된 저항과 다이오우드, n개의 저항들 각각에 병렬 연결된 n개의 스위치들, 전원전압의 n개의 레벨의 변화를 검출하여 n개의 스위치들 각각을 제어하기 위한 n개의 제어신호들을 발생하기 위한 전원전압 레벨 검출부로 구성되어 있다. 따라서, 전원전압의 증가에 따라 기준전압을 낮추어줌으로써 이 기준전압을 제어신호로 사용하여 전류를 제한하는 소자의 동작전류를 감소하여, 전력 소비를 줄일 수 있다.The present invention discloses a reference voltage generating circuit. The circuit detects a change in n levels of the power supply voltage for generating a reference voltage, and decreases the reference voltage as the power supply voltage increases to generate an adjusted reference voltage of n + 1 levels. It is composed of a reference voltage adjusting unit. The reference voltage adjusting unit includes n resistors connected in series between the reference voltage and the output terminal, n switches and diodes connected in series between the n resistors and the ground voltage, n switches connected in parallel to each of the n resistors, and n of the power supply voltage. And a power supply voltage level detector for generating n control signals for detecting changes in the n levels and controlling the n switches. Therefore, by lowering the reference voltage as the power supply voltage increases, the operating current of the element limiting the current by using the reference voltage as a control signal can be reduced, thereby reducing power consumption.
Description
본 발명은 기준 전압 발생회로에 관한 것으로, 특히 전원전압의 증가에 따라 기준전압을 감소하여 전력 소비를 줄일 수 있는 기준전압 발생회로에 관한 것이다.The present invention relates to a reference voltage generator circuit, and more particularly, to a reference voltage generator circuit that can reduce power consumption by decreasing the reference voltage in accordance with the increase in the power supply voltage.
반도체 메모리 장치가 고속, 저소비 전력화됨에 따라서 메모리 장치의 동작 전류를 감소시켜야 할 필요성이 있게 되었다. 그러나, 종래의 고속의 정적 반도체 메모리 장치(SRAM)에 있어서는 소용량의 캐쉬 메모리를 주로 이용하였기 때문에 고속의 억세스 타임은 요구하나, 동작 전류에 대해서 다소 큰 전류를 소비하여도 큰 문제가 되지 않았다.As semiconductor memory devices become high speed and low power consumption, there is a need to reduce the operating current of the memory device. However, in the conventional high speed static semiconductor memory device (SRAM), since a small amount of cache memory is mainly used, a fast access time is required, but even if a large current is consumed for the operating current, it is not a big problem.
현재는 고속의 SRAM을 대용량으로 사용하기 위하여 고속 억세스 타임이면서도 저 동작 전류를 요구하고 있어, 종래의 기술로는 저소비 전력이면서 고속의 SRAM을 실현시키는데 한계가 있다.Currently, in order to use a high speed SRAM in a large capacity, a high access time and a low operating current are required. Therefore, the conventional technology has a limitation in realizing a high speed SRAM with low power consumption.
도1은 종래의 기준 전압 발생회로 및 기준전압(VREF)에 의해서 동작전류가 제한되는 센스 증폭기의 구성을 나타내는 것으로, 기준 전압(VREF)을 발생하는 기준 전압 발생회로(10)와 저항(R1, R2), NPN트랜지스터들(T1, T2), 및 NMOS트랜지스터들(N1, N2)로 구성된 센스 증폭기(20)로 구성되어 있다.1 shows a configuration of a conventional reference voltage generating circuit and a sense amplifier in which an operating current is limited by the reference voltage VREF. The reference voltage generating circuit 10 and the resistor R1, which generate the reference voltage VREF, are shown in FIG. R2), NPN transistors T1 and T2, and NMOS transistors N1 and N2.
도1에 나타낸 구성은 종래의 기준 전압 발생회로의 문제점을 설명하기 위한 일실시예의 회로 구성을 나타내는 것으로, 기준전압 발생회로의 구성은 어떤 구성을 가져도 상관없으며, 단지 일반적인 기준 전압 발생회로와 마찬가지로 거의 일정한 기준전압(VREF)을 발생할 수 있으면 된다.The configuration shown in FIG. 1 shows a circuit configuration of one embodiment for explaining the problem of the conventional reference voltage generator circuit, and the configuration of the reference voltage generator circuit may have any configuration, just like a general reference voltage generator circuit. It is only necessary to be able to generate an almost constant reference voltage (VREF).
센스 증폭기 인에이블 신호(SEN)가 "하이"레벨이 되면 센스 증폭기(20)가 인에이블되어 데이터(D)와 반전 데이터(DB)의 차를 검출하여 증폭하는데, 이때, 기준 전압 발생회로(10)로부터 발생된 기준 전압(VREF)에 의해서 센스 증폭기를 통하여 흐르는 전류가 제한된다. 그런데, 종래의 기준전압 발생회로(10)는 전원전압(Vcc)의 변화에 대하여 일정하거나, 조금씩 증가하는 전압을 발생하게 되기 때문에, 전원전압(Vcc)이 낮은 경우에는 동작 전류가 작아 전력 소비가 문제되지 않지만, 전원전압(Vcc)이 증가하는 경우에는 동작 전류가 충분하게 제한되지 않아 전력 소비가 증가한다는 문제점이 있었다. 종래의 기준전압 발생회로(10)의 특성은 도3에 나타낸 그래프(X)와 같이 나타낼 수 있다.When the sense amplifier enable signal SEN becomes the "high" level, the sense amplifier 20 is enabled to detect and amplify the difference between the data D and the inverted data DB. At this time, the reference voltage generator 10 The current flowing through the sense amplifier is limited by the reference voltage VREF generated from However, since the conventional reference voltage generator 10 generates a constant voltage or increases gradually with respect to the change in the power supply voltage Vcc, when the power supply voltage Vcc is low, the operating current is small and power consumption is low. Although not a problem, when the power supply voltage Vcc increases, there is a problem that the power consumption increases because the operating current is not sufficiently limited. The characteristics of the conventional reference voltage generating circuit 10 can be represented as shown in the graph (X) shown in FIG.
즉, 전원전압(Vcc)의 증가에 따라 센스 증폭기(20)를 통하여 흐르는 전류가 증가하게 되는데, 기준전압 발새회로(10)로부터 발생되는 기준전압(VREF)은 거의 일정하므로 NMOS트랜지스터(N1)를 통하여 흐르는 전류가 커지게 된다. 따라서, NMOS트랜지스터(N1)의 드레인 전압이 전원전압(Vcc)에 대하여 일정한 레벨을 갖도록 설계되었다 하더라도 NMOS트랜지스터(N1)를 통하여 흐르는 전류가 전원전압(Vcc)이 증가함에 따라 점점 더 증가하게 됨으로써 큰 동작 전류가 요구되고, 이에 따라 전력 소비가 증가하게 된다.That is, the current flowing through the sense amplifier 20 increases with the increase of the power supply voltage Vcc. Since the reference voltage VREF generated from the reference voltage generator circuit 10 is almost constant, the NMOS transistor N1 is changed. The current flowing through it becomes large. Therefore, even if the drain voltage of the NMOS transistor N1 is designed to have a constant level with respect to the power supply voltage Vcc, the current flowing through the NMOS transistor N1 increases gradually as the power supply voltage Vcc increases. An operating current is required, which leads to an increase in power consumption.
본 발명의 목적은 전원전압의 증가에 따라 전압이 낮아지는 기준전압을 발생함으로써, 이 기준전압을 제어신호로 하여 전류가 제한되는 소자의 동작 전류를 최소화할 수 있는 기준전압 발생회로를 제공하는데 있다.An object of the present invention is to provide a reference voltage generating circuit capable of minimizing the operating current of a device whose current is limited by generating a reference voltage whose voltage decreases as the power supply voltage increases. .
이와같은 목적을 달성하기 위한 본 발명의 기준 전압 발생회로는 기준전압을 발생하기 위한 기준전압 발생수단, 및 전원전압의 n개의 레벨의 변화를 검출하여 상기 전원전압의 증가에 따라 기준전압을 감소하여 n+1개 레벨의 조정된 기준전압을 발생하기 위한 기준전압 조정수단을 구비한 것을 특징으로 한다.The reference voltage generating circuit of the present invention for achieving the above object is to detect the reference voltage generating means for generating a reference voltage, and the change of n levels of the power supply voltage to decrease the reference voltage in accordance with the increase of the power supply voltage and reference voltage adjusting means for generating an adjusted reference voltage of n + 1 levels.
상기 기준전압 조정수단은 상기 기준전압과 출력단자사이에 직렬 연결된 n개의 저항들, 상기 n개의 저항들과 접지전압사이에 직렬 연결된 저항과 다이오우드, 상기 n개의 저항들 각각에 병렬 연결된 n개의 스위치들, 및 전원전압의 n개의 레벨의 변화를 검출하여 상기 n개의 스위치들 각각을 제어하기 위한 n개의 제어신호들을 발생하기 위한 전원전압 레벨 검출수단을 구비한 것을 특징으로 한다.The reference voltage adjusting means includes n resistors connected in series between the reference voltage and the output terminal, n switches connected in series between the n resistors and the ground voltage, and n switches connected in parallel to each of the n resistors. And a power supply voltage level detecting means for detecting a change in the n levels of the power supply voltage and generating n control signals for controlling each of the n switches.
도1은 종래의 기준 전압 발생회로 및 기준전압에 의해서 동작전류가 제한되는 센스 증폭기의 구성을 나타내는 것이다.Fig. 1 shows the structure of a conventional reference voltage generating circuit and a sense amplifier in which the operating current is limited by the reference voltage.
도2는 본 발명의 일실시예의 기준전압 발생회로의 구성을 나타내는 것이다.2 shows the configuration of a reference voltage generating circuit according to an embodiment of the present invention.
도3은 도1 및 도2에 나타낸 회로의 전원전압의 증가에 따른 기준전압의 변화를 나타내는 그래프이다.3 is a graph showing a change in the reference voltage according to an increase in the power supply voltage of the circuit shown in FIGS.
도4는 본 발명의 기준전압 발생회로의 일반화된 구성을 나타내는 것이다.4 shows a generalized configuration of the reference voltage generating circuit of the present invention.
도5는 도4에 나타낸 회로의 전원전압의 증가에 따른 기준전압의 변화를 나타내는 그래프이다.FIG. 5 is a graph showing the change of the reference voltage according to the increase of the power supply voltage of the circuit shown in FIG.
이하, 첨부된 도면을 참고로 하여 본 발명의 기준 전압 발생회로를 설명하면 다음과 같다.Hereinafter, a reference voltage generating circuit of the present invention will be described with reference to the accompanying drawings.
도2는 본 발명의 기준 전압 발생회로의 구성을 나타내는 것으로, 기준전압 발생회로(10), 및 기준전압 조정회로(30)로 구성되어 있다. 즉, 도1에 나타낸 종래의 기준전압 발생회로(10)에 기준전압 조정회로(30)를 추가하여 구성되어 있다.2 shows the configuration of the reference voltage generating circuit of the present invention, and is composed of a reference voltage generating circuit 10 and a reference voltage adjusting circuit 30. That is, the reference voltage adjusting circuit 30 is added to the conventional reference voltage generating circuit 10 shown in FIG.
기준전압 조정회로(30)는 전원전압(Vcc)을 입력하여 전압들(VP1, VP2, VP3)로 변화할 때마다 제어신호들(A1, A2, A3)을 각각 발생하기 위한 전원 전압 레벨 검출기(32), 및 제어신호들(A1, A2, A3)에 응답하여 기준전압(VREF)을 조정하여 조정된 기준전압(RVREF)을 출력하기 위한 기준전압 조정기(34)로 구성되어 있다. 기준전압 조정기(34)는 기준전압 발생회로(10)의 출력단자와 접지전압사이에 직렬 연결된 저항들(R3, R4, R5, R0), 및 드레인과 게이트가 공통연결된 다이오우드 구성을 가진 NMOS트랜지스터(N3), 저항(R3)의 양단에 각각 연결된 소스와 드레인을 가지고 제어신호(A1)가 인가되는 게이트를 가진 PMOS트랜지스터(P1), 저항(R4)의 양단에 각각 연결된 소스와 드레인을 가지고 제어신호(A2)가 인가되는 게이트를 가진 PMOS트랜지스터(P2), 및 저항(R5)의 양단에 각각 연결된 소스와 드레인을 가지고 제어신호(A3)가 인가되는 게이트를 가지며 드레인을 통하여 조정된 기준전압(RVREF)이 출력되는 PMOS트랜지스터(P3)로 구성되어 있다. 즉, PMOS트랜지스터들(P1, P2, P3)은 저항들(R3, R4, R5)에 각각 병렬로 연결되어 구성되어 있다.The reference voltage adjusting circuit 30 inputs a power supply voltage Vcc to generate a control signal A1, A2, A3 each time the power supply voltage Vcc is changed into voltages VP1, VP2, VP3. 32) and a reference voltage regulator 34 for outputting the adjusted reference voltage RVREF by adjusting the reference voltage VREF in response to the control signals A1, A2, and A3. The reference voltage regulator 34 includes an NMOS transistor having a diode structure in which the resistors R3, R4, R5, and R0 connected in series between the output terminal of the reference voltage generator circuit 10 and the ground voltage, and a drain and a gate are commonly connected. N3), a control signal having a source and a drain connected to both ends of the resistor R3, respectively, and a PMOS transistor P1 having a gate to which the control signal A1 is applied, and a source and a drain connected to both ends of the resistor R4, respectively. The reference voltage RVREF adjusted through the drain having a PMOS transistor P2 having a gate to which A2 is applied, a source and a drain connected to both ends of the resistor R5, and a gate to which a control signal A3 is applied. ) Is configured as a PMOS transistor P3. That is, the PMOS transistors P1, P2, and P3 are connected to the resistors R3, R4, and R5 in parallel.
먼저, 기준전압 조정회로의 동작을 설명하면 다음과 같다.First, the operation of the reference voltage adjusting circuit will be described.
전원전압(Vcc)이 도3에 나타낸 것과 같이 전압(VP1, VP2, VP3)으로 변화하고, 전압(VP3)은 전압(VP2)보다 크고, 전압(VP2)은 전압(VP1)보다 크다고 하자.Assume that the power supply voltage Vcc changes to voltages VP1, VP2, VP3 as shown in FIG. 3, the voltage VP3 is greater than the voltage VP2, and the voltage VP2 is greater than the voltage VP1.
첫 번째 경우로서, 전원전압(Vcc)이 전압(VP1)보다 작거나 같을 때는 전원전압 레벨 검출기(32)의 출력 제어신호들(A1, A2, A3)은 모두 "로우"레벨이 된다. 그러면, PMOS트랜지스터들(P1, P2, P3)이 모두 온되어 저항들(R3, R4, R5)이 전류를 제한하는 역할을 수행할 수 없게 되므로 조정된 기준전압(RVREF)은 Vtn + (R0 × IR4)가 된다. 이 식에서, Vtn은 NMOS트랜지스터(N3)의 문턱전압을, IR4는 저항(R4)를 통하여 흐르는 전류를 각각 나타낸다. 즉, 이때의 기준전압(RVREF)은 기준전압 발생회로(10)의 출력 기준전압과 거의 동일한 전압으로, 도3의 그래프(Y)에 도시된 전압(VREF0)이 된다.In the first case, when the power supply voltage Vcc is less than or equal to the voltage VP1, the output control signals A1, A2, A3 of the power supply voltage level detector 32 are all at the "low" level. Then, the PMOS transistors P1, P2, and P3 are all turned on so that the resistors R3, R4, and R5 cannot play a role of limiting the current, so that the adjusted reference voltage RVREF is Vtn + (R0 × I R4 ). In this equation, Vtn represents the threshold voltage of the NMOS transistor N3, and I R4 represents the current flowing through the resistor R4, respectively. That is, the reference voltage RVREF at this time is almost the same voltage as the output reference voltage of the reference voltage generating circuit 10, and becomes the voltage VREF0 shown in the graph Y of FIG. 3.
두 번째 경우로서, 전원전압(Vcc)이 전압(VP1)보다 크고 전압(VP2)보다 작거나 같은 경우에, 레벨 검출기(32)가 제어신호들(A1, A2, A3)을 발생하게 되는데, 이때, 발생되는 제어신호(A1)는 "하이"레벨의 신호이고, 제어신호들(A2, A3)은 "로우"레벨의 신호이다. 그러면, PMOS트랜지스터(P1)가 오프되고 PMOS트랜지스터들(P2, P3)이 온되어, 저항(R4, R5)은 전류 제한 기능으로서의 역할을 할 수 없게 되고, 따라서, 기준전압 발생회로(10)의 출력단자와 접지단자사이에 연결된 저항들(R3)과 저항(R0) 및 다이오우드(N3)에 의해서 분배된 기준전압이 발생된다. 즉, 기준전압(RVREF)은 PMOS트랜지스터들(P1, P2, P3)이 모두 온되었을 경우보다 낮은 전압으로, 도3의 그래프(Y)에 도시된 전압(VREF1)이 된다.In the second case, when the power supply voltage Vcc is greater than the voltage VP1 and less than or equal to the voltage VP2, the level detector 32 generates the control signals A1, A2, and A3. The generated control signal A1 is a signal of "high" level, and the control signals A2 and A3 are signals of "low" level. Then, the PMOS transistor P1 is turned off and the PMOS transistors P2 and P3 are turned on, so that the resistors R4 and R5 cannot function as current limiting functions, and thus, the reference voltage generating circuit 10 A reference voltage distributed by the resistors R3 connected between the output terminal and the ground terminal and the resistor R0 and the diode N3 is generated. That is, the reference voltage RVREF is a lower voltage than when the PMOS transistors P1, P2, and P3 are all turned on, and the reference voltage RVREF is the voltage VREF1 shown in the graph Y of FIG. 3.
세 번째 경우로서, 전원전압(Vcc)이 전압(VP2)보다 크고 전압(VP2)보다 작거나 같은 경우에, 레벨 검출기(32)가 제어신호들(A1, A2, A3)을 발생하게 되는데, 이때, 발생되는 제어신호들(A1, A2)은 모두 "하이"레벨의 신호이고, 제어신호(A3)는 "로우"레벨의 신호이다. 그러면, PMOS트랜지스터들(P1, P2)이 모두 오프되고 PMOS트랜지스터(P3)가 온되어, 저항(R5)은 전류 제한 기능으로서의 역할을 할 수 없게 되고, 따라서, 기준전압 발생회로(10)의 출력단자와 접지단자사이에 연결된 저항들(R4, R5)과 저항(R0) 및 다이오우드(N3)에 의해서 분배된 기준전압이 발생된다. 즉, 조정된 기준전압(RVREF)은 PMOS트랜지스터들(P2, P3)이 모두 온되었을 경우보다 낮은 전압으로, 도3의 그래프(Y)에 도시된 전압(VREF2)이 된다.As a third case, when the power supply voltage Vcc is greater than the voltage VP2 and less than or equal to the voltage VP2, the level detector 32 generates the control signals A1, A2, and A3. The generated control signals A1 and A2 are all signals of the "high" level, and the control signal A3 is the signal of the "low" level. Then, the PMOS transistors P1 and P2 are both turned off and the PMOS transistor P3 is turned on, so that the resistor R5 cannot serve as a current limiting function, and thus the output of the reference voltage generating circuit 10 A reference voltage divided by resistors R4 and R5 and resistor R0 and diode N3 connected between the terminal and the ground terminal is generated. That is, the adjusted reference voltage RVREF is a lower voltage than when the PMOS transistors P2 and P3 are all turned on, and the voltage VREF2 shown in the graph Y of FIG.
네 번째 경우로서, 전원전압(Vcc)이 전압(VP3)보다 큰 경우에 레벨 검출기(32)가 제어신호들(A1, A2, A3)을 발생하게 되는데, 이때, 발생되는 제어신호들(A1, A2, A3)은 모두 "하이"레벨의 신호이다. 그러면, PMOS트랜지스터들(P1, P2, P3)이 모두 오프된다. 따라서, 기준전압 발생회로(10)의 출력단자와 접지단자사이에 연결된 저항들(R3, R4, R5)과 저항(R0) 및 다이오우드(N3)에 의해서 분배된 기준전압이 발생된다. 즉, 조정된 기준전압(RVREF)은 PMOS트랜지스터(P3)가 온되었을 경우보다 낮은 전압으로, 도3의 그래프(Y)에 도시된 전압(VREF3)이 된다.As a fourth case, when the power supply voltage Vcc is greater than the voltage VP3, the level detector 32 generates the control signals A1, A2, and A3. In this case, the generated control signals A1, A2 and A3) are both "high" level signals. Then, the PMOS transistors P1, P2, and P3 are all turned off. Accordingly, a reference voltage distributed by the resistors R3, R4, and R5 connected between the output terminal of the reference voltage generator circuit 10 and the ground terminal, the resistor R0, and the diode N3 is generated. That is, the adjusted reference voltage RVREF is a lower voltage than when the PMOS transistor P3 is turned on and becomes the voltage VREF3 shown in the graph Y of FIG. 3.
이제, 본 발명의 기준전압 발생회로에 의해서 발생된 기준전압을 센스 증폭기로 인가했을 때의 동작을 설명하면 다음과 같다.Now, the operation when the reference voltage generated by the reference voltage generating circuit of the present invention is applied to the sense amplifier will be described.
상술한 첫 번째 경우의 동작에 의해서 얻어진 기준전압(VREF0)이 센스 증폭기(20)의 NMOS트랜지스터(N1)로 인가되면 NMOS트랜지스터(N1)의 채널이 기준전압들(VREF1, VREF2, VREF3)이 인가되는 경우보다 많이 열리게 된다. 그러나, 이때에는 센스 증폭기(20)의 전원전압이 전압(VP1)보다 낮으므로 센스 증폭기를 통하여 흐르는 전류가 그다지 크지 않다. 따라서, 동작 전류가 문제되지 않는다.When the reference voltage VREF0 obtained by the above-described first operation is applied to the NMOS transistor N1 of the sense amplifier 20, the channel of the NMOS transistor N1 is applied with the reference voltages VREF1, VREF2, and VREF3. More open than if. However, at this time, since the power supply voltage of the sense amplifier 20 is lower than the voltage VP1, the current flowing through the sense amplifier is not very large. Thus, the operating current does not matter.
두 번째 경우의 동작에 의해서 얻어진 기준전압(VREF1)이 센스 증폭기(20)의 NMOS트랜지스터(N1)로 인가되면 NMOS트랜지스터(N1)의 채널이 기준전압(VREF0)이 인가되는 경우보다는 작게 열리나, 기준전압들(VREF2, VREF3)가 인가되는 경우보다 크게 열리게 된다. 이때에는 센스 증폭기(20)의 전원전압이 전압(VP1)보다는 크나, 전압(VP2)보다 낮으므로 센스 증폭기를 통하여 흐르는 전류는 조금 증가하게 된다. 그러나, 기준전압(VREF1)이 조금 작아졌으므로 동작 전류가 증가하지는 않게 된다.When the reference voltage VREF1 obtained by the operation in the second case is applied to the NMOS transistor N1 of the sense amplifier 20, the channel of the NMOS transistor N1 is opened smaller than when the reference voltage VREF0 is applied. The voltages VREF2 and VREF3 are opened larger than when the voltages VREF2 and VREF3 are applied. At this time, although the power supply voltage of the sense amplifier 20 is greater than the voltage VP1, but lower than the voltage VP2, the current flowing through the sense amplifier is slightly increased. However, since the reference voltage VREF1 is slightly smaller, the operating current does not increase.
세 번째 경우의 동작에 의해서 얻어진 기준전압(VREF2)이 센스 증폭기(20)의 NMOS트랜지스터(N1)로 인가되면 NMOS트랜지스터(N1)의 채널이 기준전압들(VREF0, VREF1)이 인가되는 경우보다는 작게 열리나, 기준전압(VREF3)가 인가되는 경우보다는 크게 열리게 된다. 이때에는 센스 증폭기(20)의 전원전압이 전압(VP2)보다는 크나, 전압(VP3)보다 낮으므로 센스 증폭기를 통하여 흐르는 전류는 조금 더 증가하게 된다. 그러나, 기준전압(VREF2)이 조금 더 작아졌으므로 동작 전류가 증가하지는 않는다.When the reference voltage VREF2 obtained by the third case of operation is applied to the NMOS transistor N1 of the sense amplifier 20, the channel of the NMOS transistor N1 is smaller than when the reference voltages VREF0 and VREF1 are applied. Open, but larger than when the reference voltage (VREF3) is applied. At this time, although the power supply voltage of the sense amplifier 20 is greater than the voltage VP2, but lower than the voltage VP3, the current flowing through the sense amplifier increases slightly. However, since the reference voltage VREF2 is slightly smaller, the operating current does not increase.
네 번째 경우의 동작에 의해서 얻어진 기준전압(VREF3)이 센스 증폭기(20)의 NMOS트랜지스터(N1)로 인가되면 NMOS트랜지스터(N1)의 채널이 기준전압들(VREF0, VREF1, VREF2)이 인가되는 경우보다는 작게 열리나, 기준전압(VREF3)가 인가되는 경우보다는 크게 열리게 된다. 이때에는 센스 증폭기(20)의 전원전압이 전압(VP3)보다는 크게됨으로 센스 증폭기를 통하여 흐르는 전류는 더 증가하게 된다. 그러나, 기준전압(VREF3)이 세 번째 경우보다 더 작아졌으므로 동작 전류가 증가하지는 않는다.When the reference voltage VREF3 obtained by the fourth case is applied to the NMOS transistor N1 of the sense amplifier 20, the channel of the NMOS transistor N1 is applied with the reference voltages VREF0, VREF1, and VREF2. It opens smaller than, but opens larger than when the reference voltage VREF3 is applied. At this time, since the power supply voltage of the sense amplifier 20 is greater than the voltage VP3, the current flowing through the sense amplifier is further increased. However, since the reference voltage VREF3 is smaller than in the third case, the operating current does not increase.
즉, 본 발명의 기준전압 발생회로는 전원전압의 증가에 따른 전류 증가를 전류가 증가할 때마다 기준전압을 단계적으로 낮추어줌으로써 동작 전류의 증가를 억제하여, 전력 소비를 줄일 수 있다.That is, the reference voltage generating circuit of the present invention can reduce the power consumption by suppressing the increase of the operating current by gradually decreasing the reference voltage each time the current increases with the increase of the power supply voltage.
도4는 본 발명의 기준전압 발생회로의 일반화된 구성을 나타내는 것으로, 기준전압 발생회로(10), 및 전원전압 레벨 검출기(42)와 기준전압 조정기(44)로 구성된 기준전압 조정회로(40)로 구성되어 있다.4 shows a generalized configuration of the reference voltage generating circuit of the present invention, and includes a reference voltage generating circuit 10 and a reference voltage adjusting circuit 40 composed of a power supply voltage level detector 42 and a reference voltage regulator 44. Consists of
기준전압 조정기(44)는 n개의 직렬 연결된 저항들(R3, R4, ..., Rn, R0)과 다이오우드 구성을 가진 NMOS트랜지스터(N3), 및 저항들(R3, R4, ..., Rn) 각각에 병렬로 연결된 소스와 드레인을 가진 PMOS트랜지스터들(P1, P2, ..., Pn)로 구성되어 있고, 전원전압 레벨 검출기(42)는 n개의 PMOS트랜지스터들(P1, P2, ..., Pn)을 제어하기 위한 n개의 제어신호들(A1, A2, ..., An)을 발생한다.The reference voltage regulator 44 includes an NMOS transistor N3 having a diode configuration with n series connected resistors R3, R4, ..., Rn, R0, and resistors R3, R4, ..., Rn. PMOS transistors (P1, P2, ..., Pn) having a source and a drain connected in parallel to each other. The power supply voltage level detector 42 includes n PMOS transistors (P1, P2, ...). N control signals A1, A2, ..., An for controlling Pn) are generated.
즉, 도2에서는 저항과 PMOS트랜지스터를 병렬 연결한 구성을 3개 직렬 연결하여 기준전압(VREF)을 4단계로 조정하여 출력하는 기준전압 조정기를 나타내었으나, 도4에서는 저항과 PMOS트랜지스터를 병렬 연결한 구성을 n개 직렬 연결하여 기준전압(VREF)을 n+1개의 단계로 조정하여 조정된 기준전압(RVREF)을 출력하는 기준전압 조정기(44)를 나타낸 것이다.In other words, in FIG. 2, a reference voltage regulator is shown in which the reference voltage VREF is adjusted in four stages by connecting three series in which a resistor and a PMOS transistor are connected in series. In FIG. 4, the resistor and the PMOS transistor are connected in parallel. The reference voltage regulator 44 outputs the adjusted reference voltage RVREF by adjusting the reference voltage VREF in n + 1 steps by connecting one configuration in series.
도5는 도4에 나타낸 기준전압 발생회로의 전압(VP1, VP2, ..., VPn)의 변환에 따른 기준전압(VREF)의 변화를 나타낸 그래프이다.FIG. 5 is a graph showing a change in the reference voltage VREF according to the conversion of the voltages VP1, VP2,..., And VPn of the reference voltage generating circuit shown in FIG. 4.
도4에 나타낸 구성의 동작 설명은 도5 및 상술한 도2의 설명으로부터 쉽게 이해될 수 있을 것이다.The operation description of the configuration shown in FIG. 4 will be readily understood from the description of FIG. 5 and the above-described FIG.
따라서, 본 발명의 기준전압 발생회로는 전원전압의 증가에 따라 기준전압을 감소하여 조정된 기준전압을 발생함으로써, 이 조정된 기준전압을 제어신호로 사용하여 전류를 제한하는 소자의 동작전류를 감소하여, 전력 소비를 줄일 수 있다.Therefore, the reference voltage generating circuit of the present invention reduces the operating current of the element limiting the current by using the adjusted reference voltage as a control signal by generating a regulated reference voltage by decreasing the reference voltage as the power supply voltage increases. Thus, power consumption can be reduced.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015154A KR19990081305A (en) | 1998-04-28 | 1998-04-28 | Reference voltage generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980015154A KR19990081305A (en) | 1998-04-28 | 1998-04-28 | Reference voltage generator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990081305A true KR19990081305A (en) | 1999-11-15 |
Family
ID=65890717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980015154A KR19990081305A (en) | 1998-04-28 | 1998-04-28 | Reference voltage generator |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990081305A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680909B1 (en) * | 2000-12-27 | 2007-02-08 | 매그나칩 반도체 유한회사 | Voltage level detection circuit |
| KR100721197B1 (en) * | 2005-06-29 | 2007-05-23 | 주식회사 하이닉스반도체 | Internal Voltage Generating Circuit of Semiconductor Device |
| US7230860B2 (en) | 2005-06-29 | 2007-06-12 | Hynix Semiconductor Inc. | Voltage pumping device |
| US7279955B2 (en) | 2005-06-29 | 2007-10-09 | Hynix Semiconductor Inc. | Reference voltage generating circuit |
| KR100862993B1 (en) * | 2006-10-12 | 2008-10-13 | 주식회사 하이닉스반도체 | Apparatus for Supplying Voltage in Semiconductor Integrated Circuit |
| US7952935B2 (en) | 2009-01-21 | 2011-05-31 | Hynix Semiconductor Inc. | Nonvolatile memory device and program or verification method using the same |
| KR20180006521A (en) * | 2016-07-07 | 2018-01-18 | 매그나칩 반도체 유한회사 | Read circuit for one time programmable memory cell |
| CN113093854A (en) * | 2019-12-23 | 2021-07-09 | 上海芯圣电子股份有限公司 | Voltage reference generation circuit |
-
1998
- 1998-04-28 KR KR1019980015154A patent/KR19990081305A/en not_active Application Discontinuation
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680909B1 (en) * | 2000-12-27 | 2007-02-08 | 매그나칩 반도체 유한회사 | Voltage level detection circuit |
| KR100721197B1 (en) * | 2005-06-29 | 2007-05-23 | 주식회사 하이닉스반도체 | Internal Voltage Generating Circuit of Semiconductor Device |
| US7230860B2 (en) | 2005-06-29 | 2007-06-12 | Hynix Semiconductor Inc. | Voltage pumping device |
| US7279955B2 (en) | 2005-06-29 | 2007-10-09 | Hynix Semiconductor Inc. | Reference voltage generating circuit |
| US7319361B2 (en) | 2005-06-29 | 2008-01-15 | Hynix Semiconductor Inc. | Internal voltage generation circuit of a semiconductor device |
| KR100818703B1 (en) * | 2005-06-29 | 2008-04-01 | 주식회사 하이닉스반도체 | Voltage Pumping Device |
| US7379353B2 (en) | 2005-06-29 | 2008-05-27 | Hynix Semiconductor Inc. | Voltage Pumping Device |
| KR100862993B1 (en) * | 2006-10-12 | 2008-10-13 | 주식회사 하이닉스반도체 | Apparatus for Supplying Voltage in Semiconductor Integrated Circuit |
| US7629833B2 (en) | 2006-10-12 | 2009-12-08 | Hynix Semiconductor Inc. | Power supply apparatus of semiconductor integrated circuit |
| US7952935B2 (en) | 2009-01-21 | 2011-05-31 | Hynix Semiconductor Inc. | Nonvolatile memory device and program or verification method using the same |
| KR101044488B1 (en) * | 2009-01-21 | 2011-06-27 | 주식회사 하이닉스반도체 | Non volatile memory device and programming method and verifying method for non volatile memory device using thereof |
| KR20180006521A (en) * | 2016-07-07 | 2018-01-18 | 매그나칩 반도체 유한회사 | Read circuit for one time programmable memory cell |
| CN113093854A (en) * | 2019-12-23 | 2021-07-09 | 上海芯圣电子股份有限公司 | Voltage reference generation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6963230B2 (en) | Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage | |
| KR930009148B1 (en) | Source voltage control circuit | |
| KR100577560B1 (en) | semiconductor memory device having internal circuit responding to temperature sensing data | |
| US5019729A (en) | TTL to CMOS buffer circuit | |
| US5304918A (en) | Reference circuit for high speed integrated circuits | |
| KR100218078B1 (en) | Substrate electric potential generation circuit | |
| US5592121A (en) | Internal power-supply voltage supplier of semiconductor integrated circuit | |
| US6281731B1 (en) | Control of hysteresis characteristic within a CMOS differential receiver | |
| US20050206466A1 (en) | Refresh oscillator | |
| KR100266901B1 (en) | Internal power supply voltage generating circuit and semiconductor memory device using it | |
| KR100401392B1 (en) | Voltage regulating circuit and method thereof, regulated voltage regulating circuit and memory circuit | |
| KR19990081305A (en) | Reference voltage generator | |
| KR100500928B1 (en) | Circuit for detecting switching point and semiconductor device using the same | |
| JP2004103941A (en) | Voltage generator | |
| KR19990007459A (en) | Differential amplifier circuit | |
| KR20050041592A (en) | Internal voltage generation device capable of temperature compensation | |
| US5710516A (en) | Input logic signal buffer circuits | |
| US5416366A (en) | Semiconductor integrated circuit device | |
| JP4062405B2 (en) | Power supply voltage level detector | |
| US6265932B1 (en) | Substrate control voltage circuit of a semiconductor memory | |
| US6175267B1 (en) | Current compensating bias generator and method therefor | |
| US20020079955A1 (en) | Circuit for generating internal power voltage in a semiconductor device | |
| US5847583A (en) | Sense amplifier circuit in which erroneous read operation can be prevented | |
| KR100295064B1 (en) | Data input buffer for semiconductor memory device | |
| KR100223501B1 (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |