JP2617123B2 - Stabilized DC power supply circuit - Google Patents

Stabilized DC power supply circuit

Info

Publication number
JP2617123B2
JP2617123B2 JP63325007A JP32500788A JP2617123B2 JP 2617123 B2 JP2617123 B2 JP 2617123B2 JP 63325007 A JP63325007 A JP 63325007A JP 32500788 A JP32500788 A JP 32500788A JP 2617123 B2 JP2617123 B2 JP 2617123B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
current
base
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63325007A
Other languages
Japanese (ja)
Other versions
JPH02170213A (en
Inventor
欣二 工藤
Original Assignee
サンケン電気 株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンケン電気 株式会社 filed Critical サンケン電気 株式会社
Priority to JP63325007A priority Critical patent/JP2617123B2/en
Publication of JPH02170213A publication Critical patent/JPH02170213A/en
Application granted granted Critical
Publication of JP2617123B2 publication Critical patent/JP2617123B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、負荷短絡時の過電流保護回路を備えたトラ
ンジスタ安定化直流電源回路に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor-stabilized DC power supply circuit having an overcurrent protection circuit when a load is short-circuited.

[従来の技術] シリーズ型レギユレータと呼ばれているトランジスタ
安定化直流電源回路における負荷短絡時の過電流制限方
法として、垂下特性又はフの字特性によつて負荷電流を
抑える方法がある。
2. Description of the Related Art As a method of limiting an overcurrent when a load is short-circuited in a transistor-stabilized DC power supply circuit called a series-type regulator, there is a method of suppressing a load current by using a drooping characteristic or a fold-back characteristic.

しかし、一般的な過電流制限回路は、負荷電流検出抵
抗を使用して過電流を制限するように構成されているの
で、比較的大きな電力損失を伴なう。
However, since a general overcurrent limiting circuit is configured to limit overcurrent by using a load current detection resistor, a relatively large power loss is involved.

この種の欠点を除去するために直流安定化電源回路を
第4図に示すように形成することが実開昭57−95611号
公報に開示されている。第4図の回路は直流電流端子
2、グランド端子3、出力端子5、主トランジスタQ1、
制御トランジスタQ3、誤差増幅器11、出力電圧検出用抵
抗8、9、基準電源用抵抗13a、ベース電流制限抵抗R
2、Ra、過電流保護用抵抗Rb及びダイオードD1から成
る。第4図の回路から抵抗Rb及びダイオードD1を除いた
回路は一般的なトランジスタ安定化電源回路である。こ
の回路で負荷電流が増大すると、これに対応して主トラ
ンジスタQ1のベース電流も増大し、抵抗R2の両端電圧V
R2も大きくなり、制御トランジスタQ3のベース電位VB
高くなる。なお、ベース電位VBは、抵抗R2の電圧VR2
トランジスタQ3のベース・エミッタ間電圧VBEを加えた
値である。トランジスタQ3のベース電位VBが出力端子5
の電位よりも高くなるとダイオードD1が導通し、制御ト
ランジスタQ3がオフになり、主トランジスタQ1もオフに
なり、過電流が制限される。
Japanese Patent Laid-Open Publication No. Sho 57-95611 discloses that a DC stabilized power supply circuit is formed as shown in FIG. The circuit of FIG. 4 has a DC current terminal 2, a ground terminal 3, an output terminal 5, a main transistor Q1,
Control transistor Q3, error amplifier 11, output voltage detecting resistors 8, 9, reference power source resistor 13a, base current limiting resistor R
2. Consisting of Ra, overcurrent protection resistor Rb, and diode D1. The circuit excluding the resistor Rb and the diode D1 from the circuit of FIG. 4 is a general transistor stabilized power supply circuit. When the load current increases in this circuit, the base current of the main transistor Q1 increases accordingly, and the voltage V across the resistor R2 increases.
R2 also increases, the higher the base potential V B of the control transistor Q3. Incidentally, the base potential V B is the voltage V R2 of the resistor R2 is a value obtained by adding a base-emitter voltage V BE of the transistor Q3. The base potential V B is the output terminal of the transistor Q3 5
When the potential becomes higher than the potential, the diode D1 is turned on, the control transistor Q3 is turned off, the main transistor Q1 is also turned off, and the overcurrent is limited.

[発明が解決しようとする課題] ところで、第4図の回路では、所望出力電圧V0の設定
値を変更した時に、垂下の開始電流値が第5図に示すよ
うに変化する。第5図の特性線X1、X2は所望出力電圧が
5V、10Vの時の主トランジスタQ1のベース電流IBと出力
電圧V0との関係を示す。なお、出力電流はベース電流IB
の電流増幅率倍であるので、第5図の横軸を出力電流と
見ることもできる。第4図の回路では、抵抗R2の電圧V
R2と制御トランジスタQ3のベース・エミッタ間電圧(ほ
ぼ一定電圧)との和が制御トランジスタQ3のベース電位
VBとなる。所望出力電圧が比較的低い例えば5Vの場合に
は、比較的低いベース電流値IB1aでダイオードD1がオン
になり、垂下動作に入る。一方、所望出力電圧例えば10
Vのように高い場合には、比較的大きなベース電流値I
B1bで垂下動作開始する。従って、出力電圧が低く設定
されている場合には、負荷に大きな電流を流すことがで
きない。要するに、第4図の回路では低い出力電圧で大
きな負荷電流を流すことができない。
[Problems to be Solved by the Invention] In the circuit of FIG. 4, when the set value of the desired output voltage V0 is changed, the drooping start current value changes as shown in FIG. The characteristic lines X1 and X2 in FIG.
5V, shows the relationship between the base current I B and the output voltage V0 of the main transistor Q1 when the 10V. The output current is the base current I B
Therefore, the horizontal axis in FIG. 5 can be regarded as the output current. In the circuit of FIG. 4, the voltage V of the resistor R2
The sum of R2 and the base-emitter voltage (almost constant voltage) of control transistor Q3 is the base potential of control transistor Q3
V B. When the desired output voltage is relatively low, for example, 5 V, the diode D1 is turned on at a relatively low base current value IB1a , and a droop operation is started. On the other hand, the desired output voltage, for example, 10
When the voltage is high, such as V, the relatively large base current value I
The drooping operation starts at B1b . Therefore, when the output voltage is set low, a large current cannot flow through the load. In short, the circuit of FIG. 4 cannot flow a large load current at a low output voltage.

そこで、本発明の目的は、負荷電流を直接に検出しな
いで過電流保護を達成することができ、且つ低い出力電
圧であっても大きな負荷電流を流すことができる安定化
直流電源回路を提供することにある。
Therefore, an object of the present invention is to provide a stabilized DC power supply circuit capable of achieving overcurrent protection without directly detecting a load current and allowing a large load current to flow even at a low output voltage. It is in.

[課題を解決するための手段] 上記目的を解決するための本発明は、実施例を示す図
面の符号を参照して説明すると、エミッタが直流入力端
子2に接続され、コレクタが直流出力端子に接続差され
た第1のトランジスタQ1と、前記出力端子5と共通端子
6との間に接続された電圧検出用分圧抵抗8、9と、基
準電圧源13と、前記分圧抵抗の分圧点から得られた検出
電圧と前記基準電圧源13の基準電圧との差に対応する電
圧を出力する誤差増幅器11と、ベースが前記誤差増幅器
11の出力端子に接続され、コレクタが前記入力端子2に
接続された第2のトランジスタQ2と、前記第2のトラン
ジスタQ2のエミッタと前記共通端子6との間に接続され
た第1の抵抗R1と、ベースが前記第2のトランジスタQ2
のエミッタに接続され、コレクタが前記第1のトランジ
スタQ1のベースに接続された第3のトランジスタQ3と、
抗R2と、コレクタが前記第2のトランジスタQ2のベース
に接続され、ベースが前記第2のトランジスタQ2のエミ
ッタに接続され、エミッタが前記分圧抵抗8、9の分圧
点に接続された第4のトランジスタQ4とから成り、前記
直流出力端子5と前記共通端子6との間が短絡状態にな
った時に出力電圧が低下すると共に前記第1のトランジ
スタQ1の電流が減少するように形成されていることを特
徴とする安定化直流電源回路に係わるものである。
[Means for Solving the Problems] The present invention for solving the above object will be described with reference to the reference numerals in the drawings showing the embodiments. The emitter is connected to the DC input terminal 2 and the collector is connected to the DC output terminal. A connected first transistor Q1, voltage detecting voltage dividing resistors 8, 9 connected between the output terminal 5 and the common terminal 6, a reference voltage source 13, and a voltage dividing resistor. An error amplifier 11 that outputs a voltage corresponding to a difference between a detection voltage obtained from a point and a reference voltage of the reference voltage source 13;
11, a second transistor Q2 having a collector connected to the input terminal 2; and a first resistor R1 connected between the emitter of the second transistor Q2 and the common terminal 6. And the base is the second transistor Q2
A third transistor Q3 whose collector is connected to the base of the first transistor Q1;
A resistor R2, a collector connected to the base of the second transistor Q2, a base connected to the emitter of the second transistor Q2, and an emitter connected to the voltage dividing point of the voltage dividing resistors 8, 9; And a transistor Q4, the output voltage of which is reduced when the DC output terminal 5 and the common terminal 6 are short-circuited, and the current of the first transistor Q1 is reduced. The present invention relates to a stabilized DC power supply circuit.

[発明の作用及び効果] 本発明によれば、負荷電流を直接に検出しないで過電
流保護を達成することができると共に、低い出力電圧で
あっても大きな負荷電流(出力電流)を流すことができ
る安定化直流電源回路を提供することができる。即ち、
本発明においては、第1のトランジスタQ1のベース電流
I Bに基づく第2の抵抗R2の電圧降下に依存して過電流
保護用の第4のトランジスタQ4がオンになる。従って、
入力端子2から出力端子5に至る負荷電流の流れる経路
に電流検出抵抗を接続することなしに過電流を検出して
過電流保護を達成することができる。更に、垂下動作を
生じさせるための第4のトランジスタQ4のオンは出力電
圧の大小に関係なく、第1のトランジスタQ1のベース電
流I Bに依存して決定されるので、出力電圧が低い場合
であっても出力電圧が高い場合と同一のベース電流及び
コレクタ電流で垂下動作を開始させることができる。こ
れは、第4のトランジスタQ4のエミッタが出力検出電圧
が得られる分圧点即ち誤差増幅器11の1つの入力端子に
接続され、この分圧点は誤差増幅器11の本質的な機能に
従って基準電圧と実質的に同一の電位になるためであ
る。要するに、第4のトランジスタQ4のエミッタ側の電
位は、出力電圧検出用の分圧抵抗8、9の分圧比の設定
変更に拘らず一定に保たれ、結局、第4のトランジスタ
Q4は第1のトランジスタQ1のベース電位I Bに基づく第
2の抵抗R2の電圧降下に依存してオンになり、出力電圧
が低い場合においても高い場合と同一のベース電流I B
及びコレクタ電流を第1のトランジスタQ1に流すことが
できる。
According to the present invention, overcurrent protection can be achieved without directly detecting a load current, and a large load current (output current) can flow even at a low output voltage. Thus, a stabilized DC power supply circuit can be provided. That is,
In the present invention, the base current of the first transistor Q1
The fourth transistor Q4 for overcurrent protection is turned on depending on the voltage drop of the second resistor R2 based on IB. Therefore,
The overcurrent can be detected and the overcurrent protection can be achieved without connecting a current detection resistor to the path of the load current flowing from the input terminal 2 to the output terminal 5. Further, the ON state of the fourth transistor Q4 for causing the drooping operation is determined depending on the base current IB of the first transistor Q1 regardless of the magnitude of the output voltage, and therefore, the ON state of the fourth transistor Q4 is not required when the output voltage is low. Even when the output voltage is high, the droop operation can be started with the same base current and collector current. This means that the emitter of the fourth transistor Q4 is connected to a voltage-dividing point at which the output detection voltage is obtained, that is, to one input terminal of the error amplifier 11, which is connected to the reference voltage according to the essential function of the error amplifier 11. This is because the potential becomes substantially the same. In short, the potential on the emitter side of the fourth transistor Q4 is kept constant irrespective of the setting change of the voltage dividing ratio of the voltage dividing resistors 8 and 9 for detecting the output voltage.
Q4 is turned on depending on the voltage drop of the second resistor R2 based on the base potential IB of the first transistor Q1, and when the output voltage is low, the same base current IB as when the output voltage is high is obtained.
And a collector current can flow through the first transistor Q1.

〔実施例〕〔Example〕

第1図〜第3図を参照して本発明の実施例に係わるト
ランジスタ安定化直流電源回路を説明する。
A transistor stabilized DC power supply circuit according to an embodiment of the present invention will be described with reference to FIGS.

直流電源1は電源入力端子2と入力側共通端子(グラ
ンド端子)3との間に接続され、負荷4は直流出力端子
5と出力側共通端子(グランド端子)6との間に接続さ
れている。主制御用の第1のトランジスタQ1は入力端子
2と出力端子5との間の電源ライン7に直列に接続され
ている。なお、第1のトランジスタQ1はpnp型であり、
このエミツタが入力端子2に接続されている。
The DC power supply 1 is connected between a power input terminal 2 and an input-side common terminal (ground terminal) 3, and the load 4 is connected between a DC output terminal 5 and an output-side common terminal (ground terminal) 6. . The first transistor Q 1 for main control is connected in series to a power supply line 7 between the input terminal 2 and the output terminal 5. It is to be noted that the first transistor Q 1 is a pnp type,
This emitter is connected to the input terminal 2.

出力端子5と共通端子6との間に接続された電圧検出
用抵抗8、9の分圧点10は誤差増幅器11の一方の入力端
子に接続されている。誤差増幅器11の他方の入力端子
は、入力端子2と共通端子3との間に定電流源12を介し
て接続された基準電圧源用のツエナーダイオード13のカ
ソードに接続されている。誤差増幅器11の出力端子はnp
n型の第2のトランジスタQ2のベースに接続されてい
る。第2のトランジスタQ2のコレクタは電源ライン7に
接続され、エミツタは第1の抵抗R1を介してグランドラ
イン14に接続されていると共に、npn型の第3のトラン
ジスタQ3のベースに接続されている。第3のトランジス
タQ3のコレクタは第1のトランジスタQ1のベースに接続
され、エミツタは第2の抵抗R2を介してグランドライン
14に接続されている。
The voltage dividing points 10 of the voltage detecting resistors 8 and 9 connected between the output terminal 5 and the common terminal 6 are connected to one input terminal of the error amplifier 11. The other input terminal of the error amplifier 11 is connected to a cathode of a zener diode 13 for a reference voltage source connected between the input terminal 2 and the common terminal 3 via a constant current source 12. The output terminal of the error amplifier 11 is np
It is connected to the n-type second base of the transistor Q 2. The collector of the second transistor Q 2 is connected to the power supply line 7, emitter, along with being connected to the ground line 14 via a first resistor R 1, connected to the base of the third transistor Q 3 of the npn type Have been. Third collector of the transistor Q 3 are connected to the first base of the transistor Q 1, emitter ground line via a second resistor R 2
Connected to 14.

npn型の第4のトランジスタQ4のベースは第3のトラ
ンジスタQ3のベースに接続され、コレクタは第2のトラ
ンジスタQ2のベースに接続され、エミツタは電圧検出用
抵抗8、9の分圧点10に接続されている。電源ライン7
と第2のトランジスタQ2のベースとの間には定電流源15
が接続されている。
npn-type fourth base of the transistor Q 4 of is connected to the base of the third transistor Q 3, a collector is connected to the second base of the transistor Q 2, the emitter is the partial pressure of the voltage detecting resistor 8 and 9 Connected to point 10. Power line 7
The constant current source between the second base of the transistor Q 2 15
Is connected.

〔動 作〕〔motion〕

第1図の回路において負荷4が正常の場合には、第4
のトランジスタQ4はオフ状態にある。誤差増幅器11は出
力電圧検出抵抗8、9で検出した電圧とツエナーダイオ
ード13に基づいて与えられる電圧とを比較し、差に対応
した電圧を出力する。定電流源15の電流IXは誤差増幅器
11と第2のトランジスタQ2のベースとに流れ込む。出力
電圧が低下したために誤差増幅器11の出力電圧が高くな
つた時には、第2のトランジスタQ2のベース電流及びコ
レクタ電流も大きくなり、第3のトランジスタQ3のベー
ス電流及びコレクタ電流も大きくなる。この結果、第1
のトランジスタQ1のベース電流IBも大きくなり、出力電
圧が上昇する。出力電圧が所定値よりも高くなつた場合
には、低くなつた場合の逆の動作になる。
If the load 4 is normal in the circuit of FIG.
Transistor Q 4 of is in the off state. The error amplifier 11 compares the voltage detected by the output voltage detection resistors 8 and 9 with the voltage applied based on the Zener diode 13 and outputs a voltage corresponding to the difference. The current IX of the constant current source 15 is an error amplifier
11 and flows into a second base of the transistor Q 2. When the output voltage of the error amplifier 11 has decreased high to output voltage is lowered, the base current and collector current of the second transistor Q 2 becomes larger, the greater the base current and the collector current of the third transistor Q 3. As a result, the first
Also it increases the base current I B of the transistor Q 1, the output voltage increases. When the output voltage becomes higher than the predetermined value, the operation becomes the reverse of the operation when the output voltage becomes lower.

負荷4が短絡すると、出力電圧は低下し、誤差増幅器
11の出力は大きくなる。このため、第1のトランジスタ
Q1のベース電流IBが増大し、第2の抵抗R2の電流降下が
大きくなる。この電圧降下が増大すると、第4のトラン
ジスタQ4がオンになり、第2図に示す等価回路の状態が
得られる。第4のトランジスタQ4がオンになると、第2
及び第3のトランジスタQ2、Q3のベース電流が減少し、
第1のトランジスタQ1のベース電流も減少する。これに
より、第3図のフの字型特性が得られる。なお、第1の
トランジスタQ1のコレクタ電流(負荷電流)はベース電
流IBの電流増幅率hFE倍である。第3図における電流の
引き込み動作開始点の及び引き込み終了後の第1のトラ
ンジスタQ1のベース電流IB1、IB2は次式で示すことがで
きる。
When the load 4 is short-circuited, the output voltage decreases and the error amplifier
The output of 11 increases. Therefore, the first transistor
Base current I B increases the Q 1, second current drop across the resistor R 2 increases. When the voltage drop increases, the fourth transistor Q 4 is turned on, the state of the equivalent circuit shown in Figure 2 is obtained. When the fourth transistor Q 4 is turned on, the second
And the base current of the third transistor Q 2 , Q 3 decreases,
The first of the base current of the transistor Q 1 is also reduced. As a result, the fold-shaped characteristic shown in FIG. 3 is obtained. The first transistor to Q 1 collector current (load current) is h FE times current amplification factor of the base current I B. The base current I B1, I B2 of the first transistor to Q 1 after and retraction ends pull-in operation starting point of the current in Figure 3 can be represented by the following equation.

IB1=(VR+VBE4−VBE2)/R2 IB2=(VBE4−VBE3+1XRX)/R2 但し、ここでVRはツエナーダイオード13に基づいて与
えられる基準電圧、VBE2、VBE3、VBE4は第2、第3及び
第4のトランジスタQ2、Q3、Q4のベース・エミツタ間電
圧、1Xは定電流源15の電流、RXは電圧検出用抵抗8、9
の値R3、R4の合成抵抗R3R4/(R3+R4)である。
I B1 = (V R + V BE4 −V BE2 ) / R 2 I B2 = (V BE4 −V BE3 +1 X R X ) / R 2 where V R is a reference voltage given based on the Zener diode 13, V BE2 , V BE3 and V BE4 are the base-emitter voltages of the second, third and fourth transistors Q 2 , Q 3 and Q 4 , 1 X is the current of the constant current source 15, and R X is for voltage detection Resistance 8, 9
Is the combined resistance R 3 R 4 / (R 3 + R 4 ) of the values R 3 and R 4 .

なお、第2の抵抗R2の値、出力電圧検出用抵抗8、9
の値R3、R4を調整することによって第3図の垂下の傾き
を変えることができる。
The value of the second resistor R2, the output voltage detecting resistors 8, 9
By adjusting the values R3 and R4, the inclination of the droop in FIG. 3 can be changed.

第1図の回路では、垂下動作の開始時の電流を出力電
圧の設定値の変更に拘らず一定にすることがでる。例え
ば、第3図に示すように出力電圧が10Vの場合には実線
で示すように垂下動作が生じ、出力電圧が5Vの時には破
線で示すような垂下動作が生じ、いずれの場合もベース
電流の値が同一のIB1になった時に垂下動作を開始す
る。更に、詳細には、第4のトランジスタQ4のエミッタ
が出力検出電圧が得られる分圧点即ち誤差増幅器11の1
つの入力端子に接続され、誤差増幅器11の2つの入力が
ほぼ同一の値になるという誤差増幅器11の本質的な機能
に従って分圧点の電位が基準電位と実質的に同一にな
り、第4のトランジスタQ4のエミッタ側の電流は、出力
電圧検出用の分圧抵抗8、9の分圧比の設定変更に拘ら
ず一定に保たれ、結局、第4のトランジスタQ4は第1の
トランジスタQ1のベース電流IBに基づく第2の抵抗R2の
電圧降下に依存してオンになり、出力電圧が低い場合に
おいても高い場合と同一のベース電流IB及びコレクタ電
流を第1のトランジスタQ1に流すことができる。
In the circuit of FIG. 1, the current at the start of the drooping operation can be kept constant irrespective of the change of the set value of the output voltage. For example, as shown in FIG. 3, when the output voltage is 10 V, a drooping operation occurs as indicated by a solid line, and when the output voltage is 5 V, a drooping operation occurs as indicated by a broken line. value starts to droop operation when it becomes the same I B1. More specifically, the emitter of the fourth transistor Q4 is connected to a voltage dividing point at which an output detection voltage is obtained, that is, one of the error amplifiers 11.
Connected to two input terminals, the potential of the voltage dividing point becomes substantially the same as the reference potential according to the essential function of the error amplifier 11 that the two inputs of the error amplifier 11 have substantially the same value. The current on the emitter side of the transistor Q4 is kept constant irrespective of the setting change of the voltage dividing ratio of the voltage dividing resistors 8 and 9 for detecting the output voltage. As a result, the fourth transistor Q4 is connected to the base current of the first transistor Q1. turned on depending on the voltage drop of the second resistor R2 based on I B, you can flow with the same base current I B and the collector current and is higher in the first transistor Q1 even when the output voltage is low .

また、この実施例によれば、入力端子2から出力端子
5に至る負荷電流の流れるラインに電流検出抵抗を接続
することなしに過電流保護を達成することができる。
Further, according to this embodiment, overcurrent protection can be achieved without connecting a current detection resistor to a line through which a load current flows from the input terminal 2 to the output terminal 5.

[変形例] 本発明は上述の実施例に限定されるものでなく、変形
が可能なものである。例えば、定電流源15を設けない方
式にも本発明を適用することができる。
[Modification] The present invention is not limited to the above-described embodiment, but can be modified. For example, the present invention can be applied to a system in which the constant current source 15 is not provided.

また、基準電圧源をツエナーダイオード13のみで構成
せずに、更に定電圧化回路を付加して基準電圧を得るよ
うにしてもよい。
Further, the reference voltage source may not be constituted only by the Zener diode 13, but may be further provided with a constant voltage circuit to obtain the reference voltage.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例に係わるトランジスタ安定化直
流電源回路を示す回路図、 第2図は第1図の負荷が短絡した時の等価回路図、 第3図は第1図の回路の負荷短絡時のベース電流と出力
電圧との関係を示す特性図である。 第4図は従来の安定化直流電源回路を示す回路図であ
る。 第5図は第4図の回路の主トランジスタのベース電流又
は出力電流と出力電圧との関係を示す図である。 2,3……入力端子、4……負荷、5,6……出力端子、11…
…誤差増幅器、15……定電流源、Q1,Q2,Q3,Q4……トラ
ンジスタ。
FIG. 1 is a circuit diagram showing a transistor stabilized DC power supply circuit according to an embodiment of the present invention, FIG. 2 is an equivalent circuit diagram when the load of FIG. 1 is short-circuited, and FIG. 3 is a circuit diagram of FIG. FIG. 4 is a characteristic diagram illustrating a relationship between a base current and an output voltage when a load is short-circuited. FIG. 4 is a circuit diagram showing a conventional stabilized DC power supply circuit. FIG. 5 is a diagram showing a relationship between a base current or an output current of a main transistor of the circuit of FIG. 4 and an output voltage. 2,3 ... input terminal, 4 ... load, 5,6 ... output terminal, 11 ...
... error amplifier, 15 ...... constant current source, Q 1, Q 2, Q 3, Q 4 ...... transistor.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】エミッタが直流入力端子(2)に接続さ
れ、コレクタが直流出力端子に接続された第1のトラン
ジスタ(Q1)と、 前記出力端子(5)と共通端子(6)との間に接続され
た電圧検出用分圧抵抗(8、9)と、 基準電圧源(13)と、 前記分圧抵抗の分圧点から得られた検出電圧と前記基準
電圧源(13)の基準電圧との差に対応する電圧を出力す
る誤差増幅器(11)と、 ベースが前記誤差増幅器(11)の出力端子に接続され、
コレクタが前記入力端子(2)に接続された第2のトラ
ンジスタ(Q2)と、 前記第2のトランジスタ(Q2)のエミッタと前記共通端
子(6)との間に接続された第1の抵抗(R1)と、 ベースが前記第2のトランジスタ(Q2)のエミッタに接
続され、コレクタが前記第1のトランジスタ(Q1)のベ
ースに接続された第3のトランジスタ(Q3)と、 前記第3のトランジスタ(Q3)のエミッタと前記共通端
子(6)との間に接続された第2の抵抗(R2)と、 コレクタが前記第2のトランジスタ(Q2)のベースに接
続され、ベースが前記第2のトランジスタ(Q2)のエミ
ッタに接続され、エミッタが前記分圧抵抗(8、9)の
分圧点に接続された第4のトランジスタ(Q4)と から成り、前記直流出力端子(5)と前記共通端子
(6)との間が短絡状態になった時に出力電圧が低下す
ると共に前記第1のトランジスタ(Q1)の電流が減少す
るように形成されていることを特徴とする安定化直流電
源回路。
1. A first transistor (Q1) having an emitter connected to a DC input terminal (2) and a collector connected to a DC output terminal, between the output terminal (5) and a common terminal (6). A voltage-detecting voltage dividing resistor (8, 9) connected to a reference voltage source (13); a detection voltage obtained from a voltage dividing point of the voltage dividing resistor; and a reference voltage of the reference voltage source (13). An error amplifier (11) for outputting a voltage corresponding to the difference between the error amplifier and a base connected to an output terminal of the error amplifier (11);
A second transistor (Q2) having a collector connected to the input terminal (2), and a first resistor (Q2) connected between the emitter of the second transistor (Q2) and the common terminal (6). R1), a third transistor (Q3) having a base connected to the emitter of the second transistor (Q2) and a collector connected to the base of the first transistor (Q1); and the third transistor. A second resistor (R2) connected between the emitter of (Q3) and the common terminal (6); a collector connected to the base of the second transistor (Q2); and a base connected to the second transistor (Q2). A fourth transistor (Q4) connected to the emitter of the transistor (Q2), the emitter being connected to a voltage dividing point of the voltage dividing resistors (8, 9), and the fourth transistor (Q4) being connected to the DC output terminal (5). The terminal (6) is short-circuited. Stabilizing the DC power supply circuit and a current of the first transistor (Q1) is formed so as to decrease with the output voltage decreases when the.
JP63325007A 1988-12-22 1988-12-22 Stabilized DC power supply circuit Expired - Fee Related JP2617123B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63325007A JP2617123B2 (en) 1988-12-22 1988-12-22 Stabilized DC power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63325007A JP2617123B2 (en) 1988-12-22 1988-12-22 Stabilized DC power supply circuit

Publications (2)

Publication Number Publication Date
JPH02170213A JPH02170213A (en) 1990-07-02
JP2617123B2 true JP2617123B2 (en) 1997-06-04

Family

ID=18172097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63325007A Expired - Fee Related JP2617123B2 (en) 1988-12-22 1988-12-22 Stabilized DC power supply circuit

Country Status (1)

Country Link
JP (1) JP2617123B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3782726B2 (en) * 2001-12-13 2006-06-07 株式会社リコー Overcurrent protection circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795611U (en) * 1980-11-28 1982-06-12

Also Published As

Publication number Publication date
JPH02170213A (en) 1990-07-02

Similar Documents

Publication Publication Date Title
JP3394389B2 (en) DC stabilized power supply circuit
JP2617123B2 (en) Stabilized DC power supply circuit
JP2533201B2 (en) AM detection circuit
JP2002304225A (en) Current limit circuit, and power supply circuit
JP3827053B2 (en) Constant voltage circuit with current limiting circuit
JPH0158684B2 (en)
JP2721100B2 (en) Current limiting device
JPS5986316A (en) Switching circuit of differential amplifier pair
JPH0413692Y2 (en)
JP3421430B2 (en) Voltage stabilization circuit
JPH02113314A (en) Constant voltage device
JP2001042954A (en) Regulator circuit
JPH0326435B2 (en)
JPH02281309A (en) Dropper type constant voltage circuit
JPH0635538Y2 (en) Voltage amplification circuit with current limiting circuit
JP3063345B2 (en) Saturation prevention circuit
US5336987A (en) Voltage stabilizing circuit of switching power supply circuit
JP3398907B2 (en) Bias current control device
JPH05282055A (en) Regulated power supply circuit
JPH0576044B2 (en)
JPH09204232A (en) Constant current circuit
JP2890545B2 (en) DC constant voltage circuit
JPH0530184Y2 (en)
JPH04223508A (en) Constant voltage circuit
JPH03167612A (en) Stabilized power unit circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees