JPH05191179A - Saturation prevention circuit - Google Patents
Saturation prevention circuitInfo
- Publication number
- JPH05191179A JPH05191179A JP179892A JP179892A JPH05191179A JP H05191179 A JPH05191179 A JP H05191179A JP 179892 A JP179892 A JP 179892A JP 179892 A JP179892 A JP 179892A JP H05191179 A JPH05191179 A JP H05191179A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- output
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、集積回路に外付けされ
るトランジスタの飽和を防止する飽和防止回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a saturation prevention circuit for preventing saturation of a transistor externally attached to an integrated circuit.
【０００２】[0002]
【従来の技術】一般的に、大電流を出力する定電流出力
増幅回路においては、出力段のドライブ用トランジスタ
の集積化が困難であるため、出力段トランジスタとして
外付けのトランジスタを使用し、このトランジスタを駆
動する回路を半導体集積回路基板に集積化することが多
い。また、定電流出力増幅回路においては、負荷の状態
によって出力段トランジスタが飽和してしまうことが考
えられるが、トランジスタが飽和するとスイッチングス
ピードが遅くなる等の不都合を生じるため、トランジス
タの飽和を防止する飽和防止回路が設けられている。2. Description of the Related Art Generally, in a constant current output amplifier circuit which outputs a large current, it is difficult to integrate a drive transistor in an output stage, and therefore an external transistor is used as an output stage transistor. A circuit for driving a transistor is often integrated on a semiconductor integrated circuit substrate. Further, in the constant current output amplifier circuit, the output stage transistor may be saturated depending on the load condition. However, when the transistor is saturated, disadvantages such as slow switching speed may occur, so that the transistor saturation is prevented. A saturation prevention circuit is provided.
【０００３】図４は、従来の飽和防止回路を示す回路図
である。なお、符号Ｇ，Ｈ，Ｉ，Ｊ，Ｌはいずれも半導
体集積回路に設けられた外部端子であり、端子Ｇには電
源電圧ＶCCが与えられ、端子Ｊは接地に接続される。ま
た、増幅器Ａ及び基準電圧回路Ｄは同一の半導体集積回
路基板に形成されている。FIG. 4 is a circuit diagram showing a conventional saturation prevention circuit. Reference characters G, H, I, J, and L are all external terminals provided in the semiconductor integrated circuit, the power supply voltage V CC is applied to the terminal G, and the terminal J is grounded. Further, the amplifier A and the reference voltage circuit D are formed on the same semiconductor integrated circuit substrate.
【０００４】増幅器Ａの非反転入力端（＋）には基準電
圧回路Ｄから基準電圧Ｖref が与えられるようになって
いる。また、増幅器Ａの反転入力端（−）は外部端子Ｈ
に接続され、出力端は外部端子Ｉに接続されている。更
に、増幅器Ａの飽和防止用信号入力端は、外部端子Ｌに
接続されている。The reference voltage V ref is applied from the reference voltage circuit D to the non-inverting input terminal (+) of the amplifier A. The inverting input terminal (-) of the amplifier A has an external terminal H.
The output terminal is connected to the external terminal I. Further, the saturation prevention signal input terminal of the amplifier A is connected to the external terminal L.
【０００５】ＰＮＰトランジスタＱ1 は集積回路の外部
に外付けされた出力段トランジスタであり、そのエミッ
タは集積回路の外部端子Ｈに接続されている。この外部
端子Ｈと電源との間には抵抗Ｒ1 が接続されている。ま
た、トランジスタＱ1 のベースと外部端子Ｉとの間には
抵抗Ｒ3 が接続されている。更に、トランジスタＱ1の
コレクタには負荷である抵抗Ｒ2 が接続され、このコレ
クタと外部端子Ｌとの間にはダイオードＤ1 が接続され
ている。The PNP transistor Q1 is an output stage transistor externally attached to the outside of the integrated circuit, and its emitter is connected to the external terminal H of the integrated circuit. A resistor R1 is connected between the external terminal H and the power source. A resistor R3 is connected between the base of the transistor Q1 and the external terminal I. Further, a resistor R2, which is a load, is connected to the collector of the transistor Q1, and a diode D1 is connected between the collector and the external terminal L.
【０００６】増幅器Ａは、例えば図５に示すように、差
動増幅回路Ｍと、ＰＮＰトランジスタＱ3 ，Ｑ4 と、抵
抗Ｒ5 と、ダイオードＤ2 と、定電流源Ｉ1 とにより構
成されている。即ち、差動増幅回路Ｍは、その非反転入
力端及び反転入力端が夫々外部端子Ｈ及び基準電圧回路
Ｄに接続され、出力端がトランジスタＱ4 のベースに接
続されている。このトランジスタＱ4 のコレクタは接地
されており、エミッタはトランジスタＱ3 のベース及び
抵抗Ｒ5 の一端に接続されている。この抵抗Ｒ5 の他端
及びトランジスタＱ3 のエミッタはいずれも電源に接続
されている。また、トランジスタＱ3 のコレクタは外部
端子Ｉに接続されていると共にダイオードＤ2 のアノー
ドに接続されている。このダイオードＤ2 のカソードは
外部端子Ｌに接続されている。更に、このダイオードＤ
2 のカソードと接地との間には定電流源Ｉ1 が接続され
ている。As shown in FIG. 5, for example, the amplifier A is composed of a differential amplifier circuit M, PNP transistors Q3 and Q4, a resistor R5, a diode D2 and a constant current source I1. That is, the differential amplifier circuit M has its non-inverting input terminal and inverting input terminal connected to the external terminal H and the reference voltage circuit D, respectively, and its output terminal connected to the base of the transistor Q4. The collector of the transistor Q4 is grounded, and the emitter is connected to the base of the transistor Q3 and one end of the resistor R5. The other end of the resistor R5 and the emitter of the transistor Q3 are both connected to the power source. The collector of the transistor Q3 is connected to the external terminal I and also to the anode of the diode D2. The cathode of the diode D2 is connected to the external terminal L. Furthermore, this diode D
A constant current source I1 is connected between the cathode of 2 and the ground.
【０００７】次に、このように構成された従来の飽和防
止回路の動作について説明する。Next, the operation of the conventional saturation prevention circuit thus configured will be described.
【０００８】トランジスタＱ1 が飽和していない状態に
おいては、増幅器Ａは基準電圧回路Ｄから与えられる基
準電圧Ｖref と外部端子Ｈに与えられる電圧とを比較
し、その結果に基づいてトランジスタＱ1 のベース電圧
を制御する。つまり、増幅器Ａは、トランジスタＱ1 に
（ＶCC−Ｖref ）／Ｒ1 なる一定電流が流れるように、
トランジスタＱ1 のベース電圧を制御する。When the transistor Q1 is not saturated, the amplifier A compares the reference voltage V ref given by the reference voltage circuit D with the voltage given to the external terminal H, and based on the result, the base of the transistor Q1 is compared. Control the voltage. That is, in the amplifier A, a constant current of (V CC -V ref ) / R1 flows through the transistor Q1,
Controls the base voltage of transistor Q1.
【０００９】ここで、ダイオードＤ1 、抵抗Ｒ2 及びト
ランジスタＱ1 の相互接続点Ｍに外部より電流Ｉ0 が与
えられ、接続点Ｍの電位が上昇する場合を考える。外部
電流Ｉ0 により接続点Ｍの電位が上昇すると、ダイオー
ドＤ1 が導通状態になる。このため、接続点Ｍの電位Ｖ
M は、端子Ｌにおける電位をＶL 、ダイオードＤ1 の順
方向電圧をＶD1とすると、ＶM ＝ＶL ＋ＶD1となる。Now, consider a case where a current I 0 is externally applied to the interconnection point M of the diode D1, the resistor R2 and the transistor Q1 and the potential of the connection point M rises. When the potential of the connection point M rises due to the external current I 0 , the diode D1 becomes conductive. Therefore, the potential V of the connection point M
Assuming that the potential at the terminal L is V L and the forward voltage of the diode D1 is V D1 , M becomes V M = V L + V D1 .
【００１０】ところで、端子Ｌの電位ＶL は、端子Ｉの
電位をＶI 、ダイオードＤ2 の順方向電圧をＶD2とする
と、ＶL ＝ＶI −ＶD2である。ダイオードＤ1 ，Ｄ2 の
順方向電圧が略等しい（ＶD1≒ＶD2）とすると、接続点
Ｍの電位ＶM と端子Ｉにおける電位ＶI とは略等しくな
る。これにより、トランジスタＱ1 のコレクタ電位がベ
ース電位以上に上昇することを回避できて、トランジス
タＱ1 の飽和を防止することができる。When the potential of the terminal I is V I and the forward voltage of the diode D2 is V D2 , the potential V L of the terminal L is V L = V I -V D2 . When the forward voltage of the diodes D1, D2 are substantially equal (V D1 ≒ V D2), substantially equal to the potential V I in the potential V M and the terminal I of the connection point M. As a result, the collector potential of the transistor Q1 can be prevented from rising above the base potential, and the saturation of the transistor Q1 can be prevented.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、上述し
た従来の飽和防止回路においては、トランジスタＱ1 の
コレクタ電位を検出するために外部端子Ｌが必要である
ため、集積回路の外部端子数が多くなり、半導体集積回
路の小型化が阻害される等の問題点がある。However, in the above-mentioned conventional saturation prevention circuit, since the external terminal L is required to detect the collector potential of the transistor Q1, the number of external terminals of the integrated circuit increases. There are problems such as hindering miniaturization of semiconductor integrated circuits.
【００１２】本発明はかかる問題点に鑑みてなされたも
のであって、外部端子の数を削減することができる飽和
防止回路を提供することを目的とする。The present invention has been made in view of the above problems, and an object thereof is to provide a saturation prevention circuit capable of reducing the number of external terminals.
【００１３】[0013]
【課題を解決するための手段】本発明に係る飽和防止回
路は、そのコレクタに負荷が接続されるトランジスタ
と、このトランジスタのエミッタと電源電圧との間に接
続された第１の抵抗と、その反転入力端が前記トランジ
スタのエミッタに接続されその非反転入力端に第１の基
準電圧が与えられる増幅器と、この増幅器の出力端と前
記トランジスタのベースとの間に接続された第２の抵抗
と、この第２の抵抗の両側における電位差を検出する電
位差検出手段と、この電位差検出手段の出力を第２の基
準電圧と比較しその結果に基づいて前記増幅器の出力を
制御する制御手段とを有することを特徴とする。In a saturation prevention circuit according to the present invention, a transistor whose load is connected to its collector, a first resistor connected between the emitter of this transistor and a power supply voltage, and its An amplifier whose inverting input is connected to the emitter of the transistor and whose first non-inverting input is supplied with a first reference voltage; and a second resistor connected between the output of the amplifier and the base of the transistor. A potential difference detecting means for detecting a potential difference between both sides of the second resistor, and a control means for comparing the output of the potential difference detecting means with a second reference voltage and controlling the output of the amplifier based on the result. It is characterized by
【００１４】[0014]
【作用】本発明においては、増幅器の出力端とトランジ
スタのベースとの間に接続された第２の抵抗の両側にお
ける電位差を検出する電位差検出手段が設けられてい
る。トランジスタが飽和していない状態においては、前
記第２の抵抗の両側における電位差は前記トランジスタ
のベース電流と前記第２の抵抗の抵抗値との積となる。
しかし、例えば、負荷に大電流が流れて前記トランジス
タのコレクタ電位が上昇すると、コレクタからベースに
電流が流れ、その結果第２の抵抗の両側における電位差
が変化する。前記電位差検出手段は、この電位差の変化
を検出する。制御手段は、この電位差検出手段による検
出結果と第２の基準電位とを比較し、その結果に基づい
て増幅器の出力を制御する。In the present invention, the potential difference detecting means for detecting the potential difference on both sides of the second resistor connected between the output end of the amplifier and the base of the transistor is provided. When the transistor is not saturated, the potential difference across the second resistor is the product of the base current of the transistor and the resistance value of the second resistor.
However, for example, when a large current flows through the load and the collector potential of the transistor rises, a current flows from the collector to the base, and as a result, the potential difference between both sides of the second resistor changes. The potential difference detecting means detects the change in the potential difference. The control means compares the detection result of the potential difference detection means with the second reference potential, and controls the output of the amplifier based on the result.
【００１５】即ち、本発明においては、トランジスタの
コレクタ電位がベース電位よりも高くなることによる第
２の抵抗の両側における電位差の変化によりトランジス
タの状態を検出し、増幅回路の出力を制御してトランジ
スタの飽和を防止するため、従来必要であったトランジ
スタのコレクタ電位検出用外部端子が不要となる。That is, in the present invention, the transistor state is detected by the change in the potential difference on both sides of the second resistor due to the collector potential of the transistor becoming higher than the base potential, and the output of the amplifier circuit is controlled to control the transistor. Therefore, the external terminal for detecting the collector potential of the transistor, which has been necessary in the past, is not necessary to prevent the saturation of the transistor.
【００１６】[0016]
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。Embodiments of the present invention will now be described with reference to the accompanying drawings.
【００１７】図１は本発明の第１の実施例に係る飽和防
止回路を示す回路図である。なお、符号Ｇ，Ｈ，Ｉ，Ｊ
はいずれも半導体集積回路に設けられた外部端子であ
り、端子Ｇには電源電圧ＶCCが与えられ、端子Ｊは接地
に接続される。また、増幅器Ａ、比較器Ｂ、差動増幅器
Ｃ、基準電圧回路Ｄ，Ｅ及び抵抗Ｒ3 は同一半導体集積
回路基板に形成されている。FIG. 1 is a circuit diagram showing a saturation prevention circuit according to the first embodiment of the present invention. The symbols G, H, I, J
Are all external terminals provided in the semiconductor integrated circuit, the power supply voltage V CC is applied to the terminal G, and the terminal J is connected to the ground. The amplifier A, the comparator B, the differential amplifier C, the reference voltage circuits D and E, and the resistor R3 are formed on the same semiconductor integrated circuit substrate.
【００１８】増幅器Ａの非反転入力端には基準電圧回路
Ｄから基準電圧Ｖref が与えられる。また、この増幅器
Ａの反転入力端は外部端子Ｈに接続されており、出力端
は抵抗Ｒ3 の一端及び差動増幅器Ｃの反転入力端に接続
されている。更に、抵抗Ｒ3の他端は端子Ｉに接続され
ている共に差動増幅器Ｃの非反転入力端に接続されてい
る。更にまた、比較器Ｂは、差動増幅器Ｃの出力と基準
電圧回路Ｅから与えられる基準電圧とを比較し、その結
果に基づいて増幅器Ａの出力を制御する。The reference voltage V ref is applied from the reference voltage circuit D to the non-inverting input terminal of the amplifier A. The inverting input terminal of the amplifier A is connected to the external terminal H, and the output terminal is connected to one end of the resistor R3 and the inverting input terminal of the differential amplifier C. Further, the other end of the resistor R3 is connected to the terminal I and is also connected to the non-inverting input end of the differential amplifier C. Furthermore, the comparator B compares the output of the differential amplifier C with the reference voltage supplied from the reference voltage circuit E, and controls the output of the amplifier A based on the result.
【００１９】ＰＮＰトランジスタＱ1 は外付けトランジ
スタであり、そのエミッタは外部端子Ｈに接続され、ベ
ースは外部端子Ｉに接続されている。そして、コレクタ
に抵抗Ｒ2 （負荷）が接続される。また、端子Ｈと電源
との間には抵抗Ｒ1 が接続されている。The PNP transistor Q1 is an external transistor whose emitter is connected to the external terminal H and whose base is connected to the external terminal I. Then, a resistor R2 (load) is connected to the collector. A resistor R1 is connected between the terminal H and the power source.
【００２０】このように構成された飽和防止回路におい
て、増幅器Ａは、従来と同様に、トランジスタＱ1 に
（ＶCC−Ｖref ）／Ｒ１なる一定電流が流れるように、
トランジスタＱ1 のベース電圧を制御する。In the saturation prevention circuit configured as described above, the amplifier A operates in the same manner as in the conventional case so that a constant current of (V CC -V ref ) / R1 flows through the transistor Q1.
Controls the base voltage of transistor Q1.
【００２１】トランジスタＱ1 が飽和していない通常状
態においては、抵抗Ｒ3 の両端の電位差はトランジスタ
Ｑ1 のベース電流ＩB と抵抗Ｒ3 の抵抗値との積（Ｒ3
×ＩB ）となる。In a normal state where the transistor Q1 is not saturated, the potential difference across the resistor R3 is the product of the base current I B of the transistor Q1 and the resistance value of the resistor R3 (R3
× I B ).
【００２２】抵抗Ｒ2 に外部より電流Ｉ0 が与えられ、
トランジスタＱ1 のコレクタ電位がベース電位よりもト
ランジスタの順方向電圧以上高い電位になったとする。
そうすると、トランジスタＱ1 のコレクタからベースに
電流ＩB ’が流れる。これにより、抵抗Ｒ3 の両端の電
位差は、Ｒ3 ×（ＩB ＋ＩB ’）となる。差動増幅器Ｃ
は、このＲ3 ×ＩB ’なる電圧を検出する。A current I 0 is applied to the resistor R 2 from the outside,
It is assumed that the collector potential of the transistor Q1 is higher than the base potential by at least the forward voltage of the transistor.
Then, the base current I B 'flows from the collector of the transistor Q1. Thus, the potential difference across the resistor R3 becomes R3 × (I B + I B '). Differential amplifier C
Detects the R3 × I B 'becomes voltage.
【００２３】差動増幅器Ｃの出力は比較器Ｂに与えられ
る。この比較器Ｂは、例えば図２に示すように、差動増
幅器Ｃ及び基準電圧回路Ｅの出力が与えられる差動増幅
器Ｋと、この差動増幅器Ｋの出力がベースに与えられる
ＰＮＰトランジスタＱ2 と、このトランジスタＱ2 のエ
ミッタと電源との間に接続された抵抗Ｒ4 とにより構成
されている。The output of the differential amplifier C is given to the comparator B. For example, as shown in FIG. 2, the comparator B includes a differential amplifier K to which the outputs of the differential amplifier C and the reference voltage circuit E are applied, and a PNP transistor Q2 to which the output of the differential amplifier K is applied to the base. , A resistor R4 connected between the emitter of the transistor Q2 and the power supply.
【００２４】比較器Ｂは、差動増幅器Ｃの出力と基準電
圧回路Ｅから与えられる基準電圧とを比較し、その結果
に基づいて、増幅器Ａの出力を制御する。即ち、比較器
Ｂは、差動増幅器Ｋに与えられた基準電圧値よりも差動
増幅器Ｃの出力電位が高いときにはトランジスタＱ2 及
び抵抗Ｒ4 を流れる電流を出力し、差動増幅器Ｃの出力
値が低いときには電流出力が“０”になる。The comparator B compares the output of the differential amplifier C with the reference voltage supplied from the reference voltage circuit E, and controls the output of the amplifier A based on the result. That is, the comparator B outputs a current flowing through the transistor Q2 and the resistor R4 when the output potential of the differential amplifier C is higher than the reference voltage value given to the differential amplifier K, and the output value of the differential amplifier C becomes When it is low, the current output becomes "0".
【００２５】この比較器Ｂの出力を増幅器Ａの出力（即
ち、増幅器Ａの出力端、抵抗Ｒ3 及び差動増幅器Ｃの反
転入力端子の相互接続点Ｎ）等に与えることにより、増
幅器Ａの出力を制御することができる。By applying the output of the comparator B to the output of the amplifier A (that is, the output end of the amplifier A, the resistor R3 and the interconnection point N of the inverting input terminals of the differential amplifier C), etc., the output of the amplifier A Can be controlled.
【００２６】本実施例においては、従来に比して外部端
子を削減することができるため、集積回路のより一層の
小型化が可能になる。In this embodiment, the number of external terminals can be reduced as compared with the conventional one, so that the integrated circuit can be further miniaturized.
【００２７】図３は本発明の第２の実施例に係る飽和防
止回路を示す回路図である。FIG. 3 is a circuit diagram showing a saturation prevention circuit according to the second embodiment of the present invention.
【００２８】本実施例が第１の実施例と異なる点は差動
増幅器Ｃの反転入力端及び非反転入力端が夫々外部端子
Ｉ及び外部端子Ｈに接続されていることにあり、その他
の構成は基本的には第１の実施例と同様であるので、図
３において図１と同一物には同一符号を付してその詳し
い説明は省略する。The present embodiment is different from the first embodiment in that the inverting input terminal and the non-inverting input terminal of the differential amplifier C are connected to the external terminal I and the external terminal H, respectively. Since it is basically the same as that of the first embodiment, in FIG. 3, the same parts as those in FIG.
【００２９】本実施例においては、増幅器Ａの出力端
は、差動増幅器Ｃの反転入力端に接続されていると共
に、端子Ｉに直接接続されている。また、差動増幅器Ｃ
の非反転入力端は端子Ｈに接続されている。そして、ト
ランジスタＱ1 のベースと端子Ｉとの間には、外付け抵
抗として抵抗Ｒ3 が接続されている。In the present embodiment, the output terminal of the amplifier A is connected to the inverting input terminal of the differential amplifier C and directly connected to the terminal I. In addition, the differential amplifier C
The non-inverting input terminal of is connected to the terminal H. A resistor R3 is connected as an external resistor between the base of the transistor Q1 and the terminal I.
【００３０】第１の実施例においては、差動増幅器Ｃは
抵抗Ｒ3 の両端の電位差を検出しているのに対し、本実
施例においては、抵抗Ｒ3 の両端の電位差とトランジス
タＱ1 のベース・エミッタ順方向電圧との和を検出す
る。比較器Ｂは、この差動増幅器Ｃの出力に基づいて増
幅器Ａの出力を制御する。In the first embodiment, the differential amplifier C detects the potential difference across the resistor R3, whereas in this embodiment the potential difference across the resistor R3 and the base-emitter of the transistor Q1. The sum with the forward voltage is detected. The comparator B controls the output of the amplifier A based on the output of the differential amplifier C.
【００３１】本実施例は、第１の実施例と同様の効果を
得ることができるのに加えて、抵抗Ｒ3 が外付け抵抗で
あるため、トランジスタＱ1 の飽和防止の効き始め点を
任意に設定できるという効果を奏する。In addition to obtaining the same effect as in the first embodiment, the present embodiment can set the starting point of the saturation prevention effect of the transistor Q1 arbitrarily because the resistor R3 is an external resistor. It has the effect of being able to.
【００３２】[0032]
【発明の効果】以上説明したように本発明によれば、増
幅器とトランジスタのベースとの間に接続された第２の
抵抗の両側における電位差を電位差検出手段が検出し、
その結果に基づいて制御手段が前記増幅器の出力を制御
するから、従来に比して集積回路の端子数を削減するこ
とができて、集積回路のより一層の小型化が可能にな
る。As described above, according to the present invention, the potential difference detecting means detects the potential difference on both sides of the second resistor connected between the amplifier and the base of the transistor,
Since the control means controls the output of the amplifier based on the result, the number of terminals of the integrated circuit can be reduced as compared with the conventional case, and the integrated circuit can be further downsized.
【図１】本発明の第１の実施例に係る飽和防止回路を示
す回路図である。FIG. 1 is a circuit diagram showing a saturation prevention circuit according to a first embodiment of the present invention.
【図２】同じくその比較器の構成を示す回路図である。FIG. 2 is a circuit diagram showing the configuration of the comparator.
【図３】本発明の第２の実施例に係る飽和防止回路を示
す回路図である。FIG. 3 is a circuit diagram showing a saturation prevention circuit according to a second embodiment of the present invention.
【図４】従来の飽和防止回路を示す回路図である。FIG. 4 is a circuit diagram showing a conventional saturation prevention circuit.
【図５】同じくその増幅器の構成を示す回路図である。FIG. 5 is a circuit diagram showing a configuration of the amplifier as well.
Ａ；増幅器 Ｂ；比較器 Ｃ，Ｋ；差動増幅器 Ｄ，Ｅ；基準電圧回路 Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 ；ＰＮＰトランジスタ Ｄ1 ，Ｄ2 ；ダイオード A: Amplifier B: Comparator C, K; Differential amplifier D, E; Reference voltage circuit Q1, Q2, Q3, Q4; PNP transistor D1, D2; Diode
Claims (1)
ジスタと、このトランジスタのエミッタと電源電圧との
間に接続された第１の抵抗と、その反転入力端が前記ト
ランジスタのエミッタに接続されその非反転入力端に第
１の基準電圧が与えられる増幅器と、この増幅器の出力
端と前記トランジスタのベースとの間に接続された第２
の抵抗と、この第２の抵抗の両側における電位差を検出
する電位差検出手段と、この電位差検出手段の出力を第
２の基準電圧と比較しその結果に基づいて前記増幅器の
出力を制御する制御手段とを有することを特徴とする飽
和防止回路。1. A transistor whose load is connected to its collector, a first resistor connected between the emitter of this transistor and a power supply voltage, and its inverting input terminal connected to the emitter of the transistor An amplifier having a first reference voltage applied to its inverting input terminal and a second amplifier connected between the output terminal of the amplifier and the base of the transistor.
And a potential difference detecting means for detecting a potential difference between both sides of the second resistance, and a control means for comparing the output of the potential difference detecting means with a second reference voltage and controlling the output of the amplifier based on the result. And a saturation prevention circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001798A JP3063345B2 (en) | 1992-01-08 | 1992-01-08 | Saturation prevention circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001798A JP3063345B2 (en) | 1992-01-08 | 1992-01-08 | Saturation prevention circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05191179A true JPH05191179A (en) | 1993-07-30 |
| JP3063345B2 JP3063345B2 (en) | 2000-07-12 |
Family
ID=11511592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4001798A Expired - Lifetime JP3063345B2 (en) | 1992-01-08 | 1992-01-08 | Saturation prevention circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063345B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111929485A (en) * | 2020-08-18 | 2020-11-13 | 深圳青铜剑技术有限公司 | IGBT saturation conduction voltage measuring circuit |
-
1992
- 1992-01-08 JP JP4001798A patent/JP3063345B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111929485A (en) * | 2020-08-18 | 2020-11-13 | 深圳青铜剑技术有限公司 | IGBT saturation conduction voltage measuring circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3063345B2 (en) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5589759A (en) | Circuit for detecting voltage variations in relation to a set value, for devices comprising error amplifiers | |
| JPH08288804A (en) | Comparator circuit | |
| US5608344A (en) | Comparator circuit with hysteresis | |
| US5094546A (en) | Ic temperature sensor with reference voltages supplied to transistor bases | |
| US4453092A (en) | Comparator circuit having reduced input bias current | |
| US4577121A (en) | Differential circuit | |
| JP3656758B2 (en) | Operating state detection circuit | |
| US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
| US4647841A (en) | Low voltage, high precision current source | |
| JPH08265060A (en) | Voltage to current conversion circuit | |
| JPH0546571B2 (en) | ||
| JPS5836015A (en) | Electronic variable impedance device | |
| JPH06180332A (en) | Current detection circuit | |
| JP3063345B2 (en) | Saturation prevention circuit | |
| US6605967B2 (en) | Low power consumption output driver circuit and supply voltage detection circuit | |
| JPH09105763A (en) | Comparator circuit | |
| JPH04295222A (en) | Stabilized power supply circuit | |
| JP4221123B2 (en) | Regulator circuit | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| US4939477A (en) | Output circuit having a terminal used for a plurality of signals | |
| JP2578790B2 (en) | Protection circuit | |
| JP2829773B2 (en) | Comparator circuit | |
| JP3664038B2 (en) | Reset circuit | |
| JP3100804B2 (en) | Analog switch | |
| JP2000323977A (en) | Output circuit |