JP2548022Y2 - Stabilized power supply circuit - Google Patents
Stabilized power supply circuitInfo
- Publication number
- JP2548022Y2 JP2548022Y2 JP1990023486U JP2348690U JP2548022Y2 JP 2548022 Y2 JP2548022 Y2 JP 2548022Y2 JP 1990023486 U JP1990023486 U JP 1990023486U JP 2348690 U JP2348690 U JP 2348690U JP 2548022 Y2 JP2548022 Y2 JP 2548022Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- voltage
- detection
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 産業上の利用分野 本考案は安定化電源回路に係り、特に過電流に対する
保護回路を有する安定化電源回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a stabilized power supply circuit, and more particularly to a stabilized power supply circuit having a protection circuit against overcurrent.
従来の技術 従来の安定化電源回路は第２図に示すような構成であ
った。2. Description of the Related Art A conventional stabilized power supply circuit has a configuration as shown in FIG.
抵抗R1、ツェナーダイオードD1よりなる直列回路を出
力端子２と共通端子3a,3bとの間に接続し、基準電圧を
得る。また抵抗R2‐R3を同様に出力端子２と共通端子3
a,3bとの間に接続し、出力電圧を得る。また抵抗R2‐R3
を同様に出力端子レベルを検出する。この基準電圧と抵
抗R2,R3による分圧電圧とを差動アンプを構成するオペ
アンプ４により比較してその差に応じた電圧を出力し、
オペアンプ４の出力差電圧により制御トランジスタQ2を
制御して、出力トランジスタQ1のベース−エミッタ間電
圧を制御し、出力電圧を一定に保持している。A series circuit including a resistor R 1 and a Zener diode D 1 is connected between the output terminal 2 and the common terminals 3a and 3b to obtain a reference voltage. Similarly, connect the resistors R 2 -R 3 to the output terminal 2 and the common terminal 3
a, 3b to obtain the output voltage. Also the resistance R 2 -R 3
Is detected in the same manner as the output terminal level. The reference voltage and the divided voltage by the resistors R 2 and R 3 are compared by an operational amplifier 4 constituting a differential amplifier, and a voltage corresponding to the difference is output.
And controls the control transistor Q 2 by an output differential voltage of the operational amplifier 4, the base of the output transistor Q 1 - Controls the emitter voltage, holds the output voltage constant.
出力トランジスタQ1と出力端子２との間には出力電流
検出用抵抗R6が設けられ、抵抗R6の両端にはコンパレー
タ７が接続される。コンパレータ７は抵抗R6に生じる電
圧を検出して、その電圧が予め決められた一定値より大
きくなるとローレベル信号を出力して制御トランジスタ
Q2をオフとすることにより出力電流をカットしている。
る。Output Output current detection resistor R 6 is between the transistor Q 1 and the output terminal 2 is provided, the comparator 7 is connected to both ends of the resistor R 6. Comparator 7 detects the voltage generated in the resistor R 6, and outputs the larger the low level signal from the fixed value voltage that is a predetermined control transistor
And cut the output current by the Q 2 off.
You.
このため、出力電流が過電流となり、素子，回路を破
損することがなかった。For this reason, the output current does not become an overcurrent, and the element and the circuit are not damaged.
考案が解決しようとする課題 しかるに、従来の安定化電源回路は過電流を検出する
ための検出用抵抗を出力ラインに直列に設け、その両端
の電圧により、出力電流を検出していたため、検出用抵
抗により入力電圧と出力電圧とに差が生じてしまう等の
問題点があった。However, the conventional stabilized power supply circuit provided a detection resistor for detecting overcurrent in series with the output line, and the output current was detected by the voltage across the output line. There has been a problem that the resistance causes a difference between the input voltage and the output voltage.
本考案は上記の点に鑑みてなされたもので過電流とな
らないように保護できると共に入力電圧と出力電圧との
差が少なくできる安定化電源回路を提供することを目的
とする。The present invention has been made in view of the above points, and has as its object to provide a stabilized power supply circuit that can protect against overcurrent and reduce the difference between input voltage and output voltage.
課題を解決するための手段 本考案は出力電圧と基準電圧との差電圧を検出する差
動アンプと、エミッタに入力電圧が供給され、コレクタ
から前記出力電圧を出力し、ベースに前記差動アンプの
出力差動電圧が供給され、前記出力電圧を一定に保持す
る出力トランジスタとを有する安定化電源回路におい
て、 エミッタが前記出力トランジスタのエミッタに接続さ
れ、ベースが前記出力トランジスタのベースに接続さ
れ、コレクタに前記出力トランジスタのコレクタ電流に
応じた電流を発生する検出トランジスタと、 前記検出トランジスタのコレクタに一端が接続され、
他端が規定電位とされた検出抵抗と、 前記検出トランジスタのコレクタ電流が駆動電流とし
て供給され、前記検出抵抗の両端の電圧を検出し、検出
電圧に応じてハイ又はローレベルの検出信号を出力する
コンパレータと、 コレクタが前記出力トランジスタ及び前記検出トラン
ジスタのベースに接続され、エミッタが前記規定電位に
接続され、前記コンパレータの出力検出信号がベースに
供給され、前記コンパレータの出力検出信号に応じてオ
ン・オフし、前記出力トランジスタをスイッチングさせ
る制御トランジスタとを具備してなる。Means for Solving the Problems The present invention provides a differential amplifier for detecting a difference voltage between an output voltage and a reference voltage, an input voltage being supplied to an emitter, outputting the output voltage from a collector, and a differential amplifier for a base. An output transistor supplied with the output differential voltage of the output transistor, and an output transistor for holding the output voltage constant, wherein the emitter is connected to the emitter of the output transistor, the base is connected to the base of the output transistor, A detection transistor that generates a current corresponding to a collector current of the output transistor at a collector, one end of which is connected to a collector of the detection transistor,
A detection resistor whose other end is set to a specified potential, and a collector current of the detection transistor is supplied as a drive current, detects a voltage across the detection resistor, and outputs a high or low level detection signal according to the detection voltage. And a collector connected to the bases of the output transistor and the detection transistor, an emitter connected to the specified potential, an output detection signal of the comparator supplied to the base, and turned on in response to the output detection signal of the comparator. A control transistor that turns off and switches the output transistor.
作用 検出手段は出力電流を制御する出力トランジスタのベ
ース−エミッタ間電圧に応じた信号を検出し、制御手段
は検出手段の検出信号に応じて出力トランジスタのベー
ス−エミッタ間電圧を制御する制御トランジスタをスイ
ッチング制御している。The detecting means detects a signal corresponding to the base-emitter voltage of the output transistor which controls the output current, and the control means controls the control transistor which controls the base-emitter voltage of the output transistor according to the detection signal of the detecting means. Switching control.
検出手段は出力電流を直接検出しているわけではな
く、出力電流に応じて変動する出力トランジスタのベー
ス−エミッタ間電圧を検出しているため、出力電圧への
影響を少なくできる。また、本考案によれば、コンパレ
ータは、検出抵抗の両端の電圧を検出する構成であるの
で、基準電圧を生成する必要がなく、回路構成を簡単に
できる。さらに、コンパレータは、駆動電源を検出トラ
ンジスタのコレクタから取るので、制御トランジスタに
より出力トランジスタ及び検出トランジスタがオフされ
ると、コンパレータの動作も停止するため、無効電流を
低減できる。The detecting means does not directly detect the output current, but detects the base-emitter voltage of the output transistor which fluctuates according to the output current, so that the influence on the output voltage can be reduced. Further, according to the present invention, since the comparator is configured to detect the voltage across the detection resistor, there is no need to generate a reference voltage, and the circuit configuration can be simplified. Further, since the comparator receives drive power from the collector of the detection transistor, the operation of the comparator is stopped when the output transistor and the detection transistor are turned off by the control transistor, so that the reactive current can be reduced.
実施例 第１図は本考案の一実施例の回路図を示す。FIG. 1 is a circuit diagram of an embodiment of the present invention.
５は検出手段、６は制御手段であるコンパレータを示
す。入力端子１と共通端子3aとの間に入力電圧が印加さ
れ、出力端子２と共通端子3bとの間で出力電圧を取り出
す。Reference numeral 5 denotes a detecting unit, and 6 denotes a comparator as a control unit. An input voltage is applied between the input terminal 1 and the common terminal 3a, and an output voltage is extracted between the output terminal 2 and the common terminal 3b.
入力端子１と出力端子２との間には出力トランジスタ
Q1が配置される。出力トランジスタQ1はPNPトランジス
タでエミッタが入力端子１に接続され、コレクタが出力
端子２に接続される。出力トランジスタQ1のベースは制
御トランジスタQ2を介して共通端子3a,3bに接続され
る。An output transistor between input terminal 1 and output terminal 2
Q 1 is placed. Output transistor Q 1 is connected emitter to the input terminal 1 a PNP transistor, and a collector coupled to the output terminal 2. Common terminal 3a based output transistor Q 1 is via a control transistor Q 2, is connected to 3b.
制御トランジスタQ2はNPNトランジスタで、コレクタ
が出力トランジスタQ1のベースに接続され、エミッタが
共通端子3a,3bに接続される。出力端子２と共通端子3a,
3bとの間に抵抗R1とツェナーダイオードD1とを直列に接
続した基準電圧生成回路及び抵抗R2と抵抗R3とを直列に
接続し、出力電圧に応じた電圧を検出する分圧回路が接
続される。The control transistor Q 2 is an NPN transistor, a collector connected to the base of the output transistor Q 1, and an emitter connected to the common terminal 3a, the 3b. Output terminal 2 and common terminal 3a,
Voltage dividing circuit and a resistor R 1 and the Zener diode D 1 reference voltage generating circuit and are connected in series and a resistor R 2 and the resistor R 3 connected in series, for detecting a voltage corresponding to the output voltage between the 3b Is connected.
抵抗R1とツェナーダイオードD1との接続点は差動アン
プを構成するオペアンプ４の非反転入力入力端子に接続
され、抵抗R2と抵抗R3との接続点はオペアンプ４の反転
入力端子に接続される。The connection point between the resistor R 1 and the Zener diode D 1 is connected to the non-inverting input terminal of the operational amplifier 4 constituting the differential amplifier, and the connection point between the resistor R 2 and the resistor R 3 is connected to the inverting input terminal of the operational amplifier 4. Connected.
オペアンプ４の出力信号は制御トランジスタQ2のベー
スに接続される。The output signal of the operational amplifier 4 is connected to the base of the control transistor Q 2.
検出手段５は検出用トランジスタQ3、抵抗R4,R5より
なる。検出用トランジスタQ3、抵抗R4,R5よりなる。検
出用トランジスタQ3はPNPトランジスタでそのエミッタ
は入力端子１に接続され、また、コレクタは抵抗R4,R5
よりなる直列回路を介して共通端子3a,3bに接続される
と共に制御手段であるコンパレータ６の電源端子に接続
される。The detecting means 5 includes a detecting transistor Q 3 and resistors R 4 and R 5 . It comprises a detection transistor Q 3 and resistors R 4 and R 5 . Its emitter detection transistor Q 3 are a PNP transistor is connected to the input terminal 1, also, collector resistors R 4, R 5
Are connected to the common terminals 3a and 3b through a series circuit composed of the power supply terminal of the comparator 6 as control means.
さらに、検出用トランジスタQ3のベースは出力トラン
ジスタQ1のベースと接続されカレントミラー回路を構成
している。Moreover, the base of the detection transistor Q 3 are constitute a current mirror circuit is connected to the base of the output transistor Q 1.
コンパレータ６の反転入力は抵抗R4と抵抗R5との接続
点に接続され、非反転入力は共通端子3a,3bに接続され
る。Inverting input of the comparator 6 is connected to the connection point between the resistor R 4 and the resistor R 5, the non-inverting input is connected the common terminal 3a, the 3b.
次に回路の動作について説明する。本実施例の回路は
すでに起動回路（図示せず）により起動状態にあり、出
力端子２に出力電圧Voutが印加された状態にあるものと
して説明する。Next, the operation of the circuit will be described. It is assumed that the circuit of this embodiment has already been activated by an activation circuit (not shown) and that the output voltage Vout is applied to the output terminal 2.
この状態では出力電圧Voutが抵抗R1，ツェナーダイオ
ードD1よりなる基準電圧生成回路及び抵抗R2,R3よりな
る分圧回路に印加され、非反転端子に基準電圧が印加さ
れる。オペアンプ４からはその差電圧が出力され、その
差電圧により、制御トランジスタQ2のコレクタ電流が制
御される。したがって、出力トランジスタQ1のベース−
エミッタ間電圧が制御され、出力端子２から出力される
電流が制御される。In this state, the output voltage Vout is applied to the reference voltage generating circuit including the resistor R 1 and the Zener diode D 1 and the voltage dividing circuit including the resistors R 2 and R 3 , and the reference voltage is applied to the non-inverting terminal. The operational amplifier 4 is output the difference voltage by the difference voltage, the collector current of the control transistor Q 2 is controlled. Thus, the base of the output transistor Q 1 -
The voltage between the emitters is controlled, and the current output from the output terminal 2 is controlled.
出力電圧Voutが上昇すると、抵抗R2,R3による分圧電
圧が上昇する。分圧電圧が上昇すると、オペアンプ４の
出力差電圧が減少し、制御トランジスタQ2のベース−エ
ミッタ間電圧が小さくなり、出力トランジスタQ1のベー
ス−エミッタ間電圧が小さくなる。したがって、出力ト
ランジスタQ1の抵抗も大きくなり、出力端子２に供給さ
れる電流が減少し、出力電圧Voutが低下する。When the output voltage Vout increases, the voltage divided by the resistors R 2 and R 3 increases. If the divided voltage increases, the output differential voltage of the operational amplifier 4 is reduced, the base of the control transistor Q 2 - emitter voltage decreases, the base of the output transistor Q 1 - emitter voltage decreases. Therefore, also increases the resistance output transistor Q 1, the current supplied is reduced to the output terminal 2, the output voltage Vout decreases.
逆に出力電圧Voutが低下すると、抵抗R2,R3による分
圧電圧が低下し、オペアンプ４の出力差電圧が増加す
る。オペアンプ４の出力差電圧が増加すると、制御トラ
ンジスタQ2の抵抗が小さくなり、出力トランジスタQ1の
ベース電流が大きくなる。したがって、出力トランジス
タQ1の抵抗は小さくなり、出力端子２に供給される電流
が増加して、出力電圧Voutを上昇させる。このようにし
て、出力電圧Voutは一定値に保持される。Conversely, when the output voltage Vout decreases, the divided voltage by the resistors R 2 and R 3 decreases, and the output difference voltage of the operational amplifier 4 increases. When the output differential voltage of the operational amplifier 4 is increased, the resistance control transistor Q 2 becomes small, the base current of the output transistor Q 1 is increased. Therefore, the output resistance of the transistor Q 1 is decreased, the current supplied is increased to the output terminal 2 increases the output voltage Vout. Thus, the output voltage Vout is maintained at a constant value.
このとき、出力電圧Voutが低下し、これに伴ないオペ
アンプ４の出力が低下して、制御トランジスタQ2がオン
となり、出力トランジスタQ1のベース−エミッタ間電圧
が大きくなると、出力トランジスタQ1のベースにそのベ
ースが接続された、検出用トランジスタQ3にも電流が流
れる。検出用トランジスタQ3に流れる電流を抵抗R4の両
端の電圧をコンパレータ６により検出し、抵抗R4の両端
の電圧が予め決められた値より大きくなると、ローレベ
ルになる。At this time, the output voltage Vout is lowered, this output of the wake no operational amplifier 4 is decreased, the control transistor Q 2 is turned on, the base of the output transistor Q 1 - the emitter voltage is increased, the output transistor Q 1 base its base connected to, current also flows through the detection transistor Q 3. The current flowing through the detection transistor Q 3 the voltage across the resistor R 4 is detected by the comparator 6, the voltage across the resistor R 4 is greater than a predetermined value, it becomes a low level.
このため、制御トランジスタQ2のベース−エミッタ間
電圧は小さくなり、制御トランジスタQ2はオフとなる。
制御トランジスタQ2がオフとなると出力トランジスタQ1
のベース−エミッタ間電圧が流れなくなり、出力トラン
ジスタQ1がオフとなり、出力端子２に電流が供給されな
くなる。Therefore, the base of the control transistor Q 2 - emitter voltage decreases, the control transistor Q 2 is turned off.
Output control transistor Q 2 turns off the transistor Q 1
Base - longer emitter voltage flows, the output transistor Q 1 is turned off, current is not supplied to the output terminal 2.
このように、出力ラインに抵抗等を設けることなく、
出力ラインに流れる電流を検出できるため、入力端子１
と出力端子２との電圧差を小さくすることができる。ま
た、電流を検出するためのコンパレータ６の電源を検出
用トランジスタQ3から取っており、出力電流に比例した
形で取るため、無負荷時にはコンパレータ６には電流が
流れず無効電流を減少させることができる。Thus, without providing a resistor or the like in the output line,
Since the current flowing through the output line can be detected, the input terminal 1
And the output terminal 2 can reduce the voltage difference. Moreover, taking the power of the comparator 6 for detecting the current from the detection transistor Q 3, to take in proportion to the output current, to reduce the reactive current no current flows through the comparator 6 at the time of no load Can be.
なお、本実施例では出力トランジスタQ1をPNPトラン
ジスタ、制御トランジスタQ2をNPNトランジスタ、検出
用トランジスタQ3をPNPトランジスタで構成したが、こ
れに限ることはなく、極性の異なるトランジスタでも構
成できる。Incidentally, PNP transistor output transistor Q 1 is in this embodiment, NPN transistor control transistor Q 2, is constituted of the detection transistor Q 3 in the PNP transistor, not limited to this, it may also be constructed with transistors of different polarities.
考案の効果 上述の如く、本考案によれば、出力トランジスタのに
流れるベース電流に応じた電流を検出手段により検出
し、その検出電流に応じて、出力トランジスタのベース
−エミッタ間電圧を制御する制御トランジスタを制御手
段によりスイッチング制御することにより過電流となら
ないようにしており、電流検出用抵抗を出力ラインに設
ける必要がないため、入出力電圧の差を小さくできる等
の特長を有する。また、本考案によれば、コンパレータ
は、検出抵抗の両端の電圧を検出する構成であるので、
基準電圧を生成する必要がなく、回路構成を簡単にで
き、さらに、コンパレータは、駆動電源を検出トランジ
スタのコレクタから取るので、制御トランジスタにより
出力トランジスタ及び検出トランジスタがオフされる
と、コンパレータの動作も停止するため、無効電流を低
減できる等の特長を有する。As described above, according to the present invention, according to the present invention, a current corresponding to the base current flowing through the output transistor is detected by the detecting means, and the control for controlling the base-emitter voltage of the output transistor according to the detected current. The overcurrent is prevented by controlling the switching of the transistor by the control means, and since there is no need to provide a current detecting resistor on the output line, the difference between the input and output voltages can be reduced. According to the present invention, the comparator is configured to detect the voltage between both ends of the detection resistor.
There is no need to generate a reference voltage, and the circuit configuration can be simplified.Moreover, since the comparator takes drive power from the collector of the detection transistor, when the output transistor and the detection transistor are turned off by the control transistor, the operation of the comparator is also reduced. Since the operation is stopped, there is a feature that the reactive current can be reduced.
第１図は本考案の一実施例の回路図、第２図は従来の一
例の回路図である。 １……入力端子、２……出力端子、５……検出手段、６
……コンパレータ。FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG. 2 is a circuit diagram of an example of the related art. 1 input terminal, 2 output terminal, 5 detection means, 6
……comparator.
Claims (1)
差動アンプと、エミッタに入力電圧が供給され、コレク
タから前記出力電圧を出力し、ベースに前記差動アンプ
の出力差動電圧が供給され、前記出力電圧を一定に保持
する出力トランジスタとを有する安定化電源回路におい
て、 エミッタが前記出力トランジスタのエミッタに接続さ
れ、、ベースが前記出力トランジスタのベースに接続さ
れ、コレクタに前記出力トランジスタのコレクタ電流に
応じた電流を発生する検出トランジスタと、 前記検出トランジスタのコレクタに一端が接続され、他
端が規定電位とされた検出抵抗と、 前記検出トランジスタのコレクタ電流が駆動電流として
供給され、前記検出抵抗の両端の電圧を検出し、検出電
圧に応じてハイ又はローレベルの検出信号を出力するコ
ンパレータと、 コレクタが前記出力トランジスタ及び前記検出トランジ
スタのベースに接続され、エミッタが前記規定電位に接
続され、前記コンパレータの出力検出信号がベースに供
給され、前記コンパレータの出力検出信号に応じてオン
・オフし、前記出力トランジスタをスイッチングさせる
制御トランジスタとを具備してなる安定化電源回路。A differential amplifier for detecting a difference voltage between an output voltage and a reference voltage; an input voltage supplied to an emitter; the output voltage being output from a collector; and an output differential voltage of the differential amplifier being output to a base. And an output transistor that keeps the output voltage constant, comprising: an emitter connected to the emitter of the output transistor; a base connected to the base of the output transistor; and a collector connected to the output. A detection transistor that generates a current corresponding to the collector current of the transistor, a detection resistor having one end connected to the collector of the detection transistor and the other end set to a specified potential, and a collector current of the detection transistor supplied as a drive current. Detecting a voltage between both ends of the detection resistor, and outputting a high or low level detection signal according to the detection voltage. And a collector connected to the output transistor and the base of the detection transistor, the emitter is connected to the specified potential, an output detection signal of the comparator is supplied to the base, and in response to the output detection signal of the comparator And a control transistor that is turned on and off to switch the output transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990023486U JP2548022Y2 (en) | 1990-03-08 | 1990-03-08 | Stabilized power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990023486U JP2548022Y2 (en) | 1990-03-08 | 1990-03-08 | Stabilized power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03113940U JPH03113940U (en) | 1991-11-21 |
| JP2548022Y2 true JP2548022Y2 (en) | 1997-09-17 |
Family
ID=31526469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990023486U Expired - Lifetime JP2548022Y2 (en) | 1990-03-08 | 1990-03-08 | Stabilized power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548022Y2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0827668B2 (en) * | 1985-07-19 | 1996-03-21 | 三洋電機株式会社 | Constant voltage power supply protection circuit |
-
1990
- 1990-03-08 JP JP1990023486U patent/JP2548022Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03113940U (en) | 1991-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3342367B2 (en) | Overcurrent protection circuit | |
| JP2003216251A (en) | Direct current stabilization power supply | |
| JP2548022Y2 (en) | Stabilized power supply circuit | |
| JPH0624347U (en) | Overcurrent monitoring circuit | |
| JPH11160368A (en) | Current detection circuit | |
| JP3179444B2 (en) | Power supply monitoring circuit | |
| JP4221123B2 (en) | Regulator circuit | |
| JPH0749541Y2 (en) | Transistor switch circuit | |
| JPH04295222A (en) | Stabilized power supply circuit | |
| JP2518478Y2 (en) | Overcurrent protection circuit for stabilized power supply | |
| JP2538367Y2 (en) | Holding circuit | |
| JP2546051Y2 (en) | Stabilized power supply circuit | |
| JPH04223508A (en) | Constant voltage circuit | |
| JP2000180478A (en) | Current detecting circuit | |
| JPH07222343A (en) | Overcurrent preventing circuit | |
| JP2604497B2 (en) | Multiple output power supply circuit | |
| JP2605803Y2 (en) | Overload detection circuit | |
| JPS5834497Y2 (en) | Constant voltage circuit with overcurrent protection | |
| JPH0546097Y2 (en) | ||
| JP3214021B2 (en) | Current limit circuit | |
| JPH0542482Y2 (en) | ||
| JPH0744248A (en) | Constant voltage circuit | |
| JP2770625B2 (en) | Power circuit | |
| JPH0553085B2 (en) | ||
| JP2002135966A (en) | Overvoltage output protective circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |