JP3243947B2 - Operational amplifier - Google Patents

Operational amplifier

Info

Publication number
JP3243947B2
JP3243947B2 JP25801794A JP25801794A JP3243947B2 JP 3243947 B2 JP3243947 B2 JP 3243947B2 JP 25801794 A JP25801794 A JP 25801794A JP 25801794 A JP25801794 A JP 25801794A JP 3243947 B2 JP3243947 B2 JP 3243947B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
output
voltage
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25801794A
Other languages
Japanese (ja)
Other versions
JPH08125474A (en
Inventor
誠 今村
雅博 瀬上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP25801794A priority Critical patent/JP3243947B2/en
Publication of JPH08125474A publication Critical patent/JPH08125474A/en
Application granted granted Critical
Publication of JP3243947B2 publication Critical patent/JP3243947B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、クランプ回路を有する
演算増幅器に関し、特に出力電圧の制限状態からの回復
応答が速い演算増幅器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an operational amplifier having a clamp circuit, and more particularly, to an operational amplifier having a fast response to a recovery from a limited output voltage.

【0002】[0002]

【従来の技術】クランプ回路を有する演算増幅器は入力
電圧の値が変化して線形動作状態から変化する場合、例
えば、出力電圧が電源電圧まで振り切れるのを防ぐ等の
ため、出力電圧を一定電圧値に制限するように動作する
ものである。
2. Description of the Related Art An operational amplifier having a clamp circuit keeps an output voltage constant when an input voltage value changes from a linear operation state to, for example, prevent the output voltage from swinging to a power supply voltage. It operates to limit the value.

【0003】図3はこのような従来のクランプ回路を有
する演算増幅器の一例を示す回路図である。図3におい
て1,2,3,4及び5はトランジスタ、6及び7は定
電流源、8及び9は抵抗、10及び11はダイオードで
ある。また、100及び101は入力電圧、102は出
力電圧、103はクランプ基準電圧である。
FIG. 3 is a circuit diagram showing an example of an operational amplifier having such a conventional clamp circuit. In FIG. 3, 1, 2, 3, 4 and 5 are transistors, 6 and 7 are constant current sources, 8 and 9 are resistors, and 10 and 11 are diodes. 100 and 101 are input voltages, 102 is an output voltage, and 103 is a clamp reference voltage.

【0004】また、1,2及び6は差動回路50を、
3,4,8及び9は能動負荷回路51を、5及び7は出
力段回路52を、10及び11はクランプ回路53をそ
れぞれ構成している。
[0004] Also, 1, 2, and 6 represent a differential circuit 50,
3, 4, 8 and 9 constitute an active load circuit 51, 5 and 7 constitute an output stage circuit 52, and 10 and 11 constitute a clamp circuit 53, respectively.

【0005】入力電圧100及び101はトランジスタ
1及び2のベースにそれぞれ接続され、トランジスタ1
のエミッタはトランジスタ2のエミッタ及び定電流源6
の一端に接続される。
[0005] Input voltages 100 and 101 are connected to the bases of transistors 1 and 2, respectively.
Are the emitter of the transistor 2 and the constant current source 6
To one end.

【0006】トランジスタ1のコレクタはトランジスタ
3のコレクタ及びベースとトランジスタ4のベースにそ
れぞれ接続される。トランジスタ2のコレクタはトラン
ジスタ4のコレクタ、トランジスタ5のベース、ダイオ
ード10のカソード及びダイオード11のアノードにそ
れぞれ接続される。
The collector of transistor 1 is connected to the collector and base of transistor 3 and the base of transistor 4 respectively. The collector of the transistor 2 is connected to the collector of the transistor 4, the base of the transistor 5, the cathode of the diode 10, and the anode of the diode 11, respectively.

【0007】トランジスタ3及び4のエミッタは抵抗8
及び9の一端にそれぞれ接続され、トランジスタ5のエ
ミッタは出力電圧102を出力すると共に定電流源7の
一端に接続される。また、ダイオード10のアノード及
びダイオード11のカソードにはクランプ基準電圧10
3が印加される。
The emitters of the transistors 3 and 4 are connected to a resistor 8
9 is connected to one end of the constant current source 7 while the emitter of the transistor 5 outputs the output voltage 102 and is connected to one end of the constant current source 7. Further, the clamp reference voltage 10 is applied to the anode of the diode 10 and the cathode of the diode 11.
3 is applied.

【0008】さらに、抵抗8及び9の他端、トランジス
タ5のコレクタは正電圧源に、定電流源6及び7の他端
は負電圧源にそれぞれ接続される。
Further, the other ends of the resistors 8 and 9 and the collector of the transistor 5 are connected to a positive voltage source, and the other ends of the constant current sources 6 and 7 are connected to a negative voltage source, respectively.

【0009】ここで、図3に示す従来例の動作を説明す
る。入力電圧100及び101が同電位である場合、従
来例は線形動作状態になり、定電流源6の出力電流は2
等分されてトランジスタ1及び2に流れることになる。
Now, the operation of the conventional example shown in FIG. 3 will be described. When the input voltages 100 and 101 are at the same potential, the conventional example enters a linear operation state, and the output current of the constant current source 6 becomes 2
It is equally divided and flows to transistors 1 and 2.

【0010】また、トランジスタ3及び4は電流ミラー
回路を構成しているためトランジスタ1及び2に流れる
電流と同一電流が流れる。この時、クランプ回路53を
構成するダイオード10及び11はそれぞれ”OFF”
になっている。
Further, since the transistors 3 and 4 constitute a current mirror circuit, the same current as the current flowing through the transistors 1 and 2 flows. At this time, the diodes 10 and 11 constituting the clamp circuit 53 are each "OFF".
It has become.

【0011】入力電圧100及び101が変化して図3
中”イ”の電位が高くなるとダイオード11が”ON”
になり、それに伴いトランジスタ2が”OFF”にな
る。
When the input voltages 100 and 101 change, FIG.
When the potential of the middle "A" becomes high, the diode 11 becomes "ON".
, And accordingly, the transistor 2 is turned “OFF”.

【0012】クランプ基準電圧103を”VCLAMP ”、
トランジスタ5のベース・エミッタ間電圧を”
BE5 ”、ダイオード11の順方向電圧を”V11”とす
ると、出力電圧102”VOUT ”は、 VOUT=VCLAMP+V11−VBE5 (1) となる。
When the clamp reference voltage 103 is set to "V CLAMP ",
The base-emitter voltage of transistor 5
Assuming that V BE5 ”and the forward voltage of the diode 11 are“ V 11 ”, the output voltage 102“ V OUT ”becomes V OUT = V CLAMP + V 11 −V BE5 (1).

【0013】一方、図3中”イ”の電位が低くなるとダ
イオード10が”ON”になり、それに伴いトランンジ
スタ1,3及び4が”OFF”になる。ダイオード10
の順方向電圧を”V10”とすると、出力電圧102”
V'OUT”は、 V'OUT=VCLAMP−V10−VBE5 (2) となる。
On the other hand, when the potential "A" in FIG. 3 becomes low, the diode 10 turns "ON", and accordingly, the transistors 1, 3 and 4 turn "OFF". Diode 10
Is "V 10 ", the output voltage is 102 ".
V ′ OUT ″ becomes V ′ OUT = V CLAMP −V 10 −V BE5 (2)

【0014】この結果、図3に示す従来例ではクランプ
動作状態の時に出力電圧102を一定電圧値に制限する
ように動作することができる。
As a result, the conventional example shown in FIG. 3 can operate to limit the output voltage 102 to a constant voltage value in the clamp operation state.

【0015】[0015]

【発明が解決しようとする課題】しかし、図3に示す従
来例ではクランプ動作状態の動作電流が線形動作状態の
動作電流と異なっている。即ち、ダイオード11が”O
N”の時、トランジスタ2が”OFF”であるので、定
電流源6の出力電流はそのままトランジスタ1を流れ
る。
However, in the conventional example shown in FIG. 3, the operating current in the clamp operation state is different from the operation current in the linear operation state. That is, when the diode 11
At the time of “N”, since the transistor 2 is “OFF”, the output current of the constant current source 6 flows through the transistor 1 as it is.

【0016】また、トランジスタ3及び4は電流ミラー
回路を構成していることから、トランジスタ3及び4に
も同一電流が流れることになる。従って、トランジスタ
1,3及び4の動作電流は線形動作状態の2倍になって
いる。
Further, since the transistors 3 and 4 constitute a current mirror circuit, the same current flows through the transistors 3 and 4. Therefore, the operating current of the transistors 1, 3 and 4 is twice that of the linear operating state.

【0017】一方、ダイオード10が”ON”の時、ト
ランジスタ1,3及び4が”OFF”であるので、定電
流源6の出力電流はそのままトランジスタ2を流れるこ
とになる。従って、トランジスタ2の動作電流は線形動
作状態の2倍になっている。
On the other hand, when the diode 10 is "ON", the transistors 1, 3 and 4 are "OFF", so that the output current of the constant current source 6 flows through the transistor 2 as it is. Therefore, the operating current of the transistor 2 is twice that of the linear operating state.

【0018】ここで、クランプ動作状態から線形動作状
態に回復するためには各トランジスタの動作電流がそれ
ぞれ線形動作状態の値に戻る必要がある。
Here, in order to recover from the clamp operation state to the linear operation state, the operating current of each transistor needs to return to the value of the linear operation state.

【0019】但し、図3から分かるようにトランジスタ
3及び4はPNPトランジスタであり、一般にNPNト
ランジスタと比較して動作速度は遅く、また、電気的の
応答の他に熱的な効果による遅い応答も存在する場合が
あり、クランプ動作状態からの回復応答はトランジスタ
3及び4の動作速度によって制限されてしまうと言った
問題点がある。従って本発明の目的は、クランプ動作状
態からの回復応答の速い演算増幅器を実現することにあ
る。
However, as can be seen from FIG. 3, the transistors 3 and 4 are PNP transistors, and generally have a lower operation speed than NPN transistors, and also have a slow response due to a thermal effect in addition to an electrical response. However, there is a problem that the response from the clamp operation state is limited by the operation speed of the transistors 3 and 4. Therefore, an object of the present invention is to realize an operational amplifier having a fast recovery response from the clamp operation state.

【0020】[0020]

【課題を解決するための手段】このような目的を達成す
るために、本発明では、入力電圧の変化による動作状態
に基づき出力電圧を一定電圧値に制限するクランプ回路
を有する演算増幅器において、前記入力電圧が入力され
る差動回路と、この差動回路の2つの出力が接続される
能動負荷回路と、前記差動回路の一方の出力を前記出力
電圧として出力する出力段回路と、前記差動回路の他方
の出力及び前記能動負荷回路にカソード及びアノードが
それぞれ接続された第1のダイオードと、前記差動回路
の他方の出力及び一方の出力にカソード及びアノードが
それぞれ接続された第2のダイオードと、前記差動回路
の一方の出力及び前記能動負荷回路のベースにエミッタ
及びコレクタがそれぞれ接続され、ベースにクランプ基
準電圧が印加されたトランジスタとから構成されるクラ
ンプ回路とを備えたことを特徴とするものである。
According to the present invention, there is provided an operational amplifier having a clamp circuit for limiting an output voltage to a constant voltage value based on an operation state caused by a change in an input voltage. a differential circuit input voltage is input, and an active load circuit two outputs of the differential circuit is connected, an output stage circuit for outputting one of the outputs of the differential circuit as the output voltage, the difference The other side of the motion circuit
And the active load circuit have a cathode and an anode.
A first diode respectively connected to the differential circuit;
The cathode and anode are connected to the other output and one output of
A second diode respectively connected to the differential circuit;
One output and an emitter at the base of the active load circuit
And collector are connected respectively, and the base is clamped.
And a transistor to which a quasi-voltage is applied.
And a pump circuit .

【0021】[0021]

【作用】差動回路を構成する2つのトランジスタの内、
クランプ動作状態で単独動作するトランジスタに流れる
電流を能動負荷回路を構成する2つのトランジスタに2
等分して流すことにより、線形動作状態若しくはクラン
プ動作状態に係わりなく能動負荷回路を構成する2つの
トランジスタに流れる電流は一定になる。
[Operation] Of the two transistors constituting the differential circuit,
The current flowing through the transistor operating alone in the clamp operation state is applied to the two transistors constituting the active load circuit.
By flowing the current equally, the current flowing through the two transistors constituting the active load circuit becomes constant regardless of the linear operation state or the clamp operation state.

【0022】[0022]

【実施例】以下本発明を図面を用いて詳細に説明する。
図1は本発明に係る演算増幅器の一実施例を示す回路図
である。ここで、1〜9,50,51,52,100,
101及び103は図3と同一符号を付してある。図1
において12及び13はダイオード、14はトランジス
タ、102aは出力電圧である。また、12〜14はク
ランプ回路53aを構成している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings.
FIG. 1 is a circuit diagram showing one embodiment of the operational amplifier according to the present invention. Here, 1 to 9, 50, 51, 52, 100,
Reference numerals 101 and 103 have the same reference numerals as in FIG. FIG.
, 12 and 13 are diodes, 14 is a transistor, and 102a is an output voltage. 12 to 14 constitute a clamp circuit 53a.

【0023】入力電圧100及び101はトランジスタ
1及び2のベースにそれぞれ接続され、トランジスタ1
のエミッタはトランジスタ2のエミッタ及び定電流源6
の一端に接続される。
Input voltages 100 and 101 are connected to the bases of transistors 1 and 2, respectively,
Are the emitter of the transistor 2 and the constant current source 6
To one end.

【0024】トランジスタ1のコレクタはダイオード1
2及び13のカソードに接続され、トランジスタ2のコ
レクタはトランジスタ4のコレクタ、トランジスタ5の
ベース、ダイオード13のアノード、トランジスタ14
のエミッタにそれぞれ接続される。
The collector of the transistor 1 is a diode 1
The collector of the transistor 2 is connected to the collector of the transistor 4, the base of the transistor 5, the anode of the diode 13, the transistor 14
Are connected to the respective emitters.

【0025】ダイオード12のアノードはトランジスタ
3のコレクタ及びベース、トランジスタ4のベース、ト
ランジスタ14のコレクタにそれぞれ接続される。
The anode of the diode 12 is connected to the collector and base of the transistor 3, the base of the transistor 4, and the collector of the transistor 14, respectively.

【0026】トランジスタ3及び4のエミッタは抵抗8
及び9の一端にそれぞれ接続され、トランジスタ5のエ
ミッタは出力電圧102aを出力すると共に定電流源7
の一端に接続される。また、トランジスタ14のベース
にはクランプ基準電圧103が印加される。
The emitters of the transistors 3 and 4 are connected to a resistor 8
9 is connected to one end of the transistor 5, and the emitter of the transistor 5 outputs the output voltage 102a and outputs the output voltage 102a.
To one end. Further, a clamp reference voltage 103 is applied to the base of the transistor 14.

【0027】さらに、抵抗8及び9の他端、トランジス
タ5のコレクタは正電圧源に、定電流源6及び7の他端
は負電圧源にそれぞれ接続される。
Further, the other ends of the resistors 8 and 9 and the collector of the transistor 5 are connected to a positive voltage source, and the other ends of the constant current sources 6 and 7 are connected to a negative voltage source, respectively.

【0028】ここで、図1に示す実施例の動作を説明す
る。但し、実施例である演算増幅器を用いて非反転増幅
器を構成し、出力電圧102aが適当な帰還率で帰還さ
れて入力電圧101として入力されるものとする。
Here, the operation of the embodiment shown in FIG. 1 will be described. However, it is assumed that a non-inverting amplifier is configured using the operational amplifier according to the embodiment, and the output voltage 102a is fed back with an appropriate feedback rate and is input as the input voltage 101.

【0029】先ず、演算増幅器が線形動作状態である場
合、入力電圧100及び101は同電位になり前述のよ
うに定電流源6の出力電流は2等分されてトランジスタ
1及び2に流れる。
First, when the operational amplifier is in a linear operation state, the input voltages 100 and 101 have the same potential, and the output current of the constant current source 6 is divided into two equal parts and flows to the transistors 1 and 2 as described above.

【0030】この時点でクランプ回路53aを構成する
ダイオード12は”ON”、ダイオード13及びトラン
ジスタ14は”OFF”になっており、トランジスタ1
及び2に流れる電流がそのままトランジスタ3及び4に
流れることになる。
At this time, the diode 12 constituting the clamp circuit 53a is "ON", the diode 13 and the transistor 14 are "OFF".
2 flows through the transistors 3 and 4 as they are.

【0031】従って、定電流源6の出力電流を”I”、
トランジスタ3及び4に流れる電流を”I3 ”及び”I
4 ”とすれば、 I3=I4=I/2 (3) となる。
Therefore, the output current of the constant current source 6 is "I",
The currents flowing through the transistors 3 and 4 are referred to as “I 3 ” and “I
4 ", then I 3 = I 4 = I / 2 (3).

【0032】ここで、入力電圧100の上昇に伴い出力
電圧102aが上昇してダイオード13が”ON”にな
ると、トランジスタ4のコレクタからトランジスタ2に
流れていた電流がダイオード13を介してトランジスタ
1に流れ始める。
Here, when the output voltage 102a rises with the rise of the input voltage 100 and the diode 13 is turned "ON", the current flowing from the collector of the transistor 4 to the transistor 2 flows to the transistor 1 via the diode 13. Start flowing.

【0033】即ち、演算増幅器の開ループゲインは低下
して出力電圧102aが入力電圧100の上昇に追従し
なくなりクランプ動作状態に変化する。
That is, the open loop gain of the operational amplifier decreases, and the output voltage 102a does not follow the rise of the input voltage 100, and changes to the clamp operation state.

【0034】また、入力電圧101は出力電圧102a
が帰還されたものであり、入力電圧100の上昇に追従
できない訳であるから、入力電圧101は入力電圧10
0よりも小さくなりトランジスタ2は”OFF”にな
る。
The input voltage 101 is equal to the output voltage 102a.
Is feedback, and cannot follow the rise of the input voltage 100. Therefore, the input voltage 101 becomes the input voltage 10
It becomes smaller than 0, and the transistor 2 is turned "OFF".

【0035】従って、定電流源6の出力電流はトランジ
スタ1にそのまま流れてダイオード12及び13で分割
されトランジスタ3及び4に流れることになる。但し、
トランジスタ3及び4は電流ミラー回路を構成している
ので、トランジスタ3及び4に流れる電流は等しくな
り、式(3)に示す関係を維持することになる。
Therefore, the output current of the constant current source 6 flows through the transistor 1 as it is, is divided by the diodes 12 and 13, and flows through the transistors 3 and 4. However,
Since the transistors 3 and 4 form a current mirror circuit, the currents flowing through the transistors 3 and 4 become equal, and the relationship shown in Expression (3) is maintained.

【0036】この時の正電源電圧を”VCC”、トランジ
スタ3及び5のベース・エミッタ間電圧を”VBE3 ”及
び”VBE5 ”、ダイオード12及び13の順方向電圧
を”V 12”及び”V13”、抵抗8の抵抗値を”R”とす
れば、出力電圧102a”VOU Ta”は、 VOUTa=VCC−I・R/2−VBE3−V12 +V13−VBE5 (4) となる。
At this time, the positive power supply voltage is set to “V”.CC", Transi
The base-emitter voltage of theBE3
And "VBE5", Forward voltage of diodes 12 and 13
To “V 12"And" V13", The resistance value of the resistor 8 is" R ".
Output voltage 102a "VOU Ta"Is VOUTa= VCC-IR / 2-VBE3-V12 + V13-VBE5 (4).

【0037】一方、入力電圧100の下降に伴い出力電
圧102aが下降してトランジスタ14が”ON”にな
ると、トランジスタ2に流れる電流はトランジスタ4の
みならずトランジスタ14にも流れるようになる。
On the other hand, when the output voltage 102a falls with the fall of the input voltage 100 and the transistor 14 is turned "ON", the current flowing through the transistor 2 flows through the transistor 14 as well as the transistor 4.

【0038】即ち、演算増幅器の開ループゲインは低下
して出力電圧102aが入力電圧100の下降に追従し
なくなりクランプ動作状態に変化する。
That is, the open loop gain of the operational amplifier decreases, and the output voltage 102a does not follow the fall of the input voltage 100, and changes to the clamp operation state.

【0039】また、入力電圧101は出力電圧102a
が帰還されたものであり、入力電圧100の降下に追従
できない訳であるから、入力電圧101は入力電圧10
0よりも大きくなりトランジスタ1は”OFF”にな
る。
The input voltage 101 is equal to the output voltage 102a.
Is a feedback, and cannot follow the drop of the input voltage 100. Therefore, the input voltage 101 becomes the input voltage 10
It becomes larger than 0, and the transistor 1 is turned "OFF".

【0040】従って、定電流源6の出力電流はトランジ
スタ2にそのまま流れてトランジスタ4と、トランジス
タ14を介してトランジスタ3とに分割されて流れるこ
とになる。但し、トランジスタ3及び4は電流ミラー回
路を構成しているので、トランジスタ3及び4に流れる
電流は等しくなり、式(3)に示す関係を維持すること
になる。
Therefore, the output current of the constant current source 6 flows through the transistor 2 as it is, and is divided into the transistor 4 and the transistor 3 via the transistor 14 to flow. However, since the transistors 3 and 4 constitute a current mirror circuit, the currents flowing through the transistors 3 and 4 become equal, and the relationship shown in Expression (3) is maintained.

【0041】この時の出力電圧102a”V'OUTa
は、トランジスタ14のベース・エミッタ間電圧を”V
BE14”とすれば、 V'OUTa=VCLAMP−VBE14−VBE5 (5) となる。
At this time, the output voltage 102a "V'OUTa"
Sets the base-emitter voltage of the transistor 14 to "V
If the BE14 ", V 'OUTa = V CLAMP -V BE14 -V BE5 (5)

【0042】この結果、差動回路50を構成する2つの
トランジスタ1若しくは2の内、クランプ動作状態で単
独動作するトランジスタ1若しくは2に流れる電流を能
動負荷回路51を構成する2つのトランジスタ3及び4
に2等分して流すことにより、線形動作状態若しくはク
ランプ動作状態に係わりなくトランジスタ3及び4に流
れる電流は一定になる。
As a result, of the two transistors 1 or 2 constituting the differential circuit 50, the current flowing through the transistor 1 or 2 which operates alone in the clamp operation state is transferred to the two transistors 3 and 4 constituting the active load circuit 51.
The current flowing through the transistors 3 and 4 becomes constant regardless of the linear operation state or the clamp operation state.

【0043】従って、クランプ動作状態からの回復応答
がトランジスタ3及び4の動作速度によって制限されな
くなる。
Therefore, the recovery response from the clamp operation state is not limited by the operation speed of the transistors 3 and 4.

【0044】なお、図2は本発明に係る演算増幅器の他
の実施例を示す構成ブロック図である。ここで、1,
2,4〜7,9,12〜14,50,52,53a,1
00,101及び103は図1と同一符号を付してあ
る。
FIG. 2 is a structural block diagram showing another embodiment of the operational amplifier according to the present invention. Where 1,
2,4-7,9,12-14,50,52,53a, 1
Reference numerals 00, 101 and 103 have the same reference numerals as in FIG.

【0045】図2において3aはトランジスタ、8aは
抵抗、102bは出力電圧であり、3a,4,8a及び
9は能動負荷回路51aを構成している。
In FIG. 2, 3a is a transistor, 8a is a resistor, 102b is an output voltage, and 3a, 4, 8a and 9 constitute an active load circuit 51a.

【0046】接続関係については図1に示す実施例とほ
ぼ同一であり、異なる点はトランジスタ3aと抵抗8a
の接続関係が逆である点である。
The connection relationship is almost the same as that of the embodiment shown in FIG. 1, except for the transistor 3a and the resistor 8a.
Is the opposite of the connection relationship.

【0047】即ち、抵抗8aの一端はトランジスタ4の
ベース、ダイオード12のアノード及びトランジスタ1
4のコレクタにそれぞれ接続され、抵抗8aの他端はト
ランジスタ3aのコレクタ及びベースに接続される。ま
た、トランジスタ3aのエミッタは正電圧源に接続され
る。
That is, one end of the resistor 8a is connected to the base of the transistor 4, the anode of the diode 12, and the transistor 1
4 and the other end of the resistor 8a is connected to the collector and base of the transistor 3a. The emitter of the transistor 3a is connected to a positive voltage source.

【0048】図2に示す実施例の動作に関しても図1に
示す実施例と同様に動作する。また、特にトランジスタ
3aのコレクタ寄生容量がトランジスタ4のベースに与
える影響を抵抗8aが抑える働きをする。
The operation of the embodiment shown in FIG. 2 operates similarly to the embodiment shown in FIG. Further, the resistor 8a functions to suppress the influence of the collector parasitic capacitance of the transistor 3a on the base of the transistor 4 in particular.

【0049】即ち、トランジスタ3aのコレクタ寄生容
量を抵抗8a介することにより、高インピーダンスであ
るトランジスタ4のベースに直接接続しないですむので
動作速度を制限する要因が減り、回復応答がさらに速く
なる。
That is, since the collector parasitic capacitance of the transistor 3a is not directly connected to the base of the high-impedance transistor 4 through the resistor 8a, factors that limit the operation speed are reduced, and the recovery response is further increased.

【0050】[0050]

【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。差動回路を構成
する2つのトランジスタの内、クランプ動作状態で単独
動作するトランジスタに流れる電流を能動負荷回路を構
成する2つのトランジスタに2等分して流すことによ
り、クランプ状態からの回復応答の早い演算増幅器が実
現できる。
As is apparent from the above description,
According to the present invention, the following effects can be obtained. Of the two transistors constituting the differential circuit, the current flowing through the transistor which operates alone in the clamp operation state is divided into two equal parts and flows into the two transistors constituting the active load circuit, whereby the recovery response from the clamp state is improved. A fast operational amplifier can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る演算増幅器の一実施例を示す回路
図である。
FIG. 1 is a circuit diagram showing one embodiment of an operational amplifier according to the present invention.

【図2】本発明に係る演算増幅器の他の実施例を示す回
路図である。
FIG. 2 is a circuit diagram showing another embodiment of the operational amplifier according to the present invention.

【図3】従来の演算増幅器の一例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a conventional operational amplifier.

【符号の説明】[Explanation of symbols]

1,2,3,3a,4,5,14 トランジスタ 6,7 定電流源 8,8a,9 抵抗 10,11,12,13 ダイオード 50 差動回路 51,51a 能動負荷回路 52 出力段回路 53,53a クランプ回路 100,101 入力電圧 102,102a,102b 出力電圧 103 クランプ基準電圧 1, 2, 3, 3a, 4, 5, 14 Transistor 6, 7 Constant current source 8, 8a, 9 Resistance 10, 11, 12, 13 Diode 50 Differential circuit 51, 51a Active load circuit 52 Output stage circuit 53, 53a Clamp circuit 100, 101 Input voltage 102, 102a, 102b Output voltage 103 Clamp reference voltage

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力電圧の変化による動作状態に基づき出
力電圧を一定電圧値に制限するクランプ回路を有する演
算増幅器において、 前記入力電圧が入力される差動回路と、 この差動回路の2つの出力が接続される能動負荷回路
と、 前記差動回路の一方の出力を前記出力電圧として出力す
る出力段回路と、前記差動回路の他方の出力及び前記能動負荷回路にカソ
ード及びアノードがそれぞれ接続された第1のダイオー
ドと、前記差動回路の他方の出力及び一方の出力にカソ
ード及びアノードがそれぞれ接続された第2のダイオー
ドと、前記差動回路の一方の出力及び前記能動負荷回路
のベースにエミッタ及びコレクタがそれぞれ接続され、
ベースにクランプ基準電圧が印加されたトランジスタと
から構成されるクランプ回路と を備えたことを特徴とす
る演算増幅器。
An operational amplifier having a clamp circuit for limiting an output voltage to a constant voltage value based on an operation state caused by a change in an input voltage, wherein: a differential circuit to which the input voltage is input; An active load circuit to which an output is connected; an output stage circuit that outputs one output of the differential circuit as the output voltage; and a cathode connected to the other output of the differential circuit and the active load circuit.
The first diode to which the anode and anode are connected respectively
To the other output and one output of the differential circuit.
Second diode to which the anode and the anode are connected, respectively.
And one output of the differential circuit and the active load circuit.
The emitter and collector are connected to the base of
Transistor with clamp reference voltage applied to base
And a clamp circuit comprising:
JP25801794A 1994-10-24 1994-10-24 Operational amplifier Expired - Fee Related JP3243947B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25801794A JP3243947B2 (en) 1994-10-24 1994-10-24 Operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25801794A JP3243947B2 (en) 1994-10-24 1994-10-24 Operational amplifier

Publications (2)

Publication Number Publication Date
JPH08125474A JPH08125474A (en) 1996-05-17
JP3243947B2 true JP3243947B2 (en) 2002-01-07

Family

ID=17314377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25801794A Expired - Fee Related JP3243947B2 (en) 1994-10-24 1994-10-24 Operational amplifier

Country Status (1)

Country Link
JP (1) JP3243947B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150380A (en) 2005-11-24 2007-06-14 Hitachi High-Technologies Corp Operational amplifier and scanning electron microscope using the same

Also Published As

Publication number Publication date
JPH08125474A (en) 1996-05-17

Similar Documents

Publication Publication Date Title
JPS5810008B2 (en) Butsuyuburuzoufukuki
JPH0322723B2 (en)
EP0217431B1 (en) Amplifier arrangement
GB2217134A (en) Amplifier circuit
JP2533201B2 (en) AM detection circuit
JP3243947B2 (en) Operational amplifier
US5157347A (en) Switching bridge amplifier
JP3461276B2 (en) Current supply circuit and bias voltage circuit
US4075575A (en) Input stage for fast-slewing amplifier
JP4221123B2 (en) Regulator circuit
JPS6123689B2 (en)
JPH09331221A (en) Gain variable amplifier
JP2623954B2 (en) Variable gain amplifier
JP3747591B2 (en) Semiconductor circuit
JP3443266B2 (en) Constant voltage circuit
JP4206553B2 (en) Voltage / current conversion circuit
JP2647725B2 (en) Voltage comparator
JP3116595B2 (en) Operational amplifier circuit
JPS6223136Y2 (en)
JPS6223133Y2 (en)
JPH024503Y2 (en)
JPS6119547Y2 (en)
JP3920530B2 (en) Clip circuit
JP2665833B2 (en) Limiter circuit
JPS6244574Y2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071026

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091026

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees