JP4219532B2 - 画像符号化装置 - Google Patents
画像符号化装置 Download PDFInfo
- Publication number
- JP4219532B2 JP4219532B2 JP2000173681A JP2000173681A JP4219532B2 JP 4219532 B2 JP4219532 B2 JP 4219532B2 JP 2000173681 A JP2000173681 A JP 2000173681A JP 2000173681 A JP2000173681 A JP 2000173681A JP 4219532 B2 JP4219532 B2 JP 4219532B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- image
- motion vector
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/20—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/136—Incoming video signal characteristics or properties
- H04N19/137—Motion inside a coding unit, e.g. average field, frame or block difference
- H04N19/139—Analysis of motion vectors, e.g. their magnitude, direction, variance or reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/164—Feedback from the receiver or from the transmission channel
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/46—Embedding additional information in the video signal during the compression process
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、映像信号を符号化する符号化装置に関するものである。
【０００２】
【従来の技術】
図１２は、例えば「ＭＰＥＧ−４のすべて」（工業調査会）ｐ．３９〜ｐ．４０に示された従来の符号化装置である。
【０００３】
図１２において、１は図示しないカメラ等の映像信号発生装置からの映像信号（例えばＲ，Ｇ，Ｂの信号）を入力して、Ｙ，Ｃｂ，Ｃｒ信号に変換し、さらにマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路、２は画像信号入力回路１から出力されるブロック化画像信号を受けて符号化を行う画像符号化回路、３は画像符号化回路２で符号化された画像信号を伝送する伝送路である。
【０００４】
画像符号化回路２は、入力信号を第一の入力とする減算器２ａを有し、減算器２ａの出力はＤＣＴ回路２ｂ、量子化器２ｃを通って、ＤＣ／ＡＣ予測器２ｄと逆量子化器２ｆに入力される。ＤＣ／ＡＣ予測器２ｄの出力は可変長符号化回路２ｅの第一の入力端子に与えられ、可変長符号化回路２ｅはビットストリームを出力する。一方、逆量子化器２ｆの出力は、逆ＤＣＴ回路２ｇを通って、加算器２ｈの第一の入力端子に与えられる。加算器２ｈの出力はメモリ２ｊに与えられ、メモリ２ｊの出力は予測画像作成回路２ｋの第一の入力端子と動き検出回路２ｍの第一の入力端子に与えられる。動き検出回路２ｍの第二の入力端子には、画像符号化回路２の入力信号（画像信号入力回路１の出力）が与えられ、動き検出回路２ｍの出力は予測画像作成回路２ｋの第二の入力端子と動きベクトル予測器２ｉに与えられる。動きベクトル予測器２ｉの出力は可変長符号化回路２ｅの第二の入力端子に与えられる。また、予測画像作成回路２ｋの出力は減算器２ａの第二の入力端子と加算器２ｈの第二の入力端子に与えられる。
【０００５】
画像符号化回路２の出力は伝送路３を介し、ビットストリームとして、図示しない復号装置側へ出力される。
【０００６】
次に動作について説明する。まず、画像信号入力回路１から出力され、画像符号化回路２に入力されるブロック化画像信号は、図１３に示したように基本処理単位であるマクロブロックに分割されたものである。すなわち、入力される画像信号が４：２：０の場合、輝度信号（Ｙ）の１６画素×１６ラインが、２つの色差信号（Ｃｂ、Ｃｒ）の８画素×８ラインと画面上で同じ大きさとなるので、８画素×８ラインのブロックが６つで、１つのマクロブロックが構成される。なお、ここでは、入力されるＶｉｄｅｏ Ｏｂｊｅｃｔ Ｐｌａｎｅ（ＶＯＰ）は矩形形状で、フレームと同一とする。
【０００７】
画像符号化回路２は、各ブロックに対して離散コサイン変換（ＤＣＴ）を施してから量子化する。量子化されたＤＣＴ係数はＤＣ／ＡＣ予測器２ｄで係数の予測を行った後、量子化パラメータなどの付加情報とともに可変長符号化する。これがイントラ符号化である。すべてのマクロブロックに対してイントラ符号化を適用するＶＯＰをＩ−ＶＯＰと呼ぶ。
【０００８】
一方、量子化されたＤＣＴ係数は、逆量子化、逆ＤＣＴを受けて、復号され、復号画像はメモリ２ｊに記憶される。メモリ２ｊの復号画像はインター符号化を行うときに使用される。
【０００９】
インター符号化の場合は、動き検出回路２ｍにおいて、入力されたマクロブロックの動きを示す動きベクトルを検出する。動きベクトルは、メモリ２ｊに記憶された復号画像の中で、入力マクロブロックとの誤差が最も小さくなるような位置を示すものである。予測画像作成回路２ｋは動きベクトルに基づいて、予測画像を作成する。次に、入力マクロブロックとこの予測画像の差分を求め、その差分信号に対して、ＤＣＴを施し、量子化を行う。量子化された変換係数は、予測符号化された動きベクトルおよび量子化パラメータなどの付加情報とともに可変長符号化される。また、量子化されたＤＣＴ係数は、逆量子化、逆ＤＣＴを受けた後、予測画像と加算（２ｈ）されて、メモリ２ｊに記憶される。
【００１０】
また、伝送路におけるビットレートを監視しておき、例えば、インターネットのストリーム配信等で、回線状況によって伝送速度が低下した場合、符号化回路２側で符号化するフレームレートを落とし、伝送速度に応じた符号化を行う構成になっている。この場合、図示しない復号化装置側で復号される画像のフレームレートは伝送速度に応じて変化し、表示されるようになる。
【００１１】
【発明が解決しようとする課題】
上記のような従来の符号化装置においては、画像符号化回路２は、伝送速度が低下した場合、復号化装置側に送信する画像のフレームレートを落として送信する必要がある。この場合、復号化装置側で復号される画像はフレームのデータが欠落している為、コマ落としした画像が表示される等の問題があった。
【００１２】
この発明は、上述のような課題を解消する為になされたもので、符号化する領域を制限する、又は符号化する入力画像のビット数を制限することで伝送速度が低下した場合でもフレームレートを落とすことなく符号化した画像データを送信できる画像符号化装置を提示するものである。
【００１３】
【課題を解決するための手段】
本発明の画像符号化装置は、
映像信号を受けて、該映像信号をマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路と、
前記画像信号入力回路から出力されるブロック化画像信号を符号化し、符号化された画像信号を伝送路に出力する画像符号化回路と、
伝送路のビットレートと、前記画像符号化回路で検出される動きベクトルを入力とし、これらに基づいて符号化する領域を指定する符号化領域指定器と
を備え、
前記画像符号化回路は、該符号化領域指定器で指定された領域のみを符号化する画像符号化装置であって、
前記符号化領域指定器が、
動きベクトルを、各マクロブロックについての水平方向動きベクトル絶対値および垂直方向動きベクトル絶対値に変換する動きベクトル変換器と、
前記水平動きベクトル絶対値が第１の閾値よりも大きい時、真値を出力する第１の比較器と、
前記垂直動きベクトル絶対値が第２の閾値よりも大きい時、真値を出力する第２の比較器と、
前記第１の比較器の出力と、前記第２の比較器の出力の論理和を出力する論理和回路とを備え、
伝送路のビットレートが低くなった場合には、より動きが大きいマクロブロックのみ符号化を行うように前記第１の閾値及び前記第２の閾値を切り換え、
前記画像符号化回路は、前記論理和回路の出力が真値のとき、その動きベクトルを含むマクロブロックのみ符号化する
ことを特徴とする。
【００１７】
【発明の実施の形態】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１８】
実施の形態１．
図１は本発明の実施の形態１の画像符号化装置を示すものである。同図において、１は図示しないカメラ等の映像信号発生装置からの映像信号（例えばＲ，Ｇ，Ｂの信号）を入力して、Ｙ，Ｃｂ，Ｃｒ信号に変換し、さらにマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路、２は画像信号入力回路１から出力されるブロック化画像信号を受けて符号化を行う画像符号化回路、３は画像符号化回路２で符号化された画像信号を伝送する伝送路である。
【００１９】
画像信号入力回路１は、図３に示すように、図示しないカメラ等の映像信号発生装置からの映像信号（例えばＲ，Ｇ，Ｂの信号）を受けて、輝度信号Ｙ及び色差信号Ｃｂ，Ｃｒ信号に変換するカラー信号変換回路１１と、カラー信号変換回路１１から出力される輝度信号Ｙ及び色差信号Ｃｂ，Ｃｒを受けて、マクロブロックに分割してブロック化画像信号を生成するブロック化回路１２とを有する。
【００２０】
画像符号化回路２は、画像信号入力回路１からの入力信号を第一の入力とする減算器２ａを有し、減算器２ａの出力は領域セレクタ２ｎ、ＤＣＴ回路２ｂ、量子化器２ｃを通って、ＤＣ／ＡＣ予測器２ｄと逆量子化器２ｆに入力される。ＤＣ／ＡＣ予測器２ｄの出力は可変長符号化回路２ｅの第一の入力端子に与えられ、可変長符号化回路２ｅは、ＤＣ／ＡＣ予測器２ｄの出力と、後述の動きベクトル予測器２ｉの出力とに基づきビットストリームを形成し、これを伝送路３へ出力する。一方、逆量子化器２ｆの出力は、逆ＤＣＴ回路２ｇを通って、加算器２ｈの第一の入力端子に与えられる。加算器２ｈの出力はメモリ２ｊに与えられ、メモリ２ｊの出力は予測画像作成回路２ｋの第一の入力端子と動き検出回路２ｍの第一の入力端子に与えられる。動き検出回路２ｍの第二の入力端子には、画像符号化回路２の入力信号（画像信号入力回路１の出力）が与えられ、動き検出回路２ｍの出力は予測画像作成回路２ｋの第二の入力端子と動きベクトル予測器２ｉに与えられる。動きベクトル予測器２ｉの出力は可変長符号化回路２ｅの第二の入力端子に与えられる。また、予測画像作成回路２ｋの出力は減算器２ａの第二の入力端子と加算器２ｈの第二の入力端子に与えられる。
【００２１】
符号化領域指定器４１には動き検出回路２ｍの出力信号２ｍ１と、伝送路ビットレート測定器５の出力信号５ａが入力され、符号化領域指定器４１の出力は領域セレクタ２ｎの動作を制御する。
【００２２】
画像信号入力回路１から出力され、画像符号化回路２に入力されるブロック化画像信号は、図１３に示したように基本処理単位であるマクロブロックに分割されたものである。すなわち、入力される画像信号が４：２：０の場合、輝度信号（Ｙ）の１６画素×１６ラインが、２つの色差信号（Ｃｂ、Ｃｒ）の８画素×８ラインと画面上で同じ大きさとなるので、８画素×８ラインのブロックが６つで、１つのマクロブロックが構成される。なお、ここでは、入力されるＶｉｄｅｏＯｂｊｅｃｔ Ｐｌａｎｅ（ＶＯＰ）は矩形形状で、フレームと同一とする。
【００２３】
符号化領域指定器４１では、伝送路ビットレート測定器５から入力されるビットレート（伝送速度）に応じて符号化するマクロブロックの設定を行い、領域セレクタ２ｎを制御して、画像符号化回路２で符号化する信号を切り替える。以下、この動作の詳細を記す。
【００２４】
図２は符号化領域指定器４１を示すものである。動きベクトル変換器４１ａは動き検出回路２ｍが出力する動きベクトル２ｍ１から、各マクロブロックについて水平方向動きベクトル値４１ａ１、垂直方向動きベクトル値４１ａ２を求めてそれぞれ比較器４１ｂ及び４１ｃに出力する。比較器４１ｂでは水平方向ベクトル値４１ａ１と、伝送路ビットレート測定器５の出力のビットレートに応じて切り替わる閾値４１ｄとの比較を行い、比較器４１ｃでは垂直方向動きベクトル値４１ａ２と、閾値４１ｄと同様に伝送路ビットレート測定器５の出力のビットレートに応じて切り替わる閾値４１ｅとの比較を行う。
【００２５】
比較器４１ｂ及び４１ｃの各々は動きベクトル変換器４１ａから供給される動きベクトル値の方がそれぞれの閾値よりも大きいときに真となり、これらの値の論理和を求める論理和回路４１ｈの出力が、符号化領域指定器４１の出力となる。これにより、伝送速度が低くなった場合には、動きが大きいマクロブロックのみ符号化を行い、静止画または動きが少ないマクロブロックは符号化を行わないように制御することができる。
【００２６】
領域セレクタ２ｎは、符号化領域指定器４１の出力が符号化を行うべきことを示している場合には、減算器２ａの出力をＤＣＴ回路２ｂに入力し、符号化領域指定器４１の出力が符号化を行うべきではないことを示している場合には、０信号（予測誤差が０であることを示す）をＤＣＴ回路２ｂに入力する。
【００２７】
減算器２ａ、ＤＣＴ回路２ｂから動き検出器２ｍまでの動作は従来例と同様であるので、説明を省略する。
【００２８】
符号化領域指定器４１の出力が符号化を行うべきでないことを示している場合には、領域セレクタ２ｎの出力をがゼロとなるので、結果的に、画像符号化回路２は、このマクロブロックの符号化を行わないことになる。すなわち、画像符号化回路２は、符号化領域指定器４１から指定されたマクロブロックのみの符号化を行うので、伝送するストリームデータを削減することが可能となり、フレームレートを落とすことなく、復号装置側に送信できる。
【００２９】
なお、上記実施の形態１においては、符号化領域指定器４１が符号化しないマクロブロックと判定した場合に、領域セレクタ２ｎの出力を０とすることにより符号化を行わないよう制御したが、例えば、符号化領域指定器４１の出力を可変長符号化回路２ｅに入力し、符号化しないマクロブロックと判定された場合には、可変長符号化回路２ｅがｎｏｔ＿ｃｏｄｅｄ（マクロブロックが符号化されなかったことを示す符号）を出力するよう構成してもよい。
【００３０】
実施の形態２．
図４は本発明の実施の形態２の画像符号化装置を示すものである。同図において、１は図示しないカメラ等の映像信号発生装置からの映像信号（例えばＲ，Ｇ，Ｂの信号）を入力して、Ｙ，Ｃｂ，Ｃｒ信号に変換し、さらにマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路、画像信号入力回路１から出力されるブロック化画像信号は画像符号化回路２に入力される。
【００３１】
画像符号化回路２は、画像信号入力回路１からの入力信号を第一の入力とする減算器２ａを有し、減算器２ａの出力は領域セレクタ２ｎ、ＤＣＴ回路２ｂ、量子化器２ｃを通って、ＤＣ／ＡＣ予測器２ｄと逆量子化器２ｆに入力される。ＤＣ／ＡＣ予測器２ｄの出力は可変長符号化回路２ｅの第一の入力端子に与えられ、可変長符号化回路２ｅは、後述の動きベクトル予測器２ｉの出力とに基づきビットストリームを形成し、これを伝送路３へ出力する。一方、逆量子化器２ｆの出力は、逆ＤＣＴ回路２ｇを通って、加算器２ｈの第一の入力端子に与えられる。加算器２ｈの出力はメモリ２ｊに与えられ、メモリ２ｊの出力は予測画像作成回路２ｋの第一の入力端子と動き検出回路２ｍの第一の入力端子に与えられる。動き検出回路２ｍの第二の入力端子には、画像符号化回路２の入力信号が与えられ、動き検出回路２ｍの出力は予測画像作成回路２ｋの第二の入力端子と動きベクトル予測器２ｉに与えられる。動きベクトル予測器２ｉの出力は可変長符号化回路２ｅの第二の入力端子に与えられる。また、予測画像作成回路２ｋの出力は減算器２ａの第二の入力端子と加算器２ｈの第二の入力端子に与えられる。
【００３２】
一方、符号化領域指定器４２には外部から指定された領域を示す信号７と、伝送路ビットレート測定器５の出力信号５ａが入力され、符号化領域指定器４２の出力は領域セレクタ２ｎを制御する。
【００３３】
実施の形態２は、実施の形態１の符号化領域指定器４１の代わりに符号化領域指定器４２を用いる点が実施の形態１と異なる。
【００３４】
図５は、符号化領域指定器４２を示すものである。アドレスデコード器４２ａは伝送路３のビットレートに応じて、符号化する領域を示す水平開始位置、水平終了位置、垂直開始位置、垂直終了位置の信号４２ｘを比較器４２ｂ及び４２ｄに出力する。
【００３５】
例えば、画像信号入力回路１から入力される画像サイズが、輝度信号で水平１７６画素、垂直１４４画素であるとき、水平のマクロブロック数は１１個、垂直のマクロブロック数は９個となる。そこで、伝送路３のビットレートが高ければ、水平開始位置を０、水平終了位置を１０、垂直開始位置を０、垂直終了位置を８とする。すなわち、この場合、画面全体を符号化することを示している。
【００３６】
また、伝送路３のビットレートが低くなった場合には、信号７に指定された領域のみを符号化するよう、水平開始位置、水平終了位置、垂直開始位置、垂直終了位置を設定する。例えば、領域を示す信号７が画面の中央１／４の領域を示している場合、すなわち、領域の左上の画素位置が（４４，３６）、領域の大きさが水平８８画素、垂直７２画素である場合、この領域を含むマクロブロックを選択して、水平開始位置を２、水平終了位置を８、垂直開始位置を２、垂直終了位置を６とする。
【００３７】
なお、領域を示す信号７は、例えば、画面中央１／４サイズ、あるいは、画面中央縦１／２サイズ、あるいは、画面左半分、画面右半分といったように、予め定めたエリアを選択して示す信号であってもよいし、上述したように、領域の左上の画素位置と領域の大きさを示す信号、あるいは、領域の左上の画素位置と右下の画素位置を示す信号であってもよい。また、画素単位でなく、マクロブロック単位で指定される信号であってもよい。
【００３８】
比較器４２ｂでは水平ＭＢカウンタ４２ｃの出力の水平方向マクロブロックカウント数と、水平開始位置、水平終了位置との比較を行う。同様に比較器４ｄでは垂直ＭＢカウンタ４２ｅの出力の垂直方向マクロブロックカウント数と、垂直開始位置、垂直終了位置との比較を行う。比較器４２ｂ及び４２ｄの各々は下記条件が満たされた場合に真となる。
開始位置≦マクロブロックカウント数≦終了位置
比較器４２ｂ、４２ｄの出力の論理積を求める論理積回路４２ｇの出力４２ｇ１が符号化領域指定器４２の出力となる。
【００３９】
上記条件が水平、垂直方向ともに満たされた場合、論理積回路４２ｇの出力４２ｇ１（領域セレクタ２ｎに供給される）が真となり、画像符号化回路２における符号化を行う。画像符号化回路２の動作は実施の形態１と同一であるので説明を省略する。
【００４０】
画像符号化回路２は、符号化領域指定器４２から指定されたマクロブロックのみの符号化を行うので、伝送するストリームデータを削減することが可能となり、フレームレートを落とすことなく、復号装置側に送信できる。
【００４１】
なお、上記実施の形態２において、領域を示す信号７は、符号化開始時に予め設定した領域であってもよいし、図示しないポインティング・デバイス等からの信号を入力して、前記水平開始位置、水平終了位置、垂直開始位置、垂直終了位置を変更することも可能である。ポインティング・デバイス等からの信号を入力とする場合は、例えば、領域の左上の画素と領域の右下の画素を選択して入力するよう構成すればよい。
【００４２】
また、上記実施の形態２においては、信号７が示す画素単位の領域が、マクロブロックの区切りと一致しない場合、信号７が示す領域を含むすべてのマクロブロックを符号化するとしたが、指定された領域をマクロブロック単位の領域で近似する方法は任意である。
【００４３】
実施の形態３．
図６は本発明の実施の形態３の画像符号化装置を示すものである。同図において、１は図示しないカメラ等の映像信号発生装置からの映像信号（例えばＲ，Ｇ，Ｂの信号）を入力して、Ｙ，Ｃｂ，Ｃｒ信号に変換し、さらにマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路、画像信号入力回路１から出力されるブロック化画像信号は画像符号化回路２に入力される。
【００４４】
画像符号化回路２は、画像信号入力回路１からの入力信号を第一の入力とする減算器２ａを有し、減算器２ａの出力はＤＣＴ回路２ｂ、量子化器２ｃを通って、ＤＣ／ＡＣ予測器２ｄと逆量子化器２ｆに入力される。ＤＣ／ＡＣ予測器２ｄの出力は可変長符号化回路２ｅの第一の入力端子に与えられ、可変長符号化回路２ｅは、後述の動きベクトル予測器２ｉの出力と、符号化領域指定器４２の出力とに基づきビットストリームを形成し、これを伝送路３へ出力する。一方、逆量子化器２ｆの出力は、逆ＤＣＴ回路２ｇを通って、加算器２ｈの第一の入力端子に与えられる。加算器２ｈの出力はメモリ２ｊに与えられ、メモリ２ｊの出力は予測画像作成回路２ｋの第一の入力端子と動き検出回路２ｍの第一の入力端子に与えられる。動き検出回路２ｍの第二の入力端子には、画像符号化回路２の入力信号が与えられ、動き検出回路２ｍの出力は予測画像作成回路２ｋの第二の入力端子と動きベクトル予測器２ｉに与えられる。動きベクトル予測器２ｉの出力は可変長符号化回路２ｅの第二の入力端子に与えられる。また、予測画像作成回路２ｋの出力は減算器２ａの第二の入力端子と加算器２ｈの第二の入力端子に与えられる。
【００４５】
一方、符号化領域指定器４２には外部から指定された領域を示す信号７と、伝送路ビットレート測定器５の出力信号５ａが入力され、符号化領域指定器４２の出力は領域セレクタ４４を制御する。また、符号化領域指定器４２の出力は、可変長符号化回路２ｅの第三の入力端子にも与えられる。
【００４６】
実施の形態３においては、符号化領域指定器４２が符号化する領域を制限した場合、画像符号化回路２は、入力される画像サイズそのものが変化したものとして、符号化を行う。
【００４７】
すなわち、符号化領域指定器４２が符号化する領域を制限した場合、可変長符号化回路２ｅがこの制御信号を受け、ＶＯＰの先頭において、ＶＯＰのサイズを示すヘッダ情報を符号化する。一方、符号化領域指定器４２から出力される制御信号は、領域セレクタ４４にも入力され、現在のマクロブロックが符号化対象でない場合、画像信号入力回路１から出力される信号を画像符号化回路２へ入力しない。この間、画像符号化回路２は全く符号化を行わない。
【００４８】
実施の形態４．
図７は本発明の実施の形態４の画像符号化装置を示すものである。同図において、１は図示しないカメラ等の映像信号発生装置からの映像信号（例えばＲ，Ｇ，Ｂの信号）を入力して、Ｙ，Ｃｂ，Ｃｒ信号に変換し、さらにマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路、画像信号入力回路１から出力されるブロック化画像信号はビットセレクタ４３を介して画像符号化回路２に入力される。ビットセレクタ４３には、伝送路ビットレート測定器５を制御信号として入力される。
【００４９】
画像符号化回路２は、画像信号入力回路１からの入力信号を第一の入力とする減算器２ａを有し、減算器２ａの出力はＤＣＴ回路２ｂ、量子化器２ｃを通って、ＤＣ／ＡＣ予測器２ｄと逆量子化器２ｆに入力される。ＤＣ／ＡＣ予測器２ｄの出力は可変長符号化回路２ｅの第一の入力端子に与えられ、可変長符号化回路２ｅは、後述の動きベクトル予測器２ｉの出力とに基づきビットストリームを形成し、これを伝送路３へ出力する。一方、逆量子化器２ｆの出力は、逆ＤＣＴ回路２ｇを通って、加算器２ｈの第一の入力端子に与えられる。加算器２ｈの出力はメモリ２ｊに与えられ、メモリ２ｊの出力は予測画像作成回路２ｋの第一の入力端子と動き検出回路２ｍの第一の入力端子に与えられる。動き検出回路２ｍの第二の入力端子には、画像符号化回路２の入力信号が与えられ、動き検出回路２ｍの出力は予測画像作成回路２ｋの第二の入力端子と動きベクトル予測器２ｉに与えられる。動きベクトル予測器２ｉの出力は可変長符号化回路２ｅの第二の入力端子に与えられる。また、予測画像作成回路２ｋの出力は減算器２ａの第二の入力端子と加算器２ｈの第二の入力端子に与えられる。
【００５０】
ビットセレクタ４３は伝送路のビットレートに応じて、入力画像のビット数を切り替え、画像符号化回路２に入力する。
【００５１】
図８はビットセレクタ４３を示すものである。ビット数決定器４３ａは、伝送路３のビットレートに応じて、入力画像のビット数を決定し、セレクタ４３ｂに制御信号を送る。セレクタ４３ｂは、ビット数決定器４３ａからの制御信号に応じて、画像入力回路からの信号（ブロック化画像信号）１ａのビット数を切り替える。例えば、伝送速度が低下した場合には、入力信号１ａ（ｎ）〜１ａ０のうち、ＭＳＢ側の１ａ（ｎ）〜１ａ２を選択し出力する。選択するビット数は、伝送速度に応じて切り替える。セレクタ４３ｂの出力は画像符号化回路２へ入力される。
【００５２】
画像符号化回路２の動作は従来例と同様であるので、説明を省略する。
【００５３】
伝送速度が低下した場合には、ビットセレクタ４３により入力画像のビット数が低減されるので、画像符号化回路２で発生するストリームデータを削減することが可能となり、フレームレートを落とすことなく、復号装置側に送信することできる。
【００５４】
実施の形態５．
図９は本発明の実施の形態５の画像符号化装置を示すものである。同図において、１は図示しないカメラ等の映像信号発生装置からの映像信号（例えばＲ，Ｇ，Ｂの信号）を入力して、Ｙ，Ｃｂ，Ｃｒ信号に変換し、さらにマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路、画像信号入力回路１から出力されるブロック化画像信号はビットセレクタ４３を介して画像符号化回路２に入力される。ビットセレクタ４３には、伝送路ビットレート測定器５の出力を制御信号として入力される。
【００５５】
画像符号化回路２は、ビットセレクタ４３からの入力信号を第一の入力とする減算器２ａを有し、減算器２ａの出力は領域セレクタ２ｎ、ＤＣＴ回路２ｂ、量子化器２ｃを通って、ＤＣ／ＡＣ予測器２ｄと逆量子化器２ｆに入力される。ＤＣ／ＡＣ予測器２ｄの出力は可変長符号化回路２ｅの第一の入力端子に与えられ、可変長符号化回路２ｅは、後述の動きベクトル予測器２ｉの出力とに基づきビットストリームを形成し、これを伝送路３へ出力する。一方、逆量子化器２ｆの出力は、逆ＤＣＴ回路２ｇを通って、加算器２ｈの第一の入力端子に与えられる。加算器２ｈの出力はメモリ２ｊに与えられ、メモリ２ｊの出力は予測画像作成回路２ｋの第一の入力端子と動き検出回路２ｍの第一の入力端子に与えられる。動き検出回路２ｍの第二の入力端子には、画像符号化回路２の入力信号が与えられ、動き検出回路２ｍの出力は予測画像作成回路２ｋの第二の入力端子と動きベクトル予測器２ｉに与えられる。動きベクトル予測器２ｉの出力は可変長符号化回路２ｅの第二の入力端子に与えられる。また、予測画像作成回路２ｋの出力は減算器２ａの第二の入力端子と加算器２ｈの第二の入力端子に与えられる。
【００５６】
一方、符号化領域指定器４５には動き検出回路２ｍの出力信号２ｍ１と、伝送路ビットレート測定器５の出力信号５ａと、外部から指定された領域を示す信号７が入力され、符号化領域指定器４５の出力は領域セレクタ２ｎを制御する。
【００５７】
実施の形態５は、符号化領域指定器４５とビットセレクタ４３の双方を備える点が、実施の形態４と異なる。ビットセレクタ４３の動作は実施の形態４と同様である。
【００５８】
符号化領域指定器４５の一構成例を図１０に示す。図において、４１は伝送路ビットレート測定器の出力信号５ａと動き検出回路の出力信号２ｍ１を入力とする符号化領域指定器（図１に示す実施の形態１の符号領域指定器４１と同じもの）であり、４２は伝送路ビットレート測定器の出力信号５ａと外部から指定された領域を示す信号７を入力とする符号化領域指定器（図４に示す実施の形態２の符号化領域指定器４２と同じもの）であり、符号化領域指定器４１、４２の出力の論理積を求める論理積回路４５ａの出力が符号化領域指定器４５の出力となる。
【００５９】
符号化領域指定器４１の動作は実施の形態１と同様であり、符号化領域指定器４２の動作は実施の形態２と同様である。従って、符号化領域指定器４５は、伝送速度が低下した場合には、指定された領域の中の動きの大きい部分のみを符号化するよう画像符号化回路２を制御する。減算器２ａから領域セレクタ２ｎまでで構成される画像符号化回路２の動作は実施の形態１と同様であるので、説明を省略する。
【００６０】
実施の形態５においては、ビットセレクタ４３と符号化領域指定器４５の双方を備えるので、伝送速度が低下した場合には、符号化する領域を制限するとともに、入力画像のビット数を低減することにより、画像符号化回路２で発生するストリームデータを削減することが可能となり、フレームレートを落とすことなく、復号装置側に送信することできる。
【００６１】
なお、実施の形態５においては、符号化領域指定器４５を、符号化領域指定器４１と符号化領域指定器４２の出力の論理積をとるよう構成したが、符号化領域指定器４５は符号化領域指定器４１と符号化領域指定器４２の出力の論理和をとるよう構成してもよい。この場合、符号化領域指定器４５は、伝送速度が低下した場合に、外部から指定された領域または動きの大きい部分のみを符号化するよう画像符号化回路２を制御する。
【００６２】
また、符号化領域指定器４５は、上記の構成に限らず、伝送路のビットレート５ａと動きベクトル２ｍ１と外部から指定された領域７に基づく任意の方法で符号化する領域を決定することができる。
【００６３】
なお、上記実施の形態５においては、ビットセレクタ４３と符号化領域指定器４５の双方を備えるとしたが、符号化領域指定器４５のみを備える構成であってもよい。
【００６４】
また、上記実施の形態５においては、ビットセレクタ４３と符号化領域指定器４５を備えるとしたが、符号化領域指定器４５の代わりに、符号化領域指定器４１または符号化領域指定器４２を備える構成としてもよい。
【００６５】
また、図７の例、及び図９の例では、画像信号入力回路１のブロック化回路１２から出力され、画像符号化回路２に入力されるブロック化画像信号のビット数を制限しているが、図１１に示すように、画像信号入力回路１のカラー信号変換回路１１とブロック化回路１２の間にビットセレクタ４３を挿入し、カラー信号変換回路１１の出力され、ブロック化回路１２に入力される輝度信号（Ｙ）及び色差信号（Ｙｂ，Ｙｒ）のビット数を制限することとしても良い。
【００６６】
また、上記実施の形態においてはＭＰＥＧ４の符号化について説明したが、Ｈ２６３の場合などでも同様の構成で符号化する領域の制限、または、符号化する入力信号のビット数の制限を行うことができる。
【００６７】
【発明の効果】
本発明によれば、伝送速度が低下した場合に符号化する領域を制限することができ、フレームレートを落とすことなく符号化を行うことができる。
【００６８】
また、伝送速度が低下した場合にも、動きのある部分だけを伝送することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の画像符号化装置を示すブロック図である。
【図２】 実施の形態１における符号化領域指定器を示すブロック図である。
【図３】 図１の画像信号入力回路１の詳細を示すブロック図である。
【図４】 本発明の実施の形態２の画像符号化装置を示すブロック図である。
【図５】 実施の形態２における符号化領域指定器を示すブロック図である。
【図６】 本発明の実施の形態３の画像符号化装置を示すブロック図である。
【図７】 本発明の実施の形態４の画像符号化装置を示すブロック図である。
【図８】 実施の形態４におけるビットセレクタを示すブロック図である。
【図９】 本発明の実施の形態５の画像符号化装置を示すブロック図である。
【図１０】 実施の形態５における符号化領域指定器を示すブロック図である。
【図１１】 ビットセレクタの挿入位置の変形例を示すブロック図である。
【図１２】 従来の画像符号化装置を示すブロック図である。
【図１３】 画像符号化回路への入力信号を示す図である。
【符号の説明】
１ 画像信号入力回路、 ２ 画像符号化回路、 ２ｎ 領域セレクタ、３ 伝送路、 １１ カラー信号変換回路、 １２ ブロック化回路、 ４１、４２符号化領域指定器、 ４３ ビットセレクタ、 ４４ 領域セレクタ、 ４５符号化領域指定器。
【発明の属する技術分野】
この発明は、映像信号を符号化する符号化装置に関するものである。
【０００２】
【従来の技術】
図１２は、例えば「ＭＰＥＧ−４のすべて」（工業調査会）ｐ．３９〜ｐ．４０に示された従来の符号化装置である。
【０００３】
図１２において、１は図示しないカメラ等の映像信号発生装置からの映像信号（例えばＲ，Ｇ，Ｂの信号）を入力して、Ｙ，Ｃｂ，Ｃｒ信号に変換し、さらにマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路、２は画像信号入力回路１から出力されるブロック化画像信号を受けて符号化を行う画像符号化回路、３は画像符号化回路２で符号化された画像信号を伝送する伝送路である。
【０００４】
画像符号化回路２は、入力信号を第一の入力とする減算器２ａを有し、減算器２ａの出力はＤＣＴ回路２ｂ、量子化器２ｃを通って、ＤＣ／ＡＣ予測器２ｄと逆量子化器２ｆに入力される。ＤＣ／ＡＣ予測器２ｄの出力は可変長符号化回路２ｅの第一の入力端子に与えられ、可変長符号化回路２ｅはビットストリームを出力する。一方、逆量子化器２ｆの出力は、逆ＤＣＴ回路２ｇを通って、加算器２ｈの第一の入力端子に与えられる。加算器２ｈの出力はメモリ２ｊに与えられ、メモリ２ｊの出力は予測画像作成回路２ｋの第一の入力端子と動き検出回路２ｍの第一の入力端子に与えられる。動き検出回路２ｍの第二の入力端子には、画像符号化回路２の入力信号（画像信号入力回路１の出力）が与えられ、動き検出回路２ｍの出力は予測画像作成回路２ｋの第二の入力端子と動きベクトル予測器２ｉに与えられる。動きベクトル予測器２ｉの出力は可変長符号化回路２ｅの第二の入力端子に与えられる。また、予測画像作成回路２ｋの出力は減算器２ａの第二の入力端子と加算器２ｈの第二の入力端子に与えられる。
【０００５】
画像符号化回路２の出力は伝送路３を介し、ビットストリームとして、図示しない復号装置側へ出力される。
【０００６】
次に動作について説明する。まず、画像信号入力回路１から出力され、画像符号化回路２に入力されるブロック化画像信号は、図１３に示したように基本処理単位であるマクロブロックに分割されたものである。すなわち、入力される画像信号が４：２：０の場合、輝度信号（Ｙ）の１６画素×１６ラインが、２つの色差信号（Ｃｂ、Ｃｒ）の８画素×８ラインと画面上で同じ大きさとなるので、８画素×８ラインのブロックが６つで、１つのマクロブロックが構成される。なお、ここでは、入力されるＶｉｄｅｏ Ｏｂｊｅｃｔ Ｐｌａｎｅ（ＶＯＰ）は矩形形状で、フレームと同一とする。
【０００７】
画像符号化回路２は、各ブロックに対して離散コサイン変換（ＤＣＴ）を施してから量子化する。量子化されたＤＣＴ係数はＤＣ／ＡＣ予測器２ｄで係数の予測を行った後、量子化パラメータなどの付加情報とともに可変長符号化する。これがイントラ符号化である。すべてのマクロブロックに対してイントラ符号化を適用するＶＯＰをＩ−ＶＯＰと呼ぶ。
【０００８】
一方、量子化されたＤＣＴ係数は、逆量子化、逆ＤＣＴを受けて、復号され、復号画像はメモリ２ｊに記憶される。メモリ２ｊの復号画像はインター符号化を行うときに使用される。
【０００９】
インター符号化の場合は、動き検出回路２ｍにおいて、入力されたマクロブロックの動きを示す動きベクトルを検出する。動きベクトルは、メモリ２ｊに記憶された復号画像の中で、入力マクロブロックとの誤差が最も小さくなるような位置を示すものである。予測画像作成回路２ｋは動きベクトルに基づいて、予測画像を作成する。次に、入力マクロブロックとこの予測画像の差分を求め、その差分信号に対して、ＤＣＴを施し、量子化を行う。量子化された変換係数は、予測符号化された動きベクトルおよび量子化パラメータなどの付加情報とともに可変長符号化される。また、量子化されたＤＣＴ係数は、逆量子化、逆ＤＣＴを受けた後、予測画像と加算（２ｈ）されて、メモリ２ｊに記憶される。
【００１０】
また、伝送路におけるビットレートを監視しておき、例えば、インターネットのストリーム配信等で、回線状況によって伝送速度が低下した場合、符号化回路２側で符号化するフレームレートを落とし、伝送速度に応じた符号化を行う構成になっている。この場合、図示しない復号化装置側で復号される画像のフレームレートは伝送速度に応じて変化し、表示されるようになる。
【００１１】
【発明が解決しようとする課題】
上記のような従来の符号化装置においては、画像符号化回路２は、伝送速度が低下した場合、復号化装置側に送信する画像のフレームレートを落として送信する必要がある。この場合、復号化装置側で復号される画像はフレームのデータが欠落している為、コマ落としした画像が表示される等の問題があった。
【００１２】
この発明は、上述のような課題を解消する為になされたもので、符号化する領域を制限する、又は符号化する入力画像のビット数を制限することで伝送速度が低下した場合でもフレームレートを落とすことなく符号化した画像データを送信できる画像符号化装置を提示するものである。
【００１３】
【課題を解決するための手段】
本発明の画像符号化装置は、
映像信号を受けて、該映像信号をマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路と、
前記画像信号入力回路から出力されるブロック化画像信号を符号化し、符号化された画像信号を伝送路に出力する画像符号化回路と、
伝送路のビットレートと、前記画像符号化回路で検出される動きベクトルを入力とし、これらに基づいて符号化する領域を指定する符号化領域指定器と
を備え、
前記画像符号化回路は、該符号化領域指定器で指定された領域のみを符号化する画像符号化装置であって、
前記符号化領域指定器が、
動きベクトルを、各マクロブロックについての水平方向動きベクトル絶対値および垂直方向動きベクトル絶対値に変換する動きベクトル変換器と、
前記水平動きベクトル絶対値が第１の閾値よりも大きい時、真値を出力する第１の比較器と、
前記垂直動きベクトル絶対値が第２の閾値よりも大きい時、真値を出力する第２の比較器と、
前記第１の比較器の出力と、前記第２の比較器の出力の論理和を出力する論理和回路とを備え、
伝送路のビットレートが低くなった場合には、より動きが大きいマクロブロックのみ符号化を行うように前記第１の閾値及び前記第２の閾値を切り換え、
前記画像符号化回路は、前記論理和回路の出力が真値のとき、その動きベクトルを含むマクロブロックのみ符号化する
ことを特徴とする。
【００１７】
【発明の実施の形態】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１８】
実施の形態１．
図１は本発明の実施の形態１の画像符号化装置を示すものである。同図において、１は図示しないカメラ等の映像信号発生装置からの映像信号（例えばＲ，Ｇ，Ｂの信号）を入力して、Ｙ，Ｃｂ，Ｃｒ信号に変換し、さらにマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路、２は画像信号入力回路１から出力されるブロック化画像信号を受けて符号化を行う画像符号化回路、３は画像符号化回路２で符号化された画像信号を伝送する伝送路である。
【００１９】
画像信号入力回路１は、図３に示すように、図示しないカメラ等の映像信号発生装置からの映像信号（例えばＲ，Ｇ，Ｂの信号）を受けて、輝度信号Ｙ及び色差信号Ｃｂ，Ｃｒ信号に変換するカラー信号変換回路１１と、カラー信号変換回路１１から出力される輝度信号Ｙ及び色差信号Ｃｂ，Ｃｒを受けて、マクロブロックに分割してブロック化画像信号を生成するブロック化回路１２とを有する。
【００２０】
画像符号化回路２は、画像信号入力回路１からの入力信号を第一の入力とする減算器２ａを有し、減算器２ａの出力は領域セレクタ２ｎ、ＤＣＴ回路２ｂ、量子化器２ｃを通って、ＤＣ／ＡＣ予測器２ｄと逆量子化器２ｆに入力される。ＤＣ／ＡＣ予測器２ｄの出力は可変長符号化回路２ｅの第一の入力端子に与えられ、可変長符号化回路２ｅは、ＤＣ／ＡＣ予測器２ｄの出力と、後述の動きベクトル予測器２ｉの出力とに基づきビットストリームを形成し、これを伝送路３へ出力する。一方、逆量子化器２ｆの出力は、逆ＤＣＴ回路２ｇを通って、加算器２ｈの第一の入力端子に与えられる。加算器２ｈの出力はメモリ２ｊに与えられ、メモリ２ｊの出力は予測画像作成回路２ｋの第一の入力端子と動き検出回路２ｍの第一の入力端子に与えられる。動き検出回路２ｍの第二の入力端子には、画像符号化回路２の入力信号（画像信号入力回路１の出力）が与えられ、動き検出回路２ｍの出力は予測画像作成回路２ｋの第二の入力端子と動きベクトル予測器２ｉに与えられる。動きベクトル予測器２ｉの出力は可変長符号化回路２ｅの第二の入力端子に与えられる。また、予測画像作成回路２ｋの出力は減算器２ａの第二の入力端子と加算器２ｈの第二の入力端子に与えられる。
【００２１】
符号化領域指定器４１には動き検出回路２ｍの出力信号２ｍ１と、伝送路ビットレート測定器５の出力信号５ａが入力され、符号化領域指定器４１の出力は領域セレクタ２ｎの動作を制御する。
【００２２】
画像信号入力回路１から出力され、画像符号化回路２に入力されるブロック化画像信号は、図１３に示したように基本処理単位であるマクロブロックに分割されたものである。すなわち、入力される画像信号が４：２：０の場合、輝度信号（Ｙ）の１６画素×１６ラインが、２つの色差信号（Ｃｂ、Ｃｒ）の８画素×８ラインと画面上で同じ大きさとなるので、８画素×８ラインのブロックが６つで、１つのマクロブロックが構成される。なお、ここでは、入力されるＶｉｄｅｏＯｂｊｅｃｔ Ｐｌａｎｅ（ＶＯＰ）は矩形形状で、フレームと同一とする。
【００２３】
符号化領域指定器４１では、伝送路ビットレート測定器５から入力されるビットレート（伝送速度）に応じて符号化するマクロブロックの設定を行い、領域セレクタ２ｎを制御して、画像符号化回路２で符号化する信号を切り替える。以下、この動作の詳細を記す。
【００２４】
図２は符号化領域指定器４１を示すものである。動きベクトル変換器４１ａは動き検出回路２ｍが出力する動きベクトル２ｍ１から、各マクロブロックについて水平方向動きベクトル値４１ａ１、垂直方向動きベクトル値４１ａ２を求めてそれぞれ比較器４１ｂ及び４１ｃに出力する。比較器４１ｂでは水平方向ベクトル値４１ａ１と、伝送路ビットレート測定器５の出力のビットレートに応じて切り替わる閾値４１ｄとの比較を行い、比較器４１ｃでは垂直方向動きベクトル値４１ａ２と、閾値４１ｄと同様に伝送路ビットレート測定器５の出力のビットレートに応じて切り替わる閾値４１ｅとの比較を行う。
【００２５】
比較器４１ｂ及び４１ｃの各々は動きベクトル変換器４１ａから供給される動きベクトル値の方がそれぞれの閾値よりも大きいときに真となり、これらの値の論理和を求める論理和回路４１ｈの出力が、符号化領域指定器４１の出力となる。これにより、伝送速度が低くなった場合には、動きが大きいマクロブロックのみ符号化を行い、静止画または動きが少ないマクロブロックは符号化を行わないように制御することができる。
【００２６】
領域セレクタ２ｎは、符号化領域指定器４１の出力が符号化を行うべきことを示している場合には、減算器２ａの出力をＤＣＴ回路２ｂに入力し、符号化領域指定器４１の出力が符号化を行うべきではないことを示している場合には、０信号（予測誤差が０であることを示す）をＤＣＴ回路２ｂに入力する。
【００２７】
減算器２ａ、ＤＣＴ回路２ｂから動き検出器２ｍまでの動作は従来例と同様であるので、説明を省略する。
【００２８】
符号化領域指定器４１の出力が符号化を行うべきでないことを示している場合には、領域セレクタ２ｎの出力をがゼロとなるので、結果的に、画像符号化回路２は、このマクロブロックの符号化を行わないことになる。すなわち、画像符号化回路２は、符号化領域指定器４１から指定されたマクロブロックのみの符号化を行うので、伝送するストリームデータを削減することが可能となり、フレームレートを落とすことなく、復号装置側に送信できる。
【００２９】
なお、上記実施の形態１においては、符号化領域指定器４１が符号化しないマクロブロックと判定した場合に、領域セレクタ２ｎの出力を０とすることにより符号化を行わないよう制御したが、例えば、符号化領域指定器４１の出力を可変長符号化回路２ｅに入力し、符号化しないマクロブロックと判定された場合には、可変長符号化回路２ｅがｎｏｔ＿ｃｏｄｅｄ（マクロブロックが符号化されなかったことを示す符号）を出力するよう構成してもよい。
【００３０】
実施の形態２．
図４は本発明の実施の形態２の画像符号化装置を示すものである。同図において、１は図示しないカメラ等の映像信号発生装置からの映像信号（例えばＲ，Ｇ，Ｂの信号）を入力して、Ｙ，Ｃｂ，Ｃｒ信号に変換し、さらにマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路、画像信号入力回路１から出力されるブロック化画像信号は画像符号化回路２に入力される。
【００３１】
画像符号化回路２は、画像信号入力回路１からの入力信号を第一の入力とする減算器２ａを有し、減算器２ａの出力は領域セレクタ２ｎ、ＤＣＴ回路２ｂ、量子化器２ｃを通って、ＤＣ／ＡＣ予測器２ｄと逆量子化器２ｆに入力される。ＤＣ／ＡＣ予測器２ｄの出力は可変長符号化回路２ｅの第一の入力端子に与えられ、可変長符号化回路２ｅは、後述の動きベクトル予測器２ｉの出力とに基づきビットストリームを形成し、これを伝送路３へ出力する。一方、逆量子化器２ｆの出力は、逆ＤＣＴ回路２ｇを通って、加算器２ｈの第一の入力端子に与えられる。加算器２ｈの出力はメモリ２ｊに与えられ、メモリ２ｊの出力は予測画像作成回路２ｋの第一の入力端子と動き検出回路２ｍの第一の入力端子に与えられる。動き検出回路２ｍの第二の入力端子には、画像符号化回路２の入力信号が与えられ、動き検出回路２ｍの出力は予測画像作成回路２ｋの第二の入力端子と動きベクトル予測器２ｉに与えられる。動きベクトル予測器２ｉの出力は可変長符号化回路２ｅの第二の入力端子に与えられる。また、予測画像作成回路２ｋの出力は減算器２ａの第二の入力端子と加算器２ｈの第二の入力端子に与えられる。
【００３２】
一方、符号化領域指定器４２には外部から指定された領域を示す信号７と、伝送路ビットレート測定器５の出力信号５ａが入力され、符号化領域指定器４２の出力は領域セレクタ２ｎを制御する。
【００３３】
実施の形態２は、実施の形態１の符号化領域指定器４１の代わりに符号化領域指定器４２を用いる点が実施の形態１と異なる。
【００３４】
図５は、符号化領域指定器４２を示すものである。アドレスデコード器４２ａは伝送路３のビットレートに応じて、符号化する領域を示す水平開始位置、水平終了位置、垂直開始位置、垂直終了位置の信号４２ｘを比較器４２ｂ及び４２ｄに出力する。
【００３５】
例えば、画像信号入力回路１から入力される画像サイズが、輝度信号で水平１７６画素、垂直１４４画素であるとき、水平のマクロブロック数は１１個、垂直のマクロブロック数は９個となる。そこで、伝送路３のビットレートが高ければ、水平開始位置を０、水平終了位置を１０、垂直開始位置を０、垂直終了位置を８とする。すなわち、この場合、画面全体を符号化することを示している。
【００３６】
また、伝送路３のビットレートが低くなった場合には、信号７に指定された領域のみを符号化するよう、水平開始位置、水平終了位置、垂直開始位置、垂直終了位置を設定する。例えば、領域を示す信号７が画面の中央１／４の領域を示している場合、すなわち、領域の左上の画素位置が（４４，３６）、領域の大きさが水平８８画素、垂直７２画素である場合、この領域を含むマクロブロックを選択して、水平開始位置を２、水平終了位置を８、垂直開始位置を２、垂直終了位置を６とする。
【００３７】
なお、領域を示す信号７は、例えば、画面中央１／４サイズ、あるいは、画面中央縦１／２サイズ、あるいは、画面左半分、画面右半分といったように、予め定めたエリアを選択して示す信号であってもよいし、上述したように、領域の左上の画素位置と領域の大きさを示す信号、あるいは、領域の左上の画素位置と右下の画素位置を示す信号であってもよい。また、画素単位でなく、マクロブロック単位で指定される信号であってもよい。
【００３８】
比較器４２ｂでは水平ＭＢカウンタ４２ｃの出力の水平方向マクロブロックカウント数と、水平開始位置、水平終了位置との比較を行う。同様に比較器４ｄでは垂直ＭＢカウンタ４２ｅの出力の垂直方向マクロブロックカウント数と、垂直開始位置、垂直終了位置との比較を行う。比較器４２ｂ及び４２ｄの各々は下記条件が満たされた場合に真となる。
開始位置≦マクロブロックカウント数≦終了位置
比較器４２ｂ、４２ｄの出力の論理積を求める論理積回路４２ｇの出力４２ｇ１が符号化領域指定器４２の出力となる。
【００３９】
上記条件が水平、垂直方向ともに満たされた場合、論理積回路４２ｇの出力４２ｇ１（領域セレクタ２ｎに供給される）が真となり、画像符号化回路２における符号化を行う。画像符号化回路２の動作は実施の形態１と同一であるので説明を省略する。
【００４０】
画像符号化回路２は、符号化領域指定器４２から指定されたマクロブロックのみの符号化を行うので、伝送するストリームデータを削減することが可能となり、フレームレートを落とすことなく、復号装置側に送信できる。
【００４１】
なお、上記実施の形態２において、領域を示す信号７は、符号化開始時に予め設定した領域であってもよいし、図示しないポインティング・デバイス等からの信号を入力して、前記水平開始位置、水平終了位置、垂直開始位置、垂直終了位置を変更することも可能である。ポインティング・デバイス等からの信号を入力とする場合は、例えば、領域の左上の画素と領域の右下の画素を選択して入力するよう構成すればよい。
【００４２】
また、上記実施の形態２においては、信号７が示す画素単位の領域が、マクロブロックの区切りと一致しない場合、信号７が示す領域を含むすべてのマクロブロックを符号化するとしたが、指定された領域をマクロブロック単位の領域で近似する方法は任意である。
【００４３】
実施の形態３．
図６は本発明の実施の形態３の画像符号化装置を示すものである。同図において、１は図示しないカメラ等の映像信号発生装置からの映像信号（例えばＲ，Ｇ，Ｂの信号）を入力して、Ｙ，Ｃｂ，Ｃｒ信号に変換し、さらにマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路、画像信号入力回路１から出力されるブロック化画像信号は画像符号化回路２に入力される。
【００４４】
画像符号化回路２は、画像信号入力回路１からの入力信号を第一の入力とする減算器２ａを有し、減算器２ａの出力はＤＣＴ回路２ｂ、量子化器２ｃを通って、ＤＣ／ＡＣ予測器２ｄと逆量子化器２ｆに入力される。ＤＣ／ＡＣ予測器２ｄの出力は可変長符号化回路２ｅの第一の入力端子に与えられ、可変長符号化回路２ｅは、後述の動きベクトル予測器２ｉの出力と、符号化領域指定器４２の出力とに基づきビットストリームを形成し、これを伝送路３へ出力する。一方、逆量子化器２ｆの出力は、逆ＤＣＴ回路２ｇを通って、加算器２ｈの第一の入力端子に与えられる。加算器２ｈの出力はメモリ２ｊに与えられ、メモリ２ｊの出力は予測画像作成回路２ｋの第一の入力端子と動き検出回路２ｍの第一の入力端子に与えられる。動き検出回路２ｍの第二の入力端子には、画像符号化回路２の入力信号が与えられ、動き検出回路２ｍの出力は予測画像作成回路２ｋの第二の入力端子と動きベクトル予測器２ｉに与えられる。動きベクトル予測器２ｉの出力は可変長符号化回路２ｅの第二の入力端子に与えられる。また、予測画像作成回路２ｋの出力は減算器２ａの第二の入力端子と加算器２ｈの第二の入力端子に与えられる。
【００４５】
一方、符号化領域指定器４２には外部から指定された領域を示す信号７と、伝送路ビットレート測定器５の出力信号５ａが入力され、符号化領域指定器４２の出力は領域セレクタ４４を制御する。また、符号化領域指定器４２の出力は、可変長符号化回路２ｅの第三の入力端子にも与えられる。
【００４６】
実施の形態３においては、符号化領域指定器４２が符号化する領域を制限した場合、画像符号化回路２は、入力される画像サイズそのものが変化したものとして、符号化を行う。
【００４７】
すなわち、符号化領域指定器４２が符号化する領域を制限した場合、可変長符号化回路２ｅがこの制御信号を受け、ＶＯＰの先頭において、ＶＯＰのサイズを示すヘッダ情報を符号化する。一方、符号化領域指定器４２から出力される制御信号は、領域セレクタ４４にも入力され、現在のマクロブロックが符号化対象でない場合、画像信号入力回路１から出力される信号を画像符号化回路２へ入力しない。この間、画像符号化回路２は全く符号化を行わない。
【００４８】
実施の形態４．
図７は本発明の実施の形態４の画像符号化装置を示すものである。同図において、１は図示しないカメラ等の映像信号発生装置からの映像信号（例えばＲ，Ｇ，Ｂの信号）を入力して、Ｙ，Ｃｂ，Ｃｒ信号に変換し、さらにマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路、画像信号入力回路１から出力されるブロック化画像信号はビットセレクタ４３を介して画像符号化回路２に入力される。ビットセレクタ４３には、伝送路ビットレート測定器５を制御信号として入力される。
【００４９】
画像符号化回路２は、画像信号入力回路１からの入力信号を第一の入力とする減算器２ａを有し、減算器２ａの出力はＤＣＴ回路２ｂ、量子化器２ｃを通って、ＤＣ／ＡＣ予測器２ｄと逆量子化器２ｆに入力される。ＤＣ／ＡＣ予測器２ｄの出力は可変長符号化回路２ｅの第一の入力端子に与えられ、可変長符号化回路２ｅは、後述の動きベクトル予測器２ｉの出力とに基づきビットストリームを形成し、これを伝送路３へ出力する。一方、逆量子化器２ｆの出力は、逆ＤＣＴ回路２ｇを通って、加算器２ｈの第一の入力端子に与えられる。加算器２ｈの出力はメモリ２ｊに与えられ、メモリ２ｊの出力は予測画像作成回路２ｋの第一の入力端子と動き検出回路２ｍの第一の入力端子に与えられる。動き検出回路２ｍの第二の入力端子には、画像符号化回路２の入力信号が与えられ、動き検出回路２ｍの出力は予測画像作成回路２ｋの第二の入力端子と動きベクトル予測器２ｉに与えられる。動きベクトル予測器２ｉの出力は可変長符号化回路２ｅの第二の入力端子に与えられる。また、予測画像作成回路２ｋの出力は減算器２ａの第二の入力端子と加算器２ｈの第二の入力端子に与えられる。
【００５０】
ビットセレクタ４３は伝送路のビットレートに応じて、入力画像のビット数を切り替え、画像符号化回路２に入力する。
【００５１】
図８はビットセレクタ４３を示すものである。ビット数決定器４３ａは、伝送路３のビットレートに応じて、入力画像のビット数を決定し、セレクタ４３ｂに制御信号を送る。セレクタ４３ｂは、ビット数決定器４３ａからの制御信号に応じて、画像入力回路からの信号（ブロック化画像信号）１ａのビット数を切り替える。例えば、伝送速度が低下した場合には、入力信号１ａ（ｎ）〜１ａ０のうち、ＭＳＢ側の１ａ（ｎ）〜１ａ２を選択し出力する。選択するビット数は、伝送速度に応じて切り替える。セレクタ４３ｂの出力は画像符号化回路２へ入力される。
【００５２】
画像符号化回路２の動作は従来例と同様であるので、説明を省略する。
【００５３】
伝送速度が低下した場合には、ビットセレクタ４３により入力画像のビット数が低減されるので、画像符号化回路２で発生するストリームデータを削減することが可能となり、フレームレートを落とすことなく、復号装置側に送信することできる。
【００５４】
実施の形態５．
図９は本発明の実施の形態５の画像符号化装置を示すものである。同図において、１は図示しないカメラ等の映像信号発生装置からの映像信号（例えばＲ，Ｇ，Ｂの信号）を入力して、Ｙ，Ｃｂ，Ｃｒ信号に変換し、さらにマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路、画像信号入力回路１から出力されるブロック化画像信号はビットセレクタ４３を介して画像符号化回路２に入力される。ビットセレクタ４３には、伝送路ビットレート測定器５の出力を制御信号として入力される。
【００５５】
画像符号化回路２は、ビットセレクタ４３からの入力信号を第一の入力とする減算器２ａを有し、減算器２ａの出力は領域セレクタ２ｎ、ＤＣＴ回路２ｂ、量子化器２ｃを通って、ＤＣ／ＡＣ予測器２ｄと逆量子化器２ｆに入力される。ＤＣ／ＡＣ予測器２ｄの出力は可変長符号化回路２ｅの第一の入力端子に与えられ、可変長符号化回路２ｅは、後述の動きベクトル予測器２ｉの出力とに基づきビットストリームを形成し、これを伝送路３へ出力する。一方、逆量子化器２ｆの出力は、逆ＤＣＴ回路２ｇを通って、加算器２ｈの第一の入力端子に与えられる。加算器２ｈの出力はメモリ２ｊに与えられ、メモリ２ｊの出力は予測画像作成回路２ｋの第一の入力端子と動き検出回路２ｍの第一の入力端子に与えられる。動き検出回路２ｍの第二の入力端子には、画像符号化回路２の入力信号が与えられ、動き検出回路２ｍの出力は予測画像作成回路２ｋの第二の入力端子と動きベクトル予測器２ｉに与えられる。動きベクトル予測器２ｉの出力は可変長符号化回路２ｅの第二の入力端子に与えられる。また、予測画像作成回路２ｋの出力は減算器２ａの第二の入力端子と加算器２ｈの第二の入力端子に与えられる。
【００５６】
一方、符号化領域指定器４５には動き検出回路２ｍの出力信号２ｍ１と、伝送路ビットレート測定器５の出力信号５ａと、外部から指定された領域を示す信号７が入力され、符号化領域指定器４５の出力は領域セレクタ２ｎを制御する。
【００５７】
実施の形態５は、符号化領域指定器４５とビットセレクタ４３の双方を備える点が、実施の形態４と異なる。ビットセレクタ４３の動作は実施の形態４と同様である。
【００５８】
符号化領域指定器４５の一構成例を図１０に示す。図において、４１は伝送路ビットレート測定器の出力信号５ａと動き検出回路の出力信号２ｍ１を入力とする符号化領域指定器（図１に示す実施の形態１の符号領域指定器４１と同じもの）であり、４２は伝送路ビットレート測定器の出力信号５ａと外部から指定された領域を示す信号７を入力とする符号化領域指定器（図４に示す実施の形態２の符号化領域指定器４２と同じもの）であり、符号化領域指定器４１、４２の出力の論理積を求める論理積回路４５ａの出力が符号化領域指定器４５の出力となる。
【００５９】
符号化領域指定器４１の動作は実施の形態１と同様であり、符号化領域指定器４２の動作は実施の形態２と同様である。従って、符号化領域指定器４５は、伝送速度が低下した場合には、指定された領域の中の動きの大きい部分のみを符号化するよう画像符号化回路２を制御する。減算器２ａから領域セレクタ２ｎまでで構成される画像符号化回路２の動作は実施の形態１と同様であるので、説明を省略する。
【００６０】
実施の形態５においては、ビットセレクタ４３と符号化領域指定器４５の双方を備えるので、伝送速度が低下した場合には、符号化する領域を制限するとともに、入力画像のビット数を低減することにより、画像符号化回路２で発生するストリームデータを削減することが可能となり、フレームレートを落とすことなく、復号装置側に送信することできる。
【００６１】
なお、実施の形態５においては、符号化領域指定器４５を、符号化領域指定器４１と符号化領域指定器４２の出力の論理積をとるよう構成したが、符号化領域指定器４５は符号化領域指定器４１と符号化領域指定器４２の出力の論理和をとるよう構成してもよい。この場合、符号化領域指定器４５は、伝送速度が低下した場合に、外部から指定された領域または動きの大きい部分のみを符号化するよう画像符号化回路２を制御する。
【００６２】
また、符号化領域指定器４５は、上記の構成に限らず、伝送路のビットレート５ａと動きベクトル２ｍ１と外部から指定された領域７に基づく任意の方法で符号化する領域を決定することができる。
【００６３】
なお、上記実施の形態５においては、ビットセレクタ４３と符号化領域指定器４５の双方を備えるとしたが、符号化領域指定器４５のみを備える構成であってもよい。
【００６４】
また、上記実施の形態５においては、ビットセレクタ４３と符号化領域指定器４５を備えるとしたが、符号化領域指定器４５の代わりに、符号化領域指定器４１または符号化領域指定器４２を備える構成としてもよい。
【００６５】
また、図７の例、及び図９の例では、画像信号入力回路１のブロック化回路１２から出力され、画像符号化回路２に入力されるブロック化画像信号のビット数を制限しているが、図１１に示すように、画像信号入力回路１のカラー信号変換回路１１とブロック化回路１２の間にビットセレクタ４３を挿入し、カラー信号変換回路１１の出力され、ブロック化回路１２に入力される輝度信号（Ｙ）及び色差信号（Ｙｂ，Ｙｒ）のビット数を制限することとしても良い。
【００６６】
また、上記実施の形態においてはＭＰＥＧ４の符号化について説明したが、Ｈ２６３の場合などでも同様の構成で符号化する領域の制限、または、符号化する入力信号のビット数の制限を行うことができる。
【００６７】
【発明の効果】
本発明によれば、伝送速度が低下した場合に符号化する領域を制限することができ、フレームレートを落とすことなく符号化を行うことができる。
【００６８】
また、伝送速度が低下した場合にも、動きのある部分だけを伝送することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の画像符号化装置を示すブロック図である。
【図２】 実施の形態１における符号化領域指定器を示すブロック図である。
【図３】 図１の画像信号入力回路１の詳細を示すブロック図である。
【図４】 本発明の実施の形態２の画像符号化装置を示すブロック図である。
【図５】 実施の形態２における符号化領域指定器を示すブロック図である。
【図６】 本発明の実施の形態３の画像符号化装置を示すブロック図である。
【図７】 本発明の実施の形態４の画像符号化装置を示すブロック図である。
【図８】 実施の形態４におけるビットセレクタを示すブロック図である。
【図９】 本発明の実施の形態５の画像符号化装置を示すブロック図である。
【図１０】 実施の形態５における符号化領域指定器を示すブロック図である。
【図１１】 ビットセレクタの挿入位置の変形例を示すブロック図である。
【図１２】 従来の画像符号化装置を示すブロック図である。
【図１３】 画像符号化回路への入力信号を示す図である。
【符号の説明】
１ 画像信号入力回路、 ２ 画像符号化回路、 ２ｎ 領域セレクタ、３ 伝送路、 １１ カラー信号変換回路、 １２ ブロック化回路、 ４１、４２符号化領域指定器、 ４３ ビットセレクタ、 ４４ 領域セレクタ、 ４５符号化領域指定器。
Claims (2)
- 映像信号を受けて、該映像信号をマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路と、
前記画像信号入力回路から出力されるブロック化画像信号を符号化し、符号化された画像信号を伝送路に出力する画像符号化回路と、
伝送路のビットレートと、前記画像符号化回路で検出される動きベクトルを入力とし、これらに基づいて符号化する領域を指定する符号化領域指定器と
を備え、
前記画像符号化回路は、該符号化領域指定器で指定された領域のみを符号化する画像符号化装置であって、
前記符号化領域指定器が、
動きベクトルを、各マクロブロックについての水平方向動きベクトル絶対値および垂直方向動きベクトル絶対値に変換する動きベクトル変換器と、
前記水平動きベクトル絶対値が第１の閾値よりも大きい時、真値を出力する第１の比較器と、
前記垂直動きベクトル絶対値が第２の閾値よりも大きい時、真値を出力する第２の比較器と、
前記第１の比較器の出力と、前記第２の比較器の出力の論理和を出力する論理和回路とを備え、
伝送路のビットレートが低くなった場合には、より動きが大きいマクロブロックのみ符号化を行うように前記第１の閾値及び前記第２の閾値を切り換え、
前記画像符号化回路は、前記論理和回路の出力が真値のとき、その動きベクトルを含むマクロブロックのみ符号化する
ことを特徴とする画像符号化装置。 - 映像信号を受けて、該映像信号をマクロブロックに分割してブロック化画像信号を生成する画像信号入力回路と、
前記画像信号入力回路から出力されるブロック化画像信号を符号化し、符号化された画像信号を伝送路に出力する画像符号化回路と、
伝送路のビットレートと、前記画像符号化回路で検出される動きベクトルを入力とし、これらに基づいて符号化する第１の領域を指定する第１の符号化領域指定器と
を備え、
前記第１の符号化領域指定器が、
動きベクトルを、各マクロブロックについての水平方向動きベクトル絶対値および垂直方向動きベクトル絶対値に変換する動きベクトル変換器と、
前記水平動きベクトル絶対値が第１の閾値よりも大きい時、真値を出力する第１の比較器と、
前記垂直動きベクトル絶対値が第２の閾値よりも大きい時、真値を出力する第２の比較器と、
前記第１の比較器の出力と、前記第２の比較器の出力の論理和を出力する論理和回路とを備え、
伝送路のビットレートが低くなった場合には、より動きが大きいマクロブロックのみ符号化を行うように前記第１の閾値及び前記第２の閾値を切り換え、
前記第１の符号化領域指定器は、前記論理和回路の出力が真値のとき、その動きベクトルを含むマクロブロックを前記符号化する第１の領域として指定し、
伝送路のビットレートと、外部から指定される領域情報を入力とし、これらに基づいて符号化する第２の領域を指定する第２の符号化領域指定器をさらに備え、
前記画像符号化回路は、該前記第１の符号化領域指定器によって指定された前記第１の領域と、前記第２の符号化領域指定器によって指定される前記第２の領域の重なった領域のみを符号化する
ことを特徴とする画像符号化装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000173681A JP4219532B2 (ja) | 2000-06-09 | 2000-06-09 | 画像符号化装置 |
| EP20010302755 EP1162848A3 (en) | 2000-06-09 | 2001-03-26 | Image encoding device |
| US09/816,324 US6922490B2 (en) | 2000-06-09 | 2001-03-26 | Image compression of selected regions based on transmission bit rate, motion, and/or region information, and bit selection before compression based on transmission bit rate |
| CNB011214694A CN1174626C (zh) | 2000-06-09 | 2001-06-08 | 图像编码装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000173681A JP4219532B2 (ja) | 2000-06-09 | 2000-06-09 | 画像符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001359100A JP2001359100A (ja) | 2001-12-26 |
| JP4219532B2 true JP4219532B2 (ja) | 2009-02-04 |
Family
ID=18675867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000173681A Expired - Fee Related JP4219532B2 (ja) | 2000-06-09 | 2000-06-09 | 画像符号化装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6922490B2 (ja) |
| EP (1) | EP1162848A3 (ja) |
| JP (1) | JP4219532B2 (ja) |
| CN (1) | CN1174626C (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8426152B2 (en) * | 2007-01-03 | 2013-04-23 | Lamdagen Corporation | Enzymatic assay for LSPR |
| JP4821836B2 (ja) * | 2008-02-04 | 2011-11-24 | ソニー株式会社 | 情報処理装置および方法 |
| US20120033090A1 (en) * | 2009-03-30 | 2012-02-09 | Nec Corporation | Network camera, operation control method, and recording medium |
| US8456532B1 (en) | 2011-04-25 | 2013-06-04 | Next Level Security Systems, Inc. | Internet protocol camera transcode avoidance |
| JP6703805B2 (ja) * | 2014-10-03 | 2020-06-03 | 倉敷紡績株式会社 | 撮像装置 |
| EP3334164B1 (en) | 2016-12-09 | 2019-08-21 | Nokia Technologies Oy | A method and an apparatus and a computer program product for video encoding and decoding |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4951140A (en) * | 1988-02-22 | 1990-08-21 | Kabushiki Kaisha Toshiba | Image encoding apparatus |
| US5128776A (en) | 1989-06-16 | 1992-07-07 | Harris Corporation | Prioritized image transmission system and method |
| US5717816A (en) * | 1993-01-13 | 1998-02-10 | Hitachi America Ltd. | Method and apparatus for the selection of data for use in VTR trick playback operation in a system using intra-coded video frames |
| US5614952A (en) | 1994-10-11 | 1997-03-25 | Hitachi America, Ltd. | Digital video decoder for decoding digital high definition and/or digital standard definition television signals |
| US5668352A (en) * | 1994-12-21 | 1997-09-16 | At&T Global Information Solutions Company | Data compression in digitizing tablet |
| JP3258840B2 (ja) * | 1994-12-27 | 2002-02-18 | シャープ株式会社 | 動画像符号化装置および領域抽出装置 |
| US5852565A (en) * | 1996-01-30 | 1998-12-22 | Demografx | Temporal and resolution layering in advanced television |
| US5812200A (en) | 1996-09-03 | 1998-09-22 | Lg Electronics, Inc. | Method and apparatus for constant data rate output of encoders |
| US6097435A (en) * | 1997-01-31 | 2000-08-01 | Hughes Electronics Corporation | Video system with selectable bit rate reduction |
| US6028965A (en) * | 1997-05-13 | 2000-02-22 | Lg Electronics, Inc | Method and apparatus for intelligent codec system |
| JPH11243540A (ja) | 1998-02-26 | 1999-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 画像通信装置 |
| US6496607B1 (en) * | 1998-06-26 | 2002-12-17 | Sarnoff Corporation | Method and apparatus for region-based allocation of processing resources and control of input image formation |
| US6356664B1 (en) * | 1999-02-24 | 2002-03-12 | International Business Machines Corporation | Selective reduction of video data using variable sampling rates based on importance within the image |
-
2000
- 2000-06-09 JP JP2000173681A patent/JP4219532B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-26 US US09/816,324 patent/US6922490B2/en not_active Expired - Fee Related
- 2001-03-26 EP EP20010302755 patent/EP1162848A3/en not_active Withdrawn
- 2001-06-08 CN CNB011214694A patent/CN1174626C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001359100A (ja) | 2001-12-26 |
| EP1162848A2 (en) | 2001-12-12 |
| CN1334681A (zh) | 2002-02-06 |
| US20010053251A1 (en) | 2001-12-20 |
| EP1162848A3 (en) | 2004-08-18 |
| US6922490B2 (en) | 2005-07-26 |
| CN1174626C (zh) | 2004-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6816617B2 (en) | Motion vector searcher and motion vector search method as well as moving picture coding apparatus | |
| WO2010004939A1 (ja) | 画像符号化装置、画像復号装置、画像符号化方法及び画像復号方法 | |
| WO1998036577A1 (en) | Predictive coding method and decoding method for dynamic image | |
| JPH11112973A (ja) | 映像信号変換装置及び映像信号変換方法 | |
| JPH1169356A (ja) | 動画像符号化方式及び動画像復号方式 | |
| JP2002532029A (ja) | ビデオ圧縮のための効率的マクロブロックヘッダ符号化 | |
| JP3855522B2 (ja) | 動画変換装置 | |
| JP5195032B2 (ja) | 符号化装置／復号化装置、符号化方法／復号化方法及びプログラム | |
| JPH10290463A (ja) | 動画像の予測符号化方法および復号方法、動画像予測符号化または復号プログラムを記録した記録媒体、および、動画像予測符号化データを記録した記録媒体 | |
| EP3073737B1 (en) | Video coding device, video coding program, video coding method, and video coding and decoding system | |
| JP4219532B2 (ja) | 画像符号化装置 | |
| JPH0775111A (ja) | デジタル信号符号化装置 | |
| JPH10271494A (ja) | 動画符号変換装置 | |
| JPH10229563A (ja) | 動画像符号化方法、及び動画像符号化装置 | |
| JP4264811B2 (ja) | 画像復号化装置及び画像復号化方法 | |
| JP3690259B2 (ja) | 動画像高速符号化装置及び動画像高速符号化方法 | |
| JPH10224779A (ja) | 動画像のシーン変化検出方法及び装置 | |
| JP3416505B2 (ja) | 動画像復号化方法 | |
| JP4301495B2 (ja) | 動画像圧縮符号化装置 | |
| JPH09130808A (ja) | 動画像圧縮方法および装置 | |
| JP2003087797A (ja) | 画像情報変換装置及び方法、画像情報変換プログラム、並びに記録媒体 | |
| JP3139791B2 (ja) | 動画像パケット通信方式 | |
| JPH0723395A (ja) | 画像処理装置 | |
| JP3985567B2 (ja) | 符号化装置、および符号化方法 | |
| JP3773435B2 (ja) | 画像符号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |