JP4218479B2

JP4218479B2 - 半導体装置

Info

Publication number: JP4218479B2
Application number: JP2003331873A
Authority: JP
Inventors: 丈晴古閑
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2003-09-24
Filing date: 2003-09-24
Publication date: 2009-02-04
Anticipated expiration: 2023-09-24
Also published as: JP2005101198A

Description

この発明は、複数のＭＯＳ制御型半導体チップ（絶縁ゲート型バイポーラトランジスタチップなど）をパッケージ内に並列接続して配置した半導体装置に関する。

絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと称す）やＭＯＳ型電界効果トランジスタ（以下、ＭＯＳＦＥＴと称す）は、電圧駆動型で扱い易く、高速スイッチングが可能であり、広い安全動作領域を持つなどの特長により、パワースイッチングデバイスとして、産業用インバータおよび車輌用インバータなどに幅広く使われている。

このＩＧＢＴやＭＯＳＦＥＴのようなＭＯＳ制御型デバイスでは、一般的に半導体チップの一方の主面上にエミッタ電極とゲート電極が並んで作られ、他方の主面にはコレクタ電極が作られる。

エミッタ電極への配線の接続方法としては、エミッタ電極にボンディングにてアルミワイヤを接続するモジュール型のものと、エミッタ電極をエミッタ金属端子体にて加圧して接続する圧接型のものがある。ここでは圧接型のものを中心に説明する。

図５は、従来の半導体装置の要部構成図であり、同図（ａ）はＩＧＢＴパックの要部平面図、同図（ｂ）はＩＧＢＴチップの要部平面図、同図（ｃ）はＩＧＢＴチップユニットの要部断面図である。同図（ａ）は圧接型ＩＧＢＴの内部構造を示したものである。

図５（ａ）において、ＩＧＢＴパック（半導体装置）はＩＧＢＴチップ５１で構成されるＩＧＢＴチップユニット７１が１６個と、還流用のダイオードチップ６０で構成されるダイオードチップユニット７１ａが９個とを、絶縁筒体６４（セラミックケース）で構成されるパッケージ内に配置されている。

ＩＧＢＴチップ５１のゲートパッド５３とゲート外部導出端子６２がボンディングワイヤ６１で接続している。

図５（ｂ）において、ＩＧＢＴチップ５１は、例えば耐圧が４．５ｋＶ、定格電流が１２５Ａである。チップサイズは、２１．５ｍｍ×２１．５ｍｍである。ガードリング部分とゲートパッドなどＩＧＢＴ動作に寄与しない部分を除いた活性領域は、２２０ｍｍ²である。ＩＧＢＴチップ５１は、半導体基板の厚さが約５００μｍで、ｎ⁺バッファ領域を有するパンチスルー型であり、ゲート構造はプレーナー型である。また、加圧するために、チップのエミッタ電極５４となるＡｌ・Ｓｉ膜は、１３μｍと厚く形成している。

耐圧構造部５２とゲートパッド５３以外は、図示しないＩＧＢＴセルが、多数個配置されている。図に示す加圧部を、エミッタ金属端子体５５にて圧接して、エミッタ側の接続を行う。

同図（ｃ）において、ＩＧＢＴチップ５１のエミッタ側は、エミッタ金属端子体５５にて圧接されて接続され、コレクタ側は、ハンダ接合にてコレクタ金属端子体５６に固着される。

このＩＧＢＴチップ５１のゲートしきい値電圧（以下、しきい値という）は室温で７Ｖである。

図６は、従来のＩＧＢＴチップのコレクタ電流と１２５℃のオン電圧の関係を示す。ゲート駆動電圧を１５Ｖとしたときの曲線である。また、このＩＧＢＴの定格電流は１２５Ａである。

オン電圧が１５Ｖのときのコレクタ電流をコレクタ飽和電流値とすると、このコレクタ飽和電流値は４８０Ａであり、１２５Ａの定格電流の３．８４倍である。

前記したように、このＩＧＢＴチップ５１をＩＧＢＴチップユニット７１に組立て、このＩＧＢＴチップユニット７１を１６個並列接続されるようにパッケージ内に配置し、また、ダイオードチップユニット７１ａを９個並列接続されるようにパッケージ内に配置して半導体装置であるＩＧＢＴ素子（以下：ＩＧＢＴパックという）となる。

ＩＧＢＴパックに実装されるＩＧＢＴチップユニット７１は、ＩＧＢＴパックに実装される前のＩＧＢＴチップユニットに対して、定格の約３倍のコレクタ電流でターンオフ試験を実施し、良品のＩＧＢＴチップユニットのみを選んでパッケージ内に組み込んでＩＧＢＴパックが完成する。

このＩＧＢＴパックの内部構造において、ＩＧＢＴチップとエミッタ金属端子体の位置決めに用いる固定枠は温度サイクルが発生してもＩＧＢＴチップユニットと干渉しないように、エミッタ共通金属板の熱膨張に合わせて移動する、エミッタ共通金属板からＩＧＢＴチップユニットへの熱応力が軽減され、耐温度サイクル性を高めていることが報告されている（特許文献１）。

また、この固定枠はＩＧＢＴチップとエミッタ金属端子体を正確に位置決するので、組立時の素子破壊が防止され、ＩＧＢＴパックの信頼性が高まることが報告されている（特許文献２）。
特開平１１−３４５９３５号公報（第１図）特開平８−１９５４１０号公報（第１図）

図５の従来のＩＧＢＴパックのターンオフ可能遮断電流試験（ＲＢＳＯＡ）を実施した。その結果、ＩＧＢＴパックの定格電流（ＩＧＢＴチップユニット７１の定格電流×ユニット数＝１２５Ａ×１６個＝２０００Ａ）の２倍程度のコレクタ電流（４０００Ａ）にて、多くのＩＧＢＴパックが破壊した。

このことは、ＩＧＢＴパックのターンオフ可能遮断電流はＩＧＢＴチップユニット７１のターンオフ可能遮断電流とユニット数の積の値（ＩＧＢＴチップユニットのターンオフ可能遮断電流の総和値＝６０００Ａ）の７０％程度に低下したことになる。

このＩＧＢＴパックでのターンオフ可能遮断電流の低下の要因として、
（１）ＩＧＢＴチップの定常オン電流のばらつき
（２）ＩＧＢＴチップのターンオフ時間（ストレージ時間、フォール時間）のばらつき
（３）ＩＧＢＴチップユニットのターンオフ可能遮断電流の低下
などが考えられる。

このうち、（１）のＩＧＢＴチップの定常オン電流のばらつきは、加圧状態でのコレクタ・エミッタ間飽和電圧（オン電圧）のばらつきによる。この飽和電圧のばらつきは、ＩＧＢＴパックに実装されるＩＧＢＴチップユニットおよびダイオードチップユニットの高さばらつきと、ＩＧＢＴパックのエミッタ電極板およびコレクタ電極板の高さばらつきによることが多い。定常オン電流にばらつきがあると、定常オン電流が大きいチップに大きなターンオフ遮断電流が流れて、ターンオフ遮断失敗を引き起こす。

また、（２）のターンオフ時間にばらつきがあるとターンオフ時間の長いチップにターンオフ遮断電流が集中しターンオフ遮断失敗を引き起こす。

また、（３）のＩＧＢＴチップユニットのターンオフ可能遮断電流の低下は、チップへの加圧状態がチップ面内で不均一であることによることが多い。加圧状態が不均一な場合、加圧力が大きい箇所にターンオフ遮断電流が集中してその箇所のターンオフ遮断電流密度が上がりターンオフ遮断失敗を引き起こす。

このように、ターンオフ遮断失敗は、ターンオフ遮断電流の増大や、チップ内でのターンオフ遮断電流密度の増大が原因で生じる。

この発明の目的は、前記の課題を解決して、大きなターンオフ可能遮断電流が得られる半導体装置を提供することにある。

前記の目的を達成するために、複数のＭＯＳ制御型半導体チップをパッケージ内に並列接続して配設した半導体装置において、ＭＯＳ制御半導体チップの定格電流で定格オン電圧以下となるゲート駆動電圧を印加したとき、該チップの主電流の飽和値（コレクタ飽和電流値）が定格電流の３倍以下となるように、該チップのゲートしきい値電圧を所定の値に設定する。

また、ＭＯＳ制御半導体チップの接合温度を定格接合温度にし、定格電流で定格オン電圧以下となるゲート駆動電圧を印加したとき、該チップの主電流の飽和値が定格電流の３倍以下となるように、該チップのゲートしきい値電圧を設定する。

前記ゲートしきい値電圧が、前記ゲート駆動電圧の０．５倍以上で、０．７倍以下に設定されるとよい。

また、前記パッケージが加圧接触型であるとよい。

また、前記ＭＯＳ制御型半導体チップがＩＧＢＴチップのようなＭＯＳトランジスタチップであるとよい。勿論、ＭＯＳＦＥＴチップなどでもよい。

このように、ゲートしきい値電圧を高く設定して、主電流の飽和値（コレクタ飽和電流値）を小さくすることで、定常オン電流の大きなチップに流れるターンオフ遮断電流を抑制し、ターンオフ時間の長いチップにターンオフ遮断電流が集中することを抑制し、チップへの加圧状態がチップ面内で不均一であっても、加圧力が大きい箇所に集中して流れるターンオフ遮断電流を抑制して、ターンオフ遮断失敗を防止する。

この発明によれば、ＭＯＳ制御型半導体チップ（ＭＯＳトランジスタチップ）のゲートしきい値電圧を高め、定格電流の３倍（より望ましくは２．４倍程度）以内の主電流の飽和電流値（コレクタ飽和電流）を有するチップをパッケージに組み込むことで、大きなターンオフ可能遮断電流（ターンオフ能力）を有する半導体装置とすることができる。

ここでは、半導体装置の実施の形態として、ゲートしきい値電圧を上げて、ＩＧＢＴチップのコレクタ飽和電流値を小さくし、半導体装置（ＩＧＢＴパック）のターンオフ可能遮断電流を向上させることについて説明する。

図１は、この発明の第１実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。この平面図は、図５（ａ）に相当する図であり、圧接型のＩＧＢＴパック２０の内部構造を示したものである。

同図（ａ）において、パッケージを構成する絶縁筒体１４内に１６個のＩＧＢＴチップ１が固定枠７で固定されて配置され、中央部に９個のダイオードチップ１０が固定枠７で固定され配置される。ＩＧＢＴチップ１のゲートパッド３とパッケージの外周部に配置されたゲート外部導出端子１２とがボンディングワイヤ１１で接続される。このゲート外部導出端子１２は図示しないＩＧＢＴパックのゲート端子に固着されている。

同図（ｂ）において、ＩＧＢＴチップ１のエミッタ側（上側）にはエミッタ金属端子体５、コレクタ側（下側）にはコレクタ金属端子体６が配置され、ＩＧＢＴチップ１と固定枠７とエミッタ金属端子体５とコレクタ金属端子体６でＩＧＢＴチップユニット２１が構成され、還流用のダイオードチップ１０と固定枠７とカソード金属端子体６ａとアノード金属端子体５ａでダイオードチップユニット２１ａが構成される。これらのＩＧＢＴチップユニット２１とダイオードチップユニット２１ａがエミッタ共通電極板８とコレクタ共通電極板９で挟み込まれてこれらの共通電極板８、９と加圧接触する。パッケージはこのエミッタ共通電極板８とコレクタ共通電極板９と絶縁筒体１４と図示しないゲート端子とで構成される。また、位置決めガイド１３でチップユニット全体を位置決めしている。

図２は、図１のＩＧＢＴパックを構成するＩＧＢＴチップおよびＩＧＢＴチップユニットの要部構成図であり、同図（ａ）は、ＩＧＢＴチップの要部平面図、同図（ｂ）は同図（ａ）内に多数形成されるＩＧＢＴセルの要部断面図、同図（ｃ）は、ＩＧＢＴチップを組立てたＩＧＢＴチップユニットの要部断面図である。同図（ａ）と同図（ｃ）は、図５（ｂ）（ｃ）に相当する。

同図（ａ）において、ＩＧＢＴチップ１は、耐圧４．５ｋＶ、定格電流１２５Ａである。チップサイズは、２１．５ｍｍ×２１．５ｍｍである。ガードリング部分とゲートパッドなどＩＧＢＴ動作に寄与しない部分を除いた活性領域は、２２０ｍｍ²である。ＩＧＢＴチップは、半導体基板の厚さが約５００μｍで、ｎ⁺バッファ領域３７を有するパンチスルー型である。ＩＧＢＴチップ１のゲート構造はプレーナー型である。また、加圧するために、ＩＧＢＴチップ１のエミッタ電極４となるＡｌ・Ｓｉ膜は、１３μｍと厚く形成している。

耐圧構造部２とゲートパッド３以外は、ＩＧＢＴセルが、多数個配置されている。加圧部を、エミッタ金属端子体５にて圧接させて、エミッタ側の接続を行う。

同図（ｂ）において、ＩＧＢＴセルは、ｎ^-ドリフト領域３１、ｐベース領域３２、ｎ⁺エミッタ領域３３、ｎ⁺バッファ領域３７、ｐ⁺コレクタ領域３８、ゲート絶縁膜３４、ゲート電極３５、層間絶縁膜３６、エミッタ電極４およびコレクタ電極３９で構成される。

同図（ｃ）において、ＩＧＢＴチップ１のエミッタ側は、エミッタ金属端子体５にて圧接されて接続され、コレクタ側は、ハンダ接合にてコレクタ金属端子体６に固着され、エミッタ電極４とエミッタ金属端子体５は固定枠７で位置決めされていて、ＩＧＢＴチップユニット２１を構成する。このエミッタ金属端子体５およびコレクタ側金属端子体６の材質はモリブデンである。

このＩＧＢＴチップユニット２１のエミッタ金属端子体５とコレクタ金属端子体６はエミッタ共通金属板８とコレクタ共通金属板９と加圧接触する。また、ダイオードチップユニット２１ａも同時に加圧接触される。

前記のＩＧＢＴチップ１のゲートしきい値電圧（以下、しきい値という）は、２５℃で９Ｖとした。この９Ｖのしきい値は、１５Ｖのゲート駆動電圧に対して０．６倍であり、従来のＩＧＢＴチップ５１のしきい値である７Ｖより高く設定されている。

このゲート駆動電圧は、１２５Ａのコレクタ電流（ＩＧＢＴチップの定格電流）を流したとき、ＩＧＢＴパックの定格オン電圧（定格コレクタ・エミッタ飽和電圧ＶCE(sat) ）でＩＧＢＴチップの定格オン電圧（定格コレクタ・エミッタ飽和電圧ＶCE(sat) でもある）である５Ｖを確保できるゲート駆動電圧である。つまり、ＩＧＢＴパック２０をオン動作させる場合のゲート駆動電圧のことであり、本素子の場合は１５Ｖである。

また、このしきい値の設定はゲート駆動電圧の０．５倍から０．７倍にするとよい。０．５倍未満に設定すると、コレクタ飽和電流が大きくなりＩＧＢＴパックでのターンオフ能力が低下する。また、０．７倍を超えるとコレクタ電流が小さくなり過ぎて短絡モードに突入し易くなり破壊し易くなる。

このしきい値の設定は、図２（ｂ）に示すＩＧＢＴセルのチャネルが形成される部分のｐベース領域３２の不純物濃度を高くすることで行う。例えば、しきい値が９Ｖの場合はｐベース領域３２を形成するためのボロンイオン注入量を従来より１．７倍程度増加させた（このときのドーズ量は３．７×１０¹⁴ｃｍ^-2である）。この場合、マスク数の増大などが無く、従来工程と同じ製造工程でできるので、コスト増とはならない。また、このしきい値の設定はゲート絶縁膜３４の厚みを厚くして行っても構わない。

図３に、従来のＩＧＢＴチップ（以下、従来品という）と本発明を適用したＩＧＢＴチップ（以下、本発明品という）のコレクタ電流とオン電圧の関係を示す図（オン電圧カーブ）である。この測定に用いたＩＧＢＴチップのしきい値は、従来品が７Ｖ（室温）で本発明品が９Ｖ（室温）である。ここでは、室温は２５℃とした。また、測定条件は、チップの接合温度が１２５℃（定格接合温度）で、ゲート駆動電圧が１５Ｖである。

この１５Ｖのゲート駆動電圧は、通常の応用装置のゲート駆動電圧であり、前記したように、１２５Ａの定格電流を通電したとき、５Ｖの定格オン電圧以下となる最低のゲート電圧である。

従来品（しきい値７Ｖ：ゲート駆動電圧の０．４６倍程度）は、コレクタ飽和電流値は、定格電流の３．８倍である４８０Ａ程度となるが、本発明品（しきい値９Ｖ：ゲート駆動電圧の０．６倍）の場合、しきい値が高いために、主電流の飽和値であるコレクタ飽和電流値が、定格電流の２．４倍である３００Ａになっている。また、参考までに説明すると、本発明品のしきい値を８Ｖ（ゲート駆動電圧の０．５３程度）にした場合、コレクタ飽和電流値は定格電流の２．６倍である３３０Ａ程度になり、しきい値を７．５Ｖ（ゲート駆動電圧の０．５倍）にした場合、コレクタ飽和電流値は定格電流の３倍である３７０Ａ程度になる。

しきい値が９ＶのＩＧＢＴチップ１で構成するＩＧＢＴチップユニット２１で、ターンオフ選別試験である、３７０Ａのコレクタ電流（ＩＧＢＴチップの定格電流の約３倍）のターンオフ遮断試験を実施し、ターンオフ能力の低いチップ（破壊）やターンオフ波形の異常なチップを除外する。このとき、他の試験条件は、ＩＧＢＴパックのターンオフ選別試験と等価条件である電源電圧が３０００Ｖ、主回路インダクタンスが３．２μＨ，試験温度が１２５℃である。

このとき、１５Ｖのゲート駆動電圧で試験すると、３００Ａのコレクタ電流で短絡モード（コレクタ・エミッタ間の電圧が急上昇する活性領域に突入するモード）に入り破壊の危険があるので、ＩＧＢＴチップユニット２１の選別試験は、１７Ｖのゲート駆動電圧で実施した（但し、ＩＧＢＴパックの選別試験のゲート駆動電圧は後述するように１５Ｖである）。また試験時にターンオフ特性を取得し、ストレージ時間がそろったチップをＩＧＢＴパックに組み合わせる（ストレージ時間のばらつきを５％以下とした）。

本発明のＩＧＢＴチップユニットのターンオフ試験（コレクタ電流：３７０Ａ）で、破壊するＩＧＢＴチップユニットは約３％程度であった。

ＩＧＢＴパックは、３７０Ａのコレクタ電流でターンオフ試験して良品となったＩＧＢＴチップユニット１６個とダイオードチップユニット９個をパッケージ内に収納している。ＩＧＢＴパックの定格電流は、２ｋＡである。ＩＧＢＴパックの断面構造は、図示しない従来のＩＧＢＴパックと同一である。

従来のＩＧＢＴパック（しきい値７Ｖ）と本発明のＩＧＢＴパック（しきい値９Ｖ）のターンオフ可能遮断電流試験（ＲＢＳＯＡ）を実施した。ターンオフ可能遮断電流試験は、電源電圧が３０００Ｖ、主回路インダクタンスが０．２μＨ，ゲート抵抗が１Ω、ゲート・エミッタ間電圧±１５Ｖ（ゲート駆動電圧が１５Ｖ、ゲート逆バイアス電圧が１５Ｖである）で実施した。また、ターンオフ可能遮断電流は、チップ温度が高いほど低下するので、ＩＧＢＴパックに厳しい１２５℃で試験した。その結果をつぎに示す。

図４は、ターンオフ破壊電流の分布図である。コレクタ電流を除々に上昇させてゆき、ターンオフ破壊したコレクタ電流の分布を示す。本発明品のしきい値電圧は９Ｖ（室温）で比較するために示した従来品のしきい値は７Ｖ（室温）である。

ＩＧＢＴパックの定格電流の２．２倍である４４００Ａまでターンオフ遮断試験を実施した。コレクタ・エミッタ間に印加されるピーク電圧は、約４２００Ｖであった。ターンオフ電流を上げすぎると、定常オン状態での飽和電圧（オン電圧）が急激に上昇し、短絡モードで破壊（ターンオフ破壊ではなくオン状態時の破壊となる）の危険があるため、４４００Ａまでの試験とした。高耐圧ＩＧＢＴパックの場合、通常、定格電流の２倍のターンオフ可能遮断電流（４０００Ａ）を保証しており、出荷試験では、さらに１０％のマージン（４４００Ａ）をとっている。

従来品の場合、４０００Ａ付近にて破壊するものが多かったが、本発明品の場合、殆どのＩＧＢＴパックが破壊せず４４００Ａまでターンオフできた。

本発明のＩＧＢＴパックの場合、従来のＩＧＢＴパックと比べて、しきい値が高くなった分、オン電圧（コレクタ・エミッタ飽和電圧：ＶCE(sat) ）は、約０．３Ｖ上昇する。また、ターンオン損失も２０％程度増大する。しかし、コレクタ電流の立ち上がりに依存するターンオン損失は、外部接続のゲート抵抗（オン側）の抵抗値を小さくすることで、立ち上がりを早めて、従来のＩＧＢＴパックとほぼ同等のターオン損失にすることできた。また、しきい値を高めることで、ゲート駆動電圧（１５Ｖ）としきい値（９Ｖ）との差が従来のＩＧＢＴパックの場合より小さくなり、従来のＩＧＢＴパックと比べて短絡電流が大幅に低減されるので、本発明のＩＧＢＴパックの短絡耐量は大幅に向上する。

本発明のＩＧＢＴパックのターンオフ能力（ＲＢＳＯＡ）が向上する理由は、ＩＧＢＴパック内のチップ間およびチップ面内の加圧状態のばらつきが生じても、ＩＧＢＴチップのしきい値を上げることで、ＩＧＢＴチップの各セルに流れる電流が制限され、ＩＧＢＴパック内のチップ間およびチップ面内の定常オン電流のばらつきの低減とともに、ターンオフ時に流れる電流のばらつきが低減するためである。

また、前記の試験は、しきい値が９Ｖでコレクタ飽和電流値が定格電流の２．４倍のＩＧＢＴチップユニットでの結果であるが、ゲート駆動電圧の０．５倍（しきい値７．５Ｖ）でコレクタ飽和電流値が定格電流の３倍程度（３７０Ａ）のＩＧＢＴチップを組み込んだＩＧＢＴパックで行った場合には、４０００Ａで破壊するものが発生するが、従来品（しきい値７Ｖ：３６００Ａで破壊）と比べると大幅にターンオフ可能遮断電流が向上している。

ここまでは、加圧型のＩＧＢＴ素子について説明したが、エミッタ電極４がボンディングで外部導出端子と接続するチップが複数個並列接続されて配置されるモジュールタイプのＩＧＢＴについても同様の効果が得られる。

それは、ボンディングワイヤ長さのばらつきやコレクタ電極３９と導電パターン（絶縁基板上に形成される）の固着箇所での接合抵抗のばらつきがあった場合でも、しきい値を上げることで、ＩＧＢＴチップの各セルの電流が制限され、ＩＧＢＴモジュールのチップ間およびチップ面内の定常オン電流のばらつきが低減し、ターンオフ時に流れる電流のばらつきも低減するためである。

つぎに本発明品についてまとめると以下のようになる。

所定（ここでは１５Ｖ）のゲート駆動電圧でＩＧＢＴチップのコレクタ飽和電流値を定格電流の３倍以下とすることで、
（１）ＩＧＢＴパックのターンオフ可能遮断電流を増大できる。これはターンオフ能力（ＲＢＳＯＡ）が向上したことを意味する。
（２）ＩＧＢＴチップのターンオフ可能遮断電流を１０％以上増大することができる。
（３）ＩＧＢＴパックのターンオフ能力の向上は、応用の電力変換装置においても、過電流に対する余裕度が増加し、装置故障率が低下すると考えられる。また、応用の電力変換装置によっては、ＩＧＢＴパック面内の加圧状態のばらつきが大きいことも考えられるので、本発明は、加圧状態のばらつき増大に対するＩＧＢＴパックのターンオフ能力低下を低減する。
（４）ＩＧＢＴチップは従来工程とほぼ同じ工程で製造できる。つまりしきい値を高めるには、ｐベース層形成のためのボロンイオン注入工程時のイオン注入量を従来より多くするのみの変更であるので、工数も増えず、コストアップにならない。
（５）しきい値を高めることで、ＩＧＢＴパックのターンオフ能力（ＲＢＳＯＡ）、短絡耐量は大幅に増大し、信頼性が向上する。
（６）このしきい値をゲート駆動電圧の０．５倍から０．７倍とするとよい。

この発明は、特にターンオフ耐量が厳しい高耐圧のＭＯＳ制御型半導体装置に有効である。

この発明の第１実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図図１の半導体装置を構成するＩＧＢＴチップおよびＩＧＢＴチップユニットの要部断面図であり、（ａ）は、ＩＧＢＴチップの要部平面図、（ｂ）は（ａ）内に多数形成されるＩＧＢＴセルの要部断面図、（ｃ）は、ＩＧＢＴチップを組立てたＩＧＢＴチップユニットの要部断面図従来のＩＧＢＴチップと本発明のＩＧＢＴチップのコレクタ電流とオン電圧の関係を示す図ターンオフ破壊電流の分布図従来の半導体装置の要部構成図であり、（ａ）はＩＧＢＴパックの要部平面図、（ｂ）はＩＧＢＴチップの要部平面図、（ｃ）はＩＧＢＴチップユニットの要部断面図従来のＩＧＢＴチップのコレクタ電流とオン電圧の関係を示す図

符号の説明

１ＩＧＢＴチップ
２耐圧構造部
３ゲートパッド
４エミッタ電極
５エミッタ金属端子体
５ａアノード金属端子体
６コレクタ金属端子体
６ａカソード金属端子体
７チップ固定枠
８エミッタ共通電極板
９コレクタ共通電極板
１０ダイオードチップ
１１ゲートボンディングワイヤ
１２ゲート外部導出端子
１３位置決めガイド
１４絶縁筒体
２０ＩＧＢＴパック
２１ＩＧＢＴチップユニット
２１ａダイオードチップユニット
３１ｎ^-ドリフト領域
３２ｐベース領域
３３ｎ⁺エミッタ領域
３４ゲート絶縁膜
３５ゲート電極
３６層間絶縁膜
３７ｎ⁺バッファ領域
３８ｐ⁺コレクタ領域
３９コレクタ電極

Claims

複数のＭＯＳ制御型半導体チップをパッケージ内に並列接続して配設した半導体装置において、
ＭＯＳ制御半導体チップを、定格電流で定格オン電圧以下となるゲート駆動電圧で駆動するとき、該チップの主電流の飽和値が定格電流の３倍以下となるように、該チップのゲートしきい値電圧を設定することを特徴とする半導体装置。
複数のＭＯＳ制御型半導体チップをパッケージ内に並列接続して配設した半導体装置において、
ＭＯＳ制御半導体チップを、定格接合温度、定格電流で定格オン電圧以下となるゲート駆動電圧で駆動するとき、該チップの主電流の飽和値が定格電流の３倍以下となるように、該チップのゲートしきい値電圧を設定することを特徴とする半導体装置。
前記主電流の飽和値が定格電流の２．４倍以下であることを特徴とする請求項１または２に記載の半導体装置。
前記ゲートしきい値電圧が、前記ゲート駆動電圧の０．５倍以上で、０．７倍以下であることを特徴とする請求項１または２に記載の半導体装置。
前記パッケージが加圧接触型であることを特徴とする請求項１または２に記載の半導体装置。
前記ＭＯＳ制御型半導体チップが、ＭＯＳトランジスタチップであることを特徴とする請求項１または２に記載の半導体装置。