JP4217858B2 - プログラマブルコントローラシステム - Google Patents
プログラマブルコントローラシステム Download PDFInfo
- Publication number
- JP4217858B2 JP4217858B2 JP2001057326A JP2001057326A JP4217858B2 JP 4217858 B2 JP4217858 B2 JP 4217858B2 JP 2001057326 A JP2001057326 A JP 2001057326A JP 2001057326 A JP2001057326 A JP 2001057326A JP 4217858 B2 JP4217858 B2 JP 4217858B2
- Authority
- JP
- Japan
- Prior art keywords
- rack
- unit
- expansion
- cpu
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Programmable Controllers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、複数の拡張ユニットをそれぞれ配置してなる複数のラックを有するプログラマブルコントローラシステムに関し、特に、動力線などが収納される配線ダクトを避けてラック間を接続する増設ケーブルを配設することを可能にするとともに、各ラック内の拡張ユニットに対して自然なチャネル割り当てを可能にしたプログラマブルコントローラシステムに関する。
【０００２】
【従来の技術】
一般に、プログラマブルコントローラはＣＰＵユニットに複数の拡張ユニットを接続することにより構成されている。そして、このＣＰＵユニットと拡張ユニットとの接続には、▲１▼ＣＰＵユニットと拡張ユニットとをベースを介して接続するベースビルディングブロックタイプと、▲２▼ベースを介さずＣＰＵユニットと拡張ユニットとをコネクタを介して直接接続するベースレスビルディングブロックタイプが知られている。
【０００３】
従来、この種ベースビルディングブロックタイプの場合、複数の拡張ユニットをそれぞれ配置してなる多段のラックを有するプログラマブルコントローラシステムを構築するにあたり、図３に示すように、ＣＰＵユニット２００を含むＣＰＵ(Central Processing Unit)ラックと拡張ユニット３１０−１〜３１０−３を含む増設ラックとの間の接続は、ＩＯＣユニット（ＩＯコントロールユニット）４００およびＩＯＩＦユニット（ＩＯインターフェースユニット）５００を用いて行われていた。
【０００４】
なお、図３は、ＣＰＵユニット２００、拡張ユニット３００−１、３００−２、ＩＯＣユニット４００を配置してなるＣＰＵラックと、拡張ユニット３１０−１〜３１０−３、ＩＯＩＦユニット５００を配置してなる増設ラックとを備えるラック構成例である。
【０００５】
ところで、上記従来システムにおいて、ＣＰＵラックに接続されるＩＯＣユニット４００の接続位置は、該ＣＰＵラックの最終端、すなわちＣＰＵユニット２００の反対側の終端に固定され、また、増設ラックに接続されるＩＯＩＦユニット５００は、該増設ラックの最前端若しくは最終端に固定されていた。
【０００６】
このため、従来システムの場合、ＩＯＣユニット４００とＩＯＩＦユニット５００とを接続する接続ケーブル（以下「増設ケーブル」という）７００は、この従来システム全体が設置される制御盤内部での配置位置に自由度がなく、固定されたものとなり、場合によっては、増設ケーブル７００がＣＰＵラックの最終端および増設ラックの最終端に設けられた配線ダクト６００内またはその近傍を通らざるを得ない場合もあった。
【０００７】
しかしながら、配線ダクト６００内には動力線などのノイズ放射が大きい配線が収納されており、本来、高速な信号が内蔵され、外部ノイズを嫌う増設ケーブル７００については、制御盤の設計にあたり、ノイズ放射の大きい動力線等との隣接は避けるべきである。
【０００８】
そこで、図４に示すように、ＩＯＣユニット４００をＣＰＵラックの任意の位置に設ける構成が考えられている。
【０００９】
図４は、ＣＰＵラックに電源ユニット１００、ＣＰＵユニット２００、拡張ユニット３００−１〜３００−３、ＩＯＣユニット４００を収容するとともに、増設ラックに拡張ユニット３１０−１〜３１０−３、ＩＯＩＦユニット５００を収容した構成例であり、ＣＰＵラックの終端は終端部８００で終端され、増設ラックの終端は終端部８１０で終端されている。
【００１０】
また、拡張ユニット３００−１〜３００−３には、それぞれＡＳＩＣ(Application Specific Integrated Circuit)３０１が内蔵され、拡張ユニット３１０−１〜３１０−３には、それぞれＡＳＩＣ３１１が内蔵されている。
【００１１】
そして、ＣＰＵラックのＩＯＣユニット４００は、拡張ユニット３００−１と拡張ユニット３００−２との間に配置され、増設ラックのＩＯＩＦユニット５００は、増設ラックの最前端に配置されている。
【００１２】
この場合、ＣＰＵラックの拡張ユニット３００−１のＡＳＩＣ３０１は、ＣＰＵユニット２００に接続されるとともに、ＣＰＵラックのＩＯＣユニット４００、増設ラックのＩＯＩＦユニット５００を経由して増設ラックの拡張ユニット３１０−１のＡＳＩＣ３１１に接続され、増設ラックの終端の拡張ユニット３１０−３のＡＳＩＣ３１１は、終端部８１０、ＩＯＩＦユニット５００、ＣＰＵラックのＩＯＣユニット４００を経由してＣＰＵラックの拡張ユニット３００−２のＡＳＩＣ３０１に接続され、また、ＣＰＵラックの終端の拡張ユニット３００−３のＡＳＩＣ３０１は、終端部８００を経由してＩＯＣユニット４００に接続されている。
【００１３】
上記構成において、ＣＰＵラックのＣＰＵユニット２００は、周期的に行われるＩ／Ｏ初期化処理において、まず、ＣＰＵラックの拡張ユニット３００−１のＡＳＩＣ３０１のアドレスセット信号をアクティブにする。これにより、拡張ユニット３００−１のＡＳＩＣ３０１は、ＣＰＵユニット２００に対してＩ／Ｏ種別等のステータスを返す順番が来たと判断し、ＣＰＵユニット２００からリードアクセスされたら上記ステータスを返す。
【００１４】
そして、ＣＰＵユニット２００は、このステータスをリードすることにより拡張ユニット３００−１を認識し、そのステータスに基づき拡張ユニット３００−１のチャネル番号の書き込み処理を行う。拡張ユニット３００−１のＡＳＩＣ３０１は、上記処理を終了すると、レディ信号をアクティブにする。
【００１５】
このレディ信号は、次の拡張ユニット、この場合は、増設ラックの拡張ユニット３１０−１のＡＳＩＣ３１１に、ＩＯＣユニット４００、ＩＯＩＦユニット５００を経由して接続されており、次の拡張ユニット、すなわち、増設ラックの拡張ユニット３１０−１のＡＳＩＣ３１１は、ＣＰＵユニット２００に対してＩ／Ｏ種別等のステータスを返す順番が来たと判断する。
【００１６】
以下同様にして、チャネル番号の書き込み、レディ信号のアクティブを繰り返し、増設ラックの最終ユニット、すなわち、拡張ユニット３１０−３のレディ信号がアクティブになると、終端部８１０で、エンド信号として折り返す。
【００１７】
このエンド信号は、ＩＯＩＦユニット５００、ＩＯＣユニット４００を経由してＣＰＵラックの拡張ユニット３００−２のＡＳＩＣ３０１のアドレスセット信号に接続され、以降、上記と同様にチャネル番号の書き込み、レディ信号のアクティブを繰り返す。
【００１８】
そして、ＣＰＵラックの最終ユニット、すなわち、ＣＰＵラックの拡張ユニット３００−３のＡＳＩＣ３０１のレディ信号がアクティブになると、終端部８００で、エンド信号としてＣＰＵユニット２００に折り返す。
【００１９】
ＣＰＵユニット２００は、このエンド信号をアクティブになった時点で接続されている拡張ユニットのすべてのチャネル番号の書き込み処理が終了したと判断して、このＩ／Ｏ初期化処理を終了する。
【００２０】
上記Ｉ／Ｏ初期化処理における拡張ユニットのチャネル割り付けは、ＣＰＵラックのＩＯＣユニット４００が、拡張ユニット３００−１と拡張ユニット３００−２との間に配置され、増設ラックのＩＯＩＦユニット５００が、増設ラックの最前端に配置されているので、ＣＰＵラックの拡張ユニット３００−１、増設ラックの拡張ユニット３１０−１〜３１０−３、ＣＰＵラックの拡張ユニット３００−２、３００−３の順になる。
【００２１】
しかし、この場合は、ユーザが自然にイメージするＣＰＵラック、増設ラックの順番でのチャネル割り付けにならない。
【００２２】
これは、ＣＰＵユニット２００からの拡張ユニットの認識がアドレスセット信号、レディ信号の一方向のみとなっており、拡張ユニットの物理的位置の認識ができないからである。そのために、ＣＰＵユニット２００は、拡張ユニットを認識する毎にチャネル割り付け処理をしていくことしかできず、この問題はソフトウエアの処理では解決できない。
【００２３】
【発明が解決しようとする課題】
この発明は、増設ケーブルの柔軟な配置を可能にするとともに、各ラック内の拡張ユニットに対して自然なチャネル割り当てを可能にしたプログラマブルコントローラシステムを提供することを目的とする。
【００２４】
【課題を解決するための手段】
この発明のプログラマブルコントローラシステムは、複数の拡張ユニットをそれぞれ配置してなる複数段のラックを有するプログラマブルコントローラシステムにおいて、上記複数段のラックのうち、ＣＰＵユニットおよび拡張ユニットを配置してなるＣＰＵラックの任意の位置に、ＩＯコントロールユニットを配置し、上記複数段のラックのうち、拡張ユニットを配置してなる増設ラックの任意の位置に、上記ＩＯコントロールユニットに増設ケーブルを介して接続されるＩＯインターフェースユニットを配置し、上記各拡張ユニットに、該拡張ユニット自身のラック位置に対応したアドレスを示すラック信号およびラック内のスロット位置に対応したアドレスを示すスロット信号を設けるとともに、上記スロット信号が示すアドレスに定数を加算または減算した結果を同一ラック内の次の拡張ユニットに渡すスロット加算回路またはスロット減算回路を設け、上記各段のＩＯインターフェースユニットに、前段のラックからのラック信号が示すアドレスに定数を加算または減算した結果を該ＩＯインターフェースユニットが配置されたラックのラック信号に渡すラック加算回路またはラック減算回路を設けたことを特徴とするものである。
【００２５】
この発明のプログラマブルコントローラは、上記ＩＯインターフェースユニットに、該ＩＯインターフェースユニットが配置されたラックのラック信号を、後段のラックに配置されたＩＯインターフェースユニットへ伝えることを特徴とするものである。
【００２６】
ここで、ＣＰＵユニットは、このプログラマブルコントローラシステムを構成するプログラマブルコントローラ（ＰＬＣ）の要部を構成するものであり、拡張ユニットとは、このプログラマブルコントローラシステムを構成するＩ／Ｏユニット、高機能ユニット等を含む。
【００２７】
上記構成によると、増設ケーブルの柔軟な配置が可能になり、ノイズ放射が大きい動力線等との隣接を避ける配置を容易に取ることができるとともに、各ラック内の拡張ユニットに対して自然なチャネル割り当てが可能になり、ユーザが自然にイメージするＣＰＵラック、増設ラックの順番でのチャネル割り付けを行うことができる。
【００２８】
【発明の実施の形態】
以下、この発明に係わるプログラマブルコントローラシステムの実施形態を添付図面を参照して詳細に説明する。
【００２９】
図１は、この発明に係わるプログラマブルコントローラシステムの一実施形態を示すブロック図である。なお、図１においては、図４に示した従来のプログラマブルコントローラシステムと同様の機能を果たす部分には、説明の便宜上図４で用いた符号と同一の符号を付する。
【００３０】
図１に示すプログラマブルコントローラシステムは、ＣＰＵユニットを含むＣＰＵラックと、２つの増設ラックからなる３段のラックを有している。
【００３１】
ここで、ＣＰＵラックには、電源ユニット１００、ＣＰＵユニット２００、拡張ユニット３００−１〜３００−３、ＩＯＣユニット４００が接続される。
【００３２】
第１の増設ラックには、拡張ユニット３１０−１〜３１０−３、ＩＯＩＦユニット５００−１が接続され、また、第２の増設ラックには、拡張ユニット３２０−１〜３２０−３、ＩＯＩＦユニット５００−２が接続される。
【００３３】
なお、上記構成においては、ＣＰＵラックに３台の拡張ユニット３００−１〜３００−３を接続し、第１の増設ラックおよび第２の増設ラックにもそれぞれ３台の拡張ユニット３１０−１〜３１０−３および拡張ユニット３２０−１〜３２０−３を接続するように構成したが、ＣＰＵラック、第１の増設ラックおよび第２の増設ラックに接続する拡張ユニットの数は３台に限定されず、任意である。
【００３４】
また、上記構成においては、ＣＰＵラックと第１の増設ラックおよび第２の増設ラックからなる３段のラック構成としたが、このラックの段数も任意である。
【００３５】
さて、この実施の形態のプログラマブルコントローラシステムにおいては、ＣＰＵラックと第１の増設ラックおよび第２の増設ラックとの間の増設ケーブルの配置に自由度を持たせるために、ＣＰＵラックのＩＯＣユニット４００は、拡張ユニット３００−１と拡張ユニット３００−２との間に配置し、第１の増設ラックのＩＯＩＦユニット５００−１は、拡張ユニット３１０−１と拡張ユニット３１０−２との間に配置し、かつ、第２の増設ラックのＩＯＩＦユニット５００−２は、拡張ユニット３２０−１と拡張ユニット３２０−２との間に配置するものとしている。
【００３６】
なお、このＩＯＣユニット４００、ＩＯＩＦユニット５００−１、ＩＯＩＦユニット５００−２の配置位置もそれぞれのラック内であれば任意である。
【００３７】
このような構成によると、ＣＰＵラックと第１の増設ラックおよび第２の増設ラックとの間の増設ケーブルの配置位置を任意に設定することが可能になる。
【００３８】
また、この実施の形態のプログラマブルコントローラシステムにおいては、ＣＰＵラックの拡張ユニット３００−１〜３００−３、第１の増設ラックの拡張ユニット３１０−１〜３１０−３、第２の増設ラックの拡張ユニット３２０−１〜３２０−３がそれぞれ自らの物理的な位置を認識でき、しかもその認識した位置がＩＯＣユニット４００、ＩＯＩＦユニット５００−１、ＩＯＩＦユニット５００−２の配置位置に依存しないようにするために、ラック信号とスロット信号が導入されている。
【００３９】
ここで、上記ラック信号とは、このプログラマブルコントローラシステムの第何番目のラックであるかを認識するための信号であって、例えば、３本の信号から構成される。この３本の信号により最大１〜８までの物理的ラック位置を認識することができる。
【００４０】
上記スロット信号とは、このプログラマブルコントローラシステムを構成する各ラック内の第何番目のスロットであるかを認識するための信号であって、例えば、４本の信号から構成される。この４本の信号により最大１〜１６までの物理的スロット位置を認識することができる。
【００４１】
ＣＰＵラックの拡張ユニット３００−１〜３００−３には、それぞれＡＳＩＣ３０１と、スロット信号に「１」を加算し、かつ該加算結果を同一ラック内の次の拡張ユニットに渡す加算回路３０２（スロット加算回路）が設けられ、同様に、第１の増設ラックの拡張ユニット３１０−１〜３１０−３にも、それぞれＡＳＩＣ３１１と、スロット信号に「１」を加算し、かつ該加算結果を同一ラック内の次の拡張ユニットに渡す加算回路３１２（スロット加算回路）が設けられ、第２の増設ラックの拡張ユニット３２０−１〜３２０−３にも、それぞれＡＳＩＣ３２１と、スロット信号に「１」を加算し、かつ該加算結果を同一ラック内の次の拡張ユニットに渡す加算回路３２２（スロット加算回路）が設けられる。
【００４２】
第１の増設ラックのＩＯＩＦユニット５００−１には、ＣＰＵラックのラック信号を入力してこのＣＰＵラックのラック信号に「１」を加算し、かつ、該加算結果を第１の増設ラックのラック信号として出力する加算回路５０１−１（ラック加算回路）が設けられ、同様に、第２の増設ラックのＩＯＩＦユニット５００−２にも、第１の増設ラックのラック信号を入力してこの第１の増設ラックのラック信号に「１」を加算し、かつ、該加算結果を第２の増設ラックのラック信号として出力する加算回路５０１−２（ラック加算回路）が設けられる。
【００４３】
ＩＯＩＦユニット５００−１の加算回路５０１−１から出力される第１の増設ラックのラック信号は、後段のラック、すなわち第２の増設ラックに配置されたＩＯＩＦユニット５００−２へ伝えられる。
【００４４】
このような構成によると、ＣＰＵユニット２００は、上記ラック信号とスロット信号からなる個々の拡張ユニットの物理的位置に対応したアドレスをリードすることにより個々の拡張ユニットのステータスリードが可能になる。なお、図１においては、ＣＰＵユニット２００からのステータスリードラインは図上省略してある。
【００４５】
ここで、各拡張ユニットのチャネル割り当てはＣＰＵユニット２００のソフトウエアで自由に設定でき、例えば、ＣＰＵラック、第１の増設ラック、第２の増設ラックの順番にチャネルを連続で割り当てることで、ユーザが自然にイメージする通りのチャネル割り当てが可能になる。
【００４６】
また、ラック毎の先頭チャネルを定義することにより、各ラックに拡張ユニットを追加したときのチャネルずれに対しても個々の拡張ユニットに注目したときのチャネル番号を変更する必要がなくなるという仕様も、ＣＰＵユニット２００のソフトウエア処理のみで可能になる。
【００４７】
図２は、ＣＰＵユニット２００で認識する個々の拡張ユニットの物理的位置をテーブルで示したものである。
【００４８】
図２においては、ＣＰＵラックの拡張ユニット３００−１（図１参照）はラック信号（ＲＡＣ）が「１」、スロット信号（ＳＬＯＴ）が「１」であり、第１の増設ラックの拡張ユニット３１０−１および第２の増設ラックの拡張ユニット３２０−１のスロット信号（ＳＬＯＴ）がそれぞれ「１」に設定されている場合を示している。
【００４９】
この場合、ＣＰＵラックの拡張ユニット３００−１（図１参照）は、ラック信号（ＲＡＣ）は「１」、スロット信号（ＳＬＯＴ）も「１」であるので、ＣＰＵユニット２００は、この拡張ユニット３００−１をＣＰＵラックの最前端の拡張ユニット（１−１）であると認識する。
【００５０】
また、ＣＰＵラックの拡張ユニット３００−２（図１参照）については、ラック信号（ＲＡＣ）は「１」であるが、スロット信号（ＳＬＯＴ）は、拡張ユニット３００−１の加算回路３０２で「１」が加算されて「２」であるので、ＣＰＵユニット２００は、この拡張ユニット３００−２をＣＰＵラックの拡張ユニット３００−１の次の拡張ユニット（１−２）であると認識する。
【００５１】
さらに、ＣＰＵラックの拡張ユニット３００−３については、ラック信号（ＲＡＣ）は「１」であるが、スロット信号（ＳＬＯＴ）は、拡張ユニット３００−２の加算回路３０２で「１」が加算されて「３」であるので、ＣＰＵユニット２００は、この拡張ユニット３００−３をＣＰＵラックの拡張ユニット３００−２の次の拡張ユニット（１−３）であると認識する。
【００５２】
次に、第１の増設ラックの拡張ユニット３１０−１については、スロット信号（ＳＬＯＴ）は「１」であるが、ラック信号（ＲＡＣ）は、ＩＯＩＦユニット５００−１の加算回路５０１−１で「１」が加算されて「２」であるので、ＣＰＵユニット２００は、この拡張ユニット３１０−１を第１の増設ラックの最前端の拡張ユニット（２−１）であると認識する。
【００５３】
また、第１の増設ラックの拡張ユニット３１０−２については、ラック信号（ＲＡＣ）は、ＩＯＩＦユニット５００−１の加算回路５０１−１で「１」が加算されて「２」であるが、スロット信号（ＳＬＯＴ）は、拡張ユニット３１０−１の加算回路３１２で「１」が加算されて「２」であるので、ＣＰＵユニット２００は、この拡張ユニット３１０−２を第１の増設ラックの拡張ユニット３１０−１の次の拡張ユニット（２−２）であると認識する。
【００５４】
さらに、第１の増設ラックの拡張ユニット３１０−３については、ラック信号（ＲＡＣ）はＩＯＩＦユニット５００−１の加算回路５０１−１で「１」が加算されて「２」であるが、スロット信号（ＳＬＯＴ）は、拡張ユニット３１０−２の加算回路３１２で「１」が加算されて「３」であるので、ＣＰＵユニット２００は、この拡張ユニット３１０−３を第１の増設ラックの拡張ユニット３１０−２の次の拡張ユニット（２−３）であると認識する。
【００５５】
同様に、第２の増設ラックの拡張ユニット３２０−１については、ラック信号（ＲＡＣ）はＩＯＩＦユニット５００−２の加算回路５０１−２で「１」が加算されて「３」であり、スロット信号（ＳＬＯＴ）は「１」であるので、ＣＰＵユニット２００は、この拡張ユニット３２０−１を第２の増設ラックの最前端の拡張ユニット（３−１）であると認識する。
【００５６】
また、第２の増設ラックの拡張ユニット３２０−２については、ラック信号（ＲＡＣ）はＩＯＩＦユニット５００−２の加算回路５０１−１で「１」が加算されて「３」であり、スロット信号（ＳＬＯＴ）は拡張ユニット３２０−１の加算回路３２２で「１」が加算されて「２」であるので、ＣＰＵユニット２００は、この拡張ユニット３２０−２を第２の増設ラックの拡張ユニット３２０−１の次の拡張ユニット（３−２）であると認識する。
【００５７】
さらに、第２の増設ラックの拡張ユニット３２０−３については、ラック信号（ＲＡＣ）はＩＯＩＦユニット５００−２の加算回路５０１−１で「２」が加算されて「３」であり、スロット信号（ＳＬＯＴ）は、拡張ユニット３２０−２の加算回路３２２で「１」が加算されて「３」であるので、ＣＰＵユニット２００は、この拡張ユニット３２０−３を第２の増設ラックの拡張ユニット３２０−２の次の拡張ユニット（３−３）であると認識する。
【００５８】
なお、上記実施形態では、ラックを上下方向に多段に配列した例について説明したが、この発明は、当該ラックが横方向に複数配列される構造のものにも適用することができる。
【００５９】
また、上記実施形態においては、スロット信号に１を加算する構成と、ラック信号に１を加算する構成を採用したが、これに代えて、当該スロット信号から１を減算する構成や、当該ラック信号から１を減算する構成を採用してもよく、さらに、その加算値または減算値については、１以外の定数を適用することができる。
【００６０】
【発明の効果】
以上説明したようにこの発明によれば、ＣＰＵユニットおよび拡張ユニットを配置してなるＣＰＵラックの任意の位置に、ＩＯコントロールユニットを配置するとともに、拡張ユニットを配置してなる増設ラックの任意の位置に、上記ＩＯコントロールユニットに増設ケーブルを介して接続されるＩＯインターフェースユニットを配置するように構成したので、増設ケーブルの柔軟な配置が可能になり、ノイズ放射が大きい動力線等との隣接を避ける配置を容易に取ることができる。
【００６１】
また、この発明によると、上記拡張ユニットに、該拡張ユニットのラック位置を識別するためのラック信号およびラック内のスロット位置を識別するためのスロット信号を設けるとともに、上記スロット信号に定数を加算等して同一ラック内の次の拡張ユニットに渡すスロット加算回路等を設け、上記ＩＯインターフェースユニットに前段のラックからのラック信号に定数を加算等して該ＩＯインターフェースユニットが配置されたラックのラック信号に渡すラック加算回路等を設ける構成を採用したので、増設ケーブルの柔軟な配置を可能にするとともに、各ラック内の拡張ユニットに対して自然なチャネル割り当てが可能になり、ユーザが自然にイメージするＣＰＵラック、増設ラックの順番でのチャネル割り付けを行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明に係わるプログラマブルコントローラシステムの一実施の形態を示すブロック図である。
【図２】図１に示したＣＰＵユニットで認識する個々の拡張ユニットの物理的位置をテーブルで示したものである。
【図３】従来のプログラマブルコントローラシステムの問題点を説明する図である。
【図４】従来のプログラマブルコントローラシステムの他の問題点を説明する図である。
【符号の説明】
１００ 電源ユニット
２００ ＣＰＵユニット
３００−１〜３００−３ 拡張ユニット
３０１ ＡＳＩＣ
３０２ 加算回路
３１０−１〜３１０−３ 拡張ユニット
３１１ ＡＳＩＣ
３１２ 加算回路
３２０−１〜３２０−３ 拡張ユニット
３２１ ＡＳＩＣ
３２２ 加算回路
４００ ＩＯＣユニット
５００、５００−１、５００−２ ＩＯＩＦユニット
６００ 配線ダクト
７００ 増設ケーブル
８００、８１０ 終端部
【発明の属する技術分野】
この発明は、複数の拡張ユニットをそれぞれ配置してなる複数のラックを有するプログラマブルコントローラシステムに関し、特に、動力線などが収納される配線ダクトを避けてラック間を接続する増設ケーブルを配設することを可能にするとともに、各ラック内の拡張ユニットに対して自然なチャネル割り当てを可能にしたプログラマブルコントローラシステムに関する。
【０００２】
【従来の技術】
一般に、プログラマブルコントローラはＣＰＵユニットに複数の拡張ユニットを接続することにより構成されている。そして、このＣＰＵユニットと拡張ユニットとの接続には、▲１▼ＣＰＵユニットと拡張ユニットとをベースを介して接続するベースビルディングブロックタイプと、▲２▼ベースを介さずＣＰＵユニットと拡張ユニットとをコネクタを介して直接接続するベースレスビルディングブロックタイプが知られている。
【０００３】
従来、この種ベースビルディングブロックタイプの場合、複数の拡張ユニットをそれぞれ配置してなる多段のラックを有するプログラマブルコントローラシステムを構築するにあたり、図３に示すように、ＣＰＵユニット２００を含むＣＰＵ(Central Processing Unit)ラックと拡張ユニット３１０−１〜３１０−３を含む増設ラックとの間の接続は、ＩＯＣユニット（ＩＯコントロールユニット）４００およびＩＯＩＦユニット（ＩＯインターフェースユニット）５００を用いて行われていた。
【０００４】
なお、図３は、ＣＰＵユニット２００、拡張ユニット３００−１、３００−２、ＩＯＣユニット４００を配置してなるＣＰＵラックと、拡張ユニット３１０−１〜３１０−３、ＩＯＩＦユニット５００を配置してなる増設ラックとを備えるラック構成例である。
【０００５】
ところで、上記従来システムにおいて、ＣＰＵラックに接続されるＩＯＣユニット４００の接続位置は、該ＣＰＵラックの最終端、すなわちＣＰＵユニット２００の反対側の終端に固定され、また、増設ラックに接続されるＩＯＩＦユニット５００は、該増設ラックの最前端若しくは最終端に固定されていた。
【０００６】
このため、従来システムの場合、ＩＯＣユニット４００とＩＯＩＦユニット５００とを接続する接続ケーブル（以下「増設ケーブル」という）７００は、この従来システム全体が設置される制御盤内部での配置位置に自由度がなく、固定されたものとなり、場合によっては、増設ケーブル７００がＣＰＵラックの最終端および増設ラックの最終端に設けられた配線ダクト６００内またはその近傍を通らざるを得ない場合もあった。
【０００７】
しかしながら、配線ダクト６００内には動力線などのノイズ放射が大きい配線が収納されており、本来、高速な信号が内蔵され、外部ノイズを嫌う増設ケーブル７００については、制御盤の設計にあたり、ノイズ放射の大きい動力線等との隣接は避けるべきである。
【０００８】
そこで、図４に示すように、ＩＯＣユニット４００をＣＰＵラックの任意の位置に設ける構成が考えられている。
【０００９】
図４は、ＣＰＵラックに電源ユニット１００、ＣＰＵユニット２００、拡張ユニット３００−１〜３００−３、ＩＯＣユニット４００を収容するとともに、増設ラックに拡張ユニット３１０−１〜３１０−３、ＩＯＩＦユニット５００を収容した構成例であり、ＣＰＵラックの終端は終端部８００で終端され、増設ラックの終端は終端部８１０で終端されている。
【００１０】
また、拡張ユニット３００−１〜３００−３には、それぞれＡＳＩＣ(Application Specific Integrated Circuit)３０１が内蔵され、拡張ユニット３１０−１〜３１０−３には、それぞれＡＳＩＣ３１１が内蔵されている。
【００１１】
そして、ＣＰＵラックのＩＯＣユニット４００は、拡張ユニット３００−１と拡張ユニット３００−２との間に配置され、増設ラックのＩＯＩＦユニット５００は、増設ラックの最前端に配置されている。
【００１２】
この場合、ＣＰＵラックの拡張ユニット３００−１のＡＳＩＣ３０１は、ＣＰＵユニット２００に接続されるとともに、ＣＰＵラックのＩＯＣユニット４００、増設ラックのＩＯＩＦユニット５００を経由して増設ラックの拡張ユニット３１０−１のＡＳＩＣ３１１に接続され、増設ラックの終端の拡張ユニット３１０−３のＡＳＩＣ３１１は、終端部８１０、ＩＯＩＦユニット５００、ＣＰＵラックのＩＯＣユニット４００を経由してＣＰＵラックの拡張ユニット３００−２のＡＳＩＣ３０１に接続され、また、ＣＰＵラックの終端の拡張ユニット３００−３のＡＳＩＣ３０１は、終端部８００を経由してＩＯＣユニット４００に接続されている。
【００１３】
上記構成において、ＣＰＵラックのＣＰＵユニット２００は、周期的に行われるＩ／Ｏ初期化処理において、まず、ＣＰＵラックの拡張ユニット３００−１のＡＳＩＣ３０１のアドレスセット信号をアクティブにする。これにより、拡張ユニット３００−１のＡＳＩＣ３０１は、ＣＰＵユニット２００に対してＩ／Ｏ種別等のステータスを返す順番が来たと判断し、ＣＰＵユニット２００からリードアクセスされたら上記ステータスを返す。
【００１４】
そして、ＣＰＵユニット２００は、このステータスをリードすることにより拡張ユニット３００−１を認識し、そのステータスに基づき拡張ユニット３００−１のチャネル番号の書き込み処理を行う。拡張ユニット３００−１のＡＳＩＣ３０１は、上記処理を終了すると、レディ信号をアクティブにする。
【００１５】
このレディ信号は、次の拡張ユニット、この場合は、増設ラックの拡張ユニット３１０−１のＡＳＩＣ３１１に、ＩＯＣユニット４００、ＩＯＩＦユニット５００を経由して接続されており、次の拡張ユニット、すなわち、増設ラックの拡張ユニット３１０−１のＡＳＩＣ３１１は、ＣＰＵユニット２００に対してＩ／Ｏ種別等のステータスを返す順番が来たと判断する。
【００１６】
以下同様にして、チャネル番号の書き込み、レディ信号のアクティブを繰り返し、増設ラックの最終ユニット、すなわち、拡張ユニット３１０−３のレディ信号がアクティブになると、終端部８１０で、エンド信号として折り返す。
【００１７】
このエンド信号は、ＩＯＩＦユニット５００、ＩＯＣユニット４００を経由してＣＰＵラックの拡張ユニット３００−２のＡＳＩＣ３０１のアドレスセット信号に接続され、以降、上記と同様にチャネル番号の書き込み、レディ信号のアクティブを繰り返す。
【００１８】
そして、ＣＰＵラックの最終ユニット、すなわち、ＣＰＵラックの拡張ユニット３００−３のＡＳＩＣ３０１のレディ信号がアクティブになると、終端部８００で、エンド信号としてＣＰＵユニット２００に折り返す。
【００１９】
ＣＰＵユニット２００は、このエンド信号をアクティブになった時点で接続されている拡張ユニットのすべてのチャネル番号の書き込み処理が終了したと判断して、このＩ／Ｏ初期化処理を終了する。
【００２０】
上記Ｉ／Ｏ初期化処理における拡張ユニットのチャネル割り付けは、ＣＰＵラックのＩＯＣユニット４００が、拡張ユニット３００−１と拡張ユニット３００−２との間に配置され、増設ラックのＩＯＩＦユニット５００が、増設ラックの最前端に配置されているので、ＣＰＵラックの拡張ユニット３００−１、増設ラックの拡張ユニット３１０−１〜３１０−３、ＣＰＵラックの拡張ユニット３００−２、３００−３の順になる。
【００２１】
しかし、この場合は、ユーザが自然にイメージするＣＰＵラック、増設ラックの順番でのチャネル割り付けにならない。
【００２２】
これは、ＣＰＵユニット２００からの拡張ユニットの認識がアドレスセット信号、レディ信号の一方向のみとなっており、拡張ユニットの物理的位置の認識ができないからである。そのために、ＣＰＵユニット２００は、拡張ユニットを認識する毎にチャネル割り付け処理をしていくことしかできず、この問題はソフトウエアの処理では解決できない。
【００２３】
【発明が解決しようとする課題】
この発明は、増設ケーブルの柔軟な配置を可能にするとともに、各ラック内の拡張ユニットに対して自然なチャネル割り当てを可能にしたプログラマブルコントローラシステムを提供することを目的とする。
【００２４】
【課題を解決するための手段】
この発明のプログラマブルコントローラシステムは、複数の拡張ユニットをそれぞれ配置してなる複数段のラックを有するプログラマブルコントローラシステムにおいて、上記複数段のラックのうち、ＣＰＵユニットおよび拡張ユニットを配置してなるＣＰＵラックの任意の位置に、ＩＯコントロールユニットを配置し、上記複数段のラックのうち、拡張ユニットを配置してなる増設ラックの任意の位置に、上記ＩＯコントロールユニットに増設ケーブルを介して接続されるＩＯインターフェースユニットを配置し、上記各拡張ユニットに、該拡張ユニット自身のラック位置に対応したアドレスを示すラック信号およびラック内のスロット位置に対応したアドレスを示すスロット信号を設けるとともに、上記スロット信号が示すアドレスに定数を加算または減算した結果を同一ラック内の次の拡張ユニットに渡すスロット加算回路またはスロット減算回路を設け、上記各段のＩＯインターフェースユニットに、前段のラックからのラック信号が示すアドレスに定数を加算または減算した結果を該ＩＯインターフェースユニットが配置されたラックのラック信号に渡すラック加算回路またはラック減算回路を設けたことを特徴とするものである。
【００２５】
この発明のプログラマブルコントローラは、上記ＩＯインターフェースユニットに、該ＩＯインターフェースユニットが配置されたラックのラック信号を、後段のラックに配置されたＩＯインターフェースユニットへ伝えることを特徴とするものである。
【００２６】
ここで、ＣＰＵユニットは、このプログラマブルコントローラシステムを構成するプログラマブルコントローラ（ＰＬＣ）の要部を構成するものであり、拡張ユニットとは、このプログラマブルコントローラシステムを構成するＩ／Ｏユニット、高機能ユニット等を含む。
【００２７】
上記構成によると、増設ケーブルの柔軟な配置が可能になり、ノイズ放射が大きい動力線等との隣接を避ける配置を容易に取ることができるとともに、各ラック内の拡張ユニットに対して自然なチャネル割り当てが可能になり、ユーザが自然にイメージするＣＰＵラック、増設ラックの順番でのチャネル割り付けを行うことができる。
【００２８】
【発明の実施の形態】
以下、この発明に係わるプログラマブルコントローラシステムの実施形態を添付図面を参照して詳細に説明する。
【００２９】
図１は、この発明に係わるプログラマブルコントローラシステムの一実施形態を示すブロック図である。なお、図１においては、図４に示した従来のプログラマブルコントローラシステムと同様の機能を果たす部分には、説明の便宜上図４で用いた符号と同一の符号を付する。
【００３０】
図１に示すプログラマブルコントローラシステムは、ＣＰＵユニットを含むＣＰＵラックと、２つの増設ラックからなる３段のラックを有している。
【００３１】
ここで、ＣＰＵラックには、電源ユニット１００、ＣＰＵユニット２００、拡張ユニット３００−１〜３００−３、ＩＯＣユニット４００が接続される。
【００３２】
第１の増設ラックには、拡張ユニット３１０−１〜３１０−３、ＩＯＩＦユニット５００−１が接続され、また、第２の増設ラックには、拡張ユニット３２０−１〜３２０−３、ＩＯＩＦユニット５００−２が接続される。
【００３３】
なお、上記構成においては、ＣＰＵラックに３台の拡張ユニット３００−１〜３００−３を接続し、第１の増設ラックおよび第２の増設ラックにもそれぞれ３台の拡張ユニット３１０−１〜３１０−３および拡張ユニット３２０−１〜３２０−３を接続するように構成したが、ＣＰＵラック、第１の増設ラックおよび第２の増設ラックに接続する拡張ユニットの数は３台に限定されず、任意である。
【００３４】
また、上記構成においては、ＣＰＵラックと第１の増設ラックおよび第２の増設ラックからなる３段のラック構成としたが、このラックの段数も任意である。
【００３５】
さて、この実施の形態のプログラマブルコントローラシステムにおいては、ＣＰＵラックと第１の増設ラックおよび第２の増設ラックとの間の増設ケーブルの配置に自由度を持たせるために、ＣＰＵラックのＩＯＣユニット４００は、拡張ユニット３００−１と拡張ユニット３００−２との間に配置し、第１の増設ラックのＩＯＩＦユニット５００−１は、拡張ユニット３１０−１と拡張ユニット３１０−２との間に配置し、かつ、第２の増設ラックのＩＯＩＦユニット５００−２は、拡張ユニット３２０−１と拡張ユニット３２０−２との間に配置するものとしている。
【００３６】
なお、このＩＯＣユニット４００、ＩＯＩＦユニット５００−１、ＩＯＩＦユニット５００−２の配置位置もそれぞれのラック内であれば任意である。
【００３７】
このような構成によると、ＣＰＵラックと第１の増設ラックおよび第２の増設ラックとの間の増設ケーブルの配置位置を任意に設定することが可能になる。
【００３８】
また、この実施の形態のプログラマブルコントローラシステムにおいては、ＣＰＵラックの拡張ユニット３００−１〜３００−３、第１の増設ラックの拡張ユニット３１０−１〜３１０−３、第２の増設ラックの拡張ユニット３２０−１〜３２０−３がそれぞれ自らの物理的な位置を認識でき、しかもその認識した位置がＩＯＣユニット４００、ＩＯＩＦユニット５００−１、ＩＯＩＦユニット５００−２の配置位置に依存しないようにするために、ラック信号とスロット信号が導入されている。
【００３９】
ここで、上記ラック信号とは、このプログラマブルコントローラシステムの第何番目のラックであるかを認識するための信号であって、例えば、３本の信号から構成される。この３本の信号により最大１〜８までの物理的ラック位置を認識することができる。
【００４０】
上記スロット信号とは、このプログラマブルコントローラシステムを構成する各ラック内の第何番目のスロットであるかを認識するための信号であって、例えば、４本の信号から構成される。この４本の信号により最大１〜１６までの物理的スロット位置を認識することができる。
【００４１】
ＣＰＵラックの拡張ユニット３００−１〜３００−３には、それぞれＡＳＩＣ３０１と、スロット信号に「１」を加算し、かつ該加算結果を同一ラック内の次の拡張ユニットに渡す加算回路３０２（スロット加算回路）が設けられ、同様に、第１の増設ラックの拡張ユニット３１０−１〜３１０−３にも、それぞれＡＳＩＣ３１１と、スロット信号に「１」を加算し、かつ該加算結果を同一ラック内の次の拡張ユニットに渡す加算回路３１２（スロット加算回路）が設けられ、第２の増設ラックの拡張ユニット３２０−１〜３２０−３にも、それぞれＡＳＩＣ３２１と、スロット信号に「１」を加算し、かつ該加算結果を同一ラック内の次の拡張ユニットに渡す加算回路３２２（スロット加算回路）が設けられる。
【００４２】
第１の増設ラックのＩＯＩＦユニット５００−１には、ＣＰＵラックのラック信号を入力してこのＣＰＵラックのラック信号に「１」を加算し、かつ、該加算結果を第１の増設ラックのラック信号として出力する加算回路５０１−１（ラック加算回路）が設けられ、同様に、第２の増設ラックのＩＯＩＦユニット５００−２にも、第１の増設ラックのラック信号を入力してこの第１の増設ラックのラック信号に「１」を加算し、かつ、該加算結果を第２の増設ラックのラック信号として出力する加算回路５０１−２（ラック加算回路）が設けられる。
【００４３】
ＩＯＩＦユニット５００−１の加算回路５０１−１から出力される第１の増設ラックのラック信号は、後段のラック、すなわち第２の増設ラックに配置されたＩＯＩＦユニット５００−２へ伝えられる。
【００４４】
このような構成によると、ＣＰＵユニット２００は、上記ラック信号とスロット信号からなる個々の拡張ユニットの物理的位置に対応したアドレスをリードすることにより個々の拡張ユニットのステータスリードが可能になる。なお、図１においては、ＣＰＵユニット２００からのステータスリードラインは図上省略してある。
【００４５】
ここで、各拡張ユニットのチャネル割り当てはＣＰＵユニット２００のソフトウエアで自由に設定でき、例えば、ＣＰＵラック、第１の増設ラック、第２の増設ラックの順番にチャネルを連続で割り当てることで、ユーザが自然にイメージする通りのチャネル割り当てが可能になる。
【００４６】
また、ラック毎の先頭チャネルを定義することにより、各ラックに拡張ユニットを追加したときのチャネルずれに対しても個々の拡張ユニットに注目したときのチャネル番号を変更する必要がなくなるという仕様も、ＣＰＵユニット２００のソフトウエア処理のみで可能になる。
【００４７】
図２は、ＣＰＵユニット２００で認識する個々の拡張ユニットの物理的位置をテーブルで示したものである。
【００４８】
図２においては、ＣＰＵラックの拡張ユニット３００−１（図１参照）はラック信号（ＲＡＣ）が「１」、スロット信号（ＳＬＯＴ）が「１」であり、第１の増設ラックの拡張ユニット３１０−１および第２の増設ラックの拡張ユニット３２０−１のスロット信号（ＳＬＯＴ）がそれぞれ「１」に設定されている場合を示している。
【００４９】
この場合、ＣＰＵラックの拡張ユニット３００−１（図１参照）は、ラック信号（ＲＡＣ）は「１」、スロット信号（ＳＬＯＴ）も「１」であるので、ＣＰＵユニット２００は、この拡張ユニット３００−１をＣＰＵラックの最前端の拡張ユニット（１−１）であると認識する。
【００５０】
また、ＣＰＵラックの拡張ユニット３００−２（図１参照）については、ラック信号（ＲＡＣ）は「１」であるが、スロット信号（ＳＬＯＴ）は、拡張ユニット３００−１の加算回路３０２で「１」が加算されて「２」であるので、ＣＰＵユニット２００は、この拡張ユニット３００−２をＣＰＵラックの拡張ユニット３００−１の次の拡張ユニット（１−２）であると認識する。
【００５１】
さらに、ＣＰＵラックの拡張ユニット３００−３については、ラック信号（ＲＡＣ）は「１」であるが、スロット信号（ＳＬＯＴ）は、拡張ユニット３００−２の加算回路３０２で「１」が加算されて「３」であるので、ＣＰＵユニット２００は、この拡張ユニット３００−３をＣＰＵラックの拡張ユニット３００−２の次の拡張ユニット（１−３）であると認識する。
【００５２】
次に、第１の増設ラックの拡張ユニット３１０−１については、スロット信号（ＳＬＯＴ）は「１」であるが、ラック信号（ＲＡＣ）は、ＩＯＩＦユニット５００−１の加算回路５０１−１で「１」が加算されて「２」であるので、ＣＰＵユニット２００は、この拡張ユニット３１０−１を第１の増設ラックの最前端の拡張ユニット（２−１）であると認識する。
【００５３】
また、第１の増設ラックの拡張ユニット３１０−２については、ラック信号（ＲＡＣ）は、ＩＯＩＦユニット５００−１の加算回路５０１−１で「１」が加算されて「２」であるが、スロット信号（ＳＬＯＴ）は、拡張ユニット３１０−１の加算回路３１２で「１」が加算されて「２」であるので、ＣＰＵユニット２００は、この拡張ユニット３１０−２を第１の増設ラックの拡張ユニット３１０−１の次の拡張ユニット（２−２）であると認識する。
【００５４】
さらに、第１の増設ラックの拡張ユニット３１０−３については、ラック信号（ＲＡＣ）はＩＯＩＦユニット５００−１の加算回路５０１−１で「１」が加算されて「２」であるが、スロット信号（ＳＬＯＴ）は、拡張ユニット３１０−２の加算回路３１２で「１」が加算されて「３」であるので、ＣＰＵユニット２００は、この拡張ユニット３１０−３を第１の増設ラックの拡張ユニット３１０−２の次の拡張ユニット（２−３）であると認識する。
【００５５】
同様に、第２の増設ラックの拡張ユニット３２０−１については、ラック信号（ＲＡＣ）はＩＯＩＦユニット５００−２の加算回路５０１−２で「１」が加算されて「３」であり、スロット信号（ＳＬＯＴ）は「１」であるので、ＣＰＵユニット２００は、この拡張ユニット３２０−１を第２の増設ラックの最前端の拡張ユニット（３−１）であると認識する。
【００５６】
また、第２の増設ラックの拡張ユニット３２０−２については、ラック信号（ＲＡＣ）はＩＯＩＦユニット５００−２の加算回路５０１−１で「１」が加算されて「３」であり、スロット信号（ＳＬＯＴ）は拡張ユニット３２０−１の加算回路３２２で「１」が加算されて「２」であるので、ＣＰＵユニット２００は、この拡張ユニット３２０−２を第２の増設ラックの拡張ユニット３２０−１の次の拡張ユニット（３−２）であると認識する。
【００５７】
さらに、第２の増設ラックの拡張ユニット３２０−３については、ラック信号（ＲＡＣ）はＩＯＩＦユニット５００−２の加算回路５０１−１で「２」が加算されて「３」であり、スロット信号（ＳＬＯＴ）は、拡張ユニット３２０−２の加算回路３２２で「１」が加算されて「３」であるので、ＣＰＵユニット２００は、この拡張ユニット３２０−３を第２の増設ラックの拡張ユニット３２０−２の次の拡張ユニット（３−３）であると認識する。
【００５８】
なお、上記実施形態では、ラックを上下方向に多段に配列した例について説明したが、この発明は、当該ラックが横方向に複数配列される構造のものにも適用することができる。
【００５９】
また、上記実施形態においては、スロット信号に１を加算する構成と、ラック信号に１を加算する構成を採用したが、これに代えて、当該スロット信号から１を減算する構成や、当該ラック信号から１を減算する構成を採用してもよく、さらに、その加算値または減算値については、１以外の定数を適用することができる。
【００６０】
【発明の効果】
以上説明したようにこの発明によれば、ＣＰＵユニットおよび拡張ユニットを配置してなるＣＰＵラックの任意の位置に、ＩＯコントロールユニットを配置するとともに、拡張ユニットを配置してなる増設ラックの任意の位置に、上記ＩＯコントロールユニットに増設ケーブルを介して接続されるＩＯインターフェースユニットを配置するように構成したので、増設ケーブルの柔軟な配置が可能になり、ノイズ放射が大きい動力線等との隣接を避ける配置を容易に取ることができる。
【００６１】
また、この発明によると、上記拡張ユニットに、該拡張ユニットのラック位置を識別するためのラック信号およびラック内のスロット位置を識別するためのスロット信号を設けるとともに、上記スロット信号に定数を加算等して同一ラック内の次の拡張ユニットに渡すスロット加算回路等を設け、上記ＩＯインターフェースユニットに前段のラックからのラック信号に定数を加算等して該ＩＯインターフェースユニットが配置されたラックのラック信号に渡すラック加算回路等を設ける構成を採用したので、増設ケーブルの柔軟な配置を可能にするとともに、各ラック内の拡張ユニットに対して自然なチャネル割り当てが可能になり、ユーザが自然にイメージするＣＰＵラック、増設ラックの順番でのチャネル割り付けを行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明に係わるプログラマブルコントローラシステムの一実施の形態を示すブロック図である。
【図２】図１に示したＣＰＵユニットで認識する個々の拡張ユニットの物理的位置をテーブルで示したものである。
【図３】従来のプログラマブルコントローラシステムの問題点を説明する図である。
【図４】従来のプログラマブルコントローラシステムの他の問題点を説明する図である。
【符号の説明】
１００ 電源ユニット
２００ ＣＰＵユニット
３００−１〜３００−３ 拡張ユニット
３０１ ＡＳＩＣ
３０２ 加算回路
３１０−１〜３１０−３ 拡張ユニット
３１１ ＡＳＩＣ
３１２ 加算回路
３２０−１〜３２０−３ 拡張ユニット
３２１ ＡＳＩＣ
３２２ 加算回路
４００ ＩＯＣユニット
５００、５００−１、５００−２ ＩＯＩＦユニット
６００ 配線ダクト
７００ 増設ケーブル
８００、８１０ 終端部
Claims (2)
- 複数の拡張ユニットをそれぞれ配置してなる複数段のラックを有するプログラマブルコントローラシステムにおいて、
上記複数段のラックのうち、ＣＰＵユニットおよび拡張ユニットを配置してなるＣＰＵラックの任意の位置に、ＩＯコントロールユニットを配置し、
上記複数段のラックのうち、拡張ユニットを配置してなる増設ラックの任意の位置に、上記ＩＯコントロールユニットに増設ケーブルを介して接続されるＩＯインターフェースユニットを配置し、
上記各拡張ユニットに、該拡張ユニット自身のラック位置に対応したアドレスを示すラック信号およびラック内のスロット位置に対応したアドレスを示すスロット信号を設けるとともに、上記スロット信号が示すアドレスに定数を加算または減算した結果を同一ラック内の次の拡張ユニットに渡すスロット加算回路またはスロット減算回路を設け、
上記各段のＩＯインターフェースユニットに、前段のラックからのラック信号が示すアドレスに定数を加算または減算した結果を該ＩＯインターフェースユニットが配置されたラックのラック信号に渡すラック加算回路またはラック減算回路を設けたこと
を特徴とするプログラマブルコントローラシステム。 - 上記ＩＯインターフェースユニットに、該ＩＯインターフェースユニットが配置されたラックのラック信号を、後段のラックに配置されたＩＯインターフェースユニットへ伝えること
を特徴とする請求項１に記載のプログラマブルコントローラシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001057326A JP4217858B2 (ja) | 2001-03-01 | 2001-03-01 | プログラマブルコントローラシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001057326A JP4217858B2 (ja) | 2001-03-01 | 2001-03-01 | プログラマブルコントローラシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002258907A JP2002258907A (ja) | 2002-09-13 |
| JP4217858B2 true JP4217858B2 (ja) | 2009-02-04 |
Family
ID=18917224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001057326A Expired - Lifetime JP4217858B2 (ja) | 2001-03-01 | 2001-03-01 | プログラマブルコントローラシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4217858B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4795361B2 (ja) * | 2005-11-14 | 2011-10-19 | 三菱電機株式会社 | ネットワークユニットおよびこれを用いたプログラマブルコントローラ |
| WO2014155701A1 (ja) | 2013-03-29 | 2014-10-02 | 三菱電機株式会社 | シーケンサシステムおよびアドレス設定方法 |
| US10248601B2 (en) * | 2014-03-27 | 2019-04-02 | Honeywell International Inc. | Remote terminal unit (RTU) with universal input/output (UIO) and related method |
| JP6112066B2 (ja) * | 2014-05-27 | 2017-04-12 | 横河電機株式会社 | モジュール式電子機器連結用収納部材 |
-
2001
- 2001-03-01 JP JP2001057326A patent/JP4217858B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002258907A (ja) | 2002-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2781623B2 (ja) | メモリアクセススイッチネットワーク | |
| JP5040660B2 (ja) | 記憶領域割当システム及び方法と制御装置 | |
| US5410727A (en) | Input/output system for a massively parallel, single instruction, multiple data (SIMD) computer providing for the simultaneous transfer of data between a host computer input/output system and all SIMD memory devices | |
| EP0138451A2 (en) | Vector data processing system for indirect address instructions | |
| JPS58127259A (ja) | デ−タ処理システムにおけるメモリモジユ−ル選択及び再構成装置 | |
| JPH04343151A (ja) | メモリアクセス装置 | |
| JP4217858B2 (ja) | プログラマブルコントローラシステム | |
| HU176777B (en) | Device for reducing instruction execution time in computer of indirect addressed data memory | |
| JP4240610B2 (ja) | 計算機システム | |
| JPS60136870A (ja) | ベクトル処理装置 | |
| US8117351B1 (en) | Serial parallel interface for data word architecture | |
| KR101306670B1 (ko) | 기억 제어 장치 및 그 제어 방법 | |
| US20060155956A1 (en) | Processor array | |
| JPH02210685A (ja) | Ｄｒａｍコントローラ | |
| US6516402B2 (en) | Information processing apparatus with parallel accumulation capability | |
| JPS6156546B2 (ja) | ||
| JP3837135B2 (ja) | プログラマブル論理回路 | |
| JPH04281548A (ja) | バス拡張システム | |
| JP3225589B2 (ja) | 多チャンネル多重通信コントローラー | |
| JP2010097356A (ja) | 演算処理装置、それを搭載した通信装置および放送受信装置、ならびに情報処理装置 | |
| JP5870842B2 (ja) | 収容設計プログラム、収容設計装置及び収容設計方法 | |
| JPS61262971A (ja) | ベクトルレジスタの構成方式 | |
| KR100230183B1 (ko) | 메모리 장치의 액세스 방법 및 메모리 액세스 장치 | |
| JPS59151371A (ja) | 半導体メモリ素子 | |
| JPS6167140A (ja) | プログラム格納用メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081015 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081028 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4217858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |