JP2002258907A

JP2002258907A - プログラマブルコントローラシステム

Info

Publication number: JP2002258907A
Application number: JP2001057326A
Authority: JP
Inventors: Koichiro Ikegami; 幸一郎池上; Tatsuya Ninomiya; 達也二宮
Original assignee: Omron Corp; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 2001-03-01
Filing date: 2001-03-01
Publication date: 2002-09-13
Anticipated expiration: 2021-03-01
Also published as: JP4217858B2

Abstract

(57)【要約】【課題】増設ケーブルの柔軟な配置を可能にするとと
もに、各ラック内の拡張ユニットに対して自然なチャネ
ル割り当てを可能にしたプログラマブルコントローラシ
ステムを提供する。【解決手段】拡張ユニット３００−１〜３２０−３
に、該拡張ユニット３００−１〜３２０−３のラック位
置を識別するためのラック信号およびラック内のスロッ
ト位置を識別するためのスロット信号を設けるととも
に、スロット信号に１を加算して同一ラック内の次の拡
張ユニットに渡すスロット加算回路３０２、３１２、３
２１を設け、ＩＯインターフェースユニット５００−
１、５００−２に上段のラックからのラック信号に１を
加算して該ＩＯインターフェースユニット５００−１、
５００−２が配置されたラックのラック信号に渡すラッ
ク加算回路３１２、３２２を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数の拡張ユニ
ットをそれぞれ配置してなる複数のラックを有するプロ
グラマブルコントローラシステムに関し、特に、動力線
などが収納される配線ダクトを避けてラック間を接続す
る増設ケーブルを配設することを可能にするとともに、
各ラック内の拡張ユニットに対して自然なチャネル割り
当てを可能にしたプログラマブルコントローラシステム
に関する。

【０００２】

【従来の技術】一般に、プログラマブルコントローラは
ＣＰＵユニットに複数の拡張ユニットを接続することに
より構成されている。そして、このＣＰＵユニットと拡
張ユニットとの接続には、ＣＰＵユニットと拡張ユニ
ットとをベースを介して接続するベースビルディングブ
ロックタイプと、ベースを介さずＣＰＵユニットと拡
張ユニットとをコネクタを介して直接接続するベースレ
スビルディングブロックタイプが知られている。

【０００３】従来、この種ベースビルディングブロック
タイプの場合、複数の拡張ユニットをそれぞれ配置して
なる多段のラックを有するプログラマブルコントローラ
システムを構築するにあたり、図３に示すように、ＣＰ
Ｕユニット２００を含むＣＰＵ(Central Processing Un
it)ラックと拡張ユニット３１０−１〜３１０−３を含
む増設ラックとの間の接続は、ＩＯＣユニット（ＩＯコ
ントロールユニット）４００およびＩＯＩＦユニット
（ＩＯインターフェースユニット）５００を用いて行わ
れていた。

【０００４】なお、図３は、ＣＰＵユニット２００、拡
張ユニット３００−１、３００−２、ＩＯＣユニット４
００を配置してなるＣＰＵラックと、拡張ユニット３１
０−１〜３１０−３、ＩＯＩＦユニット５００を配置し
てなる増設ラックとを備えるラック構成例である。

【０００５】ところで、上記従来システムにおいて、Ｃ
ＰＵラックに接続されるＩＯＣユニット４００の接続位
置は、該ＣＰＵラックの最終端、すなわちＣＰＵユニッ
ト２００の反対側の終端に固定され、また、増設ラック
に接続されるＩＯＩＦユニット５００は、該増設ラック
の最前端若しくは最終端に固定されていた。

【０００６】このため、従来システムの場合、ＩＯＣユ
ニット４００とＩＯＩＦユニット５００とを接続する接
続ケーブル（以下「増設ケーブル」という）７００は、
この従来システム全体が設置される制御盤内部での配置
位置に自由度がなく、固定されたものとなり、場合によ
っては、増設ケーブル７００がＣＰＵラックの最終端お
よび増設ラックの最終端に設けられた配線ダクト６００
内またはその近傍を通らざるを得ない場合もあった。

【０００７】しかしながら、配線ダクト６００内には動
力線などのノイズ放射が大きい配線が収納されており、
本来、高速な信号が内蔵され、外部ノイズを嫌う増設ケ
ーブル７００については、制御盤の設計にあたり、ノイ
ズ放射の大きい動力線等との隣接は避けるべきである。

【０００８】そこで、図４に示すように、ＩＯＣユニッ
ト４００をＣＰＵラックの任意の位置に設ける構成が考
えられている。

【０００９】図４は、ＣＰＵラックに電源ユニット１０
０、ＣＰＵユニット２００、拡張ユニット３００−１〜
３００−３、ＩＯＣユニット４００を収容するととも
に、増設ラックに拡張ユニット３１０−１〜３１０−
３、ＩＯＩＦユニット５００を収容した構成例であり、
ＣＰＵラックの終端は終端部８００で終端され、増設ラ
ックの終端は終端部８１０で終端されている。

【００１０】また、拡張ユニット３００−１〜３００−
３には、それぞれＡＳＩＣ(Application Specific Ivte
grated Circuit)３０１が内蔵され、拡張ユニット３１
０−１〜３１０−３には、それぞれＡＳＩＣ３１１が内
蔵されている。

【００１１】そして、ＣＰＵラックのＩＯＣユニット４
００は、拡張ユニット３００−１と拡張ユニット３００
−２との間に配置され、増設ラックのＩＯＩＦユニット
５００は、増設ラックの最前端に配置されている。

【００１２】この場合、ＣＰＵラックの拡張ユニット３
００−１のＡＳＩＣ３０１は、ＣＰＵユニット２００に
接続されるとともに、ＣＰＵラックのＩＯＣユニット４
００、増設ラックのＩＯＩＦユニット５００を経由して
増設ラックの拡張ユニット３１０−１のＡＳＩＣ３１１
に接続され、増設ラックの終端の拡張ユニット３１０−
３のＡＳＩＣ３１１は、終端部８１０、ＩＯＩＦユニッ
ト５００、ＣＰＵラックのＩＯＣユニット４００を経由
してＣＰＵラックの拡張ユニット３００−２のＡＳＩＣ
３０１に接続され、また、ＣＰＵラックの終端の拡張ユ
ニット３００−３のＡＳＩＣ３０１は、終端部８００を
経由してＩＯＣユニット４００に接続されている。

【００１３】上記構成において、ＣＰＵラックのＣＰＵ
ユニット２００は、周期的に行われるＩ／Ｏ初期化処理
において、まず、ＣＰＵラックの拡張ユニット３００−
１のＡＳＩＣ３０１のアドレスセット信号をアクティブ
にする。これにより、拡張ユニット３００−１のＡＳＩ
Ｃ３０１は、ＣＰＵユニット２００に対してＩ／Ｏ種別
等のステータスを返す順番が来たと判断し、ＣＰＵユニ
ット２００からリードアクセスされたら上記ステータス
を返す。

【００１４】そして、ＣＰＵユニット２００は、このス
テータスをリードすることにより拡張ユニット３００−
１を認識し、そのステータスに基づき拡張ユニット３０
０−１のチャネル番号の書き込み処理を行う。拡張ユニ
ット３００−１のＡＳＩＣ３０１は、上記処理を終了す
ると、レディ信号をアクティブにする。

【００１５】このレディ信号は、次の拡張ユニット、こ
の場合は、増設ラックの拡張ユニット３１０−１のＡＳ
ＩＣ３１１に、ＩＯＣユニット４００、ＩＯＩＦユニッ
ト５００を経由して接続されており、次の拡張ユニッ
ト、すなわち、増設ラックの拡張ユニット３１０−１の
ＡＳＩＣ３１１は、ＣＰＵユニット２００に対してＩ／
Ｏ種別等のステータスを返す順番が来たと判断する。

【００１６】以下同様にして、チャネル番号の書き込
み、レディ信号のアクティブを繰り返し、増設ラックの
最終ユニット、すなわち、拡張ユニット３１０−３のレ
ディ信号がアクティブになると、終端部８１０で、エン
ド信号として折り返す。

【００１７】このエンド信号は、ＩＯＩＦユニット５０
０、ＩＯＣユニット４００を経由してＣＰＵラックの拡
張ユニット３００−２のＡＳＩＣ３０１のアドレスセッ
ト信号に接続され、以降、上記と同様にチャネル番号の
書き込み、レディ信号のアクティブを繰り返す。

【００１８】そして、ＣＰＵラックの最終ユニット、す
なわち、ＣＰＵラックの拡張ユニット３００−３のＡＳ
ＩＣ３０１のレディ信号がアクティブになると、終端部
８００で、エンド信号としてＣＰＵユニット２００に折
り返す。

【００１９】ＣＰＵユニット２００は、このエンド信号
をアクティブになった時点で接続されている拡張ユニッ
トのすべてのチャネル番号の書き込み処理が終了したと
判断して、このＩ／Ｏ初期化処理を終了する。

【００２０】上記Ｉ／Ｏ初期化処理における拡張ユニッ
トのチャネル割り付けは、ＣＰＵラックのＩＯＣユニッ
ト４００が、拡張ユニット３００−１と拡張ユニット３
００−２との間に配置され、増設ラックのＩＯＩＦユニ
ット５００が、増設ラックの最前端に配置されているの
で、ＣＰＵラックの拡張ユニット３００−１、増設ラッ
クの拡張ユニット３１０−１〜３１０−３、ＣＰＵラッ
クの拡張ユニット３００−２、３００−３の順になる。

【００２１】しかし、この場合は、ユーザが自然にイメ
ージするＣＰＵラック、増設ラックの順番でのチャネル
割り付けにならない。

【００２２】これは、ＣＰＵユニット２００からの拡張
ユニットの認識がアドレスセット信号、レディ信号の一
方向のみとなっており、拡張ユニットの物理的位置の認
識ができないからである。そのために、ＣＰＵユニット
２００は、拡張ユニットを認識する毎にチャネル割り付
け処理をしていくことしかできず、この問題はソフトウ
エアの処理では解決できない。

【００２３】

【発明が解決しようとする課題】この発明は、増設ケー
ブルの柔軟な配置を可能にするとともに、各ラック内の
拡張ユニットに対して自然なチャネル割り当てを可能に
したプログラマブルコントローラシステムを提供するこ
とを目的とする。

【００２４】

【課題を解決するための手段】この発明のプログラマブ
ルコントローラシステムは、複数の拡張ユニットをそれ
ぞれ配置してなる複数のラックを有するプログラマブル
コントローラシステムにおいて、上記複数のラックのう
ち、ＣＰＵユニットおよび拡張ユニットを配置してなる
ＣＰＵラックの任意の位置に、ＩＯコントロールユニッ
トを配置し、上記複数のラックのうち、拡張ユニットを
配置してなる増設ラックの任意の位置に、上記ＩＯコン
トロールユニットに増設ケーブルを介して接続されるＩ
Ｏインターフェースユニットを配置し、上記拡張ユニッ
トに、該拡張ユニットのラック位置を識別するためのラ
ック信号およびラック内のスロット位置を識別するため
のスロット信号を設けるとともに、上記スロット信号に
定数を加算または減算して同一ラック内の次の拡張ユニ
ットに渡すスロット加算回路またはスロット減算回路を
設け、上記ＩＯインターフェースユニットに、前段のラ
ックからのラック信号に定数を加算または減算して該Ｉ
Ｏインターフェースユニットが配置されたラックのラッ
ク信号に渡すラック加算回路またはラック減算回路を設
けたことを特徴とするものである。

【００２５】この発明のプログラマブルコントローラ
は、上記ＩＯインターフェースユニットに、該ＩＯイン
ターフェースユニットが配置されたラックのラック信号
を、後段のラックに配置されたＩＯインターフェースユ
ニットへ伝えることを特徴とするものである。

【００２６】ここで、ＣＰＵユニットは、このプログラ
マブルコントローラシステムを構成するプログラマブル
コントローラ（ＰＬＣ）の要部を構成するものであり、
拡張ユニットとは、このプログラマブルコントローラシ
ステムを構成するＩ／Ｏユニット、高機能ユニット等を
含む。

【００２７】上記構成によると、増設ケーブルの柔軟な
配置が可能になり、ノイズ放射が大きい動力線等との隣
接を避ける配置を容易に取ることができるとともに、各
ラック内の拡張ユニットに対して自然なチャネル割り当
てが可能になり、ユーザが自然にイメージするＣＰＵラ
ック、増設ラックの順番でのチャネル割り付けを行うこ
とができる。

【００２８】

【発明の実施の形態】以下、この発明に係わるプログラ
マブルコントローラシステムの実施形態を添付図面を参
照して詳細に説明する。

【００２９】図１は、この発明に係わるプログラマブル
コントローラシステムの一実施形態を示すブロック図で
ある。なお、図１においては、図４に示した従来のプロ
グラマブルコントローラシステムと同様の機能を果たす
部分には、説明の便宜上図４で用いた符号と同一の符号
を付する。

【００３０】図１に示すプログラマブルコントローラシ
ステムは、ＣＰＵユニットを含むＣＰＵラックと、２つ
の増設ラックからなる３段のラックを有している。

【００３１】ここで、ＣＰＵラックには、電源ユニット
１００、ＣＰＵユニット２００、拡張ユニット３００−
１〜３００−３、ＩＯＣユニット４００が接続される。

【００３２】第１の増設ラックには、拡張ユニット３１
０−１〜３１０−３、ＩＯＩＦユニット５００−１が接
続され、また、第２の増設ラックには、拡張ユニット３
２０−１〜３２０−３、ＩＯＩＦユニット５００−２が
接続される。

【００３３】なお、上記構成においては、ＣＰＵラック
に３台の拡張ユニット３００−１〜３００−３を接続
し、第１の増設ラックおよび第２の増設ラックにもそれ
ぞれ３台の拡張ユニット３１０−１〜３１０−３および
拡張ユニット３２０−１〜３２０−３を接続するように
構成したが、ＣＰＵラック、第１の増設ラックおよび第
２の増設ラックに接続する拡張ユニットの数は３台に限
定されず、任意である。

【００３４】また、上記構成においては、ＣＰＵラック
と第１の増設ラックおよび第２の増設ラックからなる３
段のラック構成としたが、このラックの段数も任意であ
る。

【００３５】さて、この実施の形態のプログラマブルコ
ントローラシステムにおいては、ＣＰＵラックと第１の
増設ラックおよび第２の増設ラックとの間の増設ケーブ
ルの配置に自由度を持たせるために、ＣＰＵラックのＩ
ＯＣユニット４００は、拡張ユニット３００−１と拡張
ユニット３００−２との間に配置し、第１の増設ラック
のＩＯＩＦユニット５００−１は、拡張ユニット３１０
−１と拡張ユニット３１０−２との間に配置し、かつ、
第２の増設ラックのＩＯＩＦユニット５００−２は、拡
張ユニット３２０−１と拡張ユニット３２０−２との間
に配置するものとしている。

【００３６】なお、このＩＯＣユニット４００、ＩＯＩ
Ｆユニット５００−１、ＩＯＩＦユニット５００−２の
配置位置もそれぞれのラック内であれば任意である。

【００３７】このような構成によると、ＣＰＵラックと
第１の増設ラックおよび第２の増設ラックとの間の増設
ケーブルの配置位置を任意に設定することが可能にな
る。

【００３８】また、この実施の形態のプログラマブルコ
ントローラシステムにおいては、ＣＰＵラックの拡張ユ
ニット３００−１〜３００−３、第１の増設ラックの拡
張ユニット３１０−１〜３１０−３、第２の増設ラック
の拡張ユニット３２０−１〜３２０−３がそれぞれ自ら
の物理的な位置を認識でき、しかもその認識した位置が
ＩＯＣユニット４００、ＩＯＩＦユニット５００−１、
ＩＯＩＦユニット５００−２の配置位置に依存しないよ
うにするために、ラック信号とスロット信号が導入され
ている。

【００３９】ここで、上記ラック信号とは、このプログ
ラマブルコントローラシステムの第何番目のラックであ
るかを認識するための信号であって、例えば、３本の信
号から構成される。この３本の信号により最大１〜８ま
での物理的ラック位置を認識することができる。

【００４０】上記スロット信号とは、このプログラマブ
ルコントローラシステムを構成する各ラック内の第何番
目のスロットであるかを認識するための信号であって、
例えば、４本の信号から構成される。この４本の信号に
より最大１〜１６までの物理的スロット位置を認識する
ことができる。

【００４１】ＣＰＵラックの拡張ユニット３００−１〜
３００−３には、それぞれＡＳＩＣ３０１と、スロット
信号に「１」を加算し、かつ該加算結果を同一ラック内
の次の拡張ユニットに渡す加算回路３０２（スロット加
算回路）が設けられ、同様に、第１の増設ラックの拡張
ユニット３１０−１〜３１０−３にも、それぞれＡＳＩ
Ｃ３１１と、スロット信号に「１」を加算し、かつ該加
算結果を同一ラック内の次の拡張ユニットに渡す加算回
路３１２（スロット加算回路）が設けられ、第２の増設
ラックの拡張ユニット３２０−１〜３２０−３にも、そ
れぞれＡＳＩＣ３２１と、スロット信号に「１」を加算
し、かつ該加算結果を同一ラック内の次の拡張ユニット
に渡す加算回路３２２（スロット加算回路）が設けられ
る。

【００４２】第１の増設ラックのＩＯＩＦユニット５０
０−１には、ＣＰＵラックのラック信号を入力してこの
ＣＰＵラックのラック信号に「１」を加算し、かつ、該
加算結果を第１の増設ラックのラック信号として出力す
る加算回路５０１−１（ラック加算回路）が設けられ、
同様に、第２の増設ラックのＩＯＩＦユニット５００−
２にも、第１の増設ラックのラック信号を入力してこの
第１の増設ラックのラック信号に「１」を加算し、か
つ、該加算結果を第２の増設ラックのラック信号として
出力する加算回路５０１−２（ラック加算回路）が設け
られる。

【００４３】ＩＯＩＦユニット５００−１の加算回路５
０１−１から出力される第１の増設ラックのラック信号
は、後段のラック、すなわち第２の増設ラックに配置さ
れたＩＯＩＦユニット５００−２へ伝えられる。

【００４４】このような構成によると、ＣＰＵユニット
２００は、上記ラック信号とスロット信号からなる個々
の拡張ユニットの物理的位置に対応したアドレスをリー
ドすることにより個々の拡張ユニットのステータスリー
ドが可能になる。なお、図１においては、ＣＰＵユニッ
ト２００からのステータスリードラインは図上省略して
ある。

【００４５】ここで、各拡張ユニットのチャネル割り当
てはＣＰＵユニット２００のソフトウエアで自由に設定
でき、例えば、ＣＰＵラック、第１の増設ラック、第２
の増設ラックの順番にチャネルを連続で割り当てること
で、ユーザが自然にイメージする通りのチャネル割り当
てが可能になる。

【００４６】また、ラック毎の先頭チャネルを定義する
ことにより、各ラックに拡張ユニットを追加したときの
チャネルずれに対しても個々の拡張ユニットに注目した
ときのチャネル番号を変更する必要がなくなるという仕
様も、ＣＰＵユニット２００のソフトウエア処理のみで
可能になる。

【００４７】図２は、ＣＰＵユニット２００で認識する
個々の拡張ユニットの物理的位置をテーブルで示したも
のである。

【００４８】図２においては、ＣＰＵラックの拡張ユニ
ット３００−１（図１参照）はラック信号（ＲＡＣ）が
「１」、スロット信号（ＳＬＯＴ）が「１」であり、第
１の増設ラックの拡張ユニット３１０−１および第２の
増設ラックの拡張ユニット３２０−１のスロット信号
（ＳＬＯＴ）がそれぞれ「１」に設定されている場合を
示している。

【００４９】この場合、ＣＰＵラックの拡張ユニット３
００−１（図１参照）は、ラック信号（ＲＡＣ）は
「１」、スロット信号（ＳＬＯＴ）も「１」であるの
で、ＣＰＵユニット２００は、この拡張ユニット３００
−１をＣＰＵラックの最前端の拡張ユニット（１−１）
であると認識する。

【００５０】また、ＣＰＵラックの拡張ユニット３００
−２（図１参照）については、ラック信号（ＲＡＣ）は
「１」であるが、スロット信号（ＳＬＯＴ）は、拡張ユ
ニット３００−１の加算回路３０１で「１」が加算され
て「２」であるので、ＣＰＵユニット２００は、この拡
張ユニット３００−２をＣＰＵラックの拡張ユニット３
００−１の次の拡張ユニット（１−２）であると認識す
る。

【００５１】さらに、ＣＰＵラックの拡張ユニット３０
０−３については、ラック信号（ＲＡＣ）は「１」であ
るが、スロット信号（ＳＬＯＴ）は、拡張ユニット３０
０−２の加算回路３０１で「１」が加算されて「３」で
あるので、ＣＰＵユニット２００は、この拡張ユニット
３００−３をＣＰＵラックの拡張ユニット３００−２の
次の拡張ユニット（１−３）であると認識する。

【００５２】次に、第１の増設ラックの拡張ユニット３
１０−１については、スロット信号（ＳＬＯＴ）は
「１」であるが、ラック信号（ＲＡＣ）は、ＩＯＩＦユ
ニット５００−１の加算回路５０１−１で「１」が加算
されて「２」であるので、ＣＰＵユニット２００は、こ
の拡張ユニット３１０−１を第１の増設ラックの最前端
の拡張ユニット（２−１）であると認識する。

【００５３】また、第１の増設ラックの拡張ユニット３
１０−２については、ラック信号（ＲＡＣ）は、ＩＯＩ
Ｆユニット５００−１の加算回路５０１−１で「１」が
加算されて「２」であるが、スロット信号（ＳＬＯＴ）
は、拡張ユニット３１０−１の加算回路３１１で「１」
が加算されて「２」であるので、ＣＰＵユニット２００
は、この拡張ユニット３１０−２を第１の増設ラックの
拡張ユニット３１０−１の次の拡張ユニット（２−２）
であると認識する。

【００５４】さらに、第１の増設ラックの拡張ユニット
３１０−３については、ラック信号（ＲＡＣ）はＩＯＩ
Ｆユニット５００−１の加算回路５０１−１で「１」が
加算されて「２」であるが、スロット信号（ＳＬＯＴ）
は、拡張ユニット３１０−２の加算回路３１１で「１」
が加算されて「３」であるので、ＣＰＵユニット２００
は、この拡張ユニット３１０−３を第１の増設ラックの
拡張ユニット３１０−２の次の拡張ユニット（２−３）
であると認識する。

【００５５】同様に、第２の増設ラックの拡張ユニット
３２０−１については、ラック信号（ＲＡＣ）はＩＯＩ
Ｆユニット５００−２の加算回路５０１−２で「１」が
加算されて「３」であり、スロット信号（ＳＬＯＴ）は
「１」であるので、ＣＰＵユニット２００は、この拡張
ユニット３２０−１を第２の増設ラックの最前端の拡張
ユニット（３−１）であると認識する。

【００５６】また、第２の増設ラックの拡張ユニット３
２０−２については、ラック信号（ＲＡＣ）はＩＯＩＦ
ユニット５００−２の加算回路５０１−１で「１」が加
算されて「３」であり、スロット信号（ＳＬＯＴ）は拡
張ユニット３２０−１の加算回路３２１で「１」が加算
されて「２」であるので、ＣＰＵユニット２００は、こ
の拡張ユニット３２０−２を第２の増設ラックの拡張ユ
ニット３２０−１の次の拡張ユニット（３−２）である
と認識する。

【００５７】さらに、第２の増設ラックの拡張ユニット
３２０−３については、ラック信号（ＲＡＣ）はＩＯＩ
Ｆユニット５００−２の加算回路５０１−１で「２」が
加算されて「３」であり、スロット信号（ＳＬＯＴ）
は、拡張ユニット３２０−２の加算回路３２１で「１」
が加算されて「３」であるので、ＣＰＵユニット２００
は、この拡張ユニット３２０−３を第２の増設ラックの
拡張ユニット３２０−２の次の拡張ユニット（３−３）
であると認識する。

【００５８】なお、上記実施形態では、ラックを上下方
向に多段に配列した例について説明したが、この発明
は、当該ラックが横方向に複数配列される構造のものに
も適用することができる。

【００５９】また、上記実施形態においては、スロット
信号に１を加算する構成と、ラック信号に１を加算する
構成を採用したが、これに代えて、当該スロット信号か
ら１を減算する構成や、当該ラック信号から１を減算す
る構成を採用してもよく、さらに、その加算値または減
算値については、１以外の定数を適用することができ
る。

【００６０】

【発明の効果】以上説明したようにこの発明によれば、
ＣＰＵユニットおよび拡張ユニットを配置してなるＣＰ
Ｕラックの任意の位置に、ＩＯコントロールユニットを
配置するとともに、拡張ユニットを配置してなる増設ラ
ックの任意の位置に、上記ＩＯコントロールユニットに
増設ケーブルを介して接続されるＩＯインターフェース
ユニットを配置するように構成したので、増設ケーブル
の柔軟な配置が可能になり、ノイズ放射が大きい動力線
等との隣接を避ける配置を容易に取ることができる。

【００６１】また、この発明によると、上記拡張ユニッ
トに、該拡張ユニットのラック位置を識別するためのラ
ック信号およびラック内のスロット位置を識別するため
のスロット信号を設けるとともに、上記スロット信号に
定数を加算等して同一ラック内の次の拡張ユニットに渡
すスロット加算回路等を設け、上記ＩＯインターフェー
スユニットに前段のラックからのラック信号に定数を加
算等して該ＩＯインターフェースユニットが配置された
ラックのラック信号に渡すラック加算回路等を設ける構
成を採用したので、増設ケーブルの柔軟な配置を可能に
するとともに、各ラック内の拡張ユニットに対して自然
なチャネル割り当てが可能になり、ユーザが自然にイメ
ージするＣＰＵラック、増設ラックの順番でのチャネル
割り付けを行うことができるという効果を奏する。

【図面の簡単な説明】

【図１】この発明に係わるプログラマブルコントローラ
システムの一実施の形態を示すブロック図である。

【図２】図１に示したＣＰＵユニットで認識する個々の
拡張ユニットの物理的位置をテーブルで示したものであ
る。

【図３】従来のプログラマブルコントローラシステムの
問題点を説明する図である。

【図４】従来のプログラマブルコントローラシステムの
他の問題点を説明する図である。

【符号の説明】

１００電源ユニット２００ＣＰＵユニット３００−１〜３００−３拡張ユニット３０１ＡＳＩＣ３０２加算回路３１０−１〜３１０−３拡張ユニット３１１ＡＳＩＣ３１２加算回路３２０−１〜３２０−３拡張ユニット３２１ＡＳＩＣ３２２加算回路４００ＩＯＣユニット５００、５００−１、５００−２ＩＯＩＦユニット６００配線ダクト７００増設ケーブル８００、８１０終端部

Claims

【特許請求の範囲】

【請求項１】複数の拡張ユニットをそれぞれ配置して
なる複数のラックを有するプログラマブルコントローラ
システムにおいて、上記複数のラックのうち、ＣＰＵユニットおよび拡張ユ
ニットを配置してなるＣＰＵラックの任意の位置に、Ｉ
Ｏコントロールユニットを配置し、上記複数のラックのうち、拡張ユニットを配置してなる
増設ラックの任意の位置に、上記ＩＯコントロールユニ
ットに増設ケーブルを介して接続されるＩＯインターフ
ェースユニットを配置し、上記拡張ユニットに、該拡張ユニットのラック位置を識
別するためのラック信号およびラック内のスロット位置
を識別するためのスロット信号を設けるとともに、上記
スロット信号に定数を加算または減算して同一ラック内
の次の拡張ユニットに渡すスロット加算回路またはスロ
ット減算回路を設け、上記ＩＯインターフェースユニットに、前段のラックか
らのラック信号に定数を加算または減算して該ＩＯイン
ターフェースユニットが配置されたラックのラック信号
に渡すラック加算回路またはラック減算回路を設けたこ
とを特徴とするプログラマブルコントローラシステム。
【請求項２】上記ＩＯインターフェースユニットに、
該ＩＯインターフェースユニットが配置されたラックの
ラック信号を、後段のラックに配置されたＩＯインター
フェースユニットへ伝えることを特徴とするプログラマ
ブルコントローラシステム。