JP4214733B2 - プラズマディスプレイ用電源回路 - Google Patents
プラズマディスプレイ用電源回路 Download PDFInfo
- Publication number
- JP4214733B2 JP4214733B2 JP2002224561A JP2002224561A JP4214733B2 JP 4214733 B2 JP4214733 B2 JP 4214733B2 JP 2002224561 A JP2002224561 A JP 2002224561A JP 2002224561 A JP2002224561 A JP 2002224561A JP 4214733 B2 JP4214733 B2 JP 4214733B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- switching
- supply circuit
- pfc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、直流入力をスイッチングして2次側にエネルギーを伝達するスイッチング電源回路を用いたプラズマディスプレイ用電源回路に関するものである。
【0002】
【従来の技術】
近年、プラズマディスプレイ装置は、視認性に優れた表示パネル(薄型表示デバイス)として注目されており、高精細化および大画面化が進められている。しかしこの消費電力はこれまでのCRTを用いたモニターなどに比べるとまだ大きいのが現状である。このためパネル駆動回路及び信号処理回路に電力を供給する電源回路における高調波電流対策はアクティブフィルタと呼ばれる力率改善回路(以降PFCと略す)が用いられることが多い。このPFCの後段に複数のスイッチング電源回路を設け、プラズマディスプレイ装置の動作に必要な電力を供給している。
【0003】
このようなプラズマディスプレイ用電源回路の一例を図12に示している。
【0004】
図12に示すように、交流電源1には直流駆動リレー2を介してブリッジ整流素子3が接続されている。ここで直流駆動リレー2は初期状態では接点が開いているものである。
【0005】
また、4は昇圧チョークコイルで、主巻線で励磁される副巻線を備えている。5は抵抗器、6は整流素子、7は平滑コンデンサ、8は制御回路、9はスイッチング素子、10は整流素子、11は平滑コンデンサ、12,13は抵抗器で、これらの昇圧チョークコイル4から抵抗器13によりPFC14が構成されている。このPFC14では抵抗器12,13によりPFC出力を分圧し、その分圧電圧を制御回路8に入力し、スイッチング素子9の動作を制御することによりPFC14の出力を安定化している。
【0006】
15はスイッチングトランスで、1次側にP1,P2の各巻線、2次側にS1,S2の各巻線を備えている。16はスイッチングトランス15のP1巻線に接続したスイッチング素子、17はこのスイッチング素子16の動作を制御する制御回路で、PFC14の出力電圧が起動抵抗18を介して電源として供給されている。また、スイッチングトランス15のS1巻線には、整流素子19、基準電圧源20、フォトカプラー21、抵抗器22および平滑用コンデンサ23を介して負荷24が接続され、S2巻線には整流素子25、平滑用コンデンサ26を介して負荷27が接続されている。
【0007】
そして、これらのスイッチングトランス15から平滑用コンデンサ26までによりスイッチング電源回路28を構成している。ここで制御回路17は、整流素子29および平滑コンデンサ30の整流平滑出力を駆動電源とし、スイッチングトランス15のP2巻線を入力としてスイッチング素子16の制御を行う。
【0008】
また、31はブリッジ整流素子、32はスイッチングトランス、33は平滑用コンデンサ、34は抵抗器、35は制御回路、36は制御回路35により制御されるスイッチング素子、37はフォトカプラー、38は整流素子、39は平滑用コンデンサ、40は抵抗器、41は基準電圧源で、これらのスイッチングトランス32から基準電圧源41により補助電源回路42を構成している。43はマイクロコンピュータで、機器全体の制御を行っている。44はスイッチング素子で、マイクロコンピュータ43の出力により制御され、その出力が"H"レベルになることにより直流駆動リレー2の励磁巻線に電流を流し、その接点を接触させることによりブリッジ整流素子31を介して14のPFCに入力電圧を供給する。
【0009】
【発明が解決しようとする課題】
この図12に示すように、PFC14の出力電圧から起動抵抗18を介してスイッチング電源回路28の制御回路17の電源を作っており、PFC14の出力電圧が所定の値(およそ385V以上)になった状態で、スイッチング電源回路28の制御回路17の起動電圧に達する設定をしている。このため、図13に示すように、図12のPFC14が起動してからスイッチング電源回路28が起動するまでの期間t1は、PFC14の負荷電流はほぼ無負荷状態になる。この状態でPFC14がスイッチング動作を継続すると、出力電圧が上昇しすぎてしまうため、図13のt2からt3付近を拡大した図14に示すように、PFC14のスイッチングを間引きして間欠発振とし、これにより出力電圧の上昇を抑制する制御を行っている。
【0010】
しかし、スイッチング電源回路28が起動する直前までは、PFC14はこの間欠発振状態にあるため、スイッチング電源回路28が起動し負荷が急増してもPFC14の安定化制御が応答しきれず、その結果図14に示す(1)のようにPFC14の出力電圧が瞬間的に低下してしまうという課題があった。
【0011】
このような起動時のPFC出力電圧の急激な低下を防ぐため、PFC14の出力に、前述のスイッチング電源回路28と並列に抵抗を設け、PFC14が間欠発振動作に至らない程度の電力を消費させる方法があるが、この電力はスイッチング電源回路28の負荷電力に関係なく定常的に消費するため、スイッチング電源回路28の負荷電力と合算して機器の消費電力の増加につながる。このような方法を用いる機器が増加すると、発熱量の増加やエネルギー消費の増加となり、ひいては環境に対して悪影響を及ぼしてしまうという課題があった。
【0012】
また、定常動作におけるPFC出力電圧の急激な低下は、負荷回路の異常を伴うことが多いため、PDPをテレビジョンなど民生用途に用いる場合、回路の破壊に伴う発煙や発火などの発生を最小限にとどめるため、この電圧低下を検出して電源回路の動作を停止させる保護回路を設けていることから、スイッチング電源回路28の起動時に発生するPFC14の出力電圧の瞬間的な低下を負荷回路の異常と判断してしまい、保護回路が動作してしまうという課題があった。
【0013】
さらに、電源投入からPFC14の起動までには、交流電源を整流した脈流出力とPFC14の制御回路間に接続された起動抵抗18と、PFC14の制御回路と並列に接続された平滑コンデンサ30との時定数で決まる時間が必要となる。このため図13に示すように、電源投入からPDPの画面に出画できるまでに、電源投入からPFC14の起動までの時間t1と、PFC14の起動からPFC14の後段のスイッチング電源回路28の起動までの時間t2と、前述のスイッチング電源回路28が起動してから負荷が安定して供給できるまでの時間t3とを合算した時間が費やされてしまい、出画が遅くなってしまうという課題があった。
【0014】
本発明はこのような課題を解決し、機器全体での消費電力を増加させることなく、負荷回路の消費電力に関わらず、PFCを安定動作させ出力電圧を一定に保つことを目的とするものである。
【0015】
【課題を解決するための手段】
上記目的を達成するために本発明のプラズマディスプレイパネル用電源回路は、PFCの後段に2次側に電力回生回路を有するスイッチング電源回路を備え、前記補助電源回路のスイッチングトランスの1次側の出力をスイッチ回路を介してスイッチング電源回路の前記制御回路に駆動電圧を供給するように構成し、かつ前記スイッチ回路を前記補助電源回路により制御されるスイッチング素子によりオンオフするように構成したものである。
【0016】
【発明の実施の形態】
すなわち、本発明の請求項1記載の発明は、スイッチングトランスの2次側に電力回生回路を有しかつプラズマディスプレイの各部に電力を供給するスイッチング電源回路と、このスイッチング電源回路のスイッチングトランスの1次側と交流電源との間に設けた力率改善回路と、電源回路の制御を行う制御回路に電力を供給する補助電源回路とを備え、前記補助電源回路のスイッチングトランスの1次側の出力をスイッチ回路を介してスイッチング電源回路の前記制御回路に駆動電圧を供給するように構成し、かつ前記スイッチ回路を前記補助電源回路により制御されるスイッチング素子によりオンオフするように構成したものである。
【0017】
さらに、請求項2に記載の発明は、請求項1において、補助電源回路のスイッチングトランスの1次側の出力をスイッチ回路を介して前記力率改善回路の制御回路に駆動電圧を供給するように構成し、かつ前記スイッチ回路を補助電源回路により制御されるスイッチング素子によりオンオフするように構成したことを特徴とする。
【0018】
以下、本発明の実施の形態による電源回路について、図1〜図10の図面を用いて説明する。
【0019】
図1に電源回路の回路図の一例を示し、図2にこの電源回路の動作のタイムチャートを示す。なお、図1において、図12と同一部分には同一番号を付している。
【0020】
図1に示すように、交流電源1は直流駆動リレー2を介してブリッジ整流素子3に接続されている。ここで、直流駆動リレー2は初期状態では接点が開いているものとする。4は昇圧チョークコイルで、主巻線で励磁される副巻線を備えている。5は抵抗器、6は整流素子、7は平滑コンデンサ、8は制御回路、9はスイッチング素子、10は整流素子、11は平滑コンデンサ、12,13は抵抗器で、これらの昇圧チョークコイル4から抵抗器13によりPFC14が構成されている。50はスイッチング電源回路28のスイッチングトランスで、1次側にP1,P2の各巻線を、2次側にS1,S2の各巻線をそれぞれ備えており、P1巻線にスイッチング素子16が接続されている。スイッチング素子16の動作を制御する制御回路17は、整流素子29および平滑コンデンサ30の整流平滑出力を駆動電源とし、スイッチングトランス50のP2巻線を入力として、スイッチング素子16の制御を行う。51はスイッチングトランス50の2次側のS1巻線に接続したスイッチング素子52の動作を制御する制御回路で、この制御回路51は、S2巻線出力を整流素子25と平滑コンデンサ26により整流平滑された出力を駆動電源とし、S2巻線出力および抵抗器53と抵抗器54との分圧電圧を入力としてスイッチング素子52の制御を行い、スイッチングトランス50を介して1次側から2次側に伝達される負荷電力のうち、2次側負荷回路で使用しない電力をスイッチングトランス50を介して再び1次側に戻す電力回生を行っている。また、55は補助電源回路42のスイッチングトランスで、1次側にP1,P2の各巻線を備え、2次側にS1の巻線を備えている。そして、このスイッチングトランス55の1次側のP2巻線は、前記スイッチング電源回路28のスイッチングトランス50のP2巻線とともに、整流素子29および平滑コンデンサ30を介して、スイッチング電源回路28の制御回路17に接続されており、制御回路17は、スイッチング電源回路28の1次側巻線と補助電源回路42の1次側巻線とから供給される電圧により動作し、スイッチング素子16を制御する。
【0021】
すなわち、この図1の構成においては、PFC14に接続されるスイッチング電源回路28は、2次側にスイッチング素子52、制御回路51、抵抗器53,54からなる電力回生回路を有し、かつ1次側電力の制御を行う制御回路17に補助電源回路42の1次側巻線の出力を整流平滑した出力を供給するように構成している。
【0022】
次に、スイッチング電源回路28の動作について、図3を用いて説明する。
【0023】
図1において、1次側の制御回路17は、一般的な自励フライバック方式のスイッチング電源回路の制御回路で、2次側出力巻線であるS1,S2巻線と同じ極性に巻かれている1次側バイアス巻線であるP2巻線の出力電圧を監視し、スイッチングトランス50の磁束のリセットを検出して1次側のスイッチング素子16をオンさせるオン信号を出力する。
【0024】
自励フライバック方式のスイッチング電源回路は、1次側巻線の巻線数をNp、2次側巻線の巻線数をNs、1次側入力電圧をV1、1次側巻線のインダクタンスをLp、2次側巻線出力をV2、2次側巻線のインダクタンスをLs、1次側スイッチング素子のオン時間をton、1次側スイッチング素子のオフ時間をtoffとすると、次の式1を保って動作している。
【0025】
Np/Ns・V1/Lp×ton=V2/Ls×toff…(式1)
また、1次側巻線の電流は、次の式2で表される。
【0026】
i1=V1/Lp×t …(式2)
また、1次側巻線の電流のピーク値i1pは次の式3で表される。
【0027】
i1p=V1/Lp×ton …(式3)
また、スイッチングのデューティδは次の式4で表される。
【0028】
δ=ton/(ton+toff)…(式4)
そして、この式4を変形すると、toffは次の式5で表される。
【0029】
toff=ton×(1−δ)/δ…(式5)
図1のように、2次側に電力回生回路を備えた自励フライバック方式のスイッチング電源回路28は、制御回路17により決められた最大オン時間tonでオフした後、スイッチングトランス50のS1,S2巻線からは立ち上がりピークとなる三角波形状の電流が流れる。そして、制御回路51は、スイッチング素子52をオンする信号を出力し、出力電圧が設定値以上になるか、上記式2を変形して得られた式3で定まる時間toffを経過することにより、スイッチング素子52をオフする制御を行う。負荷変動に対してはオン時間が一定のため、図3に示すように1次側からスイッチングによりスイッチングトランス50を介して2次側に伝達するエネルギーaと、2次側で余ったエネルギーを1次側に戻すエネルギーbとの面積を変えることで対応している。負荷電力が小さい場合は1次側のaとbとが、また2次側のAとBとがほぼ同じ面積となるが、負荷電力が大きくなるとa及びAの面積が大きくなり、エネルギーを戻すb及びBの面積が小さくなる。その結果、負荷が大きい場合は、スイッチングトランス50の1次側、2次側の電流ID1及びID2が破線のように+側に平行移動した波形となる。なお、VDS1、VDS2はスイッチングトランス50の1次側、2次側の電圧波形を示している。
【0030】
このように電力回生回路を備えたスイッチング電源回路28は、負荷電力の大きさに関係なく、スイッチングトランス50の1次側と2次側との間で電力のやりとりが行われており、これによりスイッチングトランス50内での磁束変化に伴って生じる鉄損、巻線に電流が流れることによって生じる銅損、スイッチングデバイスのオン抵抗及び駆動電力が存在し、これらが定常損失となっている。この定常損失により、PFC14の出力はスイッチングを継続できるようになるため、安定して動作させることができる。
【0031】
また、PFC14の出力電圧が所定の電圧値に安定する前段階でも、補助電源回路42から制御回路電圧を供給することにより、電力回生回路を備えたスイッチング電源回路28がPFC14の出力電圧に比例した電力を供給できるため、図2に示すようにPFC14のスイッチング信号PFCSWが出力され始めてから、スイッチング電源回路28のスイッチング信号FLBSWが出力されるまでの時間t2に相当する時間がなくなるため、電源投入から負荷回路の起動までの時間を短縮することができる。
【0032】
図4、図5に示す例においては、PFC14に補助巻線を有さないチョークコイル56を用いたもので、スイッチングトランス50の1次側のP2巻線の出力を制御回路17の入力に接続するとともに、PFC14の整流素子6のアノードに接続している。
【0033】
この構成を用いることにより、図5のようにPFC14の制御回路8の駆動電源PFCVccに、抵抗器5を介して供給される電圧にスイッチング電源回路28が動作し始めることによって生じる1次側出力巻線の電圧が加えられることにより、PFCVcc起動までの時間t1が実施の形態1の場合に比べて短くなる。その結果、PFC14のスイッチング信号PFCSWが早く出力され、リレー制御信号RLONが"H"になってからPFC出力が安定するまでの時間t1+t3は実施の形態1のt1+t3に比べて短くなる。PFC14が起動した後の動作は上記実施の形態1と同じ動作となる。
【0034】
このようにPFC14を安定して動作させることができると同時に、制御回路8の駆動電源をスイッチング電源回路28の1次側出力から供給することにより、PFC14のチョークコイルに設けられた補助巻線が不要になるとともに、さらに電源投入から起動までの時間を短縮できるという効果も同時に得ることができる。
【0035】
図6、図7に、本発明の実施の形態による例を示している。
【0036】
本実施の形態においては、補助電源回路42のスイッチングトランス55の1次側のP2巻線の出力をスイッチ回路57を介してスイッチング電源回路28の1次側の制御回路17に供給するように構成し、かつスイッチ回路のオンオフの動作をマイクロコンピュータ43により制御するように構成したものである。すなわち、補助電源回路42のスイッチングトランス50のP2巻線とスイッチング電源回路28の制御回路17との間に、抵抗器58,59,60とスイッチング素子61とフォトカプラー62とからなるスイッチ回路57を配置し、かつフォトカプラー62の発光素子側をスイッチング素子44に直列に接続したものである。
【0037】
ここで、図1の構成では、AC電源を供給すると同時に補助電源回路42が動作し、スイッチングトランス55のP2巻線出力を整流素子29と平滑コンデンサ30とにより整流平滑した電圧により制御回路17が動作するため、その結果待機時の電力が増加してしまうが、本実施の形態においては、スイッチ回路57を設けることにより、マイクロコンピュータ43により図7に示すように、スイッチング素子44がオンされない限り、制御回路17に駆動電圧FLBVccが供給されることがないため、待機時の電力は従来のものと変わらない。マイクロコンピュータ43によりスイッチング素子44がオンされると、スイッチングトランス55の出力整流素子29と平滑コンデンサ30とにより整流平滑した電圧がFLBVccとして制御回路17に供給され、上記実施の形態1と同じ動作を行うこととなる。
【0038】
このようにスイッチ回路57を設けることにより、待機時の電力を増やすことなく、PFCを安定して動作させることができるという効果を得ることができる。
【0039】
次に、本発明の他の実施の形態について、図8、図9を用いて説明する。本実施の形態においては、図4に示す補助巻線のないチョークコイル56を用いたPFC14と、図6に示す本実施の形態におけるスイッチ回路57を設ける構成とを併用した例である。すなわち、本実施の形態によれば、スイッチ回路57を設けることにより、図9に示すようにスイッチング素子44がオンされない限り制御回路17に駆動電圧FLBVccが供給されることがないため、待機時の電力は従来のものと変わらなく、また、マイクロコンピュータ43によりスイッチング素子44がオンされると、スイッチングトランス55の出力を整流素子29と平滑コンデンサ30とにより整流平滑した電圧がFLBVccとして制御回路17に電圧が供給される。しかも、スイッチング電源回路28の1次側のP2巻線出力を整流素子6のアノードに印加することにより、図9のように制御回路8の駆動電源PFCVccに、抵抗器5を介して供給される電圧とスイッチング電源回路28が動作し始めることによって生じる1次側のP2巻線の電圧とが加えられることにより、PFCVcc起動までの時間t1が短くなる。その結果、PFC14のスイッチング信号PFCSWが早く出力され、リレー制御信号RLONが"H"になってからPFC出力が安定するまでの時間t1+t3は、実施の形態1に比べて短くなる。PFC14が起動した後の動作は、図1で説明した動作と同じ動作となる。
【0040】
このように図4の例とスイッチ回路57を設ける構成を併用することにより、待機時の電力を増やすことなくPFC14を安定して動作させることができ、しかもPFC14のチョークコイルに設けられた補助巻線が不要になるとともに、電源投入から負荷回路の起動までの時間を短縮できるという効果も同時に得ることができる。
【0041】
次に、本発明の他の実施の形態について、図10、図11を用いて説明する。本実施の形態においては、上記図6に示す例において、PFC14の制御回路8の駆動電源PFCVccをスイッチ回路57の出力に接続したものである。この構成とすることにより、図11のように制御回路17の駆動電源FLBVccと同時に、制御回路8の駆動電源PFCVccが印加されるため、PFC14が起動する時間に相当するt1がなくなり、図11の破線で示す従来のプラズマディスプレイ用電源回路のタイミングチャートに比べて、大幅に時間を短縮することができる。
【0042】
このように本実施の形態によれば、待機時の電力を増やすことなくPFC14を安定して動作させることができ、PFC14のチョークコイルに設けられた補助巻線とPFC制御回路の起動抵抗及びPFC制御回路の駆動電源用整流素子が不要になるとともに、電源投入から負荷回路の起動までの時間を短縮できるという効果も同時に得ることができる。
【0043】
【発明の効果】
以上の説明から明らかなように、本発明にかかるプラズマディスプレイ用電源回路によれば、PFCの後段に電力回生回路を有するスイッチング電源回路を設け、その制御回路の駆動電源を補助電源回路から供給することにより、PFCの負荷電力が無負荷になることを防ぐことで動作の安定性を向上できると同時に、起動時間の短縮を図ることができる。
【図面の簡単な説明】
【図1】 プラズマディスプレイ用電源回路の回路図
【図2】 同電源回路のタイミングチャート
【図3】 同電源回路の要部の動作波形図
【図4】 プラズマディスプレイ用電源回路の他の例の回路図
【図5】 同電源回路のタイミングチャート
【図6】 本発明の実施の形態におけるプラズマディスプレイ用電源回路の回路図
【図7】 同電源回路のタイミングチャート
【図8】 本発明の他の実施の形態におけるプラズマディスプレイ用電源回路の回路図
【図9】 同電源回路のタイミングチャート
【図10】 本発明の他の実施の形態におけるプラズマディスプレイ用電源回路の回路図
【図11】 同電源回路のタイミングチャート
【図12】 従来の電源回路の回路図
【図13】 同電源回路のタイミングチャート
【図14】 図13の要部を拡大して示すタイミングチャート
【符号の説明】
1 交流電源
2 直流駆動リレー
8,17,35,51 制御回路
9,16,36,44,52 スイッチング素子
14 PFC(力率改善回路)
28 スイッチング電源回路
42 補助電源回路
50,55 スイッチングトランス
Claims (2)
- スイッチングトランスの2次側に電力回生回路を有しかつプラズマディスプレイの各部に電力を供給するスイッチング電源回路と、このスイッチング電源回路のスイッチングトランスの1次側と交流電源との間に設けた力率改善回路と、電源回路の制御を行う制御回路に電力を供給する補助電源回路とを備え、前記補助電源回路のスイッチングトランスの1次側の出力をスイッチ回路を介してスイッチング電源回路の前記制御回路に駆動電圧を供給するように構成し、かつ前記スイッチ回路を前記補助電源回路により制御されるスイッチング素子によりオンオフするように構成したプラズマディスプレイ用電源回路。
- 補助電源回路のスイッチングトランスの1次側の出力をスイッチ回路を介して前記力率改善回路の制御回路に駆動電圧を供給するように構成し、かつ前記スイッチ回路を補助電源回路により制御されるスイッチング素子によりオンオフするように構成したことを特徴とする請求項1に記載のプラズマディスプレイ用電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224561A JP4214733B2 (ja) | 2002-08-01 | 2002-08-01 | プラズマディスプレイ用電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224561A JP4214733B2 (ja) | 2002-08-01 | 2002-08-01 | プラズマディスプレイ用電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004072814A JP2004072814A (ja) | 2004-03-04 |
JP4214733B2 true JP4214733B2 (ja) | 2009-01-28 |
Family
ID=32012489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002224561A Expired - Fee Related JP4214733B2 (ja) | 2002-08-01 | 2002-08-01 | プラズマディスプレイ用電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4214733B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4657137B2 (ja) * | 2006-04-12 | 2011-03-23 | シャープ株式会社 | スイッチング電源装置 |
JP4774349B2 (ja) * | 2006-09-19 | 2011-09-14 | 株式会社リコー | 直流電源装置及び画像形成装置 |
EP2173025A1 (en) | 2007-06-29 | 2010-04-07 | Murata Manufacturing Co. Ltd. | Switching power unit |
-
2002
- 2002-08-01 JP JP2002224561A patent/JP4214733B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004072814A (ja) | 2004-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5910891A (en) | Power supply with power factor correction circuit | |
JP4013898B2 (ja) | 電源装置起動方法、電源装置の起動回路及び電源装置 | |
JP5353119B2 (ja) | スイッチング電源装置 | |
US6839247B1 (en) | PFC-PWM controller having a power saving means | |
US10879806B2 (en) | Voltage converter controller, voltage controller and corresponding methods | |
JP5168010B2 (ja) | スイッチング電源装置 | |
KR100296635B1 (ko) | 저전압보호회로를갖는스위칭모드전원공급장치 | |
JP3236587B2 (ja) | スイッチング電源装置 | |
US7247996B2 (en) | Projector | |
JP2006230057A (ja) | 電源装置 | |
JP2008048515A (ja) | スイッチング電源装置 | |
JP2005198454A (ja) | スイッチング電源装置 | |
JP4214733B2 (ja) | プラズマディスプレイ用電源回路 | |
JP2011041465A (ja) | 電源装置 | |
JPH10304658A (ja) | スイッチング電源装置 | |
JP2007202285A (ja) | スイッチング電源装置及びスイッチング電源の制御方法 | |
JPH11178342A (ja) | 電源装置、電子機器、及び降圧型整流平滑回路 | |
JP2771936B2 (ja) | 直流電源回路 | |
JP4678263B2 (ja) | 同期整流型フォワードコンバータ | |
JP2004328837A (ja) | スイッチング電源回路およびこれを備えたスイッチングレギュレータ | |
JP2001178126A (ja) | スイッチング電源 | |
JP2008193803A (ja) | スイッチング電源装置 | |
JP2728159B2 (ja) | 直流電源回路 | |
KR970008013B1 (ko) | 그린 모니터용 전원 공급장치 | |
JPH1198839A (ja) | 自励式スイッチング電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050801 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081027 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |