JP4211137B2 - 電気負荷の通電制御装置 - Google Patents
電気負荷の通電制御装置 Download PDFInfo
- Publication number
- JP4211137B2 JP4211137B2 JP14664599A JP14664599A JP4211137B2 JP 4211137 B2 JP4211137 B2 JP 4211137B2 JP 14664599 A JP14664599 A JP 14664599A JP 14664599 A JP14664599 A JP 14664599A JP 4211137 B2 JP4211137 B2 JP 4211137B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- energization
- control
- signal
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Control Of Stepping Motors (AREA)
Description
【発明の属する技術分野】
本発明は電気負荷の通電制御装置に係り、詳しくは、複数の電気負荷の通電状態を制御する際に、各電気負荷の電流供給経路に生じた異常を検出する機能を備えた電気負荷の通電制御装置に関するものである。
【0002】
【従来の技術】
従来より、例えば自動車において、通電制御装置により通電状態(通電/非通電)が制御される電気負荷は、その一端が車載バッテリのプラス端子またはマイナス端子(接地端子)に接続され、他端が通電制御装置の出力端子に接続されている。
【0003】
また、通電制御装置内には、バッテリのプラス端子またはマイナス端子と通電制御装置の出力端子との間に直列に接続された駆動用トランジスタが備えられ、その駆動用トランジスタはマイクロコンピュータからの制御信号に応じてオン・オフが制御されるようになっている。尚、電気負荷の一端がバッテリのプラス端子に接続されている場合、駆動用トランジスタはバッテリのマイナス端子と通電制御装置の出力端子との間に直列に接続される。また、電気負荷の一端がバッテリのマイナス端子に接続されている場合、駆動用トランジスタはバッテリのプラス端子と通電制御装置の出力端子との間に直列に接続される。
【0004】
そして、マイクロコンピュータからの制御信号が電気負荷の通電を示す論理レベルのとき、駆動用トランジスタがオンして、その駆動用トランジスタにより電気負荷に電流が流れる。また、マイクロコンピュータからの制御信号が電気負荷の非通電を示す論理レベルのとき、駆動用トランジスタがオフして、電気負荷への通電が停止される。このように、マイクロコンピュータは、駆動用トランジスタへ出力する制御信号の論理レベルを切り替えることにより、電気負荷の通電状態を制御している。
【0005】
さらに、このように構成された電気負荷の通電制御装置には、各電気負荷の電流供給経路に生じた異常を検出する機能が備えられている。
すなわち、電気負荷の抵抗値よりも非常に大きな抵抗値を有する抵抗器が、駆動用トランジスタに対して並列に接続されている。そして、抵抗器における通電制御装置の出力端子側の電圧が、電気負荷の実際の通電状態を示すモニタ信号としてマイクロコンピュータに入力されるようになっている。マイクロコンピュータは、駆動用トランジスタへ出力した制御信号とモニタ信号とを照合することにより、各電気負荷の電流供給経路に生じた異常の有無を判定する。
【0006】
例えば、電気負荷の一端がバッテリのプラス端子と接続されている場合、駆動用トランジスタはバッテリのマイナス端子と通電制御装置の出力端子との間に直列に接続される。この場合、駆動用トランジスタと並列に接続された抵抗器も、バッテリのマイナス端子と通電制御装置の出力端子との間に直列に接続される。
【0007】
そのため、電気負荷の電流供給経路に異常が無い場合、駆動用トランジスタのオフ時にはモニタ信号がハイレベル(ほぼバッテリ電圧)となり、駆動用トランジスタのオン時にはモニタ信号がロウレベル(ほぼ接地電圧)となる。
よって、マイクロコンピュータは、駆動用トランジスタへ非通電を示す論理レベルの制御信号を出力しているにもかかわらずモニタ信号がロウレベルの場合、電気負荷と通電制御装置の出力端子とを結ぶ配線の断線故障、電気負荷自身の断線故障、出力端子がバッテリのマイナス端子側にショートするショート故障のいずれかの故障が起こっていることを判定できる。
【0008】
また、マイクロコンピュータは、駆動用トランジスタへ通電を示す論理レベルの制御信号を出力しているにもかかわらずモニタ信号がハイレベルの場合、駆動用トランジスタがオフしたままになるオープン故障、通電制御装置の出力端子がバッテリのプラス端子側にショートするショート故障のいずれかの故障が起こっていることを判定できる。
【0009】
【発明が解決しようとする課題】
上記のように構成された電気負荷の通電制御装置では、通電状態を制御すべき電気負荷が複数個(N個)ある場合、その各電気負荷にそれぞれ対応して、駆動用トランジスタとモニタ信号発生用の抵抗器とをN個ずつ備えることとなる。そして、マイクロコンピュータからは各駆動用トランジスタへN個の制御信号が出力され、N個のモニタ信号がマイクロコンピュータへ入力されることとなる。よって、マイクロコンピュータが入出力すべき信号の数は、電気負荷の数の2倍となり、電気負荷の数に比例して増大することになる。
【0010】
しかし、マイクロコンピュータの入出力ポートの数は限られているため、電気負荷の数が増えて入出力すべき信号の数が多くなると、入出力ポートが不足する上に、入出力信号の配線本数が増えて部品の実装に支障をきたすおそれがある。また、電気負荷の数が増えてモニタ信号の数が多くなると、前記異常判定処理がマイクロコンピュータの動作に対して大きな負荷となり、マイクロコンピュータによる電気負荷の通電制御に支障をきたすおそれもある。
【0011】
ところで、複数の電気負荷がステップモータの4相の励磁コイルである場合、特開平7−99796号公報に開示されるように、4相の励磁コイルの各駆動用トランジスタの制御信号を2相ずつ論理和演算を行った後に、各論理和演算結果の排他的論理和演算を行い、その排他的論理和演算結果に基づいて各励磁コイルの断線を検出する技術が提案されている。
【0012】
ここで、例えば、自動車のエンジンの吸入空気量を調節するための電子スロットルに用いられるスロットル制御弁の開度をステップモータで制御する場合、スロットル制御弁の開度によってスプリングの反発力が変化するため、その反発力に抗してスロットル制御弁を微妙な位置に保持するようにして、スロットル制御弁の開度を精密に制御するには、ステップモータの通電方式として、トルクの大きな2相励磁と、トルクの小さな1−2相励磁とを組み合わせる必要がある。
【0013】
しかし、上記公報に記載の技術は2相励磁に限定されるものであり、1−2相励磁に適用することはできない。そのため、上記公報に記載の技術は、例えば、自動車のスロットル制御弁の開度制御用のステップモータの通電制御装置に使用することができないという問題があった。
【0014】
しかも、上記公報に記載の技術では、4相の励磁コイルの内のいずれかの励磁コイルの断線を判定できるだけであり、4相の励磁コイルの内のどの励磁コイルが断線しているかを特定することはできない。そのため、各励磁コイルについて断線の有無を別々に調べなければならず、多大な手間を要するという問題があった。
【0015】
本発明は上記問題点を解決するためになされたものであって、その目的は、複数の電気負荷の通電状態を制御する際に、各電気負荷の電流供給経路に生じた異常を各電気負荷毎に確実に検出することが可能な電気負荷の通電制御装置を提供することにある。
【0016】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項1に記載の発明は、出力手段、制御手段、モニタ信号生成手段、遅延手段、検出信号生成手段、判定手段を備えている。複数の出力手段は、複数の電気負荷にそれぞれ対応して設けられ、通電を示す論理レベルと非通電を示す論理レベルとに切り替えられる制御信号に応じて、当該制御信号が通電を示す論理レベルの時に自己に対応する電気負荷に電流を流す。制御手段は、前記各出力手段へ前記制御信号をそれぞれ出力すると共に、その各制御信号の論理レベルを切り替えることにより、前記各電気負荷の通電状態を制御する。複数のモニタ信号生成手段は、前記各出力手段による前記各電気負荷の実際の通電状態を示すモニタ信号をそれぞれ生成する。複数の遅延手段は、前記制御手段から出力された前記各制御信号に対応して、前記複数のモニタ信号生成手段によりそれぞれ生成される前記各モニタ信号を、対応する前記制御信号に対して所定遅延時間分だけそれぞれ遅延させる。検出信号生成手段は、前記制御手段から出力された前記各制御信号と前記複数の遅延手段により遅延された前記各モニタ信号とに基づいて、前記各電気負荷の電流経路の異常の有無を検出するための異常検出信号を生成する。判定手段は、前記制御手段から出力された前記制御信号の変化状態と、前記検出信号生成手段により生成された異常検出信号とに基づいて、前記各電気負荷毎にその電流供給経路の異常の有無を判定する。
【0017】
従って、本発明によれば、前記遅延手段の前記遅延時間を適宜設定することにより、前記各電気負荷の電流経路に異常がある場合は、前記検出信号生成手段の生成する異常検出信号の論理レベルが、前記制御信号の変化状態に応じた時間だけ固定になるため、前記判定手段により前記各電気負荷の電流経路の異常の有無を判定することができる。また、前記各電気負荷の電流経路に異常がある場合は、前記判定手段により前記制御手段から出力された前記制御信号の変化状態に基づいて、前記各電気負荷毎にその電流供給経路の異常の有無を検出することができる。そして、複数の電気負荷に対して1つの異常検出信号が生成され、判定手段にはその1つの異常検出信号が入力されるだけであるため、各電気負荷毎に異常検出信号を生成する場合に比べて全体の構成を単純化することができる。
【0018】
次に、請求項2に記載の発明は、請求項1に記載の電気負荷の通電制御装置において、前記制御手段は、前記各出力手段へ出力する制御信号の論理レベルを、予め定められた順序パターンで切り替えるように構成されており、前記検出信号生成手段は、前記複数の遅延手段により遅延された前記各モニタ信号のうち、前記制御手段で切り替えられる前記順序パターンに対応して、前記各モニタ信号の重複するものをマスクする信号マスク手段を備え、各モニタ信号のうち重複しないものと前記各制御信号とに基づいて前記異常検出信号を生成する。
【0019】
従って、本発明によれば、例えば、前記電気負荷としてステップモータの各励磁コイルの通電を制御する場合、ステップモータの通電方式として1−2相励磁と2相励磁とを切り替える際に、前記制御手段により、前記各出力手段へ出力する制御信号の論理レベルを、当該通電方式にて予め定められた順序パターンで切り替えることができる。そして、2相励磁の場合は、前記各モニタ信号のうち重複するものがあるためそれを信号マスク手段によりマスクし、前記各モニタ信号のうち重複しないものと前記各制御信号とに基づいて前記異常検出信号を生成する。
【0020】
次に、請求項3に記載の発明は、請求項1または請求項2に記載の電気負荷の通電制御装置において、前記検出信号生成手段は、前記制御手段から出力された前記制御信号の変化状態に応じて、前記各電気負荷の電流経路の少なくともいずれか1つの異常が継続しているときは前記異常検出信号の論理レベルを固定する論理レベル固定手段を備えている。
【0021】
従って、本発明によれば、論理レベル固定手段により、前記各電気負荷の電流経路の少なくともいずれか1つの異常が継続しているときは前記異常検出信号の論理レベルが固定される。そのため、請求項1に記載の発明のように前記制御信号の変化状態に応じた時間だけ前期異常検出信号の論理レベルが固定になる場合に比べて、本発明では、前期異常検出信号の論理レベルが固定になる時間が長くなることから、前記各電気負荷の電流経路の少なくともいずれか1つの異常の有無をより確実に判定することができる。
【0022】
ところで、請求項4に記載の発明のように、請求項1〜3のいずれか1項に記載の電気負荷の通電制御装置において、前記遅延手段は、シフトレジスタを備えて構成されるようにしてもよい。このようにすれば、シフトレジスタを構成するDフリップフロップの数(シフトレジスタの段数)を変更することにより、前記遅延手段の遅延時間を任意の値に設定することが可能であり、コンデンサを用いないため、通電制御装置をIC化する場合に適している。
【0023】
また、請求項5に記載の発明のように、請求項1〜3のいずれか1項に記載の電気負荷の通電制御装置において、前記遅延手段は、抵抗器とコンデンサとから成る時定数回路を備えて構成されるようにしてもよい。このようにすれば、抵抗器およびコンデンサの値を変更することにより、前記遅延手段の遅延時間を任意の値に簡単に設定することが可能であるため、通電制御装置をディスクリート構成により具体化する場合に適している。
【0024】
また、請求項6に記載の発明のように、請求項1〜5のいずれか1項に記載の電気負荷の通電制御装置において、前記複数の電気負荷は、ステップモータの各励磁コイルとしてもよい。
尚、以下に述べる発明の実施の形態において、特許請求の範囲または課題を解決するための手段に記載の「電気負荷」はステップモータ2の各励磁コイル5〜8に相当し、同じく「出力手段」は出力回路11〜14に相当し、同じく「制御手段」はCPU9に相当し、同じく「モニタ信号」は出力信号AO1,A/O1,BO1,B/O1に相当し、同じく「モニタ信号生成手段」はプルダウン抵抗器R11,R21,R31,R41およびバッファBF1〜BF4から構成され、同じく「遅延手段」は、第1実施形態ではシフトレジスタSR1〜SR4に相当し、第2,第3実施形態では抵抗器RT1〜RT4およびコンデンサC1〜C4から成る時定数回路に相当し、同じく「検出信号生成手段」は、第1,第2実施形態では排他的論理和回路EXOR1〜EXOR4および否定論理和回路NOR1から構成され、第3実施形態では論理和回路OR1〜OR4および否定論理和回路NOR1から構成され、同じく「判定手段」はCPU9のS200〜S214,S300〜S324の処理に相当し、同じく「信号マスク手段」は論理積回路AND1〜AND4に相当し、同じく「論理レベル固定手段」はRSフリップフロップRS11〜RS42に相当する。
【0025】
【発明の実施の形態】
(第1実施形態)
以下、本発明を具体化した第1実施形態を図面と共に説明する。
図1は、第1実施形態の自動車用電子制御装置(ECU)1の構成を示す回路図である。
【0026】
本第1実施形態のECU1は、自動車の電子スロットルに用いられるスロットル制御弁(図示略)の開度を制御するためのステップモータ2の通電制御装置であり、各種センサ(図示略)からのセンサ信号により検出されるエンジン(図示略)の運転状態に応じてステップモータ2を制御するものである。尚、スロットル制御弁の開度によってスプリングの反発力が変化するため、その反発力に抗してスロットル制御弁を微妙な位置に保持するようにして、スロットル制御弁の開度を精密に制御するには、ステップモータ2の通電方式として、トルクの大きな2相励磁と、トルクの小さな1−2相励磁とを組み合わせる必要がある。そのため、ECU1は、制御状態によって2相励磁と1−2相励磁とを切り替えるようになっている。
【0027】
ステップモータには各種形式が存在するが、低速での振動を低減し、分解能を高めるために、4つの励磁コイルを備えた4相ステップモータが実用化されており、本第1実施形態においても4相ステップモータ2を用いている。
図1に示す4相ステップモータ2は、円筒形の永久磁石から成るロータ3が、円筒形のステータ4に嵌合されて構成されている。ステータ4の内面には90゜間隔に4つの極(図示略)が設けられ、各極にそれぞれ巻回された巻線により4相の励磁コイル5〜8が形成されている。
【0028】
A相励磁コイル5とB相励磁コイル6とは直列に接続され、その接続点は車載バッテリ(図示略)のプラス端子(図示略)に接続されてバッテリ電圧+Bが印加されている。また、Aバー相励磁コイル7とBバー相励磁コイル8とは直列に接続され、その接続点にはバッテリ電圧+Bが印加されている。
【0029】
尚、以下の説明文中および図面中では、Aバーを「A/」と表記し、Bバーを「B/」と表記する。
各励磁コイル5〜8において、バッテリ電圧+Bが印加されている側とは反対側の端部はそれぞれ、自動車内の配線(ワイヤーハーネス)を介して、ECU1の各出力端子O1,O3,O2,O4に接続されている。
【0030】
ECU1内において、接地ラインは車載バッテリのマイナス端子(図示略)に接続されている。
出力端子O1は、抵抗器R11を介して接地されると共に、抵抗器R12を介してバッファBF1のプラス入力端子に接続されている。出力端子O2は、抵抗器R21を介して接地されると共に、抵抗器R22を介してバッファBF2のプラス入力端子に接続されている。出力端子O3は、抵抗器R31を介して接地されると共に、抵抗器R32を介してバッファBF3のプラス入力端子に接続されている。出力端子O4は、抵抗器R41を介して接地されると共に、抵抗器R42を介してバッファBF4のプラス入力端子に接続されている。
【0031】
バッファBF1の出力信号は、4つのDフリップフロップFF11,FF12,FF13,FF14が直列に接続されて構成されたシフトレジスタSR1に入力される。バッファBF2の出力信号は、4つのDフリップフロップFF21,FF22,FF23,FF24が直列に接続されて構成されたシフトレジスタSR2に入力される。バッファBF3の出力信号は、4つのDフリップフロップFF31,FF32,FF33,FF34が直列に接続されて構成されたシフトレジスタSR3に入力される。バッファBF4の出力信号は、4つのDフリップフロップFF41,FF42,FF43,FF44が直列に接続されて構成されたシフトレジスタSR4に入力される。
【0032】
ECU1には、マイクロコンピュータ(CPU)9が設けられている。
CPU9は、各種センサからのセンサ信号に基づいてエンジンの運転状態を検出すると共に、その検出結果に応じて、ステップモータ2の各励磁コイル5〜8の通電状態を制御するための各制御信号AI,BI,A/I,B/Iを、非通電を示すハイレベルと通電を示すロウレベルとに切り替えて出力する。
【0033】
CPU9からの制御信号AIはDフリップフロップFF15に入力され、制御信号A/IはDフリップフロップFF25に入力され、制御信号BIはDフリップフロップFF35に入力され、制御信号B/IはDフリップフロップFF45に入力される。
【0034】
排他的論理和回路EXOR1は、DフリップフロップFF15の出力信号と、DフリップフロップFF13の出力信号AO1との排他的論理和演算を行い、その演算結果である出力信号AFAILを生成する。
論理積回路AND1は、排他的論理和回路EXOR1の出力信号AFAILと、DフリップフロップFF24の出力信号A/O2との論理積演算を行い、その演算結果である出力信号AMONIを生成する。
【0035】
排他的論理和回路EXOR2は、DフリップフロップFF25の出力信号と、DフリップフロップFF23の出力信号A/O1との排他的論理和演算を行い、その演算結果である出力信号A/FAILを生成する。
論理積回路AND2は、排他的論理和回路EXOR2の出力信号A/FAILと、DフリップフロップFF14の出力信号AO2との論理積演算を行い、その演算結果である出力信号A/MONIを生成する。
【0036】
排他的論理和回路EXOR3は、DフリップフロップFF35の出力信号と、DフリップフロップFF33の出力信号BO1との排他的論理和演算を行い、その演算結果である出力信号BFAILを生成する。
論理積回路AND3は、排他的論理和回路EXOR3の出力信号BFAILと、DフリップフロップFF44の出力信号B/O2との論理積演算を行い、その演算結果である出力信号BMONIを生成する。
【0037】
排他的論理和回路EXOR4は、DフリップフロップFF45の出力信号と、DフリップフロップFF43の出力信号B/O1との排他的論理和演算を行い、その演算結果である出力信号B/FAILを生成する。
論理積回路AND4は、排他的論理和回路EXOR4の出力信号B/FAILと、DフリップフロップFF34の出力信号BO2との論理積演算を行い、その演算結果である出力信号B/MONIを生成する。
【0038】
否定論理和回路NOR1は、各論理積回路AND1〜AND4の各出力信号AMONI,A/MONI,BMONI,B/MONIの否定論理和演算を行い、その演算結果である異常検出信号MONIを生成する。
CPU9は、否定論理和回路NOR1の異常検出信号MONIを入力ポートから入力し、その異常検出信号MONIに基づいて、後述するように、各励磁コイル5〜8の電流供給経路に生じた異常の有無を判定する。
【0039】
ECU1内には、クロックCLを生成するクロック発生回路10が設けられている。そして、各シフトレジスタSR1〜SR4を構成する各Dフリップフロップおよび各フリップフロップFF15,FF25,FF35,FF45のクロック入力端子には、クロック発生回路10からのクロックCLが入力されている。そのため、各Dフリップフロップは、クロックCLが立ち上がったときの入力を記憶して出力する。
【0040】
ECU1内において、各出力端子O1〜O4にはそれぞれ各出力回路11〜14が接続されている。尚、図1においては、図面が煩雑になるのを防ぐため、各出力回路11〜14における各トランジスタT1〜T4,T5〜T8の他の構成部材については図示を省略してある。
【0041】
図2は、各出力回路11〜14の詳細な構成を示す回路図である。
ここでは、A相励磁コイル5用の出力回路11を代表にして説明する。
出力回路11は、NMOSトランジスタT1、PMOSトランジスタT5、各抵抗器R1〜R4、各ダイオードD1,D2、ツェナーダイオードD3から構成されている。
【0042】
トランジスタT1のドレインは出力端子O1とツェナーダイオードD3のカソードとダイオードD1のカソードとに接続され、トランジスタT1のソースは接地されると共にダイオードD1のアノードに接続され、トランジスタT1のゲートは抵抗器R1およびダイオードD2のカソードに接続され、各ダイオードD2,D3のアノードが接続されている。
【0043】
また、トランジスタT5のソースはECU用電源(図示略)に接続されて電圧VCが印加されると共に各抵抗器R2,R3を介してトランジスタT5のゲートに接続され、トランジスタT5のドレインは抵抗器R4を介して接地されると共に抵抗器R1を介してトランジスタT1のゲートに接続されている。
【0044】
そして、各抵抗器R2,R3の接続点はCPU9の出力ポートに接続され、制御信号AIが入力されている。
このように構成されたA相励磁コイル5用の出力回路11において、CPU9からの制御信号AIがロウレベル(A相励磁コイル5の通電を示す論理レベル)のときは、初段トランジスタT5がオン状態となるため、駆動用トランジスタT1もオン状態となり、出力端子O1の電圧AOがロウレベル(ほぼ接地電圧)になる結果、駆動用トランジスタT1を介してA相励磁コイル5から接地側へ電流が引き込まれて流れる。また、CPU9からの制御信号AIがハイレベル(A相励磁コイル5の非通電を示す論理レベル)のときは、初段トランジスタT5がオフ状態となるため、駆動用トランジスタT1もオフ状態となり、出力端子O1の電圧AOがハイレベル(ほぼバッテリ電圧+B)になる結果、A相励磁コイル5への通電が停止する。
【0045】
ここで、ダイオードD1は、A相励磁コイル5に生じた負のサージ電圧を吸収するためのフライホイールダイオードとして機能する。また、各ダイオードD2,D3は、A相励磁コイル5に生じた正のサージ電圧を吸収するためのフライホイールダイオードとして機能する。そして、各抵抗器R2,R4は各トランジスタT1,T5に所定のバイアスを印加するためのバイアス用抵抗器として機能し、各抵抗器R1,R3は各トランジスタT1,T5のゲートに過大な電圧が印加されるのを防止して保護するための保護用抵抗器として機能する。
【0046】
尚、各出力回路12〜14において、出力回路11の構成と異なるのは以下の点である。
(1−1)出力端子O1が、各出力回路12〜14に対応する出力端子O2〜O4に変更される。
【0047】
(1−2)CPU9からの制御信号AIが、各出力回路12〜14に対応する制御信号A/I,BI,B/Iに変更される。
(1−3)NMOSトランジスタT1が、各出力回路12〜14に対応するNMOSトランジスタT2〜T4に変更される。
【0048】
(1−4)PMOSトランジスタT5が、各出力回路12〜14に対応するPMOSトランジスタT6〜T8に変更される。
従って、各出力回路12〜14においても、出力回路11と同様に、CPU9からの制御信号A/I,BI,B/Iに従って、各出力端子O2〜O4の電圧A/O,BO,B/Oが制御されることにより、各励磁コイル7,6,8への通電が制御される。
【0049】
次に、上記のように構成された本第1実施形態の動作について説明する。
各出力端子O1〜O4と接地間において、各駆動用トランジスタT1〜T4に対して並列に接続される各抵抗器(プルダウン抵抗器)R11,R21,R31,R41の抵抗値はそれぞれ、各励磁コイル5〜8の抵抗値よりも非常に大きな値に設定されている。
【0050】
各バッファBF1〜BF4はコンパレータにより構成され、ECU用電源に接続されて電源として電圧VCが供給され、接地ラインに接続されて片電源動作を行い、マイナス入力端子にはバッテリ電圧+Bの1/2の電圧+B/2が印加されている。そして、各バッファBF1〜BF4は、各出力端子O1〜O4の電圧(ECU1の出力信号)AO,A/O,BO,B/Oを各抵抗器R12,R22,R32,R42を介してプラス入力端子から入力し、その電圧AO,A/O,BO,B/Oが、マイナス入力端子に印加される電圧+B/2よりも高い場合はハイレベル(電圧VC)の出力信号を生成し、電圧+B/2よりも低い場合はロウレベル(接地電圧)の出力信号を生成する。尚、各バッファBF1〜BF4のマイナス入力端子に印加される電圧+B/2は各バッファBF1〜BF4のしきい値電圧であり、当該しきい値電圧は電圧+B/2に限らず実験的に求めた最適値に設定すればよい。
【0051】
各シフトレジスタSR1〜SR4において、各Dフリップフロップの出力信号は、ECU1の出力信号AO,A/O,BO,B/Oに対して、クロック発生回路10の生成するクロックCLの周期に、当該Dフリップフロップまでに直列接続されているDフリップフロップの個数を乗算して得られた時間分の遅延時間が生じる。
【0052】
例えば、シフトレジスタSR1において、DフリップフロップFF13の出力信号AO1は、出力信号AOに対して、クロックCLの周期に、各DフリップフロップFF11〜FF13の個数(=3個)を乗算して得られた時間分の遅延時間TDLが生じる。ここで、CPU9からの制御信号AIと出力信号AOとはほぼ同位相である。そのため、出力信号AO1は、出力信号AOおよび制御信号AIに対して、クロックCLの周期に「3」を乗算して得られた遅延時間TDLが生じることになる。
【0053】
同様にして、シフトレジスタSR2において、DフリップフロップFF23の出力信号A/O1は、出力信号A/Oおよび制御信号A/Iに対して、クロックCLの周期に、各DフリップフロップFF21〜FF23の個数(=3個)を乗算して得られた遅延時間TDLが生じる。また、シフトレジスタSR3において、DフリップフロップFF33の出力信号BO1は、出力信号BOおよび制御信号BIに対して、クロックCLの周期に、各DフリップフロップFF31〜FF33の個数(=3個)を乗算して得られた遅延時間TDLが生じる。また、シフトレジスタSR4において、DフリップフロップFF43の出力信号B/O1は、出力信号B/Oおよび制御信号B/Iに対して、クロックCLの周期に、各DフリップフロップFF41〜FF43の個数(=3個)を乗算して得られた遅延時間TDLが生じる。
【0054】
図3は、ステップモータ2の通電方式として1−2相励磁を用いた場合に、A相励磁コイル5とECU1の出力端子O1とを結ぶ配線の断線故障、A相励磁コイル5自身の断線故障、出力端子O1が車載バッテリのマイナス端子側(接地側)にショートするショート故障のいずれかの故障が起こった後に、当該故障が回復して正常状態に復帰(正常復帰)したときのタイミングチャートである。
【0055】
図4は、ステップモータ2の通電方式として2相励磁を用いた場合に、A相励磁コイル5とECU1の出力端子O1とを結ぶ配線の断線故障、A相励磁コイル5自身の断線故障、出力端子O1が車載バッテリのマイナス端子側(接地側)にショートするショート故障のいずれかの故障が起こった後に、当該故障が回復して正常状態に復帰(正常復帰)したときのタイミングチャートである。
【0056】
図5は、ステップモータ2の通電方式として1−2相励磁を用いた場合に、駆動用トランジスタT1がオフしたままになるオープン故障、ECU1の出力端子O1が車載バッテリのプラス端子側(バッテリ電圧+B側)にショートするショート故障のいずれかの故障が起こった後に、当該故障が回復して正常状態に復帰(正常復帰)したときのタイミングチャートである。
【0057】
図6は、ステップモータ2の通電方式として2相励磁を用いた場合に、駆動用トランジスタT1がオフしたままになるオープン故障、ECU1の出力端子O1が車載バッテリのプラス端子側(バッテリ電圧+B側)にショートするショート故障のいずれかの故障が起こった後に、当該故障が回復して正常状態に復帰(正常復帰)したときのタイミングチャートである。
【0058】
尚、図3〜図6において、各制御信号AI,A/I,BI,B/Iおよび各出力信号AO,A/O,BO,B/Oについては、「ON」が各励磁コイル5〜8の通電を表し、「OFF」が各励磁コイル5〜8の非通電を表している。また、出力信号AO1,AMONIおよび異常検出信号MONIについては、A相励磁コイル5の電流供給経路に異常のある場合(故障時)を実線で図示し、異常の無い場合(正常時)を点線で図示してある。
【0059】
ステップモータ2を1−2相励磁の通電方式で動作させる場合、各励磁コイル5〜8は、図3および図5に示すように、A相励磁コイル5→A相励磁コイル5およびB相励磁コイル6→B相励磁コイル6→B相励磁コイル6およびA/相励磁コイル7→A/相励磁コイル7→A/相励磁コイル7およびB/相励磁コイル8→B/相励磁コイル8→B/相励磁コイル8およびA相励磁コイル5という通電順序パターンで通電されることとなり、CPU9から出力される4つの制御信号AI,A/I,BI,B/Iのうちの2つ以上の論理レベルが同時に切り替えられることはない。つまり、各制御信号AI,A/I,BI,B/Iは、1つずつ論理レベルが切り替えられていく。
【0060】
また、ステップモータ2を2相励磁の通電方式で動作させる場合、各励磁コイル5〜8は、図4および図6に示すように、A相励磁コイル5およびB相励磁コイル6→B相励磁コイル6およびA/相励磁コイル7→A/相励磁コイル7およびB/相励磁コイル8→B/相励磁コイル8およびA相励磁コイル5という通電順序パターンで通電されることとなり、CPU9から出力される4つの制御信号AI,A/I,BI,B/Iのうちの2つの論理レベルが同時に互いに異なる状態に切り替えられる。つまり、制御信号AIと制御信号A/Iおよび制御信号BIと制御信号B/Iとが、同時に互いに異なる論理レベルに切り替えられることになる。
【0061】
各励磁コイル5〜8の電流供給経路に異常が無い場合、各出力信号AMONI,BMONI,A/MONI,B/MONIには、各制御信号AI,BI,A/I,B/I(各出力信号AO,BO,A/O,B/O)が変化するタイミングで前記遅延時間TDLの時間幅(例えば、数ms)分のパルス信号が発生する。
【0062】
但し、2相励磁の場合は、出力信号AMONIと出力信号A/MONIまたは出力信号BMONIと出力信号B/MONIがそれぞれ重複するため、各論理積回路AND1〜AND4を設けることにより、各制御信号AI,A/I,BI,B/Iの立下がり時に発生するパルス信号をマスクすることで区別している。
【0063】
図3および図4に示す故障時には、制御信号AIがハイレベル(駆動用トランジスタT1の非通電を示す論理レベル)のとき、出力信号AMONIがハイレベルに固定となり、異常検出信号MONIはロウレベルに固定となる。また、制御信号AIがロウレベル(駆動用トランジスタT1の通電を示す論理レベル)のとき、異常検出信号MONIは正常時と同様にハイレベルとローレベルとを繰り返す。
【0064】
一方、図5および図6に示す故障時には、制御信号AIがロウレベル(駆動用トランジスタT1の通電を示す論理レベル)のとき、出力信号AMONIがハイレベルに固定となり、異常検出信号MONIはロウレベルに固定となる。また、制御信号AIがハイレベル(駆動用トランジスタT1の非通電を示す論理レベル)のとき、異常検出信号MONIは正常時と同様にハイレベルとローレベルとを繰り返す。
【0065】
図3〜図6はA相励磁コイル5の電流供給経路に異常がある場合を示しているが、その他の各励磁コイル6〜8の電流供給経路に異常がある場合も同様に、異常検出信号MONIはロウレベルに固定になる。
従って、異常検出信号MONIをCPU9に取り込むことにより、CPU9にて、異常検出信号MONIの状態に基づいて各励磁コイル5〜8の少なくともいずれか1つの電流供給経路に異常があるか否かを判定することが可能になり、各制御信号AI,BI,A/I,B/Iの切り替え状態に基づいて各励磁コイル5〜8の電流供給経路のどこにどのような故障があるのかを判定することも可能になる。
【0066】
次に、CPU9の行う判定処理について説明する。
図7は、各励磁コイル5〜8の少なくともいずれか1つの電流供給経路に異常があるか否かを判定する異常判定処理を示すフローチャートである。
CPU9が起動すると、内蔵ROMに記録されているプログラムに従い、コンピュータによる各種演算処理によって、以下の各ステップの処理を実行する。尚、前記プログラムをコンピュータで読み取り可能な記録媒体(半導体メモリ,ハードディスク,フロッピーディスク,データカード(ICカード,磁気カードなど),光ディスク(CD−ROM,DVDなど),光磁気ディスク(MDなど),相変化ディスク,磁気テープなど)に記録しておき、当該プログラムを必要に応じてCPU9にロードして起動することにより用いるようにしてもよい。
【0067】
まず、図7に示すステップ(以下、「S」と記載する)200で各制御信号AI,A/I,BI,B/Iを変化させたか否かを判定し、変化させた場合(S200:YES)は、S201において、制御信号変化カウンタCOCHGをクリアすると共に、異常検出信号MONIが変化していないことを示す仮フラグXOLHをセットし、変化させていない場合(S200:NO)は、S202で制御信号変化カウンタCOCHGをインクリメントする。
そして、S203で制御信号変化カウンタCOCHGが所定カウント値(例えば、2ms)を越えたか否かを判定し、所定カウント値内の場合(S203:YES)は、S204でその所定カウント値内の異常検出信号MONIのロウレベルからハイレベルへの変化(L→H)を判定し、変化があった場合(S204:YES)は、S205において、S201でセットした仮フラグXOLHをクリアすると共に、どの制御信号AI,A/I,BI,B/Iの変化で異常検出信号MONIの変化があったのかを、制御信号名(=AI,A/I,BI,B/I)と当該制御信号の論理レベルとに対応したフラグ(XO****)をセットする。ここで、S203にて制御信号変化カウンタCOCHGが所定カウント値以下か否かを判定するのは、制御信号AI,A/I,BI,B/Iの変化後に一定時間(例えば、1ms)だけ異常検出信号MONIがロウレベルになるためである。
【0068】
S203で制御信号変化カウンタCOCHGが所定カウント値を越える場合(S203:NO)は、S206でその所定カウント値以上経過後の仮フラグXOLHを判定し、仮フラグXOLHがセットされている場合(S206:YES)は、S207において、異常検出信号MONIが変化しない時間を表す異常検出信号変化無カウンタCDLHをインクリメントし、制御信号変化カウンタCOCHGが所定カウント値以上の間に異常検出信号変化無カウンタCDLHを1カウントだけインクリメントするために、仮フラグXOLHをクリアする。
【0069】
S206で仮フラグXOLHがクリアされている場合(S206:NO)は、S208において、S205でセットした制御信号名(=AI,A/I,BI,B/I)と当該制御信号の論理レベルとに対応したフラグ(XO****)が全てセットされているか否かを判定し、セットされている場合(S208:YES)は、S209で故障が回復して正常状態に復帰(正常復帰)したとして、S205でセットしたフラグ(XO****)を全てクリアし、異常検出信号変化無カウンタCDLHをクリアし、ステップモータ2の位置変化が無い状態が続いたときの異常で異常検出信号MONIがロウレベルを継続したときのための異常カウンタCDMONIをクリアする。
【0070】
そして、S210において、ステップモータ2の位置変化が無い状態が続いたときに異常検出信号MONIがロウレベルを継続したときを考慮して、異常検出信号MONIがロウレベルか否かを判定する。異常検出信号MONIがロウレベルの場合(S210:YES)は、S211で異常カウンタCDMONIをインクリメントする。異常検出信号MONIがハイレベルの場合(S210:NO)は、S212において、前記正常復帰までに加算された異常カウンタCDMONIが所定カウント値(例えば、500ms)を越えたか否かを判定し、越えた場合(S212:YES)は、S214において、各励磁コイル5〜8の少なくともいずれか1つの電流供給経路に異常があることを表す異常フラグXDMONIをセットする。
【0071】
S212で否定判断された場合(S212:NO)は、S213において、前記正常復帰までに各制御信号AI,A/I,BI,B/Iを変化させたにもかかわらず異常検出信号MONIが変化しない時間(回数)を表す異常信号変化無カウンタCDLHが所定カウント値(例えば、16回)を越えたか否かを判定し、越えた場合(S213:YES)はS214で異常フラグXDMONIをセットし、越えない場合(S213:NO)はS215で異常フラグXDMONIをクリアして、以上の異常判定処理を終了する。
【0072】
このように、異常判定処理においては、各制御信号AI,A/I,BI,B/Iの変化に対して異常検出信号MONIが変化しない時間(回数)を表す異常信号変化無カウンタCDLHが所定カウント値(例えば、16回)を越えた場合(S213:YES)と、異常検出信号MONIのロウレベルが継続している時間を表す異常カウンタCDMONIが所定カウント値(例えば、500ms)を越えた場合(S212:YES)との両方の場合で、各励磁コイル5〜8の少なくともいずれか1つの電流供給経路に異常があることを表す異常フラグXDMONIをセットする。
【0073】
つまり、各制御信号AI,BI,A/I,B/Iの変化が頻繁にある場合は、異常信号変化無カウンタCDLHがいち早く所定カウント値を越えるため、異常フラグXDMONIもいち早くセットされることから、各励磁コイル5〜8の少なくともいずれか1つの電流供給経路に異常があることを速やかに判定することができる。また、各制御信号AI,BI,A/I,B/Iの変化があまり無い場合でも、異常カウンタCDMONIが所定カウント値を越えれば、異常フラグXDMONIがセットされることから、各励磁コイル5〜8の少なくともいずれか1つの電流供給経路に異常があることを確実に判定することができる。
【0074】
尚、異常信号変化無カウンタCDLHの前記所定カウント値(例えば、16回)および異常カウンタCDMONIの所定カウント値(例えば、500ms)は、実験的に求めた最適値に設定すればよい。
ここで、前記正常復帰のための異常検出信号MONIの変化があった場合に、S205にて前記フラグ(XO****)をセットする際に、ステップモータ2の通電方式が2相励磁の場合は、各制御信号AI,A/I,BI,B/Iのうちの制御信号AIと制御信号A/Iおよび制御信号BIと制御信号B/Iとが同時に互いに異なる状態に切り替えられるが、前記フラグ(XO****)は制御信号の論理レベルに関係なく(すなわち、通電(0N)を示す論理レベルであるロウレベルと、非通電(OFF)を示す論理レベルであるハイレベルとの両方共に)セットすればよい。その理由は、否定論理和回路NOR1が設けられているために、各出力信号AMONI,BMONI,A/MONI,B/MONIのいずれかが異常を表す場合は異常検出信号MONIがロウレベルになり、各励磁コイル5〜8の少なくともいずれか1つの電流供給経路に異常があることを確実に判定できるためである。
【0075】
図8は、各励磁コイル5〜8の電流供給経路のどこにどのような故障があるのかを判定する異常箇所特定処理を示すフローチャートである。
CPU9が起動すると、内蔵ROMに記録されているプログラムに従い、コンピュータによる各種演算処理によって、以下の各ステップの処理を実行する。
【0076】
まず、S300で異常検出信号MONIがロウレベルか否かを判定し、ロウレベルの場合(S300:YES)は異常カウンタカウンタCLEVをインクリメントし、ハイレベルの場合(S300:NO)は異常カウンタカウンタCLEVをクリアする。
【0077】
そして、S303で異常カウンタCLEVが所定カウント値(例えば、8ms)を越えているか否かを判定し、越えている場合(S303:YES)は、各励磁コイル5〜8の少なくともいずれか1つの電流供給経路に異常があることを表す異常フラグXLEVをセットする。
【0078】
次に、S305で各制御信号AI,A/I,BI,B/Iを変化させたか否かを判定し、変化させた場合(S305:YES)は、S306で異常検出信号MONIのロウレベルからハイレベルへの変化(L→H)を判定し、変化があった場合(S306:YES)は、S307で異常フラグXLEVがセットされているか否かを判定し、セットされている場合(S307:YES)は、各制御信号AI,A/I,BI,B/Iの変化により前記正常復帰が行われたとして、S308で異常フラグXLEVをクリアする。
【0079】
そして、S309〜S316にて判明した制御信号AI,BI,A/I,B/Iの変化内容に基づいて、S317〜S324にて各励磁コイル5〜8の電流供給経路のどこにどのような故障があるのかを判定する。尚、実際の処理では、S309〜S316の各ステップの処理が順番に行われて制御信号AI,A/I,BI,B/Iの変化内容が判明するが、図8においては、図面が煩雑になるのを防ぐため、S309〜S316を並列に図示してある。
【0080】
S309で制御信号AIが非通電(OFF)を示す論理レベルであるハイレベルから通電(0N)を示す論理レベルであるロウレベルに切り替えられたことが判明した場合(OFF→ON)は、S317において、A相励磁コイル5とECU1の出力端子O1とを結ぶ配線の断線故障、A相励磁コイル5自身の断線故障、出力端子O1が車載バッテリのマイナス端子側(接地側)にショートするショート故障(GNDショート)のいずれかの故障が起こったと判定する。
【0081】
S310で制御信号A/Iが非通電(OFF)を示す論理レベルであるハイレベルから通電(0N)を示す論理レベルであるロウレベルに切り替えられたことが判明した場合(OFF→ON)は、S318において、A/相励磁コイル7とECU1の出力端子O2とを結ぶ配線の断線故障、A/相励磁コイル7自身の断線故障、出力端子O2が車載バッテリのマイナス端子側(接地側)にショートするショート故障(GNDショート)のいずれかの故障が起こったと判定する。
【0082】
S311で制御信号BIが非通電(OFF)を示す論理レベルであるハイレベルから通電(0N)を示す論理レベルであるロウレベルに切り替えられたことが判明した場合(OFF→ON)は、S319において、B相励磁コイル6とECU1の出力端子O3とを結ぶ配線の断線故障、B相励磁コイル6自身の断線故障、出力端子O3が車載バッテリのマイナス端子側(接地側)にショートするショート故障(GNDショート)のいずれかの故障が起こったと判定する。
【0083】
S312で制御信号B/Iが非通電(OFF)を示す論理レベルであるハイレベルから通電(0N)を示す論理レベルであるロウレベルに切り替えられたことが判明した場合(OFF→ON)は、S320において、B/相励磁コイル8とECU1の出力端子O4とを結ぶ配線の断線故障、B/相励磁コイル8自身の断線故障、出力端子O4が車載バッテリのマイナス端子側(接地側)にショートするショート故障(GNDショート)のいずれかの故障が起こったと判定する。
【0084】
S313で制御信号AIが通電(ON)を示す論理レベルであるロウレベルから通電(0FF)を示す論理レベルであるハイレベルに切り替えられたことが判明した場合(ON→OFF)は、S321において、駆動用トランジスタT1がオフしたままになるオープン故障、ECU1の出力端子O1が車載バッテリのプラス端子側(バッテリ電圧+B側)にショートするショート故障(+Bショート)のいずれかの故障が起こったと判定する。
【0085】
S314で制御信号A/Iが通電(ON)を示す論理レベルであるロウレベルから通電(0FF)を示す論理レベルであるハイレベルに切り替えられたことが判明した場合(ON→OFF)は、S322において、駆動用トランジスタT2がオフしたままになるオープン故障、ECU1の出力端子O2が車載バッテリのプラス端子側(バッテリ電圧+B側)にショートするショート故障(+Bショート)のいずれかの故障が起こったと判定する。
【0086】
S315で制御信号BIが通電(ON)を示す論理レベルであるロウレベルから通電(0FF)を示す論理レベルであるハイレベルに切り替えられたことが判明した場合(ON→OFF)は、S323において、駆動用トランジスタT3がオフしたままになるオープン故障、ECU1の出力端子O3が車載バッテリのプラス端子側(バッテリ電圧+B側)にショートするショート故障(+Bショート)のいずれかの故障が起こったと判定する。
【0087】
S316で制御信号A/Iが通電(ON)を示す論理レベルであるロウレベルから通電(0FF)を示す論理レベルであるハイレベルに切り替えられたことが判明した場合(ON→OFF)は、S324において、駆動用トランジスタT4がオフしたままになるオープン故障、ECU1の出力端子O4が車載バッテリのプラス端子側(バッテリ電圧+B側)にショートするショート故障(+Bショート)のいずれかの故障が起こったと判定する。
【0088】
このように、異常箇所特定処理においては、図3および図4に例示するように、任意の制御信号がハイレベルのときに対応する励磁コイルの電流供給経路に異常がある場合、当該制御信号がロウレベルのときは異常検出信号MONIが正常時と同じ状態になり、図5および図6に例示するように、任意の制御信号がロウレベルのときに対応する磁コイルの電流供給経路に異常がある場合、当該制御信号がハイレベルのときは異常検出信号MONIが正常時と同じ状態になることから、前記正常復帰したタイミングにおける制御信号AI,BI,A/I,B/Iの論理レベルの変化状態に基づいて、各励磁コイル5〜8の電流供給経路のどこにどのような故障があるのかを確実に判定している。
【0089】
上述のように、本第1実施形態においては、各励磁コイル5〜8の少なくともいずれか1つの電流供給経路に異常があるか否かを異常判定処理により確実に判定した上で、各励磁コイル5〜8の電流供給経路のどこにどのような故障があるのかを異常箇所特定処理により判定するようにしている。
【0090】
以上詳述したように、本第1実施形態によれば、ステップモータ2の4相の各励磁コイル5〜8に対して、異常検出信号MONIが入力されるCPU9の入力ポートを1つ設けるだけでよいため、CPU9に対する異常検出信号の配線本数が増えて部品の実装に支障をきたすのを防止することができる。また、CPU9は各励磁コイル5〜8の電流供給経路のどこにどのような故障があるのかを確実に判定することが可能であり、その判定処理(異常箇所特定処理)は簡単かつ容易であるため、当該判定処理がCPU9の動作に対して大きな負荷となることはなく、CPU9によるステップモータ2の通電制御に支障をきたすこともない。
【0091】
そして、本第1実施形態によれば、ステップモータ2の通電方式の1−2相励磁と2相励磁との両方に適用可能であるため、自動車のエンジンの吸入空気量を調節するための電子スロットルに用いられるスロットル制御弁の開度をステップモータ2で制御する際に、トルクの大きな2相励磁と、トルクの小さな1−2相励磁とを組み合わせて、スロットル制御弁の開度を精密に制御することができる。
【0092】
(第2実施形態)
次に、本発明を具体化した第2実施形態を図面と共に説明する。尚、本第2実施形態において、第1実施形態と同じ構成部材については符号を等しくしてその詳細な説明を省略する。
【0093】
図9は、第2実施形態の自動車用電子制御装置(ECU)51の構成を示す回路図である。尚、図9においては、図面が煩雑になるのを防ぐため、A相励磁コイル5に対応する構成部分のみを図示し、その他の各励磁コイル6〜8に対応する構成部分について図示を省略してある。
【0094】
本第2実施形態のECU51において、第1実施形態のECU1と異なるのは以下の点である。
(2−1)バッファBF1の入力側に抵抗器RT1およびコンデンサC1から成る時定数回路が設けられている。すなわち、出力端子O1は、抵抗器R11を介して接地されると共に、各抵抗器R12,RT1を介してバッファBF1のプラス入力端子に接続されている。また、各抵抗器R12,RT1の接続点はコンデンサC1を介して接地されている。
【0095】
(2−2)排他的論理和回路EXOR1は、CPU9からの制御信号AIと、バッファBF1の出力信号AO1との排他的論理和演算を行い、その演算結果である出力信号AFAILを生成する。
(2−3)バッファBF1と同様に、各バッファBF2〜BF4(図示略。図1参照)の入力側にはそれぞれ抵抗器RT2〜RT4(図示略)およびコンデンサC2〜C4(図示略)から成る時定数回路が設けられている。
【0096】
(2−4)排他的論理和回路EXOR1と同様に、各排他的論理和回路EXOR2〜EXOR4(図示略。図1参照)は、CPU9からの制御信号A/I,BI,B/Iと、バッファBF2〜BF4(図示略)の出力信号A/O1,BO1,B/O1との排他的論理和演算を行い、その演算結果である出力信号A/FAIL,BFAIL,B/FAILを生成する。
【0097】
(2−5)否定論理和回路NOR1は、各排他的論理和回路EXOR1〜EXOR4の各出力信号AFAIL,A/FAIL,BFAIL,B/FAILの否定論理和演算を行い、その演算結果である異常検出信号MONIを生成する。
図10は、A相励磁コイル5とECU51の出力端子O1とを結ぶ配線の断線故障、A相励磁コイル5自身の断線故障、出力端子O1が車載バッテリのマイナス端子側(接地側)にショートするショート故障のいずれかの故障が起こった後に、当該故障が回復して正常状態に復帰(正常復帰)したときのタイミングチャートである。尚、図10において、出力信号AOについては、「ON」が各励磁コイル5の通電を表し、「OFF」が励磁コイル5の非通電を表している。また、出力信号AO,AO1,AFAILおよび異常検出信号MONIについては、A相励磁コイル5の電流供給経路に異常のある場合(故障時)を実線で図示し、異常の無い場合(正常時)を点線で図示してある。
【0098】
バッファBF1は、出力端子O1の電圧(ECU51の出力信号)AOを抵抗器RT1およびコンデンサC1から成る時定数回路と抵抗器R12とを介してプラス入力端子から入力し、その電圧AOが、マイナス入力端子に印加される前記しきい値電圧+B/2よりも高い場合はハイレベル(電圧VC)の出力信号を生成し、前記しきい値電圧+B/2よりも低い場合はロウレベル(接地電圧)の出力信号を生成する。
【0099】
そのため、バッファBF1の出力信号AO1は、出力信号AOおよび制御信号AIに対して、抵抗器RT1およびコンデンサC1から成る時定数回路により設定される遅延時間tが生じる。
従って、励磁コイル5の電流供給経路に異常が無い場合、出力信号AFAILには、制御信号AI(出力信号AO)が変化するタイミングで前記遅延時間tの時間幅(例えば、数ms)分のパルス信号が発生する。そして、図10に示す故障時には、制御信号AIがハイレベル(駆動用トランジスタT1の非通電を示す論理レベル)のとき、出力信号AFAILがハイレベルに固定となり、異常検出信号MONIはロウレベルに固定となる。また、制御信号AIがロウレベル(駆動用トランジスタT1の通電を示す論理レベル)のとき、異常検出信号MONIは正常時と同様にハイレベルとローレベルとを繰り返す。
【0100】
尚、バッファBF1の出力信号AO1と同様に、各バッファBF2〜BF4の出力信号A/O1,BO1,B/O1についても、出力信号A/O,BO,B/Oおよび制御信号A/I,BI,B/Iに対して、抵抗器RT2〜RT4およびコンデンサC2〜C4から成る時定数回路により設定される遅延時間tが生じる。
【0101】
そのため、各励磁コイル6〜8の電流供給経路に異常が無い場合、出力信号A/FAIL,BFAIL,B/FAILにも、制御信号A/I,BI,B/I(出力信号A/O,BO,B/O)が変化するタイミングで前記遅延時間tの時間幅(例えば、数ms)分のパルス信号が発生する。
【0102】
そして、各励磁コイル6〜8の電流供給経路に前記故障が起こったときには、制御信号A/I,BI,B/Iがハイレベル(駆動用トランジスタT2〜T4の非通電を示す論理レベル)のとき、出力信号A/FAIL,BFAIL,B/FAILがハイレベルに固定となり、異常検出信号MONIはロウレベルに固定となる。また、制御信号A/I,BI,B/Iがロウレベル(駆動用トランジスタT2〜T4の通電を示す論理レベル)のとき、異常検出信号MONIは正常時と同様にハイレベルとローレベルとを繰り返す。
【0103】
また、各駆動用トランジスタT1〜T4がオフしたままになるオープン故障、ECU51の出力端子O1〜O4が車載バッテリのプラス端子側(バッテリ電圧+B側)にショートするショート故障のいずれかの故障が起こったときは、制御信号AI,A/I,BI,B/Iがロウレベル(駆動用トランジスタT1〜T4の通電を示す論理レベル)のとき、出力信号AFAIL,A/FAIL,BFAIL,B/FAILがハイレベルに固定となり、異常検出信号MONIはロウレベルに固定となる。また、制御信号AI,A/I,BI,B/Iがハイレベル(駆動用トランジスタT1〜T4の非通電を示す論理レベル)のとき、異常検出信号MONIは正常時と同様にハイレベルとローレベルとを繰り返す。
【0104】
従って、本第2実施形態においても、第1実施形態と同様に、異常検出信号MONIをCPU9に取り込むことにより、CPU9における異常判定処理(図7参照)にて、異常検出信号MONIの状態に基づいて各励磁コイル5〜8の少なくともいずれか1つの電流供給経路に異常があるか否かを判定することができる。また、CPU9における異常箇所特定処理(図8参照)にて、各制御信号AI,BI,A/I,B/Iの切り替え状態に基づいて各励磁コイル5〜8の電流供給経路のどこにどのような故障があるのかを判定することができる。
【0105】
このように、本第2実施形態においては、抵抗器RT1〜RT4およびコンデンサC1〜C4から成る時定数回路により出力信号AO1,A/O1,BO1,B/O1に遅延時間tを発生させている。それに対して、第1実施形態においては、各シフトレジスタSR1〜SR4により出力信号AO1,A/O1,BO1,B/O1に遅延時間TDLを発生させている。従って、本第2実施形態においても、第1実施形態と同様の作用・効果を得ることができる。
【0106】
ところで、本第2実施形態では、抵抗器RT1〜RT4およびコンデンサC1〜C4の値を変更することにより、遅延時間tを任意の値に簡単に設定することが可能であるため、ECU51をディスクリート構成により具体化する場合に適している。それに対して、第1実施形態では、各シフトレジスタSR1〜SR4を構成するDフリップフロップの数(各シフトレジスタSR1〜SR4の段数)を変更することにより遅延時間TDLを設定するため、遅延時間tDLを簡単に変更することが難しい反面、コンデンサC1〜C4を用いないため、ECU1をIC化する場合に適している。
【0107】
(第3実施形態)
次に、本発明を具体化した第3実施形態を図面と共に説明する。尚、本第3実施形態において、第2実施形態と同じ構成部材については符号を等しくしてその詳細な説明を省略する。
【0108】
図11は、第3実施形態の自動車用電子制御装置(ECU)61の構成を示す回路図である。尚、図11においては、図面が煩雑になるのを防ぐため、A相励磁コイル5に対応する構成部分のみを図示し、その他の各励磁コイル6〜8に対応する構成部分について図示を省略してある。
【0109】
本第3実施形態のECU61において、第2実施形態のECU51と異なるのは以下の点である。
(3−1)CPU9からの制御信号AIは、セット・リセット(RS)フリップフロップRS11のセット信号入力端子Sに入力されると共に、セット・リセット(RS)フリップフロップRS12のセット信号反転入力端子S’に入力される。
【0110】
(3−2)バッファBF1の出力信号AO1は、RSフリップフロップRS11のリセット信号入力端子Rに入力されると共に、RSフリップフロップRS12のリセット信号反転入力端子R’に入力される。
(3−3)論理和回路OR1は、各RSフリップフロップRS11,RS12の各出力端子Q,Q’からの各出力信号AQ,AQ’の論理和演算を行い、その演算結果である出力信号AFAILを生成する。
【0111】
(3−4)制御信号AIと同様に、CPU9からの各制御信号A/I,BI/B/Iは、RSフリップフロップRS21,RS31,RS41(図示略)のセット信号入力端子Sに入力されると共に、RSフリップフロップRS22,RS32,RS42(図示略)のセット信号反転入力端子S’に入力される。
【0112】
(3−5)出力信号AO1と同様に、各バッファBF2〜BF4の出力信号A/O1,BO1,B/O1は、RSフリップフロップRS21,RS31,RS41のリセット信号入力端子Rに入力されると共に、RSフリップフロップRS22,32,42のリセット信号反転入力端子R’に入力される。
【0113】
(3−6)論理和回路OR1と同様に、論理和回路OR2(図示略)は各RSフリップフロップRS21,RS22の各出力端子Q,Q’からの各出力信号A/Q,A/Q’の論理和演算を行って出力信号A/FAILを生成し、論理和回路OR3(図示略)は各RSフリップフロップRS31,RS32の各出力端子Q,Q’からの各出力信号BQ,BQ’の論理和演算を行って出力信号BFAILを生成し、論理和回路OR4(図示略)は各RSフリップフロップRS41,RS42の各出力端子Q,Q’からの各出力信号B/Q,B/Q’の論理和演算を行って出力信号B/FAILを生成する。
【0114】
図12は、A相励磁コイル5とECU61の出力端子O1とを結ぶ配線の断線故障、A相励磁コイル5自身の断線故障、出力端子O1が車載バッテリのマイナス端子側(接地側)にショートするショート故障のいずれかの故障が起こった後に、当該故障が回復して正常状態に復帰(正常復帰)したときのタイミングチャートである。尚、図12において、出力信号AOについては、「ON」が各励磁コイル5の通電を表し、「OFF」が励磁コイル5の非通電を表している。また、出力信号AO,AO1,AQ,AQ’,AFAILとリセット信号反転入力端子R’の入力信号および異常検出信号MONIについては、A相励磁コイル5の電流供給経路に異常のある場合(故障時)を実線で図示し、異常の無い場合(正常時)を点線で図示してある。
【0115】
励磁コイル5の電流供給経路に異常が無い場合、制御信号AIの立ち上がりエッジでRSフリップフロップRS11がセットされた後に、前記遅延時間tが経過すると、出力信号AO1の立ち上がりエッジでRSフリップフロップRS11がリセットされるため、RSフリップフロップRS11の出力信号AQには前記遅延時間tの時間幅のパルス信号が発生する。また、制御信号AIの立ち下がりエッジ(セット信号反転入力端子S’の入力信号の立ち上がりエッジ)でRSフリップフロップRS12がセットされた後に、前記遅延時間tが経過すると、出力信号AO1の立ち下がりエッジ(リセット信号反転入力端子R’の入力信号の立ち上がりエッジ)でRSフリップフロップRS12がリセットされるため、RSフリップフロップRS12の出力信号AQ’には前記遅延時間tの時間幅のパルス信号が発生する。
【0116】
従って、励磁コイル5の電流供給経路に異常が無い場合、出力信号AFAILには、制御信号AI(出力信号AO)が変化するタイミングで前記遅延時間tの時間幅分のパルス信号が発生する。
そして、図12に示す故障時には、故障発生後に制御信号AIの立ち下がりエッジでRSフリップフロップRS12がセットされてから、正常復帰後の出力信号AO1の立ち下がりエッジでRSフリップフロップRS12がリセットされるまでの間、RSフリップフロップRS12の出力信号AQ’がハイレベルに固定となるため、論理和回路OR1の出力信号AFAILもハイレベルに固定となり、異常検出信号MONIはロウレベルに固定となる。
【0117】
尚、各励磁コイル6〜8の電流供給経路に異常が無い場合も、各論理和回路OR2〜OR4の出力信号A/FAIL,BFAIL,B/FAILには、制御信号A/I,BI,B/I(出力信号A/O,BO,B/O)が変化するタイミングで前記遅延時間tの時間幅分のパルス信号が発生する。
【0118】
そして、各励磁コイル6〜8の電流供給経路に前記故障が起こったときには、故障発生後に制御信号A/I,BI,B/Iの立ち上がりエッジまたは立ち下がりエッジから、正常復帰後の出力信号A/O1,BO1,B/O1の立ち上がりエッジまたは立ち下がりエッジまでの間、各論理和回路OR2〜OR4の出力信号A/FAIL,BFAIL,B/FAILもハイレベルに固定となり、異常検出信号MONIはロウレベルに固定となる。
【0119】
また、各駆動用トランジスタT1〜T4がオフしたままになるオープン故障、ECU61の出力端子O1〜O4が車載バッテリのプラス端子側(バッテリ電圧+B側)にショートするショート故障のいずれかの故障が起こったときも、故障発生後に制御信号AI,A/I,BI,B/Iの立ち上がりエッジまたは立ち下がりエッジから、正常復帰後の出力信号AO1,A/O1,BO1,B/O1の立ち上がりエッジまたは立ち下がりエッジまでの間、各論理和回路OR1〜OR4の出力信号AFAIL,A/FAIL,BFAIL,B/FAILはハイレベルに固定となり、異常検出信号MONIはロウレベルに固定となる。
【0120】
従って、本第3実施形態においても、第1実施形態と同様に、異常検出信号MONIをCPU9に取り込むことにより、CPU9における異常判定処理(図7参照)にて、異常検出信号MONIの状態に基づいて各励磁コイル5〜8の少なくともいずれか1つの電流供給経路に異常があるか否かを判定することができる。また、CPU9における異常箇所特定処理(図8参照)にて、各制御信号AI,BI,A/I,B/Iの切り替え状態に基づいて各励磁コイル5〜8の電流供給経路のどこにどのような故障があるのかを判定することができる。
【0121】
このように、本第3実施形態においても、第2実施形態と同様の作用・効果を得ることができる。ところで、第2実施形態では、図10に示すように、各励磁コイル5〜8の電流供給経路に故障が起こったときに、異常検出信号MONIが異常な状態と正常な状態とを交互に繰り返す。それに対して、本第3実施形態では、各RSフリップフロップを設けることにより、図12に示すように、各励磁コイル5〜8の電流供給経路に故障が起こったときに、異常検出信号MONIが異常な状態(ロウレベル)のまま固定となるようにしているため、異常検出信号MONIがロウレベルに固定される時間が長くなることから、第2実施形態よりもさらに確実に故障の有無を判定することができる。
【0122】
尚、本発明は上記各実施形態に限定されるものではなく、以下のように変更してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。
[1]上記各実施形態では、各励磁コイル5〜8の一端にバッテリ電圧+Bが印加されており、各出力回路11〜14が各励磁コイル5〜8から電流を引き込む形式(一般に、ロウサイド形式と呼ばれる)をとっている。
【0123】
これに対して、各励磁コイル5〜8の一端を接地し、各出力回路11〜14から各励磁コイル5〜8へ電流を流し出す形式(一般に、ハイサイド形式と呼ばれる)をとる場合には、プルダウン抵抗器R11,R21,R31,R41に代えて、各出力端子O1〜O4と車載バッテリのプラス端子との間にそれぞれプルアップ抵抗器を設けるようにすればよい。
【0124】
[2]ステップモータ2の各励磁コイル5〜8の通電制御に限らず、通電状態が制御される各種電気負荷の通電制御に適用してもよい。この場合、電気負荷の数に関係なく異常検出信号MONIが入力されるCPU9の入力ポートを1つ設けるだけでよいため、電気負荷の数が増大するほど、本発明の効果が顕在化することになる。
【図面の簡単な説明】
【図1】本発明を具体化した第1実施形態の構成を示す回路図。
【図2】第1実施形態の出力回路の構成を示す回路図。
【図3】第1実施形態の動作を説明するためのタイミングチャート。
【図4】第1実施形態の動作を説明するためのタイミングチャート。
【図5】第1実施形態の動作を説明するためのタイミングチャート。
【図6】第1実施形態の動作を説明するためのタイミングチャート。
【図7】第1〜第3実施形態の動作を説明するためのフローチャート。
【図8】第1〜第3実施形態の動作を説明するためのフローチャート。
【図9】本発明を具体化した第2実施形態の構成を示す回路図。
【図10】第2実施形態の動作を説明するためのタイミングチャート。
【図11】本発明を具体化した第3実施形態の構成を示す回路図。
【図12】第3実施形態の動作を説明するためのタイミングチャート。
【符号の説明】
1,51,61…自動車用電子制御装置(ECU)
2…ステップモータ 5〜8…励磁コイル
9…マイクロコンピュータ(CPU) 11〜14…出力回路
R11,R21,R31,R41…プルダウン抵抗器
BF1〜BF4…バッファ SR1〜SR4…シフトレジスタ
RT1〜RT4…抵抗器 C1〜C4…コンデンサ
EXOR1〜EXOR4…排他的論理和回路 NOR1…否定論理和回路
OR1〜OR4…論理和回路 AND1〜AND4…論理積回路
RS11〜RS42…RSフリップフロップ O1〜O4…出力端子
T1〜T4…駆動用トランジスタ
Claims (6)
- 複数の電気負荷にそれぞれ対応して設けられ、通電を示す論理レベルと非通電を示す論理レベルとに切り替えられる制御信号に応じて、当該制御信号が通電を示す論理レベルの時に自己に対応する電気負荷に電流を流す複数の出力手段と、
前記各出力手段へ前記制御信号をそれぞれ出力すると共に、その各制御信号の論理レベルを切り替えることにより、前記各電気負荷の通電状態を制御する制御手段と、
前記各出力手段による前記各電気負荷の実際の通電状態を示すモニタ信号をそれぞれ生成する複数のモニタ信号生成手段と、
前記制御手段から出力された前記各制御信号に対応して、前記複数のモニタ信号生成手段によりそれぞれ生成される前記各モニタ信号を、対応する前記制御信号に対して所定遅延時間分だけそれぞれ遅延させる複数の遅延手段と、
前記制御手段から出力された前記各制御信号と前記複数の遅延手段により遅延された前記各モニタ信号とに基づいて、前記各電気負荷の電流経路の異常の有無を検出するための異常検出信号を生成する検出信号生成手段と、
前記制御手段から出力された前記制御信号の変化状態と、前記検出信号生成手段により生成された異常検出信号とに基づいて、前記各電気負荷毎にその電流供給経路の異常の有無を判定する判定手段とを備えたことを特徴とする電気負荷の通電制御装置。 - 請求項1に記載の電気負荷の通電制御装置において、前記制御手段は、前記各出力手段へ出力する制御信号の論理レベルを、予め定められた順序パターンで切り替えるように構成されており、
前記検出信号生成手段は、前記複数の遅延手段により遅延された前記各モニタ信号のうち、前記制御手段で切り替えられる前記順序パターンに対応して、前記各モニタ信号の重複するものをマスクする信号マスク手段を備え、各モニタ信号のうち重複しないものと前記各制御信号とに基づいて前記異常検出信号を生成することを特徴とする電気負荷の通電制御装置。 - 請求項1または請求項2に記載の電気負荷の通電制御装置において、
前記検出信号生成手段は、前記制御手段から出力された前記制御信号の変化状態に応じて、前記各電気負荷の電流経路の少なくともいずれか1つの異常が継続しているときは前記異常検出信号の論理レベルを固定する論理レベル固定手段を備えたことを特徴とする電気負荷の通電制御装置。 - 請求項1〜3のいずれか1項に記載の電気負荷の通電制御装置において、
前記遅延手段は、シフトレジスタを備えて構成されることを特徴とする電気負荷の通電制御装置。 - 請求項1〜3のいずれか1項に記載の電気負荷の通電制御装置において、
前記遅延手段は、抵抗器とコンデンサとから成る時定数回路を備えて構成されることを特徴とする電気負荷の通電制御装置。 - 請求項1〜5のいずれか1項に記載の電気負荷の通電制御装置において、
前記複数の電気負荷は、ステップモータの各励磁コイルであることを特徴とする電気負荷の通電制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14664599A JP4211137B2 (ja) | 1999-05-26 | 1999-05-26 | 電気負荷の通電制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14664599A JP4211137B2 (ja) | 1999-05-26 | 1999-05-26 | 電気負荷の通電制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000341995A JP2000341995A (ja) | 2000-12-08 |
JP4211137B2 true JP4211137B2 (ja) | 2009-01-21 |
Family
ID=15412425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14664599A Expired - Fee Related JP4211137B2 (ja) | 1999-05-26 | 1999-05-26 | 電気負荷の通電制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4211137B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7354637B2 (ja) | 2019-07-16 | 2023-10-03 | 富士電機株式会社 | 半導体装置 |
-
1999
- 1999-05-26 JP JP14664599A patent/JP4211137B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000341995A (ja) | 2000-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7345383B2 (en) | Abnormality detection apparatus for a power feed circuit | |
CN104656000B (zh) | 检测开关结构中的短路的器件和方法 | |
US6563284B2 (en) | Single wire digital width modulation for fan control with tachometer feedback | |
CN101133546A (zh) | 用于驱动电路的故障判断设备和包括故障判断设备的驱动单元以及用于判断驱动电路故障的方法 | |
US9647605B2 (en) | Single-phase brushless motor driver and method | |
JP2002084799A (ja) | 車両用交流発電機の電圧制御装置 | |
US7005859B2 (en) | Circuit arrangement and method for monitoring a current circuit | |
US10476415B2 (en) | Motor drive control device and motor drive control method | |
JP4736569B2 (ja) | 誘導性負荷の異常検出装置 | |
CN109557410B (zh) | 智能网联电动车开关磁阻电机功率变换器的故障诊断方法 | |
JP4211137B2 (ja) | 電気負荷の通電制御装置 | |
KR101665890B1 (ko) | 3상 모터 이상 감지 장치 | |
US4730164A (en) | Device for detecting abnormal conditions in a stepping motor | |
JP4211139B2 (ja) | 電気負荷の通電制御装置 | |
CN106953556B (zh) | 无感测器三相马达驱动系统及其方法 | |
JPH11356085A (ja) | 電気モータのコイル短絡検出装置 | |
JP2000339025A (ja) | 電気負荷の通電制御装置 | |
JPH0799796A (ja) | ステッピングモータの駆動装置 | |
JP7158970B2 (ja) | 異常検知装置、モータ装置、異常検知方法、及びモータの駆動制御方法 | |
US20010033471A1 (en) | Current detection switch and apparatus therewith | |
JP2001136771A (ja) | モータの駆動装置 | |
JP2595897Y2 (ja) | 4相ステッピングモータ駆動回路 | |
JP7437231B2 (ja) | 電源システムの制御装置および制御方法 | |
JP4352487B2 (ja) | 電気負荷の通電制御装置 | |
JP4467023B2 (ja) | モータの駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |