JP4211018B2 - 光回路モジュール - Google Patents

光回路モジュール Download PDF

Info

Publication number
JP4211018B2
JP4211018B2 JP26994799A JP26994799A JP4211018B2 JP 4211018 B2 JP4211018 B2 JP 4211018B2 JP 26994799 A JP26994799 A JP 26994799A JP 26994799 A JP26994799 A JP 26994799A JP 4211018 B2 JP4211018 B2 JP 4211018B2
Authority
JP
Japan
Prior art keywords
optical
optical waveguide
light
circuit module
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26994799A
Other languages
English (en)
Other versions
JP2001091773A (ja
Inventor
重憲 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26994799A priority Critical patent/JP4211018B2/ja
Publication of JP2001091773A publication Critical patent/JP2001091773A/ja
Application granted granted Critical
Publication of JP4211018B2 publication Critical patent/JP4211018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Led Device Packages (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は光回路モジュールに関するものであり、特に、情報通信機器等に用いる信号の授受を光によって行うための発光素子及び受光素子を搭載した光回路モジュールに関するものである。
【0002】
【従来の技術】
近年、計算機の光インターコネクションや光交換機をはじめとする光システムにおいて、半導体集積回路装置やマルチチップモジュール等の半導体デバイス間を光導波路で結合し、信号伝達を半導体集積回路装置やマルチチップモジュールに組み込んだ発光デバイス及び受光デバイスによって行うことが提案されている。
【0003】
例えば、この様な光回路モジュールにおいて、電子デバイスと光デバイスとを、光導波路及び電気配線層を積層させた基板の両面に搭載すること(必要ならば、特開平6−69490号公報参照)、或いは、基板の両面に設けた光導波路を端面に設けた45度傾斜ミラーによって光結合すること(必要ならば、特開平5−273419号公報参照)等が提案されている。
【0004】
ここで、図7を参照して、従来の光回路モジュールの一例を説明する。
図7参照
図7は、従来の光回路モジュールの概念的構成図であり、電気配線用ビア42を埋設した透明ガラス基板41上に、ボンディングパッド45を介して発光デバイス46及び受光デバイス47をマウントするとともに、発光デバイス46及び受光デバイス47の間を光結合する光導波路43を設けたものである。
【0005】
この様な光回路モジュールにおいては、半導体集積回路装置(図示せず)からの出力信号を発光デバイス46において光信号に変換し、これを信号光48として光導波路43に導入し、端面ミラー44によって反射させて光導波路43内を導波させるとともに、他端の端面ミラー44によって再び反射させて受光デバイス47に入射させ、受光デバイスにおいて再び電気信号に変換して他の半導体集積回路装置(図示せず)に入力することによって信号の授受を行う。
【0006】
【発明が解決しようとする課題】
しかし、従来の光回路モジュールにおいては、図7に示したように、光導波路43の端面に形成した45°傾斜の端面ミラー44によって光結合を行うのが通常であるが、屈折率の制約から端面ミラー44を透明ガラス基板41に対して逆テーパ状に形成する必要があり、加工が極めて難しいという問題がある。
【0007】
また、z軸方向、即ち、透明ガラス基板41の層厚方向に光を導波させる際に、自由導波によって実現することが多く、その場合には、z軸方向においてクロストークが大きく、高密度実装の妨げになっている。
【0008】
また、光導波路による光配線は、一般に同一面内で直交してもクロストークは発生しにくいと言われているが、光導波路断面の大きなマルチモード導波路ではかなりのクロストークが発生するという問題がある。
【0009】
したがって、本発明は、光配線を構成する光導波路の形成を容易にするとともに、クロストークを防止することを目的とする。
【0010】
【課題を解決するための手段】
図1を参照して本発明における課題を解決するための手段を説明する。
なお、図1は、光回路モジュールの概念的要部断面図である。
図1参照
(1)本発明は、光回路モジュールにおいて、透明絶縁基板1の両方の表面に少なくとも一対ずつの面型受発光デバイス2,3を受発光面が透明絶縁基板1に相対するように実装するとともに、一方の表面に実装した少なくとも一対の面型受発光デバイス2,3間を透明絶縁基板1の他方の表面に設けた光導波路4を介して光接続し、また、他方の表面に実装した少なくとも一対の面型受発光デバイス2,3間を透明絶縁基板1の一方の表面に設けた光導波路4を介して光接続することを特徴とする。
【0013】
この様に、透明絶縁基板1の表面に少なくとも一対ずつの面型受発光デバイス2,3を実装し、互いに反対側の表面に設けた光導波路4を用いて光結合することによって、多層光配線構造とすることができるので、同一面内での光の交差がなくなり、マルチモード片面実装で懸念されるクロストークを減少することができる。
また、光導波路4の端面に45°傾斜ミラー5を設ける際に、透明絶縁基板1に対し順テーパ状とすることができるので形成が容易になる。
【0014】
)また、本発明は、上記(1)において、透明絶縁基板1の層厚方向に延在するように電気配線用金属ビア6を埋設するとともに、光導波路4の端面に透明絶縁基板1に対し順テーパ形状の45°傾斜ミラー5を設けたことを特徴とする。
【0015】
この様に、透明絶縁基板1の層厚方向に延在するように電気配線用金属ビア6を埋設することによって、透明絶縁基板1内を導波する光のクロストークを電気配線用金属ビア6における反射・吸収によって低減することができ、それによって、高密度の基板内光配線が可能になる。
また、光導波路4の端面に透明絶縁基板1に対し順テーパ形状の45°傾斜ミラー5を設けることによって信号光7を直角方向に偏向することができるので、簡単な構成により少なくとも一対ずつの面型受発光デバイス2,3を光導波路4によって光接続することができる。
【0016】
【発明の実施の形態】
ここで、図2乃至図4を参照して、本発明の前提となる参考例1を説明するが、まず、図2を参照して本発明の前提となる参考例1の光回路モジュールの概念的構成を説明する。
図2参照
図2は本発明の前提となる参考例1の光回路モジュールの概念的構成図であり、例えば、直径が0.2mmのW(タングステン)細線からなる電気配線用ビア12を所定のピッチ、例えば、1mmで埋設した透明ガラス基板11の一方の表面上に、スパッタリング法によってTi,Cu,Ni,Auを順次堆積させたのちパターニングすることによって所定のデバイス用の電極配線を形成する。
なお、電極配線と電気配線用ビア12が接続する部分には、ボンディングパッド15を設けている。
【0017】
一方、透明ガラス基板11の他方の表面上に、屈折率が1.51のフッ素化ポリイミド膜からなる下部クラッド層、屈折率が1.53のフッ素化ポリイミド膜からなるコア層、及び、屈折率が1.51のフッ素化ポリイミド膜からなる上部クラッド層からなる光導波路13を設け、光導波路13の両端面を45°傾斜した順テーパ状の端面ミラー14とする。
【0018】
この実装基板の一方の表面側に発光デバイス16及び受光デバイス17を互いに対をなすように、且つ、発光面及び受光面が透明絶縁基板に相対するようにマウントする。
なお、この場合の発光デバイス16とは、他の位置にマウントした半導体集積回路装置(図示せず)からの電気出力信号を信号光18に変換する単体の発光素子でも良いし、或いは、半導体集積回路装置と一体になった半導体光集積回路装置であっても良く、発光素子は半導体レーザでも良いし、或いは、発光ダイオード(LED)であっても良い。
また、受光デバイス17とは、受光した信号光18を電気信号に変換し、他の位置にマウントした半導体集積回路装置(図示せず)へ入力する単体の受光素子でも良いし、或いは、半導体集積回路装置と一体になった半導体光集積回路装置であっても良い。
【0019】
次に、図3及び図4を参照して、端面ミラー14を有する光導波路13の製造工程を説明する。
なお、図3(a)乃至図4(d)は、信号光の導波方向に沿った概略的な要部断面図であり、また、図4(e)は、図4(d)に対応する平面図である。
図3(a)参照
まず、W細線からなる電気配線用ビア12を埋設するとともに、一方の表面に所定の電極配線19を形成した透明ガラス基板11の他方の表面上に、屈折率が1.51のフッ素化ポリイミド膜を厚さ10μm塗布して下部クラッド層20としたのち、引き続いて、屈折率が1.53のフッ素化ポリイミド膜を厚さ40μm塗布してコア層20とする。
【0020】
図3(b)参照
次いで、RIE(反応性イオンエッチング)を施すことによって、コア層21を幅40μmにして断面形状が40μm角になるようにパターニングしたのち、全面に屈折率が1.51のフッ素化ポリイミド膜を厚さ10μm塗布して上部クラッド層22とする。
【0021】
図3(c)参照
次いで、エキシマレーザを用いて、ビームの断面形状を三角形に整形したレーザ光23を正方形パターンの両端面に照射して定速スキャンニングする。
【0022】
図4(d)及び図4(e)参照
レーザ光23を定速スキャンニングすることによって、上部クラッド層22及びコア層20をエッチングして、45°傾斜した順テーパ状の端面ミラー14を形成する。
即ち、レーザ光23のビームの断面形状が三角形であるので、三角形の頂点に相当する部分の光エネルギーは小さいのでエッチングレートは最低になり、一方、三角形の底辺に相当する部分の光エネルギーは大きいのでエッチングレートは最大になる。
したがって、光エネルギーが照射位置によってリニアーに変化するので、45°傾斜した順テーパ状の端面ミラー14が形成されることになる。
なお、下部クラッド層20の一部もエッチングされてもかまわないものである。
【0023】
再び、図2参照
この様な本発明の前提となる参考例1の光回路モジュールにおいて、発光デバイス16から出力された、例えば、波長が850nmのレーザ光からなる信号光18は、透明ガラス基板11の厚さ方向に放出され、透明ガラス基板11を介して光導波路13へ入射され、端面ミラー14で反射されて光導波路13内を導波し、他方の端面ミラー14において再び反射されることによって、透明ガラス基板11を介して受光デバイス15へ入射されることになる。
【0024】
この光回路モジュールにおける導波損失を測定したところ、透明ガラス基板11で1dB/1回、端面ミラー14で1dB/1回、光導波路13内で1dB/5cmの挿入損失となり、電気配線用ビア12を跨いで1mmピッチで隣接する光導波路13でのクロストークは−40dB以下となり、電気配線用ビア12を設けなかった場合の−20dBと比較して大幅な改善が見られた。
【0025】
これは、透明ガラス基板11に所定ピッチで電気配線用ビア12を埋設しているので、透明ガラス基板11内を厚さ方向に自由導波する信号光18の内、散乱・拡散する成分は、電気配線用ビア12によって反射・吸収されてクロストークが低減することになる。
【0026】
また、本発明の前提となる参考例1においては、光導波路13を透明ガラス基板11の発光デバイス16等を実装する側と反対側の表面に設けているので、端面ミラー14を順テーパ状に形成することができ、三角形に整形したレーザ光23を定速スキャンニングするだけであるので製造工程が非常に簡単になる。
【0027】
次に、図5を参照して、本発明の前提となる参考例2の光回路モジュールにおける光導波路の製造工程を説明する。
なお、各図は、信号光の導波方向に沿った概略的な要部断面図である。
図5(a)参照
まず、W細線からなる電気配線用ビア12を埋設するとともに、一方の表面に所定の電極配線19を形成した透明ガラス基板11の他方の表面上に、屈折率が1.51のフッ素化ポリイミド膜を厚さ10μm塗布して下部クラッド層20としたのち、引き続いて、屈折率が1.53のフッ素化ポリイミド膜を厚さ40μm塗布してコア層20とする。
【0028】
図5(b)参照
次いで、RIE(反応性イオンエッチング)を施すことによって、コア層21及び下部クラッド層20を幅40μmにパターニングしたのち、全面に屈折率が1.51のフッ素化ポリイミド膜を厚さ10μm塗布して上部クラッド層22とし、次いで、エキシマレーザを用いて、ビームの断面形状を三角形に整形したレーザ光23を正方形パターンの両端面に照射して定速スキャンニングする。
【0029】
図5(c)参照
レーザ光23を定速スキャンニングすることによって、上部クラッド層22乃至下部クラッド層20をエッチングして、45°傾斜した順テーパ状の端面ミラー14が形成されることになる。
なお、下部クラッド層20は必ずしもエッチングする必要はない。
【0030】
この参考例2においては、パターニング工程において下部クラッド層20まで除去しているので、パターニング工程の終了点を制御に精度を要することがないので製造工程が簡素化されるが、レーザ光23を照射して端面ミラー14を形成することにおいて、透明ガラス基板11の表面がダメージを受ける危険がある。
なお、その他の光学特性等は、上記の参考例1と同様である。
【0031】
次に、図6を参照して、両面実装に関する本発明の第の実施の形態の光回路モジュールを説明する。
図6参照
図6は、本発明の第の実施の形態の光回路モジュールの概念的構成図であり、両面に電極配線を形成するとともに、両面に互いの光導波方向が略直交する様に光導波路を形成し、透明ガラス基板の両面にそれぞれ少なくとも一対ずつ(図においては、一対ずつ)の発光デバイス及び受光デバイスを設けたものであり、その製造工程は上記の参考例1又は参考例2と基本的に同様である。
【0032】
即ち、上記の参考例1又は参考例2と同様に、W細線からなる電気配線用ビア(図示せず)を埋設するとともに、一方の表面に所定の電極配線(図示せず)を形成した透明ガラス基板からなる両面実装基板31の基板表面32に表面光導波路34を設けるとともに、基板裏面33に表面光導波路34と略直交するように裏面光導波路35を形成する。
マウントしたものである。
【0033】
次いで、基板表面32の裏面光導波路35の両方の端面ミラー(図示せず)に対向する位置に表面実装発光デバイス36と表面実装受光デバイス37とが対になるようにマウントするとともに、基板裏面33の表面光導波路34の両方の端面ミラー(図示せず)に対向する位置に裏面実装発光デバイス38と裏面実装受光デバイス39とが対になるようにマウントしたものである。
【0034】
この本発明の第の実施の形態においては、両面実装基板31の厚さ方向をz軸方向とした場合、x軸方向光配線とy軸方向光配線とを、両面実装基板31の互いに反対側の表面に設けているので、x軸方向光配線とy軸方向光配線との間でクロストークが発生することが全くなくなる。
その他の光学特性は上記の参考例1又は参考例2と同様である。
【0035】
以上、本発明の第1の実施の形態を説明してきたが、本発明は第1の実施の形態に記載した構成及び条件に限られるものではなく、各種の変更が可能である。
例えば、光導波路の形成工程は、上記の参考例1又は参考例2に記載した方法に限られるものではなく、例えば、下部クラッド層乃至上部クラッド層を形成したのち、下部クラッド層までパターニングし、次いで、三角形状のレーザ光を照射して端面ミラーを形成しても良いものであり、塗布工程が連続した一度の工程になるので、製造工程を簡素化することができる。
但し、コア層の側面が上部クラッド層に覆われないことになる。
【0036】
また、上記の第1の実施の形態においては、光導波路をフッ素化ポリイミド膜で構成しているが、他の樹脂膜によって形成しても良いものであり、さらには、シリカ系等の無機材料を用いた光導波路でも良い。
但し、シリカ系等の無機材料を用いる場合には、レーザ光による加工が困難であるので、Arイオン等を45°斜め方向から照射することによって端面ミラーを形成することになり、その際の透明ガラス基板のダメージを防止するために、光導波路の周囲を所定パターンのレジストで覆う必要がある。
【0037】
また、上記の第1の実施の形態においては、実装基板として、研磨により平坦な表面が得られる透明ガラス基板を用いているが、必ずしも、ガラス基板である必要はなく、透明絶縁性樹脂基板を用いても良いものである。
【0038】
また、上記の第1の実施の形態においては、同一表面に形成する光導波路を同じ方向に整列させて形成しているが、必ずしも同じ方向である必要はなく、同一表面においてクロスオーバーが生じなければ、製造工程においてもクロストーク特性においても問題はない。
【0039】
また、上記の第1の実施の形態においては、実装基板に埋設する電気配線用金属ビアとしてW細線を用いているが、必ずしもW細線に限られるものではなく、Cu(銅)細線やPt(プラチナ)細線等の他の良導電体からなる細線を用いても良いものである。
【0040】
【発明の効果】
本発明によれば、受発光デバイス間を光接続する光導波路を透明実装基板の受発光デバイスを実装した面と反対の表面に設けているので、光導波路に設ける端面ミラーを簡単な工程により形成することが可能になり、また、透明実装基板に光を反射・吸収する電気配線用金属ビアを所定ピッチで埋設しているので、透明実装基板内での自由導波に伴うクロストークを大幅に低減することができ、それによって、光回路モジュールの実用化、高性能化に寄与するところが大きい。
【図面の簡単な説明】
【図1】 本発明の原理的構成の説明図である。
【図2】 本発明の前提となる参考例1の光回路モジュールの概念的構成図である。
【図3】 本発明の前提となる参考例1の光回路モジュールにおける光導波路の途中までの製造工程の説明図である。
【図4】 本発明の前提となる参考例1の光回路モジュールにおける光導波路の図3以降の製造工程の説明図である。
【図5】 本発明の前提となる参考例2の光回路モジュールにおける光導波路の製造工程の説明図である。
【図6】 本発明の第の実施の形態の光回路モジュールの概念的構成図である。
【図7】 従来の光回路モジュールの概念的構成図である。
【符号の説明】
1 透明絶縁基板
2 面型受発光デバイス
3 面型受発光デバイス
4 光導波路
5 45°傾斜ミラー
6 電気配線用金属ビア
7 信号光
11 透明ガラス基板
12 電気配線用ビア
13 光導波路
14 端面ミラー
15 ボンディングパッド
16 発光デバイス
17 受光デバイス
18 信号光
19 電極配線
20 下部クラッド層
21 コア層
22 上部クラッド層
23 レーザ光
31 両面実装基板
32 基板表面
33 基板裏面
34 表面光導波路
35 裏面光導波路
36 表面実装発光デバイス
37 表面実装受光デバイス
38 裏面実装発光デバイス
39 裏面実装受光デバイス
41 透明ガラス基板
42 電気配線用ビア
43 光導波路
44 端面ミラー
45 ボンディングパッド
46 発光デバイス
47 受光デバイス
48 信号光

Claims (2)

  1. 透明絶縁基板の両方の表面に少なくとも一対ずつの面型受発光デバイスを受発光面が前記透明絶縁基板に相対するように実装するとともに、一方の表面に実装した前記少なくとも一対の面型受発光デバイス間を前記透明絶縁基板の他方の表面に設けた光導波路を介して光接続し、また、他方の表面に実装した前記少なくとも一対の面型受発光デバイス間を前記透明絶縁基板の一方の表面に設けた光導波路を介して光接続することを特徴とする光回路モジュール。
  2. 上記透明絶縁基板の層厚方向に延在するように電気配線用金属ビアを埋設するとともに、上記光導波路の端面に前記透明絶縁基板に対し順テーパ形状の45°傾斜ミラーを設けたことを特徴とする請求項1記載の光回路モジュール。
JP26994799A 1999-09-24 1999-09-24 光回路モジュール Expired - Fee Related JP4211018B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26994799A JP4211018B2 (ja) 1999-09-24 1999-09-24 光回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26994799A JP4211018B2 (ja) 1999-09-24 1999-09-24 光回路モジュール

Publications (2)

Publication Number Publication Date
JP2001091773A JP2001091773A (ja) 2001-04-06
JP4211018B2 true JP4211018B2 (ja) 2009-01-21

Family

ID=17479434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26994799A Expired - Fee Related JP4211018B2 (ja) 1999-09-24 1999-09-24 光回路モジュール

Country Status (1)

Country Link
JP (1) JP4211018B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4760126B2 (ja) * 2005-05-20 2011-08-31 住友ベークライト株式会社 光導波路構造体
JP4760130B2 (ja) * 2005-05-20 2011-08-31 住友ベークライト株式会社 光導波路構造体
JP4760134B2 (ja) * 2005-05-23 2011-08-31 住友ベークライト株式会社 光導波路構造体

Also Published As

Publication number Publication date
JP2001091773A (ja) 2001-04-06

Similar Documents

Publication Publication Date Title
CA2377951C (en) Optical-electrical wiring board, mounted board and method of manufacturing optical-electrical wiring board
EP1041418B1 (en) Optical wiring layer, optoelectric wiring substrate, mounted substrate, and methods for manufacturing the same
US6741781B2 (en) Optical interconnection circuit board and manufacturing method thereof
US6236786B1 (en) Substrate with optical waveguide and method of making the same
KR101588348B1 (ko) 광자 유도 장치
KR100460703B1 (ko) 일체화된 광송수신 모듈과 광도파로를 구비하는 광백플레인
JP4690870B2 (ja) 光電気集積配線基板及び光電気集積配線システム
JP6115067B2 (ja) 光モジュール
KR20010020629A (ko) 광 도파 장치, 광 송수신 장치, 광 도파 장치의 제조방법, 및 광 송수신 장치의 제조 방법
KR100871252B1 (ko) 광섬유를 이용한 광/전기 배선을 갖는 연성 인쇄회로기판
JP2002277694A (ja) 光導波路および電気回路を有する基板およびその製造方法
JP2007027507A (ja) 光モジュール
US6608946B2 (en) Optical module and method for manufacturing the same
JP2003057468A (ja) 光素子、光導波装置、それらの製造方法、およびそれらを用いた光電気混載基板
JP4211018B2 (ja) 光回路モジュール
JP2004302188A (ja) 光導波路付き電気配線基板
JP2000098153A (ja) 光デバイス実装構造
JPH1152198A (ja) 光接続構造
JP2004157438A (ja) 光接続装置、光回路および光電子混載回路
KR20040106674A (ko) 광도파로 적층 인쇄회로기판 및 광연결 블록의 구조와 그광도파로층 제작 방법
JP3925081B2 (ja) 光結合装置
JP2006052992A (ja) 光導波路配線基板又は光電気混載基板の検査方法
JP3886840B2 (ja) 光路変換デバイス
JP3718477B2 (ja) 光回路
JP4698728B2 (ja) 光電気集積配線基板および光電気集積配線システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees