JP4201574B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP4201574B2 JP4201574B2 JP2002318805A JP2002318805A JP4201574B2 JP 4201574 B2 JP4201574 B2 JP 4201574B2 JP 2002318805 A JP2002318805 A JP 2002318805A JP 2002318805 A JP2002318805 A JP 2002318805A JP 4201574 B2 JP4201574 B2 JP 4201574B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- electrode
- image display
- pixel electrode
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、面内応答型の画像表示装置であって、特に画像表示時に焼き付き現象の発生を抑制し、かつ製造歩留まりに優れた画像表示装置に関するものである。
【０００２】
【従来の技術】
近年、例えば液晶分子の電気光学効果を用いて画像表示を行う画像表示装置において、液晶分子を含む液晶層を狭持する基板表面に対して平行な方向に液晶分子の配向性を制御するための電界を印加する、いわゆる面内応答型（In-Plane Switching：以下、「ＩＰＳ型」と称する）の画像表示装置が提案されている。ＩＰＳ型の画像表示装置は、基板に対して垂直方向に電界を印加する従来の画像表示装置と比較して、電圧保持特性や視野角の観点において優れた特性を有することから、近年特に有望視されている。
【０００３】
図９は、従来のＩＰＳ型の画像表示装置を構成するアレイ基板の基本的な構成を示す。図９に示すように、ＩＰＳ型の画像表示装置におけるアレイ基板は、画素電極１０１に対して水平方向に離隔して配置された共通電極１０２、１０３を配置し、画素電極１０１に対して鉛直下方に補助電極１０４が配置された構造を有する。そして、画素電極１０１近傍にはスイッチング素子として機能する薄膜トランジスタ１０５が配置され、薄膜トランジスタ１０５の一方のソース／ドレイン電極と接続し、他方のソース／ドレイン電極が信号線１０７と接続する。さらに、薄膜トランジスタ１０５のゲート電極は走査線１０６と接続されている。一方、共通電極１０２、１０３は、一定の電位を供給する定電圧供給回路１０８に接続されており、補助電極１０４についても定電圧供給回路１０８に接続され、それぞれ一定の電位に維持されている。
【０００４】
そして、走査線１０６に所定電位を与えることで薄膜トランジスタ１０５が駆動され、信号線１０７から供給される電荷が画素電極１０１に蓄積される。共通電極１０２、１０３は一定電位を維持することから、画素電極１０１と共通電極１０２、１０３との間には蓄積された電荷に対応した電位差が生じ、アレイ基板表面と平行な方向に電界が発生する。ＩＰＳ型の画像表示装置では、アレイ基板上に図９に示す画素電極と共通電極との対が表示画素数に対応して多数配置されており、かかる対に対応して所定本数の信号線および走査線が配置された構造を有する。上記した動作を個々の画素電極に対して行い、アレイ基板上に封入される液晶層に生じる電気光学効果を利用して画像表示を行う機能を有する。
【０００５】
補助電極１０４は、画素電極１０１の鉛直下方に配置され、画素電極１０１とは所定の誘電体層を介して重なり合うよう配置されることによって、画素電極１０１、誘電体層および補助電極１０４によって補助容量が形成される。かかる補助容量は、画素電極１０１の電位を安定化するためのものである。すなわち、画素電極１０１の近傍に配置される走査線１０６、信号線１０７等は所定範囲に渡って電位が変動する構造を有するため、かかる電位変動の影響が画素電極１０１に及ぶことを防止するために補助容量が設けられている。画素電極１０１の電位を安定化する観点からは補助電極１０４は一定の電位を維持することが好ましいため、補助電極１０４は定電圧供給回路１０８に接続され、結果として補助電極１０４と共通電極１０２、１０３とは等しい電位に維持されている。
【０００６】
ところで、ＩＰＳ型の画像表示装置を含む一般的な画像表示装置は、信号線、走査線および所定の電極が互いに絶縁されており、製造時に静電気を帯電しやすい。例えば、クリーンルーム内で所定の成膜工程を行っている際にアレイ基板表面とクリーンルーム内を流れる原料気体との間に摩擦が生じることによって帯電する場合がある。例えば、信号線１０６に静電気が帯電した場合、信号線１０６は薄膜トランジスタ１０５のゲート電極に接続していることから薄膜トランジスタ１０５のゲート電位が許容限度を超えるおそれがある。ゲート電位が許容限度を超えることによって薄膜トランジスタ１０５が破壊された場合には、接続された画素電極に電荷を供給することが不能となるため、画像表示に支障を来すこととなり好ましくない。
【０００７】
帯電した静電気を外部に放出する機構として、図９に示すように、アレイ基板上には短絡線１０９と、スイッチング素子１１０とが配置されている。具体的には、短絡線１０９は、スイッチング素子１１０を介して走査線１０６に電気的に接続され、また、短絡線１０９は定電位源１０８に接続されている。
【０００８】
スイッチング素子１１０は、例えば薄膜トランジスタを複数組み合わせた能動素子によって形成されている。また、スイッチング素子１１０は、短絡線１０９と走査線１０６との間の電位差が所定の値以上となるとオンされ、短絡線１０９と走査線１０６との間を導通する特性を有する素子である。ここで、スイッチング素子１１０がオンする際の走査線１０６の電位は薄膜トランジスタ１０５が破壊される際の電位よりも低くなるようスイッチング素子１１０は形成されている。
【０００９】
走査線１０６と定電圧供給回路１０８との間をスイッチング素子１１０および短絡線１０９を介して接続することで、走査線１０６に帯電した静電気を外部に放出することが可能である。具体的には、走査線１０６に静電気が帯電して走査線１０６の電位が所定の値以上となった際に、走査線１０６と短絡線１０９との間の電位差に基づいてスイッチング素子１１０がオンされ、走査線１０６と走査線１０９との間が電気的に導通する。従って、走査線１０６に帯電した静電気はスイッチング素子１１０、短絡線１０９を通過して定電圧供給回路１０８に流出し、走査線１０６の電位は帯電前と同程度にまで低下する（例えば、特許文献１参照。）。
【００１０】
【特許文献１】
特開平５−２８１４７６号公報（第４−６頁、第２図）
【００１１】
【発明が解決しようとする課題】
しかしながら、図９に示すようなＩＰＳ型の画像表示装置は、様々な問題点を有する。まず、図９に示す画像表示装置では、画面上に一定の画像を長時間に渡って表示させた後、他の画像に切り替えた際に従前の画像が画面上に薄く残存する焼き付きが生じるという問題が本願発明者等によって明らかにされている。
【００１２】
かかる焼き付き現象は、特に補助電極１０４の端部に対応した領域において発生することが本願発明者等によって突き止められている。従って、焼き付き現象の発生には補助電極１０４が何らかの関係を有するものと推測されるが、ＩＰＳ型構造の画像表示装置における焼き付きが発生する原因については知られておらず、焼き付き現象を解消する試みはなされているものの有効な手段が存在しないのが現状である。しかし、焼き付き現象が生じることによって画像品位が低下するため、焼き付き現象の抑制は高品位の画質を実現するために必要不可欠である。
【００１３】
また、図９に示す画像表示装置では、アレイ基板のテストの際に良品化が可能なものを不良品と誤認する問題を有する。図９にも示すように、走査線１０６と接続線１１１とは一部が重なり合うよう配置されており、設計上は絶縁層を間に介在させることによって走査線１０６と接続線１１１とが導通することを防いでいる。しかし、何らかの理由によって走査線１０６と接続線１１１との間が導通した場合、薄膜トランジスタ１０５の駆動状態の制御が不能になるため、表示画面上に線状の表示欠陥や、点状の表示欠陥または色ムラが生じ、画像品位が損なわれる。
【００１４】
このため、通常は画像表示装置の製造工程が終了した後、走査線１０６に所定電位を印加して定電圧供給回路１０８に流入する電流の有無を検査する。そして、流入電流が存在する場合には走査線１０６と接続線１１１との間に導通が生じており、検査対象の画像表示装置は不良品であると判断する。
【００１５】
しかしながら、図９に示す画像表示装置の場合には、上記検査で流入電流が存在する場合であって、かつ走査線１０６と接続線１１１との間が導通していない場合が存在する。図９に示すように、短絡線１０９は、走査線１０６と一部で重なり合う構造を有し、接続線１１１と同様に短絡線１０９と走査線１０６とが導通する場合がある。かかる場合であっても走査線１０６に所定電位を印加することによって定電圧供給回路１０８に対して電流が流入する。
【００１６】
短絡線１０９は、上記したようにアレイ基板製造時において静電気の帯電によって薄膜トランジスタ１０５が破壊されることを防ぐために設けられたものである。従って、画像表示装置が完成した後には短絡線１０９は特に機能せず、たとえ短絡線１０９と走査線１０６とが導通した場合であっても短絡線１０９と定電圧供給回路１０８との間を断線させれば画像表示装置としての使用には特に問題を生じない。
【００１７】
しかし、図９に示す画像表示装置の場合には、走査線１０６と導通したのが接続線１１１なのか短絡線１０９なのかを判断する術は存在しない。従って、検査で定電圧供給回路１０８に電流が流入した場合、一律に不良品として処分せざるを得ず、製造歩留まりが低くなるという問題が存在する。
【００１８】
この発明は、上記従来技術の問題点に鑑みてなされたものであって、画像表示時に焼き付き現象の発生を抑制し、かつ製造歩留まりに優れた画像表示装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、請求項１にかかる画像表示装置は、アレイ基板上に表示画素に対応した画素電極および共通電極を備え、前記画素電極の電位を制御して前記アレイ基板表面と平行方向に電界を発生させることによって画像表示を行う面内応答型の画像表示装置において、前記画素電極に供給する電位を制御するスイッチング素子と、前記画素電極の少なくとも一部との間に補助容量を形成する補助電極と、前記スイッチング素子の駆動状態を制御する走査線と、所定の中心電位を基準として電位が変動し、前記スイッチング素子を介して前記画素電極に対して電位を供給する信号線と、前記共通電極に対して、前記中心電位と異なる電位を供給する共通電極電位供給手段と、前記補助電極に対して、前記信号線の中心電位との差分値の絶対値が、前記信号線の中心電位と前記共通電極電位供給手段によって供給される電位との差分値の絶対値よりも小さくなる電位を供給する補助電極電位供給手段とを有するアレイ基板を備えたことを特徴とする。なお、信号線の中心電位とは、例えば同一階調の画像表示を行う場合において、信号線の電位の最大値と最小値とを相加平均することによって得られる値のことを言う。
【００２０】
この請求項１の発明によれば、補助電極の電位と信号線の中心電位との差分値の絶対値が、信号線の中心電位と共通電極の電位との差分値の絶対値よりも小さな値となるよう各配線の電位を調整することによって信号線と補助電極との間に生じる直流電界成分を低減し、かかる直流電界成分に起因した表示画像の焼き付きを視認不可能な程度にまで抑制することで、高品位の画像表示が可能な画像表示装置を実現することができる。
【００２６】
また、請求項２にかかる画像表示装置は、上記の発明において、前記共通電極電位供給手段と、前記補助電極電位供給手段は、それぞれ時間変動のない一定電位を供給することを特徴とする。
【００２７】
また、請求項３にかかる画像表示装置は、上記の発明において、前記スイッチング素子は、薄膜トランジスタを備えたことを特徴とする。
【００２９】
また、請求項４にかかる画像表示装置は、上記の発明において、前記アレイ基板と対向して配置された対向基板と、前記アレイ基板および前記対向基板との間に封入された液晶層とをさらに備えたことを特徴とする。
【００３０】
また、請求項５にかかる画像表示装置は、上記の発明において、前記液晶層内を透過する光を供給するバックライト光源をさらに有することを特徴とする。
【００３１】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態である画像表示装置について説明する。また、図面は模式的なものであり、現実のものとは異なることに留意する必要がある。さらに、図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。なお、以下の実施の形態において、同一構造の部分が複数存在する場合には、必要に応じてその一つの部分を代表して説明することとし、“画素電極７ａ、７ｂ”のように複数の同一部分が存在する場合には、必要に応じて“画素電極７”のように総称して記述する。また、以下で言及する薄膜トランジスタについては、ソース電極とドレイン電極とを区別する必要性に乏しいため、ゲート電極を除いた２つの電極を共にソース／ドレイン電極と称する。また、以下では薄膜トランジスタがｎチャネルを有することを前提として説明を行うが、ｐチャネルの薄膜トランジスタについても、電気極性を逆にすることで同様のことが成立することは当然のことである。
【００３２】
（実施の形態１）
まず、この発明の実施の形態１にかかる画像表示装置について、液晶表示装置を例として説明する。本実施の形態１にかかる画像表示装置は、画素電極と共通電極とが同一基板上に配置されたＩＰＳ型の画像表示装置であって、画素電極の一部との間に補助容量を形成する補助電極の電位を制御した構造を有する。具体的には、補助電極の電位と、画素電極に対して表示信号を供給する信号線の中心電位との差分値の絶対値が、信号線の中心電位と共通電極の電位の差分値の絶対値よりも小さな値となるように調整されている。
【００３３】
図１は、本実施の形態１にかかる画像表示装置の全体構造を示す模式図である。図１に示すように、本実施の形態１にかかる画像表示装置は、表示画素に対応して回路素子が配置されるアレイ基板１と、アレイ基板１に対して対向配置された対向基板２とを有し、アレイ基板１と対向基板２との間には、所定の配向性を有する液晶分子を含む液晶層３が封入された構造を有する。また、アレイ基板１下方にはバックライトユニット４が配置され、バックライトユニット４はアレイ基板１裏面に対して面状に進行する白色光を入力させる機能を有する。アレイ基板１および対向基板２において、液晶層３と接触する面上には、それぞれ図示を省略した配向膜が配置され、電界非印加時における液晶層３に含まれる液晶分子の配向性を規定している。
【００３４】
また、表示を欲する画像パターンに対応して液晶層３の光透過率を制御するために、アレイ基板１上には画素電極および共通電極が表示画素に対応して配置される。そして、かかる画素電極と共通電極との間に、アレイ基板１と液晶層３の界面と平行な方向の電界を生じさせることによって液晶層３に含まれる液晶分子の配向性を制御することによって光透過率を調整する構造を有する。
【００３５】
そして、本実施の形態１にかかる画像表示装置では、バックライトユニット４から入力された光を光透過率が調整された液晶層３を通過させることによって、光透過率に対応した濃淡を対向基板２の外表面上に表示し、画像が表示される。なお、本実施の形態１にかかる画像表示装置ではカラーフィルタ５を対向基板２上に配置することで濃淡のみならず、Ｒ、Ｇ、Ｂの三色を用いたカラー表示を可能としている。
【００３６】
図２は、本実施の形態１にかかる画像表示装置を形成するアレイ基板１上に配置された回路素子の配線構造について示す等価回路図である。図２に示すように、アレイ基板１上には、表示画素に対応して配置された画素電極７と、対応して画素電極７の近傍に配置された共通電極８とを備える。また、アレイ基板１上には、補助電極９が画素電極７の一部と絶縁層を挟んで重なり合うように配置されており、かかる画素電極７の一部と補助電極９および狭持される絶縁層によって補助容量１０が形成されている。
【００３７】
また、画素電極７に対してスイッチング素子として機能する薄膜トランジスタ１１が画素電極７の近傍に配置され、薄膜トランジスタ１１の一方のソース／ドレイン電極を介して薄膜トランジスタ１１と画素電極７とは電気的に接続されている。薄膜トランジスタ１１の他方のソース／ドレイン電極は画素電極７近傍に位置し、縦方向に延在する信号線１２に接続され、ゲート電極は、画素電極７近傍に位置し、横方向に延在する走査線１３に接続された構造を有する。
【００３８】
さらに、信号線１２は、表示信号を供給する信号線駆動回路（図示省略）に接続され、走査線１３は、走査信号を供給する走査線駆動回路（図示省略）に接続される。
【００３９】
また、共通電極８は、第１電位供給部１４に接続され、第１電位供給部１４によって供給される電位に維持されている。同様に、補助容量１０を構成する補助電極９は、第２電位供給部１５に接続され、第２電位供給部１５によって供給される電位に維持されている。第１電位供給部１４と第２電位供給部１５は、それぞれ異なる電位を供給するものとし、具体的には、第１電位供給部１４と第２電位供給部１５によって、補助電極９の電位と信号線１２の中心電位との差分値の絶対値が、信号線１２の中心電位と共通電極８の電位の差分値の絶対値よりも小さくなるよう調整されている。かかる電位関係を有することの利点については、後に詳細に説明する。
【００４０】
さらに、走査線１３は、スイッチ部１６および短絡線１７を介して第１電位供給部１４に接続されている。スイッチ部１６は、走査線１３と短絡線１７（電位供給部１４）との電位差が所定の値以上となった場合に導通する機能を有する。具体的には、スイッチ部１６は、図３に示すようにゲート・ソース間を短絡した薄膜トランジスタ１８、１９によって構成され、薄膜トランジスタ１８のゲート電極が走査線１３に接続され、薄膜トランジスタ１９のゲート電極が短絡線１７に接続された構造を有する。
【００４１】
次に、アレイ基板１上に配置された回路素子の機能について説明する。画素電極７は、共通電極８との間にアレイ基板１表面と平行方向の電界を発生させるためのものである。具体的には、画素電極７は、薄膜トランジスタ１１を介して表示画像に対応した電位を供給され、ほぼ一定の電位に維持された共通電極８との間で電界を発生させる。かかる電界の影響によってアレイ基板１上に封入されている液晶層３に含まれる液晶分子の配向性を制御し、画像表示を可能としている。共通電極８は、第１電位供給部１４に接続されており、第１電位供給部１４によって電位が制御されている。なお、共通電極８の電位は時間変動することとしても良い。ただし、共通電極８の電位変動に起因して画素電極７の電位に影響を及ぼすことが一般に知られているため、以下においては、共通電極８の電位は、時間変動することなく一定の値を維持するものとする。
【００４２】
また、画素電極７および共通電極８は、それぞれの平面形状は屈曲した構造を有する。画素電極７および共通電極８の平面形状を棒状としても良いが、屈曲した形状とすることで視野角による色変化を抑制することが可能であり、視野角の広い画像表示装置を実現することが可能となるため好ましい。
【００４３】
信号線１２は、表示信号を供給することによって画素電極７に所定電位を与えるためのものである。具体的には、信号線１２は薄膜トランジスタ１１を介して画素電極７に接続されることで、薄膜トランジスタ１１が駆動状態となった際に所定の電荷を供給することで、画素電極７に対して電位を与える。
【００４４】
走査線１３は、走査信号を供給することによって薄膜トランジスタ１１の駆動状態を制御するためのものである。走査線１３は薄膜トランジスタ１１のゲート電極に接続されているため、走査信号によってゲート電位を制御することによって、薄膜トランジスタ１１の駆動状態を制御している。
【００４５】
補助容量１０は、画素電極７の電位を安定化するためのものである。高品位の画像表示を行うためには画素電極７の電位の安定化が不可欠であるが、実際には画素電極７に接続する薄膜トランジスタ１１のゲート・ソース間における寄生容量の存在に起因して、画素電極７の電位と走査線１３の電位とが容量結合し、画素電極７の電位がシフトする現象が知られている。そこで、補助容量１０を配置することによって電位シフト量を低減している。また、補助容量１０を構成する補助電極９は、第２電位供給部１５に接続されており、第２電位供給部１５によって補助電極９の電位は制御されている。なお、第２電位供給部１５によって、補助電極９の電位が時間的に変動するよう制御することも可能であるが、一般に補助電極９の電位変動は画素電極７の電位に影響を及ぼす。従って、以下においては補助電極９の電位は時間変動することなく、ほぼ一定の値に維持されるものとする。
【００４６】
スイッチ部１６および短絡線１７は、アレイ基板１の製造時に走査線１３に静電気が帯電することに起因して薄膜トランジスタ１１が破壊されることを防止するためのものである。すなわち、走査線１３を走査線駆動回路と接続する前に走査線１３上に帯電した静電気に起因して、走査線１３に接続された薄膜トランジスタ１１のゲート電極に過度の電位が与えられた場合、薄膜トランジスタ１１が破壊されるおそれがある。これに対して、本実施の形態１にかかる画像表示装置では、走査線１３に静電気が帯電した際にスイッチ部１６がオンして走査線１３と短絡線１７とを導通させて共通電極８等に静電気を拡散させることによって、薄膜トランジスタ１１のゲート電極に過度の電位が与えられることを防止している。
【００４７】
スイッチ部１６を構成する薄膜トランジスタ１８の駆動電圧は所定の値に設定されており、かつ上記したように薄膜トランジスタ１８は、ゲート電極が走査線１３に接続され、一方のソース／ドレイン電極が短絡線１７に接続されている。このため、静電気の帯電によって走査線１３の電位が上昇し、走査線１３と短絡線１７の電位差が所定の値を超えると薄膜トランジスタ１８が駆動され、走査線１３と短絡線１７とが導通し、帯電した電荷が拡散される。
【００４８】
また、負の電荷を帯びた静電気が帯電することによって走査線１３の共通電極８に対する電位が低下した場合も同様である。具体的には、負の電荷を帯びた静電気が帯電した場合、スイッチ部１６を構成する薄膜トランジスタ１９が駆動されて走査線１３と短絡線１７とが導通し、帯電した負の電荷が拡散され、回路に悪影響を与えることを防止している。
【００４９】
次に、第１電位供給部１４によって与えられる共通電極８の電位、第２電位供給部１５によって与えられる補助電極９の電位および信号線１２の中心電位の相互関係について説明する。図４は、本実施の形態１にかかる画像表示装置の動作時における共通電極８および補助電極９の電位変動、信号線１２の中心電位等について示すタイミングチャートである。具体的には、図４において、曲線ｌ1は走査線１３の電位変動を示し、曲線ｌ2は信号線１２の電位変動、曲線ｌ3は画素電極７の電位変動を示す。また、曲線ｌ4は信号線１２の中心電位Ｖsigcを示し、曲線ｌ5は補助電極９の電位Ｖcsを示し、曲線ｌ6は共通電極８の電位Ｖcomについて示す。なお、図４は、理解を容易にするために単一の表示画素のみ存在するとした場合の各電位のタイミングチャートについて示したものである。実際のアレイ基板１上には多数の表示画素が存在するため、実際の電位変動は必ずしも図４に示すタイミングチャートと一致せず、図４はあくまで模式的なタイミングチャートであることに注意する必要がある。また、図４では同一階調の画像表示を行う例について示している。
【００５０】
図４に示すように、走査線１３は、スイッチング素子として機能する薄膜トランジスタ１１を駆動させるためｔ1≦ｔ≦ｔ2、ｔ3≦ｔ≦ｔ4において高電位の状態となる。かかる期間において薄膜トランジスタ１１は駆動状態となるため画素電極７には薄膜トランジスタ１１を介して徐々に電荷が供給され、画素電極７に対して信号線１２の電位と等しい電位が供給される。
【００５１】
次フレーム時における電位の書き込みも同様に行われる。ｔ3≦ｔ≦ｔ4において、走査線１３が高電位になって薄膜トランジスタ１１が再び駆動状態となり、画素電極７に対して薄膜トランジスタ１１を介して信号線１２の電位が供給される。ここで、信号線１２の電位は、ｔ3≦ｔ≦ｔ4において前フレーム時と極性が異なるよう設定されている。
【００５２】
ここで、画素電極７に所定の電位が供給された後、ｔ＝ｔ2、ｔ4において走査線１３の電位が低下することに伴い、画素電極７の電位もΔＶだけ下方にシフトする。薄膜トランジスタ１１のゲート電極と、一方のソース／ドレイン電極との間には寄生容量が不可避的に生じ、かつゲート電極は走査線１３に接続され、ソース／ドレイン電極は画素電極７に接続されていることから、走査線１３と画素電極７との間には容量結合が生じるためである。
【００５３】
容量結合の存在および走査線１３の電位変動に起因して、画素電極７の電位は、信号線１２の中心電位Ｖsigcに対して中心がΔＶだけ下方にシフトすることとなる。そのため、画素電極７との対によって液晶層に対して電界を生じさせる共通電極８の電位Ｖcomも信号線１２の中心電位Ｖsigcに対してΔＶだけ下方にシフトする必要がある。従って、図４に示すように、信号線１２の中心電位Ｖsigcと共通電極８の電位Ｖcomとの間にはＶsigc＞Ｖcomが成立する。
【００５４】
次に、補助電極９の電位Ｖcsについて説明する。既に説明したように、補助電極９は、画素電極７との間に補助容量を形成することによって画素電極７の電位を安定させ、電位のシフトを低減する機能を有する。上記のように、画素電極７の電位を安定させる観点からは、補助電極９の電位および共通電極８の電位はそれぞれ一定に維持されることが好ましい。また、互いを別電位とする積極的理由も存在しなかったことから、補助電極９と共通電極８は、共通の電位供給部に接続され、互いに等しい電位に維持されていた。
【００５５】
しかし、本願発明者等は、補助電極９と信号線１２との間に発生する電界が液晶層に含まれる液晶分子の配向性に影響を与え、表示画像に焼き付き現象が生じることを見出している。すなわち、補助電極９の電位を共通電極８と等しくした場合には、信号線１２の中心電位と補助電極９の電位との間が常にΔＶ’だけ相違することとなり、かかる電位差に基づく直流電界成分が液晶分子の配向を乱し、焼き付きを生じている。
【００５６】
従って、本実施の形態１にかかる画像表示装置では、焼き付きを防止するために補助電極９を共通電極８と独立の第２電位供給部１５に接続することで、補助電極９に対して共通電極８とは異なる電位を供給することとしている。具体的には、補助電極９の電位について、信号線１２の中心電位との差分値の絶対値が、共通電極８の電位と信号線１２の中心電位の差分値の絶対値よりも小さくなるよう第２電位供給部１５によって制御している。補助電極９の電位をかかる範囲に維持することによって、信号線１２と補助電極９との間に生じる直流電界成分を従来よりも低減することが可能となり、画像表示時に発生する焼き付きを実質問題ない程度にまで低減することが可能となる。
【００５７】
図５（ａ）は、従来の画像表示装置において画像表示時に焼き付きが生じやすかった領域を示すための図であり、図５（ｂ）は、図５（ａ）で示す矢印の領域における直流電界の変化について示す模式的なグラフである。図５（ａ）に示すように、信号線１２は、実際には共通電極８の直下に位置しており、図５（ａ）の矢印で示す領域のように信号線１２と補助電極９とが近接する部分が存在する。図５（ｂ）において、曲線ｌ1は本実施の形態１にかかる画像表示装置における直流電界成分の強度について示し、曲線ｌ2は補助電極と共通電極が等しい電位となる従来の画像表示装置における直流電界成分の強度について示す。なお、図５（ｂ）のグラフの横軸は、図５（ａ）に示すように開口部のうち最も信号線１２に近接した点を原点とし、補助電極９の端部にそって信号線１２から離隔する方向にｘ軸を設定している。
【００５８】
図５（ｂ）の曲線ｌ2より明らかなように、従来の画像表示装置では距離ｘが小さい領域、すなわち図５（ａ）の矢印の原点付近において直流電界強度が最大となり、距離ｘが増大するにつれて直流電界強度の値は低下する。一方、本実施の形態１にかかる画像表示装置では、補助電極９の電位を従来よりも信号線１２の中心電位に近づけた値としているため、曲線ｌ1で示すように直流電界成分の強度は低下すると共に、距離ｘの値に関わらず一様な強度となる。従って、本実施の形態１にかかる画像表示装置では、補助電極９と信号線１２とが接近した領域における焼き付きの発生を使用上問題ない程度にまで抑制することができる。
【００５９】
なお、本実施の形態１において第１電位供給部１４によって規定される共通電極８の電位と、第２電位供給部１５によって規定される補助電極９の電位を一定であるとして説明したが、これらの電位は時間変動することとしても良い。例えば、ｔ＝ｔ2、ｔ4において共通電極８の電位を若干上昇させることが有用である。ｔ＝ｔ2、ｔ4に共通電極８の電位を若干上昇させることによって、走査線１３の電位が急激に降下することによる画素電極７の電位低下幅ΔＶの値を低減することが可能となるためである。電位が時間変動する場合、信号線１２と補助電極９の間に生じる直流電界に起因した焼き付きを視認不可能な程度にまで抑制するためには、常に上記した大小関係を維持するか、または共通電極８の電位の平均値と、信号線１２の中心電位との間に補助電極９の電位の平均値が来るように第１電位供給部１４および第２電位供給部１５を設定することが好ましい。
【００６０】
また、実施の形態１は、薄膜トランジスタをｎチャネルとしたために信号線１２の中心電位が共通電極８の電位よりも高くなるが、ｐチャネルの薄膜トランジスタを用いた場合には電気的特性が逆になる。従って、共通電極８の電位が信号線１２の中心電位よりも高くなるが、この場合であっても補助電極９と信号線１２の中心電位との差分値の絶対値が信号線１２の中心電位と共通電極８の電位との差分値の絶対値よりも小さくなれば、焼き付きを視認不可能な程度まで抑制することが可能である。
【００６１】
また、差分値の絶対値によって補助電極９の電位を規定していることから、例えばｎチャネル薄膜トランジスタを用いた場合において補助電極９の電位を信号線１２の中心電位よりも高くすることとしても良い。ただし、補助電極９の電位があまりに高い場合には、アレイ基板の構造によっては他の配線構造との間で問題を生じる可能性がある。従って、補助電極９の電位が信号線１２の中心電位よりも低くなるよう第２電位供給部１５によって制御することがより好ましい。
【００６２】
（実施の形態２）
次に、実施の形態２にかかる画像表示装置について説明する。本実施の形態２にかかる画像表示装置は、共通電極に接続される第１電位供給部と補助電極および短絡線がそれぞれ電気的特性の異なるスイッチ手段を介して接続された構造とすることによって、配線のショートが発生した場合にショートした配線の特定を可能としている。図６は、実施の形態２にかかる画像表示装置を構成するアレイ基板上に配置された素子について示す等価回路図であり、以下図６を適宜参照して本実施の形態２にかかる画像表示装置について説明する。なお、図６に示す構造では補助電極および短絡線と接続されるスイッチ手段が一部を共有する構造を有するが、後に説明するように、別個独立に設けても問題はない。また、本実施の形態２にかかる画像表示装置は、基本的構造は実施の形態１にかかる画像表示装置と同様であるため、以下では実施の形態１にかかる画像表示装置と相違する点を中心に説明を行う。
【００６３】
図６に示すように、本実施の形態２にかかる画像表示装置は、実施の形態１と同様に共通電極８が第１電位供給部１４に接続され、補助電極９が第２電位供給部１５に接続されている。そして、共通電極８と補助電極９とはスイッチ部２１、２２を介して互いに接続され、共通電極８と補助電極９との電位差が所定の値に達した時点で互いに導通する構造を有する。また、短絡線１７は、スイッチ部２２のみを介して共通電極８に接続した構造を有する。なお、スイッチ部２１、２２は後述する要件を満たせば任意の構造で実現することが可能であるが、本実施の形態２においては、図３で示すようにゲート・ソース間を短絡した薄膜トランジスタを複数組み合わせることによって形成されるものとする。
【００６４】
本実施の形態２にかかる画像表示装置の基本構成は実施の形態１にかかる画像表示装置と同様であるため、動作等については説明を省略し、以下では配線間に短絡が生じた場合における利点について説明する。
【００６５】
アレイ基板上に回路を構成する各配線構造は、立体的に配置されており、例えば走査線１３に対して短絡線１７、配線２０等は一部重なり合うよう配置されるが各配線間に絶縁層を介在させることによって導通を防ぐ構造を採用している。しかし、介在する絶縁層の厚みは数百ｎｍ〜数μｍ程度と薄く、製造工程上何らかの原因によって絶縁破壊が生じるおそれがあり、製造歩留まり率を向上させるためには絶縁破壊が発生した箇所を特定する必要がある。
【００６６】
本実施の形態２にかかる画像表示装置は、図６に示すように第１電位供給部に対する共通電極８、補助電極９、短絡線１７の接続態様を異ならせている。かかる接続態様の相違によって、それぞれの配線が走査線１３等と短絡した際に第１電位供給部１４に流入する電流値を異なる値とし、短絡した配線の特定を行う構造としている。以下、図７を参照して具体的に説明する。なお、以下の説明においては、スイッチ部２１、２２を構成する薄膜トランジスタは電気的特性が同一であって、例えば等しい閾値電圧およびＩＶ特性を有するものとする。また、短絡した際における走査線１３の電位は、スイッチ部２１、２２を構成する薄膜トランジスタの閾値電圧よりも十分高い値であることとする。かかる条件設定はあくまで理解を容易にするためのものであり、上記条件以外の場合でも同様に動作可能であることはもちろんである。
【００６７】
まず、走査線１３と短絡線１７とが短絡した場合について説明する。かかる短絡が生じた場合、短絡線１７の電位は走査線１３と等しくなり、スイッチ部２２の両端には走査線１３の電位と共通電極８の電位差に相当する電圧Ｖ1が生じる。従って、スイッチ部２２を構成する薄膜トランジスタに対してＶ1のゲート・ソース間電圧が印加されることによってスイッチ部２２はオン状態となり、薄膜トランジスタのＶＩ特性に従って電圧Ｖ1に対応した電流Ｉ1が第１電位供給部１４に流入する。
【００６８】
次に、走査線１３と配線２０とが短絡した場合について説明する。かかる短絡が生じた場合、配線２０の電位は走査線１３の電位と等しくなり、スイッチ部２１およびスイッチ部２２を一つのスイッチング素子と等価なものと考えた場合、かかる等価スイッチング素子の両端には走査線１３の電位と共通電極８の電位差に相当する電圧Ｖ1が生じる。ここで、本事例の場合では配線２０と共通電極８との間にはスイッチ部２１、２２と複数のスイッチング素子が配置されており、電圧Ｖ1は、スイッチ部２１とスイッチ部２２との間で分配される。
【００６９】
スイッチ部２１、２２が同一構造を有し、電気的特性が同一である場合には、電圧Ｖ1はスイッチ部２１、２２の間で均等に分配され、スイッチ部２１、２２それぞれの両端に印加される電圧はＶ1／２となる。従って、スイッチ部２１、２２を構成するそれぞれの薄膜トランジスタに印加されるゲート・ソース間電圧もＶ1／２となり、かかるゲート・ソース間電圧に対応した電流Ｉ2が配線２０から第１電位供給部１４に対して流入する。なお、走査線１３と短絡線１７とが短絡した場合のゲート・ソース間電圧と本事例におけるゲート・ソース間電圧は異なることから、電流Ｉ1と電流Ｉ2の値は相違する。
【００７０】
最後に、共通電極８と第１電位供給部１４とを接続する配線２３と、信号線１２とが短絡した場合について説明する。かかる短絡が生じた場合、信号線１２と第１電位供給部１４との間の電位差と、配線２３のうち短絡箇所と第１電位供給部１４との間における抵抗値によって規定された電流Ｉ3が第１電位供給部１４に流入する。かかる電流Ｉ3は、当然のことながらスイッチ部２１、２２を構成する薄膜トランジスタの電気的特性とは無関係に決定されることから、電流Ｉ3は、電流Ｉ1、Ｉ2と異なる値となる。
【００７１】
以上説明したように、例示した３通りの短絡に関して、本実施の形態２にかかる画像表示装置では、第１電位供給部１４に対して流入する電流値が相違する。従って、アレイ基板製造後等における基板テストの際であって短絡が生じている場合に、第１電位供給部１４に流入する電流値を測定することによって、短絡が生じている配線を特定することが可能となる。
【００７２】
基板テストの際に短絡した配線を特定することによる利点は以下の通りである。例えば、短絡線１７は、実施の形態１において説明したように、製造時に走査線１３等に帯電した静電気を逃がすためのものであって、信号線駆動回路等と接続した後には、短絡線１７は特に機能せず、短絡線１７が断線しても画像表示装置の動作に影響を与えることはない。従って、短絡線１７と走査線１３とが短絡した場合には、短絡線１７をレーザ溶断等の手段を用いて断線させることによって電流の漏洩を防止し、良品化することが可能である。これに対して、短絡が生じている配線を特定できない場合には、実際に短絡している配線が修理可能か否かを判定することはできず、短絡を検知した時点で不良品として破棄せざるを得なかった。従って、本実施の形態２にかかる画像表示装置では、適切な不良検出手段を用いることにより、製造歩留まりを向上させることが可能となる。
【００７３】
なお、本実施の形態２においても、第２電位供給部１５によって供給される補助電極９の電位について、信号線１２の中心電位との差分値の絶対値が信号線１２の中心電位と共通電極８の電位の差分値よりも小さくなることが好ましい。さらには、補助電極９の電位が、第１電位供給部１４によって供給される共通電極８の電位と信号線１２の中心電位の間の値を有することがより好ましい。補助電極９の電位をかかる範囲に維持することによって、実施の形態１と同様に焼き付き現象の発生を抑制することが可能となるためである。
【００７４】
また、本実施の形態２では、スイッチ部２２が短絡線１７に関するスイッチ手段としての機能と、補助電極９に関するスイッチ手段の一部として機能する構造を有する。スイッチ手段の一部を共有化した構造とすることで、スイッチング手段を別個独立に設けた場合と比較して、設置領域を狭小化できるという利点を有する。なお、このことは短絡線１７に関するスイッチ手段と、補助電極９に関するスイッチ手段とを別個独立に設ける構造を除外するものではない。例えば、図８（ａ）に示すように、短絡線１７と第１電位供給部１４との間にスイッチ部２２を配置し、配線２０と第１電位供給部１４との間にスイッチ部２１、２４を配置する構造としても良い。また、図６、図８（ａ）ではスイッチ部がそれぞれ同一の電気的特性を有することを前提として説明をしたが、図８（ｂ）に示すように、互いに異なる電気的特性を有するスイッチ部２５、２６を配置する構造としても良い。すなわち、スイッチ部２５、２６を構成する薄膜トランジスタの閾値電圧や、ＩＶ特性等が互いに異なるようスイッチ部２５、２６を形成することで、例えば走査線１３と短絡した場合に第１電位供給部１４に流れ込む電流値が配線ごとに異なることとなるため、短絡が生じた配線を特定することが可能である。
【００７５】
また、スイッチ部１６、２１、２２、２５、２６について、図３に示す構造以外に、単一の薄膜トランジスタによって構成し、薄膜トランジスタのゲート電極と一方のソース／ドレイン電極とを短絡して他方のソース／ドレイン電極とゲート電極とを第１電位供給部１４等と接続する構造、すなわち図３において薄膜トランジスタ１８、１９のうち一方のみを備えた構造としても良い。図３に示す構造は、スイッチ部の両端電位差の絶対値に対応してオン・オフが制御される。しかし、基板テストにおいて短絡の有無を検知する際に、走査線１３の電位を第１電位供給部１４によりも大きい値または小さい値の一方に統一すればスイッチ部は電位差の絶対値でオン・オフを制御する必要はなく、単純に電位差に基づいてオン・オフが制御されれば異種配線間の短絡の検知が可能となるためである。
【００７６】
また、スイッチ部を薄膜トランジスタ以外の回路素子を用いて構成することとしても良い。例えば、第２電位供給部１５によって補助電極９に供給される電位が第１電位供給部１４によって共通電極８に供給される電位よりも高い場合には、第１電位供給部１４側とアノード（陽極）が接続したダイオードによってスイッチ部を構成することが可能である。
【００７７】
かかる構造とすることで、異種配線間で短絡を生じていない通常の状態にはダイオードはオフされており、画像表示装置の動作に影響を与えることがない。また、異種配線間で短絡している場合には基板テストの際に走査線１３に印加する電位を適切な値に設定することでダイオードに対して降伏電圧が印加され、オン状態となり電流が第１電位供給部１４に対して流入する。図６に示す構造においてかかるダイオードを含むスイッチ部を少なくとも１以上配置することで、短絡線１７から流入する電流と配線２０から流入する電流の値は異なることとなり、短絡した配線を特定することが可能である。ダイオードを用いた構造以外であっても、要は電気的特性が互いに相違するスイッチ部を短絡線１７および配線２０に接続することとすれば短絡時に異なる値の電流を流すことが可能となり、短絡した配線の特定が可能となる。
【００７８】
【発明の効果】
以上説明したように、この発明によれば、補助電極の電位と信号線の中心電位との差分値の絶対値が、信号線の中心電位と共通電極の電位との差分値の絶対値よりも小さな値となるよう各配線の電位を調整することによって信号線と補助電極との間に生じる直流電界成分を低減し、かかる直流電界成分に起因した表示画像の焼き付きを視認不可能な程度にまで抑制することで、高品位の画像表示が可能な画像表示装置を実現することができるという効果を奏する。
【００７９】
また、この発明によれば、短絡線と補助電極とを異なる電気特性を有するスイッチ手段によって共通電極と接続する構造としたため、短絡線または補助電極（および補助電極に直接接続された配線構造）が他の配線構造と短絡した場合に、短絡によって共通電極並びに共通電極に直接接続された配線構造に流入する電流値が相違し、流入する電流値を測定することで短絡した配線を特定することができるという効果を奏する。
【００８０】
また、第２スイッチ手段と第３スイッチ手段とが一部を共有することとしたため、アレイ基板にしめるスイッチ手段の占有面積を低減することが可能となり、開口率の高い画像表示装置を実現することができるという効果を奏する。
【図面の簡単な説明】
【図１】実施の形態１にかかる画像表示装置の断面構造を示す模式図である。
【図２】実施の形態１にかかる画像表示装置におけるアレイ基板の構造を示す等価回路図である。
【図３】スイッチング素子の構造を示す回路図である。
【図４】実施の形態１にかかる画像表示装置におけるアレイ基板上の回路素子に供給される電位の変動について示すフローチャートである。
【図５】（ａ）は、従来の画像表示装置において焼き付きが生じやすかった領域について示し、（ｂ）は、（ａ）で示す領域における直流電界成分の強度を示す模式的なグラフである。
【図６】実施の形態２にかかる画像表示装置におけるアレイ基板の構造を示す等価回路図である。
【図７】実施の形態２にかかる画像表示装置におけるアレイ基板の動作を説明するための模式図である。
【図８】（ａ）、（ｂ）は、実施の形態２の変形例を示す回路図である。
【図９】従来技術にかかる画像表示装置の構造を示す模式図である。
【符号の説明】
１ アレイ基板
２ 対向基板
３ 液晶層
４ バックライトユニット
５ カラーフィルタ
７ 画素電極
８ 共通電極
９ 補助電極
１０ 補助容量
１１ 薄膜トランジスタ
１２ 信号線
１３ 走査線
１４ 第１電位供給部
１５ 第２電位供給部
１６ スイッチ部
１７ 短絡線
１８ 薄膜トランジスタ
１９ 薄膜トランジスタ
２０、２３ 配線
２１、２２、２４〜２６ スイッチ部
【発明の属する技術分野】
この発明は、面内応答型の画像表示装置であって、特に画像表示時に焼き付き現象の発生を抑制し、かつ製造歩留まりに優れた画像表示装置に関するものである。
【０００２】
【従来の技術】
近年、例えば液晶分子の電気光学効果を用いて画像表示を行う画像表示装置において、液晶分子を含む液晶層を狭持する基板表面に対して平行な方向に液晶分子の配向性を制御するための電界を印加する、いわゆる面内応答型（In-Plane Switching：以下、「ＩＰＳ型」と称する）の画像表示装置が提案されている。ＩＰＳ型の画像表示装置は、基板に対して垂直方向に電界を印加する従来の画像表示装置と比較して、電圧保持特性や視野角の観点において優れた特性を有することから、近年特に有望視されている。
【０００３】
図９は、従来のＩＰＳ型の画像表示装置を構成するアレイ基板の基本的な構成を示す。図９に示すように、ＩＰＳ型の画像表示装置におけるアレイ基板は、画素電極１０１に対して水平方向に離隔して配置された共通電極１０２、１０３を配置し、画素電極１０１に対して鉛直下方に補助電極１０４が配置された構造を有する。そして、画素電極１０１近傍にはスイッチング素子として機能する薄膜トランジスタ１０５が配置され、薄膜トランジスタ１０５の一方のソース／ドレイン電極と接続し、他方のソース／ドレイン電極が信号線１０７と接続する。さらに、薄膜トランジスタ１０５のゲート電極は走査線１０６と接続されている。一方、共通電極１０２、１０３は、一定の電位を供給する定電圧供給回路１０８に接続されており、補助電極１０４についても定電圧供給回路１０８に接続され、それぞれ一定の電位に維持されている。
【０００４】
そして、走査線１０６に所定電位を与えることで薄膜トランジスタ１０５が駆動され、信号線１０７から供給される電荷が画素電極１０１に蓄積される。共通電極１０２、１０３は一定電位を維持することから、画素電極１０１と共通電極１０２、１０３との間には蓄積された電荷に対応した電位差が生じ、アレイ基板表面と平行な方向に電界が発生する。ＩＰＳ型の画像表示装置では、アレイ基板上に図９に示す画素電極と共通電極との対が表示画素数に対応して多数配置されており、かかる対に対応して所定本数の信号線および走査線が配置された構造を有する。上記した動作を個々の画素電極に対して行い、アレイ基板上に封入される液晶層に生じる電気光学効果を利用して画像表示を行う機能を有する。
【０００５】
補助電極１０４は、画素電極１０１の鉛直下方に配置され、画素電極１０１とは所定の誘電体層を介して重なり合うよう配置されることによって、画素電極１０１、誘電体層および補助電極１０４によって補助容量が形成される。かかる補助容量は、画素電極１０１の電位を安定化するためのものである。すなわち、画素電極１０１の近傍に配置される走査線１０６、信号線１０７等は所定範囲に渡って電位が変動する構造を有するため、かかる電位変動の影響が画素電極１０１に及ぶことを防止するために補助容量が設けられている。画素電極１０１の電位を安定化する観点からは補助電極１０４は一定の電位を維持することが好ましいため、補助電極１０４は定電圧供給回路１０８に接続され、結果として補助電極１０４と共通電極１０２、１０３とは等しい電位に維持されている。
【０００６】
ところで、ＩＰＳ型の画像表示装置を含む一般的な画像表示装置は、信号線、走査線および所定の電極が互いに絶縁されており、製造時に静電気を帯電しやすい。例えば、クリーンルーム内で所定の成膜工程を行っている際にアレイ基板表面とクリーンルーム内を流れる原料気体との間に摩擦が生じることによって帯電する場合がある。例えば、信号線１０６に静電気が帯電した場合、信号線１０６は薄膜トランジスタ１０５のゲート電極に接続していることから薄膜トランジスタ１０５のゲート電位が許容限度を超えるおそれがある。ゲート電位が許容限度を超えることによって薄膜トランジスタ１０５が破壊された場合には、接続された画素電極に電荷を供給することが不能となるため、画像表示に支障を来すこととなり好ましくない。
【０００７】
帯電した静電気を外部に放出する機構として、図９に示すように、アレイ基板上には短絡線１０９と、スイッチング素子１１０とが配置されている。具体的には、短絡線１０９は、スイッチング素子１１０を介して走査線１０６に電気的に接続され、また、短絡線１０９は定電位源１０８に接続されている。
【０００８】
スイッチング素子１１０は、例えば薄膜トランジスタを複数組み合わせた能動素子によって形成されている。また、スイッチング素子１１０は、短絡線１０９と走査線１０６との間の電位差が所定の値以上となるとオンされ、短絡線１０９と走査線１０６との間を導通する特性を有する素子である。ここで、スイッチング素子１１０がオンする際の走査線１０６の電位は薄膜トランジスタ１０５が破壊される際の電位よりも低くなるようスイッチング素子１１０は形成されている。
【０００９】
走査線１０６と定電圧供給回路１０８との間をスイッチング素子１１０および短絡線１０９を介して接続することで、走査線１０６に帯電した静電気を外部に放出することが可能である。具体的には、走査線１０６に静電気が帯電して走査線１０６の電位が所定の値以上となった際に、走査線１０６と短絡線１０９との間の電位差に基づいてスイッチング素子１１０がオンされ、走査線１０６と走査線１０９との間が電気的に導通する。従って、走査線１０６に帯電した静電気はスイッチング素子１１０、短絡線１０９を通過して定電圧供給回路１０８に流出し、走査線１０６の電位は帯電前と同程度にまで低下する（例えば、特許文献１参照。）。
【００１０】
【特許文献１】
特開平５−２８１４７６号公報（第４−６頁、第２図）
【００１１】
【発明が解決しようとする課題】
しかしながら、図９に示すようなＩＰＳ型の画像表示装置は、様々な問題点を有する。まず、図９に示す画像表示装置では、画面上に一定の画像を長時間に渡って表示させた後、他の画像に切り替えた際に従前の画像が画面上に薄く残存する焼き付きが生じるという問題が本願発明者等によって明らかにされている。
【００１２】
かかる焼き付き現象は、特に補助電極１０４の端部に対応した領域において発生することが本願発明者等によって突き止められている。従って、焼き付き現象の発生には補助電極１０４が何らかの関係を有するものと推測されるが、ＩＰＳ型構造の画像表示装置における焼き付きが発生する原因については知られておらず、焼き付き現象を解消する試みはなされているものの有効な手段が存在しないのが現状である。しかし、焼き付き現象が生じることによって画像品位が低下するため、焼き付き現象の抑制は高品位の画質を実現するために必要不可欠である。
【００１３】
また、図９に示す画像表示装置では、アレイ基板のテストの際に良品化が可能なものを不良品と誤認する問題を有する。図９にも示すように、走査線１０６と接続線１１１とは一部が重なり合うよう配置されており、設計上は絶縁層を間に介在させることによって走査線１０６と接続線１１１とが導通することを防いでいる。しかし、何らかの理由によって走査線１０６と接続線１１１との間が導通した場合、薄膜トランジスタ１０５の駆動状態の制御が不能になるため、表示画面上に線状の表示欠陥や、点状の表示欠陥または色ムラが生じ、画像品位が損なわれる。
【００１４】
このため、通常は画像表示装置の製造工程が終了した後、走査線１０６に所定電位を印加して定電圧供給回路１０８に流入する電流の有無を検査する。そして、流入電流が存在する場合には走査線１０６と接続線１１１との間に導通が生じており、検査対象の画像表示装置は不良品であると判断する。
【００１５】
しかしながら、図９に示す画像表示装置の場合には、上記検査で流入電流が存在する場合であって、かつ走査線１０６と接続線１１１との間が導通していない場合が存在する。図９に示すように、短絡線１０９は、走査線１０６と一部で重なり合う構造を有し、接続線１１１と同様に短絡線１０９と走査線１０６とが導通する場合がある。かかる場合であっても走査線１０６に所定電位を印加することによって定電圧供給回路１０８に対して電流が流入する。
【００１６】
短絡線１０９は、上記したようにアレイ基板製造時において静電気の帯電によって薄膜トランジスタ１０５が破壊されることを防ぐために設けられたものである。従って、画像表示装置が完成した後には短絡線１０９は特に機能せず、たとえ短絡線１０９と走査線１０６とが導通した場合であっても短絡線１０９と定電圧供給回路１０８との間を断線させれば画像表示装置としての使用には特に問題を生じない。
【００１７】
しかし、図９に示す画像表示装置の場合には、走査線１０６と導通したのが接続線１１１なのか短絡線１０９なのかを判断する術は存在しない。従って、検査で定電圧供給回路１０８に電流が流入した場合、一律に不良品として処分せざるを得ず、製造歩留まりが低くなるという問題が存在する。
【００１８】
この発明は、上記従来技術の問題点に鑑みてなされたものであって、画像表示時に焼き付き現象の発生を抑制し、かつ製造歩留まりに優れた画像表示装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、請求項１にかかる画像表示装置は、アレイ基板上に表示画素に対応した画素電極および共通電極を備え、前記画素電極の電位を制御して前記アレイ基板表面と平行方向に電界を発生させることによって画像表示を行う面内応答型の画像表示装置において、前記画素電極に供給する電位を制御するスイッチング素子と、前記画素電極の少なくとも一部との間に補助容量を形成する補助電極と、前記スイッチング素子の駆動状態を制御する走査線と、所定の中心電位を基準として電位が変動し、前記スイッチング素子を介して前記画素電極に対して電位を供給する信号線と、前記共通電極に対して、前記中心電位と異なる電位を供給する共通電極電位供給手段と、前記補助電極に対して、前記信号線の中心電位との差分値の絶対値が、前記信号線の中心電位と前記共通電極電位供給手段によって供給される電位との差分値の絶対値よりも小さくなる電位を供給する補助電極電位供給手段とを有するアレイ基板を備えたことを特徴とする。なお、信号線の中心電位とは、例えば同一階調の画像表示を行う場合において、信号線の電位の最大値と最小値とを相加平均することによって得られる値のことを言う。
【００２０】
この請求項１の発明によれば、補助電極の電位と信号線の中心電位との差分値の絶対値が、信号線の中心電位と共通電極の電位との差分値の絶対値よりも小さな値となるよう各配線の電位を調整することによって信号線と補助電極との間に生じる直流電界成分を低減し、かかる直流電界成分に起因した表示画像の焼き付きを視認不可能な程度にまで抑制することで、高品位の画像表示が可能な画像表示装置を実現することができる。
【００２６】
また、請求項２にかかる画像表示装置は、上記の発明において、前記共通電極電位供給手段と、前記補助電極電位供給手段は、それぞれ時間変動のない一定電位を供給することを特徴とする。
【００２７】
また、請求項３にかかる画像表示装置は、上記の発明において、前記スイッチング素子は、薄膜トランジスタを備えたことを特徴とする。
【００２９】
また、請求項４にかかる画像表示装置は、上記の発明において、前記アレイ基板と対向して配置された対向基板と、前記アレイ基板および前記対向基板との間に封入された液晶層とをさらに備えたことを特徴とする。
【００３０】
また、請求項５にかかる画像表示装置は、上記の発明において、前記液晶層内を透過する光を供給するバックライト光源をさらに有することを特徴とする。
【００３１】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態である画像表示装置について説明する。また、図面は模式的なものであり、現実のものとは異なることに留意する必要がある。さらに、図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。なお、以下の実施の形態において、同一構造の部分が複数存在する場合には、必要に応じてその一つの部分を代表して説明することとし、“画素電極７ａ、７ｂ”のように複数の同一部分が存在する場合には、必要に応じて“画素電極７”のように総称して記述する。また、以下で言及する薄膜トランジスタについては、ソース電極とドレイン電極とを区別する必要性に乏しいため、ゲート電極を除いた２つの電極を共にソース／ドレイン電極と称する。また、以下では薄膜トランジスタがｎチャネルを有することを前提として説明を行うが、ｐチャネルの薄膜トランジスタについても、電気極性を逆にすることで同様のことが成立することは当然のことである。
【００３２】
（実施の形態１）
まず、この発明の実施の形態１にかかる画像表示装置について、液晶表示装置を例として説明する。本実施の形態１にかかる画像表示装置は、画素電極と共通電極とが同一基板上に配置されたＩＰＳ型の画像表示装置であって、画素電極の一部との間に補助容量を形成する補助電極の電位を制御した構造を有する。具体的には、補助電極の電位と、画素電極に対して表示信号を供給する信号線の中心電位との差分値の絶対値が、信号線の中心電位と共通電極の電位の差分値の絶対値よりも小さな値となるように調整されている。
【００３３】
図１は、本実施の形態１にかかる画像表示装置の全体構造を示す模式図である。図１に示すように、本実施の形態１にかかる画像表示装置は、表示画素に対応して回路素子が配置されるアレイ基板１と、アレイ基板１に対して対向配置された対向基板２とを有し、アレイ基板１と対向基板２との間には、所定の配向性を有する液晶分子を含む液晶層３が封入された構造を有する。また、アレイ基板１下方にはバックライトユニット４が配置され、バックライトユニット４はアレイ基板１裏面に対して面状に進行する白色光を入力させる機能を有する。アレイ基板１および対向基板２において、液晶層３と接触する面上には、それぞれ図示を省略した配向膜が配置され、電界非印加時における液晶層３に含まれる液晶分子の配向性を規定している。
【００３４】
また、表示を欲する画像パターンに対応して液晶層３の光透過率を制御するために、アレイ基板１上には画素電極および共通電極が表示画素に対応して配置される。そして、かかる画素電極と共通電極との間に、アレイ基板１と液晶層３の界面と平行な方向の電界を生じさせることによって液晶層３に含まれる液晶分子の配向性を制御することによって光透過率を調整する構造を有する。
【００３５】
そして、本実施の形態１にかかる画像表示装置では、バックライトユニット４から入力された光を光透過率が調整された液晶層３を通過させることによって、光透過率に対応した濃淡を対向基板２の外表面上に表示し、画像が表示される。なお、本実施の形態１にかかる画像表示装置ではカラーフィルタ５を対向基板２上に配置することで濃淡のみならず、Ｒ、Ｇ、Ｂの三色を用いたカラー表示を可能としている。
【００３６】
図２は、本実施の形態１にかかる画像表示装置を形成するアレイ基板１上に配置された回路素子の配線構造について示す等価回路図である。図２に示すように、アレイ基板１上には、表示画素に対応して配置された画素電極７と、対応して画素電極７の近傍に配置された共通電極８とを備える。また、アレイ基板１上には、補助電極９が画素電極７の一部と絶縁層を挟んで重なり合うように配置されており、かかる画素電極７の一部と補助電極９および狭持される絶縁層によって補助容量１０が形成されている。
【００３７】
また、画素電極７に対してスイッチング素子として機能する薄膜トランジスタ１１が画素電極７の近傍に配置され、薄膜トランジスタ１１の一方のソース／ドレイン電極を介して薄膜トランジスタ１１と画素電極７とは電気的に接続されている。薄膜トランジスタ１１の他方のソース／ドレイン電極は画素電極７近傍に位置し、縦方向に延在する信号線１２に接続され、ゲート電極は、画素電極７近傍に位置し、横方向に延在する走査線１３に接続された構造を有する。
【００３８】
さらに、信号線１２は、表示信号を供給する信号線駆動回路（図示省略）に接続され、走査線１３は、走査信号を供給する走査線駆動回路（図示省略）に接続される。
【００３９】
また、共通電極８は、第１電位供給部１４に接続され、第１電位供給部１４によって供給される電位に維持されている。同様に、補助容量１０を構成する補助電極９は、第２電位供給部１５に接続され、第２電位供給部１５によって供給される電位に維持されている。第１電位供給部１４と第２電位供給部１５は、それぞれ異なる電位を供給するものとし、具体的には、第１電位供給部１４と第２電位供給部１５によって、補助電極９の電位と信号線１２の中心電位との差分値の絶対値が、信号線１２の中心電位と共通電極８の電位の差分値の絶対値よりも小さくなるよう調整されている。かかる電位関係を有することの利点については、後に詳細に説明する。
【００４０】
さらに、走査線１３は、スイッチ部１６および短絡線１７を介して第１電位供給部１４に接続されている。スイッチ部１６は、走査線１３と短絡線１７（電位供給部１４）との電位差が所定の値以上となった場合に導通する機能を有する。具体的には、スイッチ部１６は、図３に示すようにゲート・ソース間を短絡した薄膜トランジスタ１８、１９によって構成され、薄膜トランジスタ１８のゲート電極が走査線１３に接続され、薄膜トランジスタ１９のゲート電極が短絡線１７に接続された構造を有する。
【００４１】
次に、アレイ基板１上に配置された回路素子の機能について説明する。画素電極７は、共通電極８との間にアレイ基板１表面と平行方向の電界を発生させるためのものである。具体的には、画素電極７は、薄膜トランジスタ１１を介して表示画像に対応した電位を供給され、ほぼ一定の電位に維持された共通電極８との間で電界を発生させる。かかる電界の影響によってアレイ基板１上に封入されている液晶層３に含まれる液晶分子の配向性を制御し、画像表示を可能としている。共通電極８は、第１電位供給部１４に接続されており、第１電位供給部１４によって電位が制御されている。なお、共通電極８の電位は時間変動することとしても良い。ただし、共通電極８の電位変動に起因して画素電極７の電位に影響を及ぼすことが一般に知られているため、以下においては、共通電極８の電位は、時間変動することなく一定の値を維持するものとする。
【００４２】
また、画素電極７および共通電極８は、それぞれの平面形状は屈曲した構造を有する。画素電極７および共通電極８の平面形状を棒状としても良いが、屈曲した形状とすることで視野角による色変化を抑制することが可能であり、視野角の広い画像表示装置を実現することが可能となるため好ましい。
【００４３】
信号線１２は、表示信号を供給することによって画素電極７に所定電位を与えるためのものである。具体的には、信号線１２は薄膜トランジスタ１１を介して画素電極７に接続されることで、薄膜トランジスタ１１が駆動状態となった際に所定の電荷を供給することで、画素電極７に対して電位を与える。
【００４４】
走査線１３は、走査信号を供給することによって薄膜トランジスタ１１の駆動状態を制御するためのものである。走査線１３は薄膜トランジスタ１１のゲート電極に接続されているため、走査信号によってゲート電位を制御することによって、薄膜トランジスタ１１の駆動状態を制御している。
【００４５】
補助容量１０は、画素電極７の電位を安定化するためのものである。高品位の画像表示を行うためには画素電極７の電位の安定化が不可欠であるが、実際には画素電極７に接続する薄膜トランジスタ１１のゲート・ソース間における寄生容量の存在に起因して、画素電極７の電位と走査線１３の電位とが容量結合し、画素電極７の電位がシフトする現象が知られている。そこで、補助容量１０を配置することによって電位シフト量を低減している。また、補助容量１０を構成する補助電極９は、第２電位供給部１５に接続されており、第２電位供給部１５によって補助電極９の電位は制御されている。なお、第２電位供給部１５によって、補助電極９の電位が時間的に変動するよう制御することも可能であるが、一般に補助電極９の電位変動は画素電極７の電位に影響を及ぼす。従って、以下においては補助電極９の電位は時間変動することなく、ほぼ一定の値に維持されるものとする。
【００４６】
スイッチ部１６および短絡線１７は、アレイ基板１の製造時に走査線１３に静電気が帯電することに起因して薄膜トランジスタ１１が破壊されることを防止するためのものである。すなわち、走査線１３を走査線駆動回路と接続する前に走査線１３上に帯電した静電気に起因して、走査線１３に接続された薄膜トランジスタ１１のゲート電極に過度の電位が与えられた場合、薄膜トランジスタ１１が破壊されるおそれがある。これに対して、本実施の形態１にかかる画像表示装置では、走査線１３に静電気が帯電した際にスイッチ部１６がオンして走査線１３と短絡線１７とを導通させて共通電極８等に静電気を拡散させることによって、薄膜トランジスタ１１のゲート電極に過度の電位が与えられることを防止している。
【００４７】
スイッチ部１６を構成する薄膜トランジスタ１８の駆動電圧は所定の値に設定されており、かつ上記したように薄膜トランジスタ１８は、ゲート電極が走査線１３に接続され、一方のソース／ドレイン電極が短絡線１７に接続されている。このため、静電気の帯電によって走査線１３の電位が上昇し、走査線１３と短絡線１７の電位差が所定の値を超えると薄膜トランジスタ１８が駆動され、走査線１３と短絡線１７とが導通し、帯電した電荷が拡散される。
【００４８】
また、負の電荷を帯びた静電気が帯電することによって走査線１３の共通電極８に対する電位が低下した場合も同様である。具体的には、負の電荷を帯びた静電気が帯電した場合、スイッチ部１６を構成する薄膜トランジスタ１９が駆動されて走査線１３と短絡線１７とが導通し、帯電した負の電荷が拡散され、回路に悪影響を与えることを防止している。
【００４９】
次に、第１電位供給部１４によって与えられる共通電極８の電位、第２電位供給部１５によって与えられる補助電極９の電位および信号線１２の中心電位の相互関係について説明する。図４は、本実施の形態１にかかる画像表示装置の動作時における共通電極８および補助電極９の電位変動、信号線１２の中心電位等について示すタイミングチャートである。具体的には、図４において、曲線ｌ1は走査線１３の電位変動を示し、曲線ｌ2は信号線１２の電位変動、曲線ｌ3は画素電極７の電位変動を示す。また、曲線ｌ4は信号線１２の中心電位Ｖsigcを示し、曲線ｌ5は補助電極９の電位Ｖcsを示し、曲線ｌ6は共通電極８の電位Ｖcomについて示す。なお、図４は、理解を容易にするために単一の表示画素のみ存在するとした場合の各電位のタイミングチャートについて示したものである。実際のアレイ基板１上には多数の表示画素が存在するため、実際の電位変動は必ずしも図４に示すタイミングチャートと一致せず、図４はあくまで模式的なタイミングチャートであることに注意する必要がある。また、図４では同一階調の画像表示を行う例について示している。
【００５０】
図４に示すように、走査線１３は、スイッチング素子として機能する薄膜トランジスタ１１を駆動させるためｔ1≦ｔ≦ｔ2、ｔ3≦ｔ≦ｔ4において高電位の状態となる。かかる期間において薄膜トランジスタ１１は駆動状態となるため画素電極７には薄膜トランジスタ１１を介して徐々に電荷が供給され、画素電極７に対して信号線１２の電位と等しい電位が供給される。
【００５１】
次フレーム時における電位の書き込みも同様に行われる。ｔ3≦ｔ≦ｔ4において、走査線１３が高電位になって薄膜トランジスタ１１が再び駆動状態となり、画素電極７に対して薄膜トランジスタ１１を介して信号線１２の電位が供給される。ここで、信号線１２の電位は、ｔ3≦ｔ≦ｔ4において前フレーム時と極性が異なるよう設定されている。
【００５２】
ここで、画素電極７に所定の電位が供給された後、ｔ＝ｔ2、ｔ4において走査線１３の電位が低下することに伴い、画素電極７の電位もΔＶだけ下方にシフトする。薄膜トランジスタ１１のゲート電極と、一方のソース／ドレイン電極との間には寄生容量が不可避的に生じ、かつゲート電極は走査線１３に接続され、ソース／ドレイン電極は画素電極７に接続されていることから、走査線１３と画素電極７との間には容量結合が生じるためである。
【００５３】
容量結合の存在および走査線１３の電位変動に起因して、画素電極７の電位は、信号線１２の中心電位Ｖsigcに対して中心がΔＶだけ下方にシフトすることとなる。そのため、画素電極７との対によって液晶層に対して電界を生じさせる共通電極８の電位Ｖcomも信号線１２の中心電位Ｖsigcに対してΔＶだけ下方にシフトする必要がある。従って、図４に示すように、信号線１２の中心電位Ｖsigcと共通電極８の電位Ｖcomとの間にはＶsigc＞Ｖcomが成立する。
【００５４】
次に、補助電極９の電位Ｖcsについて説明する。既に説明したように、補助電極９は、画素電極７との間に補助容量を形成することによって画素電極７の電位を安定させ、電位のシフトを低減する機能を有する。上記のように、画素電極７の電位を安定させる観点からは、補助電極９の電位および共通電極８の電位はそれぞれ一定に維持されることが好ましい。また、互いを別電位とする積極的理由も存在しなかったことから、補助電極９と共通電極８は、共通の電位供給部に接続され、互いに等しい電位に維持されていた。
【００５５】
しかし、本願発明者等は、補助電極９と信号線１２との間に発生する電界が液晶層に含まれる液晶分子の配向性に影響を与え、表示画像に焼き付き現象が生じることを見出している。すなわち、補助電極９の電位を共通電極８と等しくした場合には、信号線１２の中心電位と補助電極９の電位との間が常にΔＶ’だけ相違することとなり、かかる電位差に基づく直流電界成分が液晶分子の配向を乱し、焼き付きを生じている。
【００５６】
従って、本実施の形態１にかかる画像表示装置では、焼き付きを防止するために補助電極９を共通電極８と独立の第２電位供給部１５に接続することで、補助電極９に対して共通電極８とは異なる電位を供給することとしている。具体的には、補助電極９の電位について、信号線１２の中心電位との差分値の絶対値が、共通電極８の電位と信号線１２の中心電位の差分値の絶対値よりも小さくなるよう第２電位供給部１５によって制御している。補助電極９の電位をかかる範囲に維持することによって、信号線１２と補助電極９との間に生じる直流電界成分を従来よりも低減することが可能となり、画像表示時に発生する焼き付きを実質問題ない程度にまで低減することが可能となる。
【００５７】
図５（ａ）は、従来の画像表示装置において画像表示時に焼き付きが生じやすかった領域を示すための図であり、図５（ｂ）は、図５（ａ）で示す矢印の領域における直流電界の変化について示す模式的なグラフである。図５（ａ）に示すように、信号線１２は、実際には共通電極８の直下に位置しており、図５（ａ）の矢印で示す領域のように信号線１２と補助電極９とが近接する部分が存在する。図５（ｂ）において、曲線ｌ1は本実施の形態１にかかる画像表示装置における直流電界成分の強度について示し、曲線ｌ2は補助電極と共通電極が等しい電位となる従来の画像表示装置における直流電界成分の強度について示す。なお、図５（ｂ）のグラフの横軸は、図５（ａ）に示すように開口部のうち最も信号線１２に近接した点を原点とし、補助電極９の端部にそって信号線１２から離隔する方向にｘ軸を設定している。
【００５８】
図５（ｂ）の曲線ｌ2より明らかなように、従来の画像表示装置では距離ｘが小さい領域、すなわち図５（ａ）の矢印の原点付近において直流電界強度が最大となり、距離ｘが増大するにつれて直流電界強度の値は低下する。一方、本実施の形態１にかかる画像表示装置では、補助電極９の電位を従来よりも信号線１２の中心電位に近づけた値としているため、曲線ｌ1で示すように直流電界成分の強度は低下すると共に、距離ｘの値に関わらず一様な強度となる。従って、本実施の形態１にかかる画像表示装置では、補助電極９と信号線１２とが接近した領域における焼き付きの発生を使用上問題ない程度にまで抑制することができる。
【００５９】
なお、本実施の形態１において第１電位供給部１４によって規定される共通電極８の電位と、第２電位供給部１５によって規定される補助電極９の電位を一定であるとして説明したが、これらの電位は時間変動することとしても良い。例えば、ｔ＝ｔ2、ｔ4において共通電極８の電位を若干上昇させることが有用である。ｔ＝ｔ2、ｔ4に共通電極８の電位を若干上昇させることによって、走査線１３の電位が急激に降下することによる画素電極７の電位低下幅ΔＶの値を低減することが可能となるためである。電位が時間変動する場合、信号線１２と補助電極９の間に生じる直流電界に起因した焼き付きを視認不可能な程度にまで抑制するためには、常に上記した大小関係を維持するか、または共通電極８の電位の平均値と、信号線１２の中心電位との間に補助電極９の電位の平均値が来るように第１電位供給部１４および第２電位供給部１５を設定することが好ましい。
【００６０】
また、実施の形態１は、薄膜トランジスタをｎチャネルとしたために信号線１２の中心電位が共通電極８の電位よりも高くなるが、ｐチャネルの薄膜トランジスタを用いた場合には電気的特性が逆になる。従って、共通電極８の電位が信号線１２の中心電位よりも高くなるが、この場合であっても補助電極９と信号線１２の中心電位との差分値の絶対値が信号線１２の中心電位と共通電極８の電位との差分値の絶対値よりも小さくなれば、焼き付きを視認不可能な程度まで抑制することが可能である。
【００６１】
また、差分値の絶対値によって補助電極９の電位を規定していることから、例えばｎチャネル薄膜トランジスタを用いた場合において補助電極９の電位を信号線１２の中心電位よりも高くすることとしても良い。ただし、補助電極９の電位があまりに高い場合には、アレイ基板の構造によっては他の配線構造との間で問題を生じる可能性がある。従って、補助電極９の電位が信号線１２の中心電位よりも低くなるよう第２電位供給部１５によって制御することがより好ましい。
【００６２】
（実施の形態２）
次に、実施の形態２にかかる画像表示装置について説明する。本実施の形態２にかかる画像表示装置は、共通電極に接続される第１電位供給部と補助電極および短絡線がそれぞれ電気的特性の異なるスイッチ手段を介して接続された構造とすることによって、配線のショートが発生した場合にショートした配線の特定を可能としている。図６は、実施の形態２にかかる画像表示装置を構成するアレイ基板上に配置された素子について示す等価回路図であり、以下図６を適宜参照して本実施の形態２にかかる画像表示装置について説明する。なお、図６に示す構造では補助電極および短絡線と接続されるスイッチ手段が一部を共有する構造を有するが、後に説明するように、別個独立に設けても問題はない。また、本実施の形態２にかかる画像表示装置は、基本的構造は実施の形態１にかかる画像表示装置と同様であるため、以下では実施の形態１にかかる画像表示装置と相違する点を中心に説明を行う。
【００６３】
図６に示すように、本実施の形態２にかかる画像表示装置は、実施の形態１と同様に共通電極８が第１電位供給部１４に接続され、補助電極９が第２電位供給部１５に接続されている。そして、共通電極８と補助電極９とはスイッチ部２１、２２を介して互いに接続され、共通電極８と補助電極９との電位差が所定の値に達した時点で互いに導通する構造を有する。また、短絡線１７は、スイッチ部２２のみを介して共通電極８に接続した構造を有する。なお、スイッチ部２１、２２は後述する要件を満たせば任意の構造で実現することが可能であるが、本実施の形態２においては、図３で示すようにゲート・ソース間を短絡した薄膜トランジスタを複数組み合わせることによって形成されるものとする。
【００６４】
本実施の形態２にかかる画像表示装置の基本構成は実施の形態１にかかる画像表示装置と同様であるため、動作等については説明を省略し、以下では配線間に短絡が生じた場合における利点について説明する。
【００６５】
アレイ基板上に回路を構成する各配線構造は、立体的に配置されており、例えば走査線１３に対して短絡線１７、配線２０等は一部重なり合うよう配置されるが各配線間に絶縁層を介在させることによって導通を防ぐ構造を採用している。しかし、介在する絶縁層の厚みは数百ｎｍ〜数μｍ程度と薄く、製造工程上何らかの原因によって絶縁破壊が生じるおそれがあり、製造歩留まり率を向上させるためには絶縁破壊が発生した箇所を特定する必要がある。
【００６６】
本実施の形態２にかかる画像表示装置は、図６に示すように第１電位供給部に対する共通電極８、補助電極９、短絡線１７の接続態様を異ならせている。かかる接続態様の相違によって、それぞれの配線が走査線１３等と短絡した際に第１電位供給部１４に流入する電流値を異なる値とし、短絡した配線の特定を行う構造としている。以下、図７を参照して具体的に説明する。なお、以下の説明においては、スイッチ部２１、２２を構成する薄膜トランジスタは電気的特性が同一であって、例えば等しい閾値電圧およびＩＶ特性を有するものとする。また、短絡した際における走査線１３の電位は、スイッチ部２１、２２を構成する薄膜トランジスタの閾値電圧よりも十分高い値であることとする。かかる条件設定はあくまで理解を容易にするためのものであり、上記条件以外の場合でも同様に動作可能であることはもちろんである。
【００６７】
まず、走査線１３と短絡線１７とが短絡した場合について説明する。かかる短絡が生じた場合、短絡線１７の電位は走査線１３と等しくなり、スイッチ部２２の両端には走査線１３の電位と共通電極８の電位差に相当する電圧Ｖ1が生じる。従って、スイッチ部２２を構成する薄膜トランジスタに対してＶ1のゲート・ソース間電圧が印加されることによってスイッチ部２２はオン状態となり、薄膜トランジスタのＶＩ特性に従って電圧Ｖ1に対応した電流Ｉ1が第１電位供給部１４に流入する。
【００６８】
次に、走査線１３と配線２０とが短絡した場合について説明する。かかる短絡が生じた場合、配線２０の電位は走査線１３の電位と等しくなり、スイッチ部２１およびスイッチ部２２を一つのスイッチング素子と等価なものと考えた場合、かかる等価スイッチング素子の両端には走査線１３の電位と共通電極８の電位差に相当する電圧Ｖ1が生じる。ここで、本事例の場合では配線２０と共通電極８との間にはスイッチ部２１、２２と複数のスイッチング素子が配置されており、電圧Ｖ1は、スイッチ部２１とスイッチ部２２との間で分配される。
【００６９】
スイッチ部２１、２２が同一構造を有し、電気的特性が同一である場合には、電圧Ｖ1はスイッチ部２１、２２の間で均等に分配され、スイッチ部２１、２２それぞれの両端に印加される電圧はＶ1／２となる。従って、スイッチ部２１、２２を構成するそれぞれの薄膜トランジスタに印加されるゲート・ソース間電圧もＶ1／２となり、かかるゲート・ソース間電圧に対応した電流Ｉ2が配線２０から第１電位供給部１４に対して流入する。なお、走査線１３と短絡線１７とが短絡した場合のゲート・ソース間電圧と本事例におけるゲート・ソース間電圧は異なることから、電流Ｉ1と電流Ｉ2の値は相違する。
【００７０】
最後に、共通電極８と第１電位供給部１４とを接続する配線２３と、信号線１２とが短絡した場合について説明する。かかる短絡が生じた場合、信号線１２と第１電位供給部１４との間の電位差と、配線２３のうち短絡箇所と第１電位供給部１４との間における抵抗値によって規定された電流Ｉ3が第１電位供給部１４に流入する。かかる電流Ｉ3は、当然のことながらスイッチ部２１、２２を構成する薄膜トランジスタの電気的特性とは無関係に決定されることから、電流Ｉ3は、電流Ｉ1、Ｉ2と異なる値となる。
【００７１】
以上説明したように、例示した３通りの短絡に関して、本実施の形態２にかかる画像表示装置では、第１電位供給部１４に対して流入する電流値が相違する。従って、アレイ基板製造後等における基板テストの際であって短絡が生じている場合に、第１電位供給部１４に流入する電流値を測定することによって、短絡が生じている配線を特定することが可能となる。
【００７２】
基板テストの際に短絡した配線を特定することによる利点は以下の通りである。例えば、短絡線１７は、実施の形態１において説明したように、製造時に走査線１３等に帯電した静電気を逃がすためのものであって、信号線駆動回路等と接続した後には、短絡線１７は特に機能せず、短絡線１７が断線しても画像表示装置の動作に影響を与えることはない。従って、短絡線１７と走査線１３とが短絡した場合には、短絡線１７をレーザ溶断等の手段を用いて断線させることによって電流の漏洩を防止し、良品化することが可能である。これに対して、短絡が生じている配線を特定できない場合には、実際に短絡している配線が修理可能か否かを判定することはできず、短絡を検知した時点で不良品として破棄せざるを得なかった。従って、本実施の形態２にかかる画像表示装置では、適切な不良検出手段を用いることにより、製造歩留まりを向上させることが可能となる。
【００７３】
なお、本実施の形態２においても、第２電位供給部１５によって供給される補助電極９の電位について、信号線１２の中心電位との差分値の絶対値が信号線１２の中心電位と共通電極８の電位の差分値よりも小さくなることが好ましい。さらには、補助電極９の電位が、第１電位供給部１４によって供給される共通電極８の電位と信号線１２の中心電位の間の値を有することがより好ましい。補助電極９の電位をかかる範囲に維持することによって、実施の形態１と同様に焼き付き現象の発生を抑制することが可能となるためである。
【００７４】
また、本実施の形態２では、スイッチ部２２が短絡線１７に関するスイッチ手段としての機能と、補助電極９に関するスイッチ手段の一部として機能する構造を有する。スイッチ手段の一部を共有化した構造とすることで、スイッチング手段を別個独立に設けた場合と比較して、設置領域を狭小化できるという利点を有する。なお、このことは短絡線１７に関するスイッチ手段と、補助電極９に関するスイッチ手段とを別個独立に設ける構造を除外するものではない。例えば、図８（ａ）に示すように、短絡線１７と第１電位供給部１４との間にスイッチ部２２を配置し、配線２０と第１電位供給部１４との間にスイッチ部２１、２４を配置する構造としても良い。また、図６、図８（ａ）ではスイッチ部がそれぞれ同一の電気的特性を有することを前提として説明をしたが、図８（ｂ）に示すように、互いに異なる電気的特性を有するスイッチ部２５、２６を配置する構造としても良い。すなわち、スイッチ部２５、２６を構成する薄膜トランジスタの閾値電圧や、ＩＶ特性等が互いに異なるようスイッチ部２５、２６を形成することで、例えば走査線１３と短絡した場合に第１電位供給部１４に流れ込む電流値が配線ごとに異なることとなるため、短絡が生じた配線を特定することが可能である。
【００７５】
また、スイッチ部１６、２１、２２、２５、２６について、図３に示す構造以外に、単一の薄膜トランジスタによって構成し、薄膜トランジスタのゲート電極と一方のソース／ドレイン電極とを短絡して他方のソース／ドレイン電極とゲート電極とを第１電位供給部１４等と接続する構造、すなわち図３において薄膜トランジスタ１８、１９のうち一方のみを備えた構造としても良い。図３に示す構造は、スイッチ部の両端電位差の絶対値に対応してオン・オフが制御される。しかし、基板テストにおいて短絡の有無を検知する際に、走査線１３の電位を第１電位供給部１４によりも大きい値または小さい値の一方に統一すればスイッチ部は電位差の絶対値でオン・オフを制御する必要はなく、単純に電位差に基づいてオン・オフが制御されれば異種配線間の短絡の検知が可能となるためである。
【００７６】
また、スイッチ部を薄膜トランジスタ以外の回路素子を用いて構成することとしても良い。例えば、第２電位供給部１５によって補助電極９に供給される電位が第１電位供給部１４によって共通電極８に供給される電位よりも高い場合には、第１電位供給部１４側とアノード（陽極）が接続したダイオードによってスイッチ部を構成することが可能である。
【００７７】
かかる構造とすることで、異種配線間で短絡を生じていない通常の状態にはダイオードはオフされており、画像表示装置の動作に影響を与えることがない。また、異種配線間で短絡している場合には基板テストの際に走査線１３に印加する電位を適切な値に設定することでダイオードに対して降伏電圧が印加され、オン状態となり電流が第１電位供給部１４に対して流入する。図６に示す構造においてかかるダイオードを含むスイッチ部を少なくとも１以上配置することで、短絡線１７から流入する電流と配線２０から流入する電流の値は異なることとなり、短絡した配線を特定することが可能である。ダイオードを用いた構造以外であっても、要は電気的特性が互いに相違するスイッチ部を短絡線１７および配線２０に接続することとすれば短絡時に異なる値の電流を流すことが可能となり、短絡した配線の特定が可能となる。
【００７８】
【発明の効果】
以上説明したように、この発明によれば、補助電極の電位と信号線の中心電位との差分値の絶対値が、信号線の中心電位と共通電極の電位との差分値の絶対値よりも小さな値となるよう各配線の電位を調整することによって信号線と補助電極との間に生じる直流電界成分を低減し、かかる直流電界成分に起因した表示画像の焼き付きを視認不可能な程度にまで抑制することで、高品位の画像表示が可能な画像表示装置を実現することができるという効果を奏する。
【００７９】
また、この発明によれば、短絡線と補助電極とを異なる電気特性を有するスイッチ手段によって共通電極と接続する構造としたため、短絡線または補助電極（および補助電極に直接接続された配線構造）が他の配線構造と短絡した場合に、短絡によって共通電極並びに共通電極に直接接続された配線構造に流入する電流値が相違し、流入する電流値を測定することで短絡した配線を特定することができるという効果を奏する。
【００８０】
また、第２スイッチ手段と第３スイッチ手段とが一部を共有することとしたため、アレイ基板にしめるスイッチ手段の占有面積を低減することが可能となり、開口率の高い画像表示装置を実現することができるという効果を奏する。
【図面の簡単な説明】
【図１】実施の形態１にかかる画像表示装置の断面構造を示す模式図である。
【図２】実施の形態１にかかる画像表示装置におけるアレイ基板の構造を示す等価回路図である。
【図３】スイッチング素子の構造を示す回路図である。
【図４】実施の形態１にかかる画像表示装置におけるアレイ基板上の回路素子に供給される電位の変動について示すフローチャートである。
【図５】（ａ）は、従来の画像表示装置において焼き付きが生じやすかった領域について示し、（ｂ）は、（ａ）で示す領域における直流電界成分の強度を示す模式的なグラフである。
【図６】実施の形態２にかかる画像表示装置におけるアレイ基板の構造を示す等価回路図である。
【図７】実施の形態２にかかる画像表示装置におけるアレイ基板の動作を説明するための模式図である。
【図８】（ａ）、（ｂ）は、実施の形態２の変形例を示す回路図である。
【図９】従来技術にかかる画像表示装置の構造を示す模式図である。
【符号の説明】
１ アレイ基板
２ 対向基板
３ 液晶層
４ バックライトユニット
５ カラーフィルタ
７ 画素電極
８ 共通電極
９ 補助電極
１０ 補助容量
１１ 薄膜トランジスタ
１２ 信号線
１３ 走査線
１４ 第１電位供給部
１５ 第２電位供給部
１６ スイッチ部
１７ 短絡線
１８ 薄膜トランジスタ
１９ 薄膜トランジスタ
２０、２３ 配線
２１、２２、２４〜２６ スイッチ部
Claims (5)
- アレイ基板上に表示画素に対応した画素電極および共通電極を備え、前記画素電極の電位を制御して前記アレイ基板表面と平行方向に電界を発生させることによって画像表示を行う面内応答型の画像表示装置において、
前記画素電極に供給する電位を制御するスイッチング素子と、
前記画素電極の少なくとも一部との間に補助容量を形成する補助電極と、
前記スイッチング素子の駆動状態を制御する走査線と、
所定の中心電位を基準として電位が変動し、前記スイッチング素子を介して前記画素電極に対して電位を供給する信号線と、
前記共通電極に対して、前記中心電位と異なる電位を供給する共通電極電位供給手段と、
前記補助電極に対して、前記信号線の中心電位との差分値の絶対値が、前記信号線の中心電位と前記共通電極電位供給手段によって供給される電位との差分値の絶対値よりも小さくなる電位を供給する補助電極電位供給手段と、
を有するアレイ基板を備えたことを特徴とする画像表示装置。 - 前記共通電極電位供給手段と、前記補助電極電位供給手段は、それぞれ時間変動のない一定電位を供給することを特徴とする請求項１に記載の画像表示装置。
- 前記スイッチング素子は、薄膜トランジスタを備えたことを特徴とする請求項１または２に記載の画像表示装置。
- 前記アレイ基板と対向して配置された対向基板と、
前記アレイ基板および前記対向基板との間に封入された液晶層と、
をさらに備えたことを特徴とする請求項１〜３のいずれか一つに記載の画像表示装置。 - 前記液晶層内を透過する光を供給するバックライト光源をさらに有することを特徴とする請求項４に記載の画像表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318805A JP4201574B2 (ja) | 2002-10-31 | 2002-10-31 | 画像表示装置 |
| TW092129843A TWI242668B (en) | 2002-10-31 | 2003-10-28 | Image display device |
| US10/698,103 US7002655B2 (en) | 2002-10-31 | 2003-10-31 | Setting a common electrode and auxiliary electrode of an image display apparatus to different electric potentials |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318805A JP4201574B2 (ja) | 2002-10-31 | 2002-10-31 | 画像表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008164648A Division JP4797152B2 (ja) | 2008-06-24 | 2008-06-24 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004151583A JP2004151583A (ja) | 2004-05-27 |
| JP4201574B2 true JP4201574B2 (ja) | 2008-12-24 |
Family
ID=32461854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002318805A Expired - Fee Related JP4201574B2 (ja) | 2002-10-31 | 2002-10-31 | 画像表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7002655B2 (ja) |
| JP (1) | JP4201574B2 (ja) |
| TW (1) | TWI242668B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4344131B2 (ja) * | 2002-12-19 | 2009-10-14 | 奇美電子股▲ふん▼有限公司 | 画像表示装置 |
| JP5294883B2 (ja) * | 2009-01-05 | 2013-09-18 | 株式会社ジャパンディスプレイウェスト | 液晶表示装置および電子機器 |
| NL2006244A (en) * | 2010-03-16 | 2011-09-19 | Asml Netherlands Bv | Lithographic apparatus, cover for use in a lithographic apparatus and method for designing a cover for use in a lithographic apparatus. |
| TWI432862B (zh) | 2011-03-16 | 2014-04-01 | Hannstar Display Corp | 液晶面板及其畫素結構 |
| JP5555663B2 (ja) * | 2011-05-19 | 2014-07-23 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN108363245B (zh) * | 2018-01-31 | 2021-02-09 | 厦门天马微电子有限公司 | 阵列基板、显示面板及显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5931928A (ja) * | 1982-08-17 | 1984-02-21 | Canon Inc | 液晶−光学シヤツタ |
| JP3396130B2 (ja) * | 1996-06-03 | 2003-04-14 | シャープ株式会社 | 液晶表示装置 |
| KR100236518B1 (ko) * | 1996-09-21 | 2000-01-15 | 구본준 | 액정표시장치 |
| JP3226830B2 (ja) * | 1997-03-31 | 2001-11-05 | 日本電気株式会社 | 液晶表示装置 |
| US6335776B1 (en) * | 1998-05-30 | 2002-01-01 | Lg. Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device having an auxiliary electrode formed on the same layer as the pixel electrode |
| KR100504532B1 (ko) * | 1999-12-28 | 2005-08-03 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
| JP3689003B2 (ja) * | 2000-03-30 | 2005-08-31 | シャープ株式会社 | アクティブマトリクス型液晶表示装置 |
| JP4472116B2 (ja) * | 2000-05-19 | 2010-06-02 | Ｎｅｃ液晶テクノロジー株式会社 | アクティブマトリクス型液晶表示装置 |
| US6603525B2 (en) * | 2001-01-25 | 2003-08-05 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display |
-
2002
- 2002-10-31 JP JP2002318805A patent/JP4201574B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-28 TW TW092129843A patent/TWI242668B/zh not_active IP Right Cessation
- 2003-10-31 US US10/698,103 patent/US7002655B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TWI242668B (en) | 2005-11-01 |
| US20040160562A1 (en) | 2004-08-19 |
| TW200406615A (en) | 2004-05-01 |
| JP2004151583A (ja) | 2004-05-27 |
| US7002655B2 (en) | 2006-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175393B1 (en) | Active-matrix type liquid crystal display device and method of compensating for defective pixel | |
| US6765630B2 (en) | Display panel | |
| US6342931B2 (en) | Active-matrix substrate and inspecting method thereof | |
| KR19990013875A (ko) | 서로 다른 공통 전압을 가지는 액정 표시 장치 | |
| US6864871B1 (en) | Active-matrix liquid crystal display apparatus and method for driving the same and for manufacturing the same | |
| KR20020050037A (ko) | 신호라인 검사를 위한 액정표시장치 | |
| US9664972B2 (en) | Liquid crystal display apparatus | |
| KR100225569B1 (ko) | 액티브 매트릭스 액정 패널의 결함을 검출하는 방법 | |
| JPH03129319A (ja) | マトリクス表示装置 | |
| KR100286489B1 (ko) | 액티브 매트릭스형 표시장치 | |
| JP2001147448A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100355403B1 (ko) | 액정 표시 장치 | |
| JP4201574B2 (ja) | 画像表示装置 | |
| JP2001305565A (ja) | 液晶表示装置 | |
| JP4797152B2 (ja) | 画像表示装置 | |
| US6587174B1 (en) | Active matrix type liquid crystal display | |
| KR102651600B1 (ko) | 표시 장치 | |
| JP3029319B2 (ja) | 液晶表示装置 | |
| CN112885307A (zh) | 一种显示面板、显示面板的电压调节方法及显示装置 | |
| JPH0359534A (ja) | 液晶表示装置 | |
| KR100552288B1 (ko) | 박막트랜지스터액정표시장치 | |
| KR100390268B1 (ko) | 액정표시장치 및 그 구동방법 | |
| KR100924228B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
| JP5159687B2 (ja) | 液晶表示装置 | |
| KR101768483B1 (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080604 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080609 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081007 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4201574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |