JP4198056B2 - 半導体デバイスの視覚的検査を向上させるためのパターン - Google Patents

半導体デバイスの視覚的検査を向上させるためのパターン Download PDF

Info

Publication number
JP4198056B2
JP4198056B2 JP2003539103A JP2003539103A JP4198056B2 JP 4198056 B2 JP4198056 B2 JP 4198056B2 JP 2003539103 A JP2003539103 A JP 2003539103A JP 2003539103 A JP2003539103 A JP 2003539103A JP 4198056 B2 JP4198056 B2 JP 4198056B2
Authority
JP
Japan
Prior art keywords
semiconductor
metal layer
pattern
wafer
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003539103A
Other languages
English (en)
Other versions
JP2005507173A5 (ja
JP2005507173A (ja
Inventor
タットル,ラルフ・シー
プランケット,クリストファー・シーン
スレイター,デーヴィッド・ビー,ジュニアー
ネグリー,ジェラルド・エイチ
シュナイダー,トーマス・ピー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2005507173A publication Critical patent/JP2005507173A/ja
Publication of JP2005507173A5 publication Critical patent/JP2005507173A5/ja
Application granted granted Critical
Publication of JP4198056B2 publication Critical patent/JP4198056B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

本発明は、半導体デバイスの製造装置に関する。更に特定すれば、本発明は、多数のデバイスをウエハ上に製造し、デバイスが適正に作られたことを確認する際における品質管理に関する。
本発明は、半導体デバイスの製造に関する。特に、本発明は、炭化珪素及び関連する広バンドギャップ材料内に形成される発光ダイオード(LED)及びレーザ・ダイオードのような関連するデバイスの製造に関する。
炭化珪素は、ある種の半導体デバイス、回路、及びデバイス先駆物質には好ましい材料である。炭化珪素は、多数の好ましい物理的及び電子的特性を有するため、比較的大きなバンドギャップが望ましい又は必要なデバイスにそれを用いることは魅力的である。炭化珪素は、その比較的広いバンドギャップのため、ならびにデバイス品質の結晶、ウエハ、基板、及びエピタキシャル層において近年その利用可能性が高まったことのために、可視スペクトルの青色部分において発光するLEDの生産、販売、及び使用を飛躍的に増大させる礎を形成した。加えて、他の広バンドギャップ材料では、特に、第3族窒化物を発光ダイオードに使用するために適合化させるには一層の注意深さが必要なため、炭化珪素は、第3族窒化物系発光ダイオードに取って代わる有利な材料であることを立証した。
炭化珪素の利点の1つは、第3族窒化物の多くと一致するその結晶構造の適性に加えて、炭化珪素にドープすると導電性となれることである。炭化珪素は導電性となるようにドープすることができるので、炭化珪素の基板は、発光ダイオードの電流搬送部分の一部として機能することができる。その結果、炭化珪素は、「垂直」発光ダイオード、即ち、オーミック・コンタクトがデバイスの上面及び下面(即ち、対向端面)上に位置し、したがって光発生電流を直線的にデバイスを通過させる発光ダイオードの一部をなすことができる。導電性でない基板材料(サファイア等)に精通している者には周知のように、垂直配置デバイス(vertical geometry device)は、絶縁又は半絶縁基板では形成することができない。代わりに、それぞれのオーミック・コンタクトは、デバイス上に、垂直ではなく水平な関係で配置しなければならない。殆どの状況において、垂直配向はサイズが比例して小さくなること、回路及びパッケージへの組み込みが一般に容易であること、そして結果的にコストが低くなることを含む多くの利点をもたらす。
発光ダイオードの所望の機能を仮定した場合、デバイスの構造は、発光機能を阻害するのではなく、向上させなければならない。更に、LEDは所与の電流(例えば、ミリアンペア、mA)における光出力(例えば、マイクロ・ワット、μM単位での明るさ)に基づいて格付けされることが多い。したがって、オーミック・コンタクトを炭化珪素基板に作る場合、覆われる基板量を極力少なくし、ダイオードが発生する光をできるだけ多く、基板を通して、そしてその他の方向にも放出するように、オーミック・コンタクトを付加することが好ましい。
更に、オーミック・コンタクトを炭化珪素に対して製作するためには、好ましい技法及び構造では、数層の金属層を組み込むことである。例えば、前述の発光ダイオード及びレーザでは、バックサイド(即ち、基板)・オーミック・コンタクトを形成する場合、ニッケル(Ni)の第1層を堆積し、次いでチタン(Ti)及び金(Au)、又はチタン、プラチナ(Pt)及び金の選択した組み合わせ又は合金(例えば)である1つ以上の追加層で、ニッケル層を覆うことが多い。
本発明の譲受人から入手可能なLEDでは、Ni及びTi/Auメタライゼーション層を文字「X」に類似したパターンに形成し、覆われる表面積をできるだけ少なくしている。他のデバイス(例えば、電力用デバイス)では、大きなオーミック・コンタクトが有利となるが、LEDでは、一面全体(表又は裏)を金属で覆うことは回避することが望ましい。何故なら、オーミック金属は光を吸収し、全光出力を減少させ、したがってデバイスの効率を低下させるからである。
半導体技術における当業者にとっては当然のことであろうが、商用デバイスは多くの場合、半導体材料の円形ウエハ上に多数形成される。ここでは、「ウエハ」という用語は、その通常の意味で用いられ、本質的に平行な大きな表面領域に比較して厚さが小さい品目をそう呼ぶこととする。「ウエハ」という用語は、単一の結晶物質、エピ層を有する基板、又は多数の(通常は同一の)デバイス又は回路を担持する基板を含むことができる。本明細書での論述では、ウエハという用語は、通常、基板上のドープ・エピ層で形成された同一の光電デバイス(通常ではLED)を担持し、各デバイスに対してそれぞれのオーミック・コンタクトを有するもののことを言う。
半導体ウエハ上にデバイスを製作した後、ウエハを個々のチップに切断(「切り出し」)する。各チップには1つのデバイスが含まれている。封入の前に、各ウエハを検査して、チップの背面側に適正なメタライゼーション層が堆積されていることを確認しなければならない。Ni又はNi/Au層のいずれかが欠落している場合、半導体基板への良好なオーミック接続を得ることはできない。あるいは、オーミック・コンタクトが形成されても、適切に形成されていない層は、長期的信頼性の問題を生ずる可能性がある。
現在、SiC系LEDのこのような検査は、手作業で行われており、多大な時間と特殊な機器を必要とする。また、検査のために、製造プロセスに追加される工程は、余分であり、別個で、統合化できない。その結果、検査プロセスは、どちらかと言えば非効率的で精度が低いと言える。更に、検査プロセスは手作業であるので、プロセスの全体的な効率を高めるように、他の製造工程と容易に合併することはできない。
しかしながら、初期段階において欠陥デバイスを識別すれば、後に費用が嵩む故障を回避することができる。言い方を変えると、ウエハ段階において欠陥LEDを識別し破棄すれば、早期に識別しておくべきであった欠陥を組み込んで完全に封入したデバイスを生産してしまったことによって追加のコストがかかるよりは、遥かに少ない出費で済む。つまり、炭化珪素基板の背面上にしかるべき金属層がないことを早期に識別するのは、重要である。
更に、炭化珪素ウエハは比較的高価である。したがって、これらが破損しても、使うことができるダイが含まれている可能性があり、これらを検査して、可能であれば、個々のダイ又はデバイスを製造の流れに組み入れる必要がある。半導体製造に精通している者には周知であろうが、ウエハ上又はプロセスにおいて高品質のデバイスの割合を高めることは、収益を増大させる最も基礎的な方法の1つである。
したがって、本発明の目的は、デバイス、ならびに製造プロセスの品質管理を向上させ効率を高めた、このデバイスの検査方法を提供することである。
本発明は、デバイスの品質管理検査を強化した半導体構造によって、この目的を達成する。この構造は、少なくとも1つの平坦面を有する基板と、平坦面上にあり、平坦面の全体ではなく一部を第1の所定の幾何学的パターンで被覆する第1金属層と、平坦面上にあり、平坦面の全体ではなく一部を、第1幾何学的パターンとは異なる第2幾何学的パターンで被覆する第2金属層とを含む。
別の態様では、本発明は、半導体デバイスを製造するための品質管理方法である。この方法は、デバイスの半導体面上に第1金属層を第1の所定の幾何学的形状で配するステップと、デバイスの第1層と同じ面上に、第1幾何学的パターンとは異なる第2の所定の幾何学的パターンで第2金属層を配するステップと、次いでデバイスを検査し、面上のパターンの一方又は双方の有無を識別するステップとを含む。
本発明の上述の及びその他の目的及び利点、ならびにこれらを達成する方法は、添付図面に関連付けて記載した以下の詳細な説明に基づけば、一層明確となるであろう。
注記しておくが、本発明は、特に発光ダイオード(「LED」)に関するが、他の半導体技術にも適用可能である。デバイスの例には、本発明の譲受人であるN.C.州Durhamのクリー・インコーポレイテドから入手可能なものを含み、更に炭化珪素基板上に第3族窒化物アクティブ層を組み込んだG−SiC技術の「超青色」(Super Blue)及び「超光輝」(Super Bright)LEDも含む。また、デバイスの例(及びその生産方法)は、本願と譲受人を同じくする米国特許第5,416,342号、第5,338,944号、第5,604,135号、第5,523,589号、第5,592,501号、第5,838,706号、第5,631,190号、第5,912,477号、及び第5,739,554号にも記載されている。これら及びその他の特許において背景技術が開示されていることから、個々のLED構造及び製造技術の詳細については、ここでは明示的に記載しないこととする。当業者であれば、これら及びその他の入手可能な資料を用いれば、過大な実験を行うことなく、本発明を実施できることは理解されるであろう。
また、ここでは炭化珪素及び第3族窒化物デバイスに関して本発明を説明するが、これらの説明は例示であり、本発明はこれら特定の半導体には限定されないことも理解されるであろう。
第1の実施形態では、本発明は、標識半導体材料(labeled semiconductor material)である。図1は、従来の半導体デバイスの底面図である。このデバイスは、全体的に10で示され、表面11を含む。デバイス10の表面11は、従来の金属パターン12を含み、図1に示すように、この金属パターン12はクロス形、即ち文字「X」の形状をなしている。この種のパターンは「十字架形」と呼ぶこともでき、これらの用語はいずれも、この特定のパターンを適切に記述するものである。
図2は、図1の線2−2に沿って見た断面図である。図2は、この種のデバイスは、一般に、エピタキシャル層13、及び通常では数層のエピタキシャル層を含み、その内の2層がp−n接合を形成することを示している。これらのデバイスの当業者には周知のように、p−n接合を横切って電流(キャリア)を注入することによって、LEDの発光を駆動する。殆どのデバイスでは、エピタキシャル層13が、基板14上、特に基板14の上面15上に成長し、1組の金属コンタクトが、基板14の上面15から見て逆側の面16上にある。
対応するSiC基板の成長技法の例が、米国特許第4,866,005号及びその再発行RE34,861号、ならびに第6,045,613号に明記されている。
また、図2は、炭化珪素内にデバイスを形成するとき、好ましくは、図1に示した金属層12を複数の金属の組み合わせで形成することも示す。尚、オーミック・コンタクトに対する金属の選択は、半導体材料の特質及びそのドーピングによって異なることは理解されよう。オーミック・コンタクトの理論及び性能の面については、半導体技術では十分に理解されている。論述の一例が、SzeのPhysics of Semiconductor Devices(半導体デバイスの物理学), John Wiley & Sons, Inc. (1981)の245ページから始まる第5章"Metal-Semiconductor Contacts"(金属−半導体コンタクト)に記載されている。図2は、本発明に関して論ずるような炭化珪素内に形成される半導体デバイスでは、オーミック・コンタクトは、好ましくは、炭化珪素では通例ニッケルである第1金属層17と、炭化珪素では通例チタン及び金の合金又はチタン、プラチナ(Pt)及び金の合金で形成される第2金属層20とによって形成することを例示している。
炭化珪素に対してオーミック・コンタクトを得る技法の例、及びその結果得られたオーミック・コンタクト構造は、本願と同じ譲受人に譲渡された米国特許第5,323,02号及び第5,409,859号、ならびに先にこの中で引用したLED関連特許のいくつかに明記されている。
本発明について更に説明し例示するが、図3は、全体的に21で示す半導体ウエハの平面図である。ウエハの特質、製造、及び処理は、半導体技術分野では一般に良く知られているので、ここでは本発明を説明するために必要な事項以外は、詳細には説明しない。ウエハ21は、ほぼ円形であるが、通例では、少なくとも1つの主平部(フラット)22、及び好ましくは副平部23も含む。ウエハの処理に精通する者には周知であろうが、主及び副平部22、23によって、ウエハ上のデバイスに関して位置合わせを決定するように、ウエハを位置付けることができる。何故なら、デバイスは、主及び副平部22、23に対して所定の関係でウエハ上に形成されているからである。
図4は、ウエハ21の拡大部である。尚、図4に示す拡大率は、必ずしも同一ではなく、典型的な半導体ウエハの構造を概略的に示していることは理解されよう。即ち、図4は、ウエハ21の小部分でさえも、複数の個別デバイス10を担持していることを示す。一方、デバイスは、殆どの実施形態では、いずれの所与のウエハ上でも互いに同一であり、図1及び図2に示す金属層12を含む。
図1、図2、図3及び図4は、全体的な枠組み及び背景であり、図5〜図11は、本発明の具体的な特徴を示す。
図5は、標識半導体材料24を示し、好適な実施形態では、これはデバイス10の一部であり、該デバイス10は、ウエハ21上にある多数のデバイス10の1つである。半導体材料24は、表面部25を含み、全体的に26で示す金属層を表面部25上に担持する。即ち、第1金属層26は、デバイス10の表面25の全体ではなく、一部に形成されている。金属層26は、Cnの回転対称パターンを形成する。nは少なくとも2である。先に注記したように、金属層26は、半導体材料に対するオーミック・コンタクトを形成し、半導体材料が炭化珪素からなる場合(好適な実施形態におけるように)、金属層は、通常、ニッケル、チタン、金、白金、バナジウム、アルミニウム、その合金、及びその層状合体物から選択される。
ここで用いる場合、回転対称の呼称Cnは、その通常の、一般に良く理解されている数学的な意味で用いるものとする。即ち、360度を整数nで除算した角度だけ回転させると同一となるパターンを指す。したがって、nが2の場合、パターンを180度回転させると、元のパターンと同一のパターンに戻る、即ち、同一のパターンができる。したがって、図5は、最良に理解すれば、半導体材料24の表面上に、例えば図2におけるニッケル層17に対応する第1金属層を示す。
図6は、好適な実施形態において、すなわち2層の金属が必要又は望ましい実施形態において、本発明が、更に、半導体材料24の表面25全体ではなく、その一部に第2金属層27も含み、第1金属層パターン26とは異なるパターンを形成するが、第2パターンもCnの回転対称を有し、nが少なくとも2であることを示す。
本発明の方法の実施態様に関して以下で論ずるが、C2である回転対称のために、パターンは、デバイス又は基板の上面から見ても、下面から見ても同一となる。その結果、デバイスは、種々の状況において望まれるように、又は必要に応じて、上面からでも下面からでも検査することができる。
図5及び図6を更に詳しく検討する。第1金属層26は、2つの交差ストライプ30及び31で形成され、第2金属層27も同様に、2つのストライプ32及び33で形成されている。これらのストライプに関して、金属層26をC2対称とするには、ストライプ30はタブ34及びタブ35を含み、一方金属層26を形成する他方のストライプ31は、このようなタブを全く含まない。これにより、タブ34及び35の有無によって、金属層26の有無を識別することができる。
同様に、第2金属層27では、ストライプ33は似たようなタブ36及び37を含む。したがって、タブ36及び37の有無によって、第2金属層27の有無を視覚的に識別することができる。
好適な実施形態では、層26及び27には、互いに重なる部分があり、図7に示す全体的なパターンが得られる。金属層及びストライプが図7では互いに重なり合うので、これらは個別に付番せず、図7では個々のタブ34、35、36及び37として示す。尚、金属層26及び27が互いに重なり合う場合、得られるパターンはC4対称性を有し、これを90度回転させてもなお、同一に見えることには気付かれよう。図5、図6及び図7に示すように、第1及び第2金属層26、27の各々は、前述のようにX即ち交差パターンを形成し、それぞれのタブ34、35、36及び37は、これらが付着されているそれぞれのストライプ30及び33に対して各々垂直である。他の実施形態についてもここで論ずるが、更に他のパターンも可能である。これらについて、ここでは具体的に論じないが、例えば、図に示すようなタブと共に同心円を交差パターンと同様に用いることもできる。つまり、ここに図示する金属のパターンは、本発明の限定ではなく、逆に本発明の一例であり、適切な対称性を有するためには、あらゆる数のパターンでも選択することができ、対称性は後にここで論ずる理由のために重要であることは理解されるであろう。しかしながら、先に注記したように、交差パターンを有する目的は、光の出力が重要である光電デバイス上での金属量を極力削減することであり、金属の使用を極力削減するのは、デバイスを封入し使用するときに、デバイスから放出される光を最大限増大させるためである。
図8、図9及び図10は、本発明の第2実施形態を示す。これらの図では、Cnパターンを有する標識半導体金属部分は、直線的に順次めっきした部分及びメッキしない部分を含み、即ち、図5、図6及び図7に示すタブ付き部分の代わりに、ストライプ状の空白部分を含む。
つまり、図8は、交差ストライプ41及び42で形成された別の第1金属層40を示す。以前の実施形態におけると同様に、ストライプ41及び42は、半導体材料24の表面25上にある。この実施形態では、パターンを区別する構造は、非メタライズ部分43及び44である。
同様に、図9は、全体的に45で示す第2金属層を示し、これは各ストライプ46及び47で形成されている。この第2層45では、パターンの識別部分は、それぞれのストライプ47及び46におけるそれぞれのギャップ50及び51である。
図10は、金属層40及び45の双方が適正な位置にあるときには、交差パターンにはギャップがなく、したがって、視覚的には、第1層及びその上に位置する第2層45が適正に配置されている。
本発明の構造は、接合型ダイオード、バイポーラ・トランジスタ、サイリスタ、MESFET、JFET、MOSFET、及び光検出器のようなデバイスを含む、多数の異なるデバイスとでも適宜使用可能である。先に論じたように、金属層は、デバイスに対するオーミック・コンタクトを形成することが好ましく、最も好適な実施形態では、各デバイスは、それぞれの基板(例えば、図1における14)、及びエピタキシャル層(例えば、図1における13)で形成され、炭化珪素で形成された他のエピタキシャル層と合体されている。炭化珪素が半導体基板の場合、オーミック・コンタクト用金属層は、ニッケル、チタン、金、その合金、及びその層状合体物から成る群から選択することが好ましい。最も好適な実施形態では、デバイスは、p−n接合を含み、SiC基板がチタン−金合金の層で被覆されたニッケルの層を備えている、発光ダイオード又はレーザ・ダイオードである。
更に好適な実施形態では、本発明は、図3に21で示すウエハのような、半導体ウエハを備え、直交する各主及び副平部(副フラット部)22、23、及び前後の各平坦面を有する。ウエハ21上のデバイス10の各々は、第1の所定の幾何学的パターンで各デバイスの平坦面の全部ではないが一部を被覆する第1金属層を、一方の平坦面上に有し、好適な実施形態では、各デバイスは、その平坦面上に、第1幾何学的パターンとは異なる第2幾何学的パターンで、デバイスの平坦面の全部ではないが一部を被覆する第2金属層を有する。尚、パターンは互いに完全に異なっていなければならないことはなく、本発明の識別の目的からみて十分に異なっているだけでよい。検査を容易にするために、ウエハ21上のデバイスは、フラップに対して所定の関係で位置合わせされている。
別の態様では、本発明は、1つ以上の半導体デバイスを製造するための品質管理方法である。この方法は、デバイスの半導体面、ウエハ、個々のデバイス、又はデバイスの先駆体上にも、第1幾何学的パターンの第1金属層を配し、次いでデバイスの第1層と同じ面上に、第1幾何学的パターンとは一部又は全部の面で異なる第2の所定の金属層を配置する。パターンは、互いに部分的に重複する可能性がある。
この態様では、本発明は、更に、デバイスを検査して、面上の一方又は双方のパターンの有無を識別することも含む。好適な実施形態では、本方法は、所定のパターンの一方又は双方が欠落している場合、当該デバイスを破棄することも含む。ここで用いる場合、「破棄する」という用語は、字句的及び比喩的意味の双方で用いられ、多くの場合、物理的にウエハから取り出さずに、デバイスにインクで印を付けたり、あるいはその他の方法で識別していることは理解されるであろう。最も好適な実施形態では、本方法は、メタライズ面を照明し、マシーン検査システムを用いてメタライズ面を走査することによって、デバイスの面を検査することを含む。更に、デバイスが十分に透明であり、幾何学的パターンが対称的である場合、金属層とは反対側の面を照明し、マシーン検査システムを用いて反対側の面を走査することによって、デバイスを検査することができる。これを容易にするために、そして本発明の生産物の態様に関して論じたように、好適な実施形態では、本方法は、Cnの回転対称性を有するパターンを配置することを含み、ここでnは少なくとも2である。次いで、各デバイスを検査するステップは、デバイスのいずれかの面を検査して、Cnパターンの有無を識別する。
この点について、本発明は特に透明デバイス上の金属パターンに適しているが、基板又はデバイスが可視スペクトル内の周波数に対して不透明である場合、他の周波数(例えば、赤外線)を用いてそれぞれの面を照明すれば、特徴的パターンの有無を識別することができる。
図11は、デバイスの方法態様の一部を示す。図11において、個々のデバイス及び金属層を有する個々のウエハ群(図示せず)を、透明なウエハ・キャリア52上に配置する。一方、透明ウエハ・キャリア52は、透明なテーブル53上に支持されている。次に、前面光源54又は背面光源55のいずれかを用いて、ウエハ群を照明し、カメラ56によって模式的に表したマシーン検査システムを用いて検査する。マシーン検査システムの特質及び動作は、半導体技術では周知である。システムの一例に、ミネソタ州(USA)、BloomingtonのAugust Technology CorporationからのNSXシリーズ自動検査機器がある。このようなシステムは、0.5ミクロン(μ)程の小さい欠陥を検出することができ、自動処理能力を組み込むことができ、検査ソフトウエアと共に用い、種々のデバイス、パッケージ及びウエハを検査するように構成することができる。特許文献は、半導体デバイスやウエハの検査システムの例も多数提示しており、このような多数の特許もここで同時に引用したこととする。このようなシステムの殆どでは、カメラ又は同様の光学デバイス56からの信号をプロセッサ57に転送し、プロセッサ57からの情報は、ディスプレイ・モニタ60上の情報を含み、種々のフォーマットで表示又は生成することができる。
本発明の生産物(プロダクト)の態様に関して明記したように、少なくとも1つの平部を有するウエハ、好ましくは主及び副平部双方を有するウエハの使用によって、ウエハを予測可能にウエハ・キャリア52上に位置合わせすることが可能となるので、ウエハを照明すると、識別パターンがマシーン検査システム(カメラ56)に対して所定のそして予測された関係となるため、区別パターンの有無を、検査システムによって直ちに識別することができる。
また、本発明は、マシーン検査システムにこれらの利点を提供するが、同様の利点を手作業の検査にも提供することは理解されるであろう。
以上、多少の好適な実施形態を参照しながら、過大な実験を行うことなく本発明を実施できるようにするために、本発明について詳細に説明した。当業者であれば、構成部品やパラメータの多くは、本発明の範囲や技術的思想から逸脱することなく、ある程度改変又は変更できることは容易に認められるであろう。更に、名称、見出し等は、本文書の読み手の理解度を高めるために用いたのであり、本発明の範囲を限定するものとして解釈しないことは当然である。
従来の発光ダイオードの底面図である。 図1の線2−2に沿ったダイオードの断面図である。 主及び副平部を有する半導体ウエハの平面図である。 図3のウエハの一部の拡大図である。 本発明による半導体デバイスの底面図である。 本発明による半導体デバイスの別の底面図である。 本発明による半導体デバイスの更に別の底面図である。 本発明によるデバイスの異なる実施形態の底面図である。 本発明による半導体デバイスの別の底面図である。 本発明による半導体デバイスの更に別の底面図である。 本発明にしたがってウエハを検査するシステムの概略図である。

Claims (23)

  1. 標識付きの半導体構造であって、
    表面(11)を有する半導体(10)と、
    前記表面(11)の全体ではなく一部の上にあり、前記半導体(10)に対してオーミック・コンタクトを形成する第1金属層(26)であって、円以外の回転対称性C(nは2以上)を有する第1パターンを形成する第1金属層(26)と、
    前記表面(11)の全体ではなく一部の上にあり、前記半導体(10)に対してオーミック・コンタクトを形成する第2金属層(27)であって、円以外の回転対称性C(nは2以上)を有しかつ前記第1パターンとは異なる第2パターンを形成する第2金属層(27)と
    を含んでいることを特徴とする半導体構造。
  2. 請求項1記載の半導体構造において、前記第1及び第2パターンの各々がXパターンを形成することを特徴とする半導体構造。
  3. 請求項2記載の半導体構造において、前記Xパターンはそれぞれ、該Xパターンのアームの少なくとも一方に対して垂直なタブ部(34〜37)を備えていることを特徴とする半導体構造。
  4. 請求項1記載の半導体構造において、前記回転対称性Cを有するパターンは、直線上に順次メタライズ化した部分(46、47)及びメタライズ化してない部分(50、51)を含むことを特徴とする半導体構造。
  5. 請求項1記載の半導体構造において、
    前記半導体構造の表面は、少なくとも1つの平坦面(16)を有する基板(14)と、前記平坦面(16)上にあり、該平坦面の全体ではなく一部を第1の所定の幾何学的パターンで被覆する前記第1金属層(26)とで構成され、
    前記第2金属層(27)は、前記平坦面上にあり、前記平坦面の全体ではなく一部を、前記第1幾何学的パターンとは異なる第2幾何学的パターンで被覆している
    ことを特徴とする半導体構造。
  6. 請求項1又は5記載の半導体構造において、前記第2金属層(27)の一部が、前記第1金属層(26)の一部に重畳していることを特徴とする半導体構造。
  7. 請求項6記載の半導体構造において、該半導体構造は更に、前記平坦面及び前記第1及び第2金属層(26、27)と反対側の前記基板(14)の上にエピタキシャル層(13)を備えていることを特徴とする半導体構造。
  8. 請求項1記載の半導体構造を含んだ半導体ウエハ(21)であって、
    第1及び第2直交平部(22、23)と、
    表及び裏の平坦面と、
    前記半導体ウエハ上の複数のデバイス(10)と
    を備え、
    前記デバイスの各々は、前記平坦面上にあって、該平坦面の全体ではなく一部を所定の第1幾何学的パターンで被覆する第1金属層を有し、
    前記デバイスの各々は、前記平坦面上にあって、該平坦面の全体ではなく一部を、前記第1幾何学的パターンとは異なる第2幾何学的パターンで被覆する第2金属層を有し、
    前記第1及び第2幾何学的パターンは、回転対称性C(nは2以上)を有している
    ことを特徴とする半導体ウエハ。
  9. 請求項8記載の半導体ウエハにおいて、前記ウエハ上の前記複数のデバイスは、互いに同一であり、前記平部に対して所定の関係で配列されていることを特徴とする半導体ウエハ。
  10. 請求項7又は8記載の半導体ウエハにおいて、前記複数のデバイスは、接合型ダイオード、バイポーラ・トランジスタ、サイリスタ、MESFET、JFETS、MOSFET、及び光検出器からなる群から選択されることを特徴とする半導体ウエハ。
  11. 半導体デバイスを製造するための品質管理方法であって、
    デバイスの半導体面上に、前記半導体(10)に対してオーミック・コンタクトを形成する第1金属層(26)であって、円以外の回転対称性C(nは2以上)を有する第1パターンを形成する第1金属層(26)を配置するステップと、
    前記デバイスの前記半導体面上に、前記半導体(10)に対してオーミック・コンタクトを形成する第2金属層(26)であって、円以外の回転対称性C(nは2以上)を有する第2パターンを形成する第2金属層(27)を配置するステップと、
    前記デバイスを検査し、前記第1及び第2パターンの一方又は双方の有無を識別する検査ステップと
    を含むことを特徴とする半導体製造方法。
  12. 請求項11記載の品質管理製造方法において、該方法は更に、前記第1及び第2パターンの一方又は双方が欠落している場合、当該デバイスを破棄するステップを含むことを特徴とする品質管理製造方法。
  13. 請求項11記載の品質管理方法において、前記検査ステップは、マシーン分析システムを用いて各デバイスを評価することからなることを特徴とする品質管理方法。
  14. 請求項11記載の品質管理方法において、前記検査ステップは、各デバイスのいずれかの面を検査して、前記第1及び第2パターンの一方又は双方の有無を識別することからなることを特徴とする品質管理方法。
  15. 請求項11記載の品質管理方法であって、
    少なくとも1つの平部を含むウエハ上に、前記第1及び第2金属層を配置するステップと、
    前記第1及び第2金属層を、前記ウエハの平部に関して所定の関係で位置合わせするステップと、
    マシーン検査システムを用いて、前記ウエハの前記平部を位置合わせするステップと、
    その後、前記マシーン検査システムを用いて各デバイスを評価するステップと
    を含むことを特徴とする品質管理方法。
  16. 請求項11記載の品質管理方法において、前記検査ステップは、前記第1及び第2金属層と反対の前記ウエハの面を照明し、前記照明した面をマシーン検査システムによって走査することによって、透明なデバイスを検査することからなることを特徴とする品質管理方法。
  17. 半導体ウエハにおいて、
    炭化珪素からなる基板(14)と、
    前記基板上の半導体エピタキシャル層(13)と、
    第1及び第2直交平部(22、23)と、
    前記基板(14)及びエピタキシャル層(13)の上に形成され、前記直交平部に対して所定の関係に配列された複数のデバイス(10)と
    を備え、
    前記デバイスの各々は、前記基板(14)上にあって、当該デバイスの全体ではなく一部を所定の第1幾何学的パターンで被覆する第1オーミックコンタクト金属層(26)を有し、
    前記デバイスの各々は、前記基板(14)上にあって、当該デバイスの全体ではなく一部を、前記第1幾何学的パターンとは異なる第2幾何学的パターンで被覆する第2オーミックコンタクト金属層を有し、
    前記第1及び第2幾何学的パターンは、回転対称性C(nは2以上)を有している
    ことを特徴とする半導体ウエハ。
  18. 請求項17記載の半導体ウエハにおいて、前記複数のデバイスは、接合型ダイオード、バイポーラ・トランジスタ、サイリスタ、MESFET、JFETS、MOSFET、及び光検出器からなる群から選択されることを特徴とする半導体ウエハ。
  19. 請求項17記載の半導体ウエハにおいて、
    前記デバイスは、PN接合を有する光放射ダイオード又はレーザ・ダイオードを含み、
    前記第1及び第2金属層は、前記基板上に形成されたニッケル層、該ニッケル層上に形成されたチタン−金の合金層からなり、前記デバイスに対するオーミック・コンタクトを形成することを特徴とする半導体ウエハ。
  20. 請求項17記載の半導体ウエハにおいて、前記第1及び第2幾何学的パターンの各々がXパターンを形成することを特徴とする半導体ウエハ。
  21. 請求項20記載の半導体ウエハにおいて、前記Xパターンはそれぞれ、該Xパターンのアームの少なくとも一方に対して垂直なタブ部(34〜37)を備えていることを特徴とする半導体ウエハ。
  22. 請求項17記載の半導体ウエハにおいて、前記回転対称性Cを有する前記第1及び第2幾何学的パターンは、直線上に順次メタライズ化した部分(46、47)及びメタライズ化してない部分(50、51)を含むことを特徴とする半導体ウエハ。
  23. 請求項17記載の半導体ウエハにおいて、前記第2金属層(27)の一部が、前記第1金属層(26)の一部に重畳していることを特徴とする半導体ウエハ。
JP2003539103A 2001-10-23 2002-10-10 半導体デバイスの視覚的検査を向上させるためのパターン Expired - Lifetime JP4198056B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/045,766 US6903446B2 (en) 2001-10-23 2001-10-23 Pattern for improved visual inspection of semiconductor devices
PCT/US2002/032320 WO2003036718A2 (en) 2001-10-23 2002-10-10 Pattern for improved visual inspection of semiconductor devices

Publications (3)

Publication Number Publication Date
JP2005507173A JP2005507173A (ja) 2005-03-10
JP2005507173A5 JP2005507173A5 (ja) 2006-01-05
JP4198056B2 true JP4198056B2 (ja) 2008-12-17

Family

ID=21939765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003539103A Expired - Lifetime JP4198056B2 (ja) 2001-10-23 2002-10-10 半導体デバイスの視覚的検査を向上させるためのパターン

Country Status (10)

Country Link
US (2) US6903446B2 (ja)
EP (1) EP1440472A2 (ja)
JP (1) JP4198056B2 (ja)
KR (1) KR100935136B1 (ja)
CN (1) CN100385662C (ja)
AU (1) AU2002360265A1 (ja)
CA (1) CA2464108A1 (ja)
MY (2) MY142626A (ja)
TW (1) TWI301303B (ja)
WO (1) WO2003036718A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339664B2 (en) * 2004-09-29 2008-03-04 General Electric Company System and method for inspecting a light-management film and method of making the light-management film
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
KR20090085594A (ko) 2006-10-05 2009-08-07 미쓰비시 가가꾸 가부시키가이샤 GaN 계 LED 칩을 사용하여 이루어지는 발광 장치
KR101168316B1 (ko) 2009-12-01 2012-07-25 삼성전자주식회사 발광다이오드 검사 장치
US9341580B2 (en) 2014-06-27 2016-05-17 Applied Materials, Inc. Linear inspection system
US11122680B2 (en) 2019-03-18 2021-09-14 International Business Machines Corporation Passive methods of loose die identification

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1255502A (en) * 1967-12-28 1971-12-01 Tokyo Shibaura Electric Co Position and orientation detecting system using patterns
US3795973A (en) * 1971-12-15 1974-03-12 Hughes Aircraft Co Multi-level large scale integrated circuit array having standard test points
JPS5734344A (en) 1980-08-08 1982-02-24 Mitsubishi Electric Corp Testing method of semiconductor device
JPS5944777B2 (ja) 1980-08-20 1984-11-01 三菱電機株式会社 半導体装置
US4659220A (en) * 1984-10-22 1987-04-21 International Business Machines Corporation Optical inspection system for semiconductor wafers
CA1242815A (en) * 1987-03-20 1988-10-04 Pak K. Leung Defect detection method of semiconductor wafer patterns
US4806774A (en) * 1987-06-08 1989-02-21 Insystems, Inc. Inspection system for array of microcircuit dies having redundant circuit patterns
US4808774A (en) * 1987-10-19 1989-02-28 Gte Products Corporation Strain relief device
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5087537A (en) * 1989-10-11 1992-02-11 International Business Machines Corporation Lithography imaging tool and related photolithographic processes
DE69208413T2 (de) * 1991-08-22 1996-11-14 Kla Instr Corp Gerät zur automatischen Prüfung von Photomaske
US5323022A (en) * 1992-09-10 1994-06-21 North Carolina State University Platinum ohmic contact to p-type silicon carbide
US5416342A (en) * 1993-06-23 1995-05-16 Cree Research, Inc. Blue light-emitting diode with high external quantum efficiency
US5338944A (en) * 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
US5428442A (en) * 1993-09-30 1995-06-27 Optical Specialties, Inc. Inspection system with in-lens, off-axis illuminator
JPH07176787A (ja) 1993-10-25 1995-07-14 Omron Corp 半導体発光素子、発光装置、光結合装置、光学検知装置、光学的情報処理装置、投光器及び光ファイバモジュール
US5699282A (en) * 1994-04-28 1997-12-16 The United States Of America As Represented By The Secretary Of Commerce Methods and test structures for measuring overlay in multilayer devices
US5604135A (en) * 1994-08-12 1997-02-18 Cree Research, Inc. Method of forming green light emitting diode in silicon carbide
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JP3027095B2 (ja) 1994-10-07 2000-03-27 シャープ株式会社 半導体発光素子
US5631190A (en) * 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
US5811863A (en) * 1994-11-02 1998-09-22 Lsi Logic Corporation Transistors having dynamically adjustable characteristics
KR100211535B1 (ko) * 1995-10-04 1999-08-02 김영환 공정결함 검사 방법을 이용한 반도체소자의 제조방법
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
US5739554A (en) * 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
US6001663A (en) * 1995-06-07 1999-12-14 Advanced Micro Devices, Inc. Apparatus for detecting defect sizes in polysilicon and source-drain semiconductor devices and method for making the same
US5637186A (en) * 1995-11-22 1997-06-10 United Microelectronics Corporation Method and monitor testsite pattern for measuring critical dimension openings
US6021380A (en) * 1996-07-09 2000-02-01 Scanis, Inc. Automatic semiconductor wafer sorter/prober with extended optical inspection
US5978501A (en) * 1997-01-03 1999-11-02 International Business Machines Corporation Adaptive inspection method and system
US5869395A (en) * 1997-01-22 1999-02-09 Lsi Logic Corporation Simplified hole interconnect process
US6072574A (en) * 1997-01-30 2000-06-06 Micron Technology, Inc. Integrated circuit defect review and classification process
US5854674A (en) * 1997-05-29 1998-12-29 Optical Specialties, Inc. Method of high speed, high detection sensitivity inspection of repetitive and random specimen patterns
US6045613A (en) * 1998-10-09 2000-04-04 Cree, Inc. Production of bulk single crystals of silicon carbide
US7179661B1 (en) * 1999-12-14 2007-02-20 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20040058234A (ko) 2004-07-03
MY146170A (en) 2012-07-13
US20050118738A1 (en) 2005-06-02
KR100935136B1 (ko) 2010-01-06
TWI301303B (en) 2008-09-21
WO2003036718A3 (en) 2004-02-26
CN1575521A (zh) 2005-02-02
EP1440472A2 (en) 2004-07-28
MY142626A (en) 2010-12-15
US20030076489A1 (en) 2003-04-24
US6903446B2 (en) 2005-06-07
JP2005507173A (ja) 2005-03-10
AU2002360265A1 (en) 2003-05-06
CN100385662C (zh) 2008-04-30
CA2464108A1 (en) 2003-05-01
WO2003036718A2 (en) 2003-05-01
US7297561B2 (en) 2007-11-20

Similar Documents

Publication Publication Date Title
US9178107B2 (en) Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same
KR101172824B1 (ko) 발광 다이오드 어레이를 만들고 수직형 발광 다이오드 어레이를 제조하는 방법
US8049242B2 (en) Optoelectronic device
EP2365538B1 (en) Light emitting diode and fabrication method thereof
US8604500B2 (en) Light emitting device and light emitting device package
EP2657992A2 (en) Light emitting device and light emitting device package
EP2381489B1 (en) Light emitting device, light emitting device package, and lighting system
US7297561B2 (en) Pattern for improved visual inspection of semiconductor devices
KR20170011138A (ko) 발광 소자
TW202008615A (zh) 發光元件
CN102157669A (zh) 包含纹路化基板的装置及形成半导体装置的方法
JP5948915B2 (ja) 半導体発光素子
TW202118083A (zh) 發光元件
TWI718358B (zh) 發光元件
CN104425670B (zh) 发光二极管及其制造方法
EP2365541A2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
CN110828625B (zh) 一种倒装芯片及其制作方法
KR20050000836A (ko) 질화 갈륨계 발광 다이오드 소자의 제조 방법
DE202016008784U1 (de) Lichtemittierende Vorrichtungseinheit und Beleuchtungsapparat mit derselben
US20160079472A1 (en) Semiconductor devices and related methods
JP2005507173A5 (ja)
US20180337213A1 (en) Light-emitting diode chip
KR102544373B1 (ko) C2 대칭성 led 소자
KR101838519B1 (ko) 발광소자
KR101843731B1 (ko) 발광소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051007

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4198056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term