JP4196297B2 - 電源装置および制御方法、並びにプログラム - Google Patents

Description

本発明は電源装置および制御方法、並びにプログラムに関し、特に、入力電圧の波形が矩形波となる場合に、安定して動作させることができるようにした電源装置および制御方法、並びにプログラムに関する。

近年、高調波を抑制させるための力率改善（PFC（Power Factor Correction））回路を含むようにした電源装置が普及している。

高調波とは、基本波の周波数（例えば50Hz）に対して、整数倍の周波数（例えば100Hz，150Hz，200Hz，・・・）となる周波数成分のことをいい、この高調波によって、機器が誤動作したり、機器が発熱したりするなどの可能性がある。

図１は、交流電源から入力される電流と電圧との関係を示すグラフである。

図１において、縦軸は、交流電源から入力される電流（アンペア）または電圧（ボルト）の値を示し、縦軸の値が大きいほど、電流または電圧のレベルが高くなる。また、横軸は時間（秒）を示し、時間の方向は図中左から右に向かう方向となる。さらに、図中の波形のうち、ハッチングされた方の波形は、電流（高調波の周波数成分を含む電流）の波形を示し、もう一方の実線の波形は、電圧の波形を示す。なお、縦軸および横軸においては、電流と電圧の波形を比較することができればよく、そのため、具体的な軸の値は省略されている。

図１で示されるグラフにおいて、実線で示される電圧の波形は正弦波となり、ハッチングされた電流の波形は基本波の整数倍の周波数成分を含む、尖った波形となる。具体的には、電流の周波数成分は、基本波の周波数が50Hzである場合、100Hz，150Hz，200Hzなどの、50Hzである基本波の整数倍の周波数の成分となる。

また、本来、電流の波形は、電圧と同様に、正弦派となるのが理想であるが、高調波成分を含む電流の場合、図１で示すように、ピークの値は高いが、電流の流れている時間は短いため、波形は正弦波とならずに尖った波形となる。

このような尖った電流の波形の場合、わずかな時間に大きな電流が流れるため、その影響で電圧降下が発生することで電圧の波形がひずんでしまい、電圧の値が本来の値を満たせないときがある。また、同じ電力を供給する場合、尖った電流波形のときには、電流波形が正弦波のときよりも大きな電流を制御できる素子が必要になる。

これらの高調波は、電源装置に入力してくる電力に対する有効電力（回路内部で消費される電力）の比率である、いわゆる、力率を改善することで抑制することができる。すなわち、力率を改善することで高調波を抑制することができる。

このような高調波を抑制し、力率を改善することができる力率改善回路（力率改善機能）を含むように構成される電源装置について、図２を参照して説明する。図２は、従来の電源装置１の構成例を示す回路図である。

電源装置１は、交流電源１１から入力された入力電圧（交流電圧Vin）を直流電圧に変換し、変換した出力直流電圧Voutを負荷機器１６に出力する。電源装置１は、整流素子１２、力率改善回路１３、DC（Direct Current）/DC変換回路１４、およびCPU（Central Processing Unit）１５から構成される。

図２において、整流素子１２は、ブリッジ接続された４つのダイオード（図示せず）により構成され、その入力端（図中上下の２端）には、交流電源１１が接続され、その出力端（図中左右の２端）には、力率改善回路１３が接続されている。すなわち、整流素子１２は、商用電源または無停電電源装置（UPS（Uninterruptible Power Supply））などの交流電源１１から入力される、電源周波数（50Hz、60Hzなど）の交流電圧Vinを整流して脈流電圧Vdinとし、力率改善回路１３に出力する。

力率改善回路１３の入力端（図中左側の２端）には、整流素子１２が接続され、その出力端（図中右側の２端）には、DC/DC変換回路１４が接続される。すなわち、力率改善回路１３においては、その入力端に、整流素子１２より出力された脈流電圧Vdinを、直流電圧Vdoutに変換し、変換した直流電圧VdoutをDC/DC変換回路１４に出力する。換言すれば、力率改善回路１３は、整流素子１２から入力された脈流電圧Vdinを、直流電圧Vdoutに変換する直流変換回路であるとも言える。

力率改善回路１３は、アクティブフィルタ２１および平滑キャパシタ２２を有する回路である。

アクティブフィルタ２１の入力端（図中左側の２端）には、整流素子１２が接続され、その出力端（図中右側の２端）には、DC/DC変換回路１４が接続される。すなわち、アクティブフィルタ２１においては、その入力端（図中左側の２端）に、整流素子１２より出力された脈流電圧Vdinが印加され（入力され）、平滑キャパシタ２２に連続的に充放電を繰り返させることで、その出力端（図中右側の２端）から直流電圧VdoutがDC/DC変換回路１４に出力される。

アクティブフィルタ２１は、チョークコイル３１およびスイッチング素子３２を有する回路である。

チョークコイル３１においては、その入力端には、整流素子１２が接続され、その出力端には、DC/DC変換回路１４が接続される。

スイッチング素子３２は、MOS FET(Metal Oxide Semiconductor Field Effect Transistor)により構成されている。スイッチング素子３２のドレインは、チョークコイル３１とDC/DC変換回路１４との接続端に、そのゲートは、CPU１５に、そのソースは、整流素子１２とDC/DC変換回路１４との接続端に接続される。

平滑キャパシタ２２の一端は、アクティブフィルタ２１とDC/DC変換回路１４との一方の接続端（図中上側の端）に、その他端は、アクティブフィルタ２１とDC/DC変換回路１４との他方の接続端（図中下側の端）に、それぞれ接続される。

DC/DC変換回路１４の入力端（図中左側の２端）には、力率改善回路１３が接続され、その出力端（図中右側の２端）には、負荷機器１６が接続される。すなわち、DC/DC変換回路１４においては、その入力端（図中左側の２端）に、平滑キャパシタ２２が連続的に充放電を繰り返すことで入力されてくる直流電圧Vdoutを、所定のレベルの出力直流電圧Voutに変換し、変換した出力直流電圧Voutを負荷機器１６に出力する。

DC/DC変換回路１４は、スイッチング素子４１、整流ダイオード４２、チョークコイル４３，およびキャパシタ４４を有する回路である。

スイッチング素子４１は、MOS FETにより構成され、そのドレインは、力率改善回路１３に、そのゲートは、CPU１５に、そのソースは、チョークコイル４３に、それぞれ接続される。

整流ダイオード４２は、そのアノードが力率改善回路１３とDC/DC変換回路１４との接続端（図中下側の端）に接続され、そのカソードが力率改善回路１３とDC/DC変換回路１４との接続端（図中上側の端）に接続されている。

チョークコイル４３は、その一端がスイッチング素子４１のソースに接続され、その他端が負荷機器１６に接続される。

キャパシタ４４の一端は、DC/DC変換回路１４と負荷機器１６との一方の接続端（図中上側の端）に、その他端は、DC/DC変換回路１４と負荷機器１６との他方の接続端（図中下側の端）に、それぞれ接続される。

CPU１５は、スイッチング素子３２のゲートおよびスイッチング素子４１のゲートのそれぞれに接続され、スイッチング素子３２およびスイッチング素子４１のそれぞれに、所定の電圧のレベルである制御信号を供給することで、それらのスイッチング素子にスイッチング動作をさせる。

以上のようにして構成される電源装置１において、スイッチング素子３２およびスイッチング素子４１のそれぞれは、CPU１５から、それぞれのゲートに供給される制御信号の電圧のレベルに応じて、スイッチング動作をする。

すなわち、スイッチング素子３２がCPU１５からの制御信号の電圧レベルの変化に応じてスイッチング動作を繰り返すと、平滑キャパシタ２２は連続的に充放電を繰り返すことになる。その結果、平滑キャパシタ２２の端子間に、一定レベルの直流電圧Vdoutが発生する。換言すれば、力率改善回路１３においては、スイッチング素子３２がCPU１５からの制御信号の電圧レベルの変化に応じてスイッチング動作をすることで、脈流電圧Vdinの力率を改善させるように機能し（力率改善機能）、平滑キャパシタ２２が連続的に充放電を繰り返すことで、脈流電圧Vdinを平滑させるように機能する（平滑機能）。

また、スイッチング素子４１がCPU１５からの制御信号の電圧レベルの変化に応じてスイッチング動作を繰り返すと、キャパシタ４４は連続的に充放電を繰り返すことになる。その結果、スイッチング素子４１のスイッチング動作に対応して、キャパシタ４４の端子間に、所定のレベルの出力直流電圧Voutが発生し、発生した出力直流電圧Voutを負荷機器１６に出力することになる。

このように、電源装置１は、スイッチング素子３２がスイッチング動作をすることで、力率改善機能を実現し、交流電源１１から入力される交流電圧Vinの高調波成分を抑制し、力率を改善する。

図３は、電源装置１によって高調波を抑制した場合における、交流電源から入力される電流と電圧との関係を示すグラフである。なお、図３におけるグラフの縦軸および横軸は、図１に示すグラフと同様であり、その説明は省略する。

図３において、実線で示される振幅の大きい方の電圧の波形は、図１と同様に正弦波となり、ハッチングされた振幅の小さい方の電流の波形は、力率改善回路１３によって高調波を抑制したことによって、図１のような尖った波形とはならず、電圧の波形と同様に正弦波となる。すなわち、高調波電流が減少することで電流の波形が正弦波に近づき、高調波電流がゼロとなったとき、電流の波形は正弦波となり、高調波が抑制される。

以上のようにして、従来の電源装置１は、交流電圧Vinの力率を改善することで高調波の発生を抑制している。

ところで、商用電源またはUPSなどの交流電源１１から入力される交流電圧Vinであるが、常にその波形が正弦波となることが理想であるが、実際にはノイズが混入することできれいな正弦波とならず、正弦波が大きく歪んだ波形となるときがある。また、UPSにおいては、商用交流電源が異常の場合、その出力を切り替えて、内蔵するバッテリからの交流電圧Vinを負荷機器（電源装置１）に供給するが、その交流電圧Vinの波形として矩形波を出力するものもある。

図４は、正弦波を前提とした力率改善回路１３が搭載されている負荷機器１６に、交流電源１１（商用電源またはUPSなど）から矩形波が入力された場合の異常動作を示す図である。

図４において、縦軸は、図中左側の縦軸で示すように電流（アンペア）と、図中右側の縦軸で示すように電圧（ボルト）のそれぞれの値を示し、縦軸の値が大きいほど、電流または電圧のレベルが高くなる。また、横軸は時間（秒）を示し、時間の方向は図中左から右に向かう方向となる。さらに、図中の上側の波形は交流電圧Vinの波形を示し、下側の波形は電流の波形を示す。すなわち、図中上側の交流電圧Vinの波形の軸は、図中左右の縦軸のうち、右側の電圧の値を示す軸となり、一方、下側の電流の波形の軸は、図中左右の縦軸のうち、左側の電流の値を示す軸となる。

図４の上側の交流電圧Vinの波形において、通常、交流電源１１から入力される交流電圧Vinは正弦波となるが、Ａで囲まれる時間帯における波形が正弦波とならずに、正弦波のときよりも電圧のピーク値の低い矩形波となっている。また、同様に、図４の下側の電流の波形においても、上述したＡで囲まれる時間帯と同じ時間帯である、Ｂで囲まれる時間帯における波形が正弦波とならずに、正弦波のときよりも電流のピーク値の高い矩形波となっている。

すなわち、商用電源またはUPSなどの交流電源１１から入力される電圧の波形や電流の波形は、常に正弦波になるとは限らず、矩形波となることがあるので、正弦波を前提とした力率改善回路１３が搭載されている負荷機器１６では、この矩形波によって異常動作をすることがある。

さらに、無停電電源装置が接続された場合、スイッチング電源装置の電力入力端子とDC/DC変換回路との間に接続されている力率改善回路によるスイッチング動作を停止するか、または力率改善回路をバイパスして、電力入力端子から入力される電力をDC/DC変換回路で所定の電圧の電力に変換する力率改善方法もある（例えば、特許文献１）。

特開２００４−２１５４１１号公報

しかしながら、入力電圧の波形として正弦波が入力されることを前提とした力率改善回路の場合、入力電圧の波形として矩形波が入力されたとき、力率改善回路を構成する電気素子が短絡する可能性があった。

例えば、特開２００４−２１５４１１号公報に開示されている力率改善方法は、UPS内部の力率改善回路と、負荷装置内の力率改善回路とが、それぞれ動作し、効率を低下させるのを防止することを目的として、UPS内部の力率改善回路を停止させるようにしているが、矩形波の入力電源が入力された場合、負荷装置内部の力率改善回路が破損する可能性があった。

また、例えば、矩形波の交流電圧を出力するUPSと、入力電圧の波形として正弦波が入力されることを前提とした力率改善回路を含む電源装置とが接続した場合、力率改善回路が矩形波に対応していないことで、力率改善回路のみならず、交流電圧を出力するUPSを構成する電子素子が短絡する可能性もある。

本発明はこのような状況に鑑みてなされたものであり、入力電圧の波形が矩形波となる場合に、電源装置を安定して動作させることができるようにするものである。

本発明の一側面の電源装置は、交流電圧の波形を検出する検出手段と、検出した波形が矩形波である場合、スイッチング素子によるスイッチング動作を停止させるように直流変換回路を制御する制御手段とを備える。

本発明の一側面の電源装置においては、交流電圧の波形が検出され、検出した波形が矩形波である場合、スイッチング素子によるスイッチング動作を停止させるように直流変換回路が制御される。

したがって、交流電源から入力される交流電圧の波形が矩形波となる場合であっても、安定して動作させることができる。

電源装置は、例えば、内部にマイクロプロセッサ（Microprocessor）などの直流電力で動作する回路が組み込まれている電気機器における、直流電力を出力する電源装置として構成される。

検出手段は、例えば、MPU（Micro Processing Unit）、DSP（Digital Signal Processor）、A/D変換器（Analog/Digital Converter）、または専用の回路などの、交流電源からの交流電圧の波形を検出するための波形検出回路などとして構成することができる。

また、検出手段は、交流電圧をサンプリングした値から算出した電圧の比と、予め定められた第１の閾値とを比較して、第１の閾値を超える電圧の比の数によって、交流電圧の波形を検出することができる。

さらに、検出手段は、電圧の比の数と、予め定められた第２の閾値とを比較して、電圧の比の数が第２の閾値を超えるか否かによって交流電圧の波形を検出することができる。

したがって、交流電源から入力される交流電圧の波形を検出する場合、ノイズなどの影響を受けずに、より確実に、波形を検出することが可能となる。

制御手段は、例えば、スイッチング素子のスイッチング動作を制御するCPUなどとして構成することができる。

したがって、検出手段によって検出される交流電源の波形が矩形波である場合、スイッチング素子がスイッチング動作をしないように制御することで、直流変換回路を構成する電気素子が短絡しないようになる。

本発明の一側面の制御方法は、交流電圧の波形を検出する検出ステップと、検出した波形が矩形波である場合、スイッチング素子によるスイッチング動作を停止させるように直流変換回路を制御する制御ステップとを含む。

本発明の一側面の制御方法においては、交流電圧の波形が検出され、検出した波形が矩形波である場合、スイッチング素子によるスイッチング動作を停止させるように直流変換回路が制御される。

したがって、本発明の一側面の電源装置における場合と同様に、交流電源から入力される交流電圧の波形が矩形波となる場合であっても、安定して動作させることができる。

この検出ステップは、例えば、交流電源から入力される交流電圧の波形を波形検出回路により検出する検出ステップにより構成され、制御ステップは、例えば、検出ステップにより検出された波形が矩形波である場合、スイッチング素子のスイッチング動作を停止させるように制御するCPUによる制御ステップにより構成される。

本発明の一側面のプログラムは、交流電圧の波形を検出する検出ステップと、検出した波形が矩形波である場合、スイッチング素子によるスイッチング動作を停止させるように直流変換回路を制御する制御ステップと含む。

本発明の一側面のプログラムは、所定の記録媒体に記録されて、例えば、ドライブにより読み出され、電源装置にインストールされる。記録媒体は、フロッピ（登録商標）ディスクなどよりなる磁気ディスク、CD-ROM(Compact Disk Read Only Memory)、DVD-ROM(Digital Versatile Disk)などよりなる光ディスク、MD(Mini Disk)（登録商標）などよりなる光磁気ディスク、または半導体メモリなどのリムーバブルメディアにより構成される。

本発明によれば、入力電圧の波形が矩形波となる場合に、電源装置を安定して動作させることができる。

以下、図面を参照しながら本発明の実施の形態について説明する。

図５は、本発明を適用した電源装置１０１の構成例を示す回路図である。

電源装置１０１は、交流電源１１から入力された交流電圧Vinを所定の直流電圧に変換し、変換した出力直流電圧Voutを負荷機器１６に出力する電源装置の一例である。

電源装置１０１は、波形検出回路１１１、整流素子１１２、力率改善回路１１３、DC/DC変換回路１１４、およびCPU１１５を含むようにして構成される。

図５において、波形検出回路１１１は、図示はしないが、例えば、MPU、DSP、A/D変換器、または専用の回路などの、交流電源１１からの交流電圧Vinの波形を検出するための回路から構成され、その入力端（図中左側の端）には、交流電源１１が接続され、その出力端（図中右側の端）には、整流素子１１２の入力端（図中の上側の端）およびCPU１１５が接続されている。

波形検出回路１１１は、例えば、商用電源またはUPSなどの交流電源１１から入力される、電源周波数（例えば、50Hz，60Hzなど）の交流電圧Vinを整流素子１１２の入力端に出力するとともに、その入力された交流電圧Vinの波形を検出し、交流電圧Vinの波形から矩形波などの正弦波以外の波形を検出した場合、正弦波以外の波形を検出したことを示す信号（以下、検出信号と称する）をCPU１１５に出力する。波形検出回路１１１による、交流電圧Vinの波形の検出方法の詳細は後述する。

整流素子１１２は、例えば、ブリッジ接続された４つのダイオード（図示せず）により構成され、一方の入力端（図中上側の端）には、波形検出回路１１１が接続され、他方の入力端（図中下側の端）には、交流電源１１が接続され、その出力端（図中左右の２端）には、力率改善回路１１３が接続されている。すなわち、整流素子１１２は、交流電源１１から入力される、電源周波数の交流電圧Vinを整流して脈流電圧Vdinとし、力率改善回路１１３に出力する。

力率改善回路１１３の入力端（図中左側の２端）には、整流素子１１２が接続され、その出力端（図中右側の２端）には、DC/DC変換回路１１４が接続される。すなわち、力率改善回路１１３においては、その入力端に、整流素子１１２より出力された脈流電圧Vdinを、直流電圧Vdoutに変換し、変換した直流電圧VdoutをDC/DC変換回路１１４に出力する。換言すれば、力率改善回路１１３は、整流素子１１２から入力された脈流電圧Vdinを、直流電圧Vdoutに変換する直流変換回路であるとも言える。

力率改善回路１１３は、アクティブフィルタ１２１および平滑キャパシタ１２２を有する回路である。

アクティブフィルタ１２１の入力端（図中左側の２端）には、整流素子１１２が接続され、その出力端（図中右側の２端）には、DC/DC変換回路１１４が接続される。すなわち、アクティブフィルタ１２１においては、その入力端（図中左側の２端）に、整流素子１１２より出力された脈流電圧Vdinが印加され（入力され）、平滑キャパシタ１２２に連続的に充放電を繰り返させることで、その出力端（図中右側の２端）から直流電圧VdoutがDC/DC変換回路１１４に出力される。

アクティブフィルタ１２１は、チョークコイル１３１およびスイッチング素子１３２を有する回路である。

チョークコイル１３１においては、その入力端には、整流素子１１２が接続され、その出力端には、DC/DC変換回路１１４が接続される。

スイッチング素子１３２は、例えば、MOS FETにより構成されている。スイッチング素子１３２のドレインは、チョークコイル１３１とDC/DC変換回路１１４との接続端に、そのゲートは、CPU１１５に、そのソースは、整流素子１１２とDC/DC変換回路１１４との接続端に接続される。

平滑キャパシタ１２２は、その一端が、アクティブフィルタ１２１とDC/DC変換回路１１４との一方の接続端（図中上側の端）に、その他端が、アクティブフィルタ１２１とDC/DC変換回路１１４との他方の接続端（図中下側の端）に、それぞれ接続される。

DC/DC変換回路１１４の入力端（図中左側の２端）には、力率改善回路１１３が接続され、その出力端（図中右側の２端）には、負荷機器１６が接続される。すなわち、DC/DC変換回路１１４においては、その入力端（図中左側の２端）に、平滑キャパシタ１２２が連続的に充放電を繰り返すことで入力されてくる直流電圧Vdoutを、所定のレベルの出力直流電圧Voutに変換し、変換した出力直流電圧Voutを負荷機器１６に出力する。換言すれば、DC/DC変換回路１１４は、負荷機器１６に出力する電圧のレベルを制御している。

DC/DC変換回路１１４は、スイッチング素子１４１、整流ダイオード１４２、チョークコイル１４３、およびキャパシタ１４４を有する回路である。

スイッチング素子１４１は、例えば、MOS FETにより構成され、そのドレインは、力率改善回路１１３に、そのゲートは、CPU１１５に、そのソースは、チョークコイル１４３に、それぞれ接続される。

整流ダイオード１４２は、そのアノードが力率改善回路１１３とDC/DC変換回路１１４との接続端（図中下側の端）に接続され、そのカソードが力率改善回路１１３とDC/DC変換回路１１４との接続端（図中上側の端）に接続されている。

チョークコイル１４３は、その一端がスイッチング素子１４１のソースに接続され、その他端が負荷機器１６に接続される。

キャパシタ１４４は、その一端が、DC/DC変換回路１１４と負荷機器１６との一方の接続端（図中上側の端）に、その他端が、DC/DC変換回路１１４と負荷機器１６との他方の接続端（図中下側の端）に、それぞれ接続される。

CPU１１５は、波形検出回路１１１、スイッチング素子１３２のゲート、およびスイッチング素子１４１のゲートのそれぞれに接続され、スイッチング素子１３２およびスイッチング素子１４１のそれぞれに、所定の電圧のレベルである制御信号を供給することで、それらのスイッチング素子にスイッチング動作をさせる。

すなわち、CPU１１５は、スイッチング素子１３２をスイッチング動作させることで、力率改善回路１１３がDC/DC変換回路１１４に出力する直流電圧Vdoutのレベルをほぼ一定に保つ制御をする（整流素子１１２から入力された脈流電圧Vdinのレベルを所定のレベルに保つことで力率を改善するように制御する）。また、CPU１１５は、波形検出回路１１１から検出信号が入力された場合、スイッチング素子１３２がスイッチング動作しないように制御することで、力率改善回路１１３に入力された脈流電圧Vdinが、特に、力率が改善されずに、単に、平滑キャパシタ１２２により平滑され、その結果、特に力率が改善されていない直流電圧VdoutがDC/DC変換回路１１４に出力されるようにする。

さらに、CPU１１５は、スイッチング素子１４１をスイッチング動作させることで、DC/DC変換回路１１４が、力率改善回路１１３から入力された直流電圧Vdoutを、負荷機器１６に出力する出力直流電圧Voutに変換するように制御する。

以上のようにして構成される電源装置１０１において、スイッチング素子１３２およびスイッチング素子１４１のそれぞれは、CPU１１５から、それぞれのゲートに供給される制御信号の電圧のレベルに応じて、スイッチング動作をする。

なお、以下、スイッチング素子１３２のドレインとソースが導通された状態を、オン状態と称し、スイッチング素子１３２のドレインとソースが遮断（非導通）された状態を、オフ状態と称する。また、ここでは、スイッチング素子１３２が、その状態を、オン状態からオフ状態に切り替えたり、オフ状態からオン状態に切り替える動作を、スイッチング動作と称している。さらに、以下、スイッチング動作のうちの、オン状態からオフ状態に切り替える動作（オフ駆動動作）により、スイッチング素子１３２の状態がオフ状態となることを、ターンオフと称する。同様に、スイッチング動作のうちの、オフ状態からオン状態に切り替える動作（オン駆動動作）により、スイッチング素子１３２の状態がオン状態となることを、ターンオンと称する。また、スイッチング素子１４１についても同様に称するものとする。

すなわち、CPU１１５からスイッチング素子１３２のゲートに入力される制御信号の電圧レベルが、ローレベル（以下、適宜、単に「L」と称する）から（以下、適宜、単に「H」と称する）に変化すると、スイッチング素子１３２はターンオンする。一方、スイッチング素子１３２のゲートに入力される制御信号の電圧レベルが、「H」から「L」に変化すると、スイッチング素子１３２はターンオフする。

スイッチング素子１３２がターンオンすると、整流素子１１２からアクティブフィルタ１２１に印加される脈流電圧Vdinにより、チョークコイル１３１に電流I₁₃₁が流れ始める。このとき、チョークコイル１３１には、この電流I₁₃₁のレベルに応じたエネルギーが蓄積される。

次に、スイッチング素子１３２がターンオフすると、チョークコイル１３１は、蓄積されたエネルギーを放出することで、ターンオン時と同様の電流I₁₃₁を流そうとする。このときの電流I₁₃₁は、スイッチング素子１３２を通らずに、平滑キャパシタ１２２に流れ込む。すなわち、平滑キャパシタ１２２は電荷を充電することになる。

次に、スイッチング素子１３２が再度ターンオンすると、今度は、電流I₁₃₁は、スイッチング素子１３２に流れ込み、平滑キャパシタ１２２には流れなくなる。したがって、このとき、チョークコイル１３１には、この電流I₁₃₁のレベルに応じたエネルギーが再度蓄積され、一方、平滑キャパシタ１２２は電荷を放電することになる。

このようにして、スイッチング素子１３２がCPU１１５からの制御信号の電圧レベルの変化に応じてスイッチング動作を繰り返すと、上述した一連の動作が繰り返し実行され、平滑キャパシタ１２２は連続的に充放電を繰り返すことになる。その結果、平滑キャパシタ１２２の端子間に、一定レベルの直流電圧Vdoutが発生する。

すなわち、力率改善回路１１３においては、スイッチング素子１３２がCPU１１５からの制御信号の電圧レベルの変化に応じてスイッチング動作をすることで、脈流電圧Vdinの力率を改善させるように機能し（力率改善機能）、平滑キャパシタ１２２が連続的に充放電を繰り返すことで、脈流電圧Vdinを平滑させるように機能する（平滑機能）。

また、CPU１１５からスイッチング素子１４１のゲートに入力される制御信号の電圧レベルに応じて、スイッチング素子１４１がターンオンすると、平滑キャパシタ１２２の端子間に印加される直流電圧Vdoutにより、チョークコイル１４３に電流I₁₄₃が流れ始める。このとき、チョークコイル１４３には、電流I₁₄₃のレベルに応じたエネルギーが蓄積される。

次に、スイッチング素子１４１がターンオフすると、チョークコイル１４３は、蓄積されたエネルギーを放出することで、ターンオン時と同様の電流I₁₄₃を流そうとする。このときの電流I₁₄₃は、キャパシタ１４４に流れ込み、キャパシタ１４４は電荷を充電することになる。

次に、スイッチング素子１４１が再度ターンオンすると、チョークコイル１４３に電流I₁₄₃が流れ始める。したがって、このとき、チョークコイル１４３には、この電流I₁₄₃のレベルに応じたエネルギーが再度蓄積され、一方、キャパシタ１４４は電荷を放電することになる。

すなわち、スイッチング素子１４１がCPU１１５からの制御信号の電圧レベルの変化に応じてスイッチング動作を繰り返すと、上述した一連の動作が繰り返し実行され、キャパシタ１４４は連続的に充放電を繰り返すことになる。その結果、スイッチング素子１４１のスイッチング動作に対応して、キャパシタ１４４の端子間に、所定のレベルの出力直流電圧Voutが発生し、発生した出力直流電圧Voutを負荷機器１６に出力することになる。

ところで、上述したように、CPU１１５は、波形検出回路１１１が交流電源１１からの交流電圧Vinの波形から、例えば、矩形波などの正弦波以外の波形を検出した場合、波形検出回路１１１から検出信号が入力されるので、その検出信号に応じて、スイッチング素子１３２がターンオンしているとき、スイッチング素子１３２のゲートに入力する制御信号の電圧レベルを、「H」から「L」に変化させて、スイッチング素子１３２をターンオフさせるか、またはスイッチング素子１３２がターンオフしているとき、その状態を維持させることで、スイッチング素子１３２がターンオフした状態を維持させる（すなわち、スイッチング素子１３２がスイッチング動作しないように制御する）。

このとき、スイッチング素子１３２がスイッチング動作を行わないことで、力率改善回路１１３に入力された脈流電圧Vdinは、特に、力率が改善されずに、単に、平滑キャパシタ１２２により平滑され、その結果、特に力率が改善されていない一定レベルの直流電圧Vdoutが、平滑キャパシタ１２２の端子間に発生する。

DC/DC変換回路１１４は、平滑キャパシタ１２２の端子間に発生した直流電圧Vdoutを、所定のレベルの出力直流電圧Voutに変換し、変換した出力直流電圧Voutを負荷機器１６に出力する。

このように、波形検出回路１１１によって検出される交流電圧Vinの波形が矩形波である場合、スイッチング素子１３２がスイッチング動作をしないように制御することで、力率改善回路１１３の力率改善機能を停止させることができる。その結果、矩形波である交流電圧Vinが入力された場合であっても、力率改善回路１１３を構成する電気素子が短絡しないようになる。

次に、図６を参照して、電源装置１０１による、波形検出の処理について説明する。

ステップＳ１１において、波形検出回路１１１は、交流電源１１から入力されてくる入力電圧（交流電圧Vin）をサンプリングする間隔（以下、インターバル時間と称する）を算出する。

例えば、ステップＳ１１において、波形検出回路１１１は、交流電源１１から入力されてくる交流電圧Vinの電圧が０ボルトとなる位置（以下、ゼロクロスポイントと称する）を検出し、さらに、この位置を基準として、次のゼロクロスポイントが検出されるまでの時間ｔ（すなわち、半周期）を計測する。そして、計測した時間ｔを所定の定数ｃで割ることで、例えば、Ｔ（＝ｔ/ｃ）であるインターバル時間を算出する（すなわち、半周期で何回サンプリングするかを所定の定数ｃによって決定する）。具体的には、例えば、計測した時刻ｔが10ミリ秒で、所定の定数ｃが128である場合、インターバル間隔Ｔは0.000078秒（＝0.01/128）となり、交流電圧Vinを78マイクロ秒ごとに１回サンプリングすることになる（すなわち、サンプリング周波数が12.8（KHz）となり、交流電圧Vinの半周期ごとに128回サンプリングするとも言える）。

なお、インターバル時間であるが、上述した算出方法に限らず、例えば、いわゆる工場出荷時設定値として、インターバル時間を波形検出回路１１１が備えるメモリ（図示せず）に記憶させておき、適宜、記憶されたインターバル時間を読み出す方法など、波形検出回路が交流電圧Vinをサンプリングする間隔を指定可能な方法であればよい。

ステップＳ１２において、波形検出回路１１１は、交流電源１１から入力されてくる交流電圧Vinが０ボルトとなるか否かを判定する。

ステップＳ１２において、交流電圧Vinが０ボルトでないと判定された場合、ステップＳ１２に戻り、上述した処理が繰り返される。すなわち、交流電源１１から入力されてくる交流電圧Vinが０ボルトとなるまで、波形検出回路１１１は待機していることになる。

ステップＳ１２において、交流電圧Vinが０ボルトであると判定された場合、ステップＳ１３に進み、波形検出回路１１１は、インターバル時間が経過したか否かを判定する。例えば、ステップＳ１３において、波形検出回路１１１は、前回交流電圧Vinをサンプリングした時刻から、78マイクロ秒であるインターバル時間Ｔを経過したか否かを判定する。

ステップＳ１３において、インターバル時間Ｔが経過していないと判定された場合、ステップＳ１３に戻り、上述した処理が繰り返される。すなわち、前回交流電圧Vinをサンプリングした時刻からインターバル時間Ｔが経過するまで、波形検出回路１１１は待機していることになる。

ステップＳ１３において、インターバル時間Ｔが経過したと判定された場合、ステップＳ１４に進み、波形検出回路１１１は、交流電源１１から入力される交流電圧Vinをサンプリングし、サンプリングした交流電圧Vinをデジタル値に変換する。

図７は、波形検出回路１１１による、交流電圧Vinのサンプリングの例を示す図である。

図７で示される例において、横軸は時間（秒）を示し、時間の方向は図中左から右に向かう方向となる。また、垂直方向の軸は図示していないが、図中上にいくほど交流電圧Vin（ボルト）のレベルが高くなる。

図中の曲線は、交流電源１１から入力されてくる、アナログ値である交流電圧Vinを示しており、交流電圧Vinは時間の経過とともに連続的に変化している。また、曲線上の点、Ｙn-1，Ｙn，Ｙn+1，Ｙn+2，・・・のそれぞれは、横軸の時刻である、Ｔn-1，Ｔn，Ｔn+1，Ｔn+2，・・・のそれぞれに対応しており、時間の経過とともに、離散的に変化している。すなわち、図中の曲線で示す交流電圧Vinの連続的な情報を、Ｔn-1，Ｔn，Ｔn+1，Ｔn+2，・・・のように一定の間隔で、サンプリングすることで、Ｙn-1，Ｙn，Ｙn+1，Ｙn+2，・・・のようなとびとびの離散的なデータを順次サンプリングすることになる。

図６のフローチャートに戻り、例えば、ステップＳ１４において、波形検出回路１１１は、ゼロクロスポイントが検出されてから、78マイクロ秒であるインターバル時間Ｔを経過した時刻Ｔ₁の交流電圧Vinとして電圧Ｙ₁をサンプリングし、サンプリングした電圧Ｙ₁に対して、量子化処理および符号化処理などの所定の処理を施すことで、電圧Ｙ₁をデジタル値に変換する。

ステップＳ１５において、波形検出回路１１１は、交流電圧Vinのサンプリングを所定の回数終了したか否かを判定する。

ステップＳ１５において、交流電圧Vinのサンプリングを所定の回数終了していないと判定された場合、ステップＳ１３に戻り、上述した処理が繰り返される。

例えば、ステップＳ１５において、交流電圧Vinのサンプリングがn-2回終了し、128回である半周期ごとにサンプリングする回数を終了していないと判定された場合、ステップＳ１３に戻り、ステップＳ１３乃至ステップＳ１５の処理が繰り返されることで、図７に示すように、時刻Ｔn-2から78マイクロ秒（インターバル時間Ｔ）が経過した時刻である時刻Ｔn-1の交流電圧Vinとして電圧Ｙn-1をサンプリングし、サンプリングした電圧Ｙn-1に対して、量子化処理および符号化処理などの所定の処理を施すことで、電圧Ｙn-1をデジタル値に変換する。

また、同様に、交流電圧Vinのサンプリングが128回終了するまで、ステップＳ１３乃至ステップＳ１５の処理が繰り返されることで、図７に示すように、時刻Ｔn-1から78マイクロ秒が経過した時刻であるＴnの交流電圧Vinとして電圧Ｙnをサンプリングしてデジタル値に変換し、時刻Ｔnから78マイクロ秒が経過した時刻であるＴn+1の交流電圧Vinとして電圧Ｙn+1をサンプリングしてデジタル値に変換し、時刻Ｔn+1から78マイクロ秒が経過した時刻であるＴn+2の交流電圧Vinとして電圧Ｙn+2をサンプリングしてデジタル値に変換するなど、順次、交流電圧Vinをサンプリングしてデジタル値に変換する。

一方、ステップＳ１５において、交流電圧Vinのサンプリングが所定の回数終了した場合、ステップＳ１６に進み、波形検出回路１１１は、交流電圧Vinの差分の比（以下、電圧比と称する）として、電圧比Ｋnを算出する。

例えば、ステップＳ１５において、交流電圧Vinのサンプリングが128回終了した場合、ステップＳ１６に進み、波形検出回路１１１は、交流電圧Vinとして、Ｙn-1，Ｙn，Ｙn+1，Ｙn+2，・・・をサンプリングし、サンプリングしたそれらの交流電圧Vinをデジタル値に変換したとき（ステップＳ１４の処理）、図７に示すように、ＹnとＹn-1との差分として、ΔＹn（＝Ｙn−Ｙn-1）を算出し、Ｙn+1とＹnとの差分として、ΔＹn+1（＝Ｙn+1−Ｙn）を算出し、Ｙn+2とＹn+1との差分として、ΔＹn+2（＝Ｙn+2−Ｙn+1）を算出するなど、交流電圧Vinのデジタル値の差分を順次算出する。そして、例えば、電圧比Ｋn（＝ΔＹn/ΔＹn+1），Ｋn+1（＝ΔＹn+1/ΔＹn+2），・・・など、交流電圧Vinの差分の比として、電圧比Ｋnを順次算出する。

図８は、交流電圧Vinの実効値と電圧比Ｋnとの関係を示す図である。

図８で示される例において、左側の表は交流電圧Vinの実効値が100ボルトの場合の値を示し、中央の表は交流電圧Vinの実効値が90ボルトの場合の値を示し、右側の表は交流電圧Vinの実効値が100ボルトのときの電圧比Ｋnと、実効値が90ボルトのときの電圧比Ｋnとの差分を示す。また、図８の表のそれぞれは、上述した、定数ｃが128、すなわち、交流電圧Vinの半周期ごとに128回サンプリングした値のうち、20乃至23番目にサンプリングされた交流電圧Vinに関する値となる。なお、図８の中央の表および右側の表の説明は後述する。

左側の交流電圧Vinの実効値が100ボルトの場合の表においては、１列目は交流電圧Vinの半周期におけるサンプリングの回数を示し、２列目はサンプリングした交流電圧Vinの値（Ｙn）を示し、３列目は交流電圧Vinの差分（ΔＹn）を示し、４列目は交流電圧Vinの差分の比（電圧比Ｋn（Ｋ(a)））を示す。また、１行目は項目を示し、２行目以降はサンプリングされた交流電圧Vinから算出された値を示す。

左側の表の２行目は、20番目にサンプリングされた交流電圧Vinに関する値を示し、20番目にサンプリングされた交流電圧Vinのデジタル値がＹ₂₀＝63.37となり、ΔＹ₂₀＝Ｙ₂₀−Ｙ₁₉＝63.37−60.26＝3.11となり、Ｋ₂₀＝ΔＹ₂₀/ΔＹ₁₉＝3.11/3.15＝0.9885となることを示す。また３行目は、21番目にサンプリングされた交流電圧Vinのデジタル値がＹ₂₁＝66.44となり、ΔＹ₂₁＝Ｙ₂₁−Ｙ₂₀＝66.44−63.37＝3.07となり、Ｋ₂₁＝ΔＹ₂₁/ΔＹ₂₀＝3.07/3.11＝0.9877となることを示す。

さらに４行目は、22番目にサンプリングされた交流電圧Vinのデジタル値がＹ₂₂＝69.47となり、ΔＹ₂₂＝Ｙ₂₂−Ｙ₂₁＝69.47−66.44＝3.03となり、Ｋ₂₂＝ΔＹ₂₂/ΔＹ₂₁＝3.03/3.07＝0.9870となることを示す。また５行目は、23番目にサンプリングされた交流電圧Vinのデジタル値がＹ₂₃＝72.46となり、ΔＹ₂₃＝Ｙ₂₃−Ｙ₂₂＝72.46−69.47＝2.99となり、Ｋ₂₃＝ΔＹ₂₃/ΔＹ₂₂＝2.99/3.03＝0.9862となることを示す。

すなわち、交流電圧Vinの実効値が100ボルトの場合、波形検出回路１１１は、ステップＳ１４（図６）において、交流電圧Vinから順次サンプリングした、Ｙ₁，Ｙ₂，・・・，Ｙ₂₀＝63.37，Ｙ₂₁＝66.44，Ｙ₂₂＝69.47，Ｙ₂₃＝72.46，・・・，Ｙ₁₂₇，Ｙ₁₂₈に基づいて、ステップＳ１６（図６）において、ΔＹ₁，ΔＹ₂，・・・，ΔＹ₂₀＝3.11，ΔＹ₂₁＝3.07，ΔＹ₂₂＝3.03，ΔＹ₂₃＝2.99，・・・，ΔＹ₁₂₇，ΔＹ₁₂₈を算出し、さらに、電圧比Ｋnとして、Ｋ₁，Ｋ₂，・・・Ｋ₂₀＝0.9885，Ｋ₂₁＝0.9877，Ｋ₂₂＝0.9870，Ｋ₂₀＝0.9862，・・・，Ｋ₁₂₇，Ｋ₁₂₈を算出する。

図６のフローチャートに戻り、ステップＳ１７において、波形検出回路１１１は、算出した電圧比Ｋnと所定の値とを比較し、許容範囲を超えている数を算出する。例えば、ステップＳ１７において、波形検出回路１１１は、算出したＫ₁，Ｋ₂，・・・Ｋ₂₀，Ｋ₂₁，Ｋ₂₂，Ｋ₂₀，・・・，Ｋ₁₂₇，Ｋ₁₂₈のそれぞれの値が、0.9911，0.9899，・・・，0.9885，0.9877，0.9870，0.9862，・・・0.9655，0.9644のそれぞれとなり（すなわち、すべて1.0000以下）、かつ、電圧比Ｋnのそれぞれに対応する所定の値がすべて1.0000である場合、1.0000である所定の値を超えている電圧比Ｋnの数はゼロとなるので、許容範囲を超えている数としてゼロを算出する。

なお、所定の値とは、交流電圧Vinの波形が正弦波となるかを判定するための、予め定められた閾値である。すなわち、詳細は後述するが。電圧比Ｋnの値は交流電圧Vinの大きさには依存しないので、交流電圧Vinの波形より算出される値である電圧比Ｋnごとの閾値を、例えば、テーブルとして記憶しておくことにより、その記憶している閾値と、交流電圧Vinの波形より算出される値である電圧比Ｋnとをそれぞれ比較することによって、交流電圧Vinの波形が正弦波となるための許容範囲を超えている電圧比Ｋnの数を算出することができる。

また、この所定の値を大きくすることで、電圧比Ｋnが所定の値を超える可能性が低くなるので、許容範囲を超える電圧比Ｋnの数を減らすことが可能となるが、あまり大きくし過ぎると、本来矩形波として検出するべき交流電圧Vinを、正弦波として検出してしまう可能性があるので、所定の値は、適宜、最適な値が設定される。また、この所定の値は、上述したように、電圧比Ｋnごとに複数記憶するようにしてもよいし、電圧比Ｋnを所定の範囲でまとめることで、その所定の範囲ごとに１または複数の閾値を記憶させ、比較するようにしてもよい。

ステップＳ１８において、波形検出回路１１１は、許容範囲を超えている電圧比Ｋnの数が所定の数以下となるかを判定する。

ステップＳ１８において、許容範囲を超えている電圧比Ｋnの数が所定の数を超えていないと判定された場合、ステップＳ１２に戻り、上述した処理が繰り返される。例えば、ステップＳ１８において、所定の数が10である場合、波形検出回路１１１は、許容範囲を超えている電圧比Ｋnの数がゼロであるとき、10である所定の数以下となるので、すなわち、交流電源１１からの交流電圧Vinは正弦波となるので、ステップＳ１２に戻り、上述した処理が繰り返されることで、再度、交流電源１１から入力されてくる交流電圧Vinの波形を検出する。

すなわち、このとき、力率改善回路１１３は、スイッチング素子１３２が、CPU１１４から入力されてくる制御信号に応じて、スイッチング動作をすることで、整流素子１１２から入力されてくる脈流電圧Vdinのレベルを所定のレベルに保ち、力率を改善させる（力率改善回路１１３は力率改善機能の役割を果たしている）。

ここで、所定の数とは、交流電圧Vinの波形が正弦波となるかを判定するための、予め定められた閾値である。すなわち、交流電圧Vinの波形が正弦波であるときでも、例えば、ノイズなどの影響で波形の一部が変形することで、ある特定のサンプリングのタイミングにおいて、電圧比Ｋnの値が部分的に、上述した所定の値を超えて、交流電圧Vinの波形が正弦波となるための許容範囲を超えてしまう場合がある（すなわち、本来は正弦波となるはずの波形が、矩形波として検出されてしまう）。そこで、交流電圧Vinの波形が正弦波となるかを、電圧比Ｋnが許容範囲を超えるか否かによって判定するのではなく、電圧比Ｋnの値がいくつ許容範囲を超えているかによって判定を行い、許容範囲を超えている数が少ない場合、正弦波と判定することで、ノイズなどの影響を取り除くことができる。

一方、例えば、ステップＳ１７において、波形検出回路１１１は、算出したＫ₁，Ｋ₂，・・・Ｋ₂₀，Ｋ₂₁，Ｋ₂₂，Ｋ₂₀，・・・，Ｋ₁₂₇，Ｋ₁₂₈のそれぞれの値が、0.9911，0.9899，・・・1.0102，1.1154，1.0973，1.1113，・・・0.9660，0.9643のそれぞれとなり（1.0000を超えている数が15個）、かつ、電圧比Ｋnのそれぞれに対応する所定の値がすべて1.0000である場合、1.0000である所定の値を超えている電圧比Ｋnの数は15となるので、許容範囲を超えている電圧比Ｋnの数として15を算出する。そして、ステップＳ１８において、波形検出回路１１１は、許容範囲を超えている電圧比Ｋnの数が15個となり、10である所定の数を超えるので、すなわち、交流電圧Vinは正弦波とはならず矩形波となるので、矩形波を検出したことを示す検出信号をCPU１１５に出力し、処理はステップＳ１９の処理に進む。

ステップＳ１９において、CPU１１５は、力率改善回路１１３の力率改善機能を停止させて、処理は終了する。

例えば、CPU１１５は、波形検出回路１１１から供給された検出信号に応じて、スイッチング素子１３２にスイッチング動作をさせないことで、力率改善回路１１３の力率改善機能を停止させる。すなわち、CPU１１５は、波形検出回路１１１から検出信号が入力された場合、スイッチング素子１３２がスイッチング動作しないように制御することで、力率改善回路１１３に入力された脈流電圧Vdinが、特に、力率が改善されずに、単に、平滑キャパシタ１２２により平滑され、その結果、特に力率が改善されていない直流電圧VdoutがDC/DC変換回路１１４に出力されるようにする。

このように、電源装置１０１は、交流電源１１から入力されてくる交流電圧Vinの波形が矩形波とならない場合、波形検出回路１１１が交流電圧Vinの波形から矩形波を検出し、矩形波の検出に応じて、CPU１１５がスイッチング素子１３２のスイッチング動作を停止させることで、力率改善回路１１３の力率改善機能を停止させて、力率改善回路１１３を構成する電気素子が短絡することを防ぐことができる。また、電源装置１０１は、矩形波が検出されて、力率改善機能を停止した場合であっても、平滑キャパシタ１２２による平滑機能は動作しているので、負荷機器１６に出力直流電圧Voutを出力することができる。

ところで、上述した、図８の中央の交流電圧Vinの実効値が90ボルトの場合の表においては、図８の左側の表と同様に、１列目は交流電圧Vinの半周期におけるサンプリングの回数を示し、２列目はサンプリングした交流電圧Vinの値（Ｙ）を示し、３列目は交流電圧Vinの差分（ΔＹ）を示し、４列目は交流電圧Vinの差分の比（電圧比Ｋn（Ｋ(ｂ)））を示す。また、１行目は項目を示し、２行目以降はサンプリングされた交流電圧Vinの値を示す。

２行目は、20番目にサンプリングされた交流電圧Vinのデジタル値がＹ₂₀＝57.20となり、ΔＹ₂₀＝Ｙ₂₀−Ｙ₁₉＝57.20−54.39＝2.81となり、Ｋ₂₀＝ΔＹ₂₀/ΔＹ₁₉＝2.81/2.84＝0.9885となることを示す。また３行目は、21番目にサンプリングされた交流電圧Vinのデジタル値がＹ₂₁＝59.97となり、ΔＹ₂₁＝Ｙ₂₁−Ｙ₂₀＝59.97−57.20＝2.77となり、Ｋ₂₁＝ΔＹ₂₁/ΔＹ₂₀＝2.77/2.81＝0.9877となることを示す。

さらに４行目は、22番目にサンプリングされた交流電圧Vinのデジタル値がＹ₂₂＝62.71となり、ΔＹ₂₂＝Ｙ₂₂−Ｙ₂₁＝62.71−59.97＝2.74となり、Ｋ₂₂＝ΔＹ₂₂/ΔＹ₂₁＝2.74/2.77＝0.9870となることを示す。また５行目は、23番目にサンプリングされた交流電圧Vinのデジタル値がＹ₂₃＝65.41となり、ΔＹ₂₃＝Ｙ₂₃−Ｙ₂₂＝65.41−62.71＝2.70となり、Ｋ₂₃＝ΔＹ₂₃/ΔＹ₂₂＝2.70/2.74＝0.9862となることを示す。

すなわち、交流電圧Vinの実効値が90ボルトの場合、波形検出回路１１１は、ステップＳ１４（図６）において、交流電圧Vinから順次サンプリングした、Ｙ₁，Ｙ₂，・・・，Ｙ₂₀＝57.20，Ｙ₂₁＝59.97，Ｙ₂₂＝62.71，Ｙ₂₃＝65.41，・・・，Ｙ₁₂₇，Ｙ₁₂₈に基づいて、ステップＳ１６（図６）において、ΔＹ₁，ΔＹ₂，・・・，ΔＹ₂₀＝2.81，ΔＹ₂₁＝2.77，ΔＹ₂₂＝2.74，ΔＹ₂₃＝2.70，・・・，ΔＹ₁₂₇，ΔＹ₁₂₈を算出し、さらに、電圧比Ｋnとして、Ｋ₁，Ｋ₂，・・・Ｋ₂₀＝0.9885，Ｋ₂₁＝0.9877，Ｋ₂₂＝0.9870，Ｋ₂₀＝0.9862，・・・，Ｋ₁₂₇，Ｋ₁₂₈を算出する。

また、図８の右側の表においては、実効値が100ボルトの場合の電圧比Ｋ(a)と、実効値が90ボルトの場合の電圧比Ｋ(b)との差分の値を示し、１行目は項目を示し、２行目以降は電圧比Ｋnの差分の値を示す。

２行目は、交流電圧Vinを20番目にサンプリングした値において、実効値が100ボルトの場合は交流電圧Vinの差分の比であるＫ₂₀が0.9885となり、実効値が90ボルトの場合も交流電圧Vinの差分の比であるＫ₂₀が0.9885となるので、その差分が0.0000となることを示す。また３行目は、交流電圧Vinを21番目にサンプリングした値において、実効値が100ボルトの場合は交流電圧Vinの差分の比であるＫ₂₁が0.9877となり、実効値が90ボルトの場合も交流電圧Vinの差分の比であるＫ₂₁が0.9877となるので、その差分が0.0000となることを示す。

さらに４行目は、交流電圧Vinを22番目にサンプリングした値において、実効値が100ボルトの場合は交流電圧Vinの差分の比であるＫ₂₂が0.9870となり、実効値が90ボルトの場合も交流電圧Vinの差分の比であるＫ₂₂が0.9870となるので、その差分が0.0000となることを示す。また５行目は、交流電圧Vinを23番目にサンプリングした値において、実効値が100ボルトの場合は交流電圧Vinの差分の比であるＫ₂₃が0.9862となり、実効値が90ボルトの場合も交流電圧Vinの差分の比が0.9862であるＫ₂₃となるので、その差分が0.0000となることを示す。

すなわち、交流電源１１から入力される交流電圧Vinが正弦波の場合、電圧比Ｋnの値は、交流電圧Vinをサンプリングする位置にのみ依存し、例えば、100ボルトや90ボルトなどの、交流電圧Vinの大きさ（実効値の大小）には影響を受けないことになる。

以上のように、本発明の電源装置１０１は、交流電圧Vin（入力電圧）の波形が矩形波となる場合、確実に、力率改善回路１１３による力率改善機能を停止させることができる。その結果、ユーザは交流電圧Vinの波形が正弦波であるか、または矩形波であるかを意識することなく、電源装置１０１（負荷機器１６）を交流電源１１に接続させることができる。すなわち、矩形波の交流電圧Vinを電源装置１０１（負荷機器１６）に入力したとしても、それらの機器の破損（故障）を防止することができる。

また、従来、矩形波の交流電圧Vinを出力するUPS（正弦波の交流電圧Vinを出力するUPSよりも安価であることが多い）を使用することができなかった機器であっても、交流電圧Vinとして矩形波が入力された場合、力率改善回路１１３による力率改善機能を停止させるので、このUPSを使用できるようになり、例えば、システムを構築する場合のコストを下げることができる。

なお、上述した例においては、CPU１１５がスイッチング素子１３２およびスイッチング素子１４１のそれぞれをスイッチング動作させるとして説明したが、スイッチング素子１３２およびスイッチング素子１４１のそれぞれを、別々のCPUによって制御することで、スイッチング動作をさせるようにしてもよい。

また、図６を参照して説明した、波形検出の処理は一例であって、交流電源１１から入力される交流電圧Vinから矩形波を検出できる方法であればよい。

さらに、図６のステップＳ１６乃至ステップＳ１８の処理を、波形検出回路１１１の代わりにCPU１１５が実行する、すなわち、CPU１１５は、波形検出回路１１１から供給される交流電圧Vinがサンプリングされてデジタル値に変換された値を基に、上述したステップＳ１６乃至ステップＳ１８の処理を実行し、交流電圧Vinが矩形波であると判定された場合、力率改善回路１１３の力率改善機能を停止させるようにしてもよい。

また、波形検出回路１１１が実行する上述した一連の処理は、ハードウエアにより実行させることもできるが、ソフトウエアにより実行させることができる。この場合、上述した図５の波形検出回路１１１は、例えば、図９に示されるように構成することもできる。

図９において、CPU２０１は、ROM（Read Only Memory）２０２に記録されているプログラム、または記録部２０８からRAM（Random Access Memory）２０３にロードされたプログラムに従って各種の処理を実行する。RAM２０３にはまた、CPU２０１が各種の処理を実行する上において必要なデータなども適宜記憶される。

CPU２０１、ROM２０２、およびRAM２０３は、バス２０４を介して相互に接続されている。このバス２０４にはまた、入出力インタフェース２０５も接続されている。

入出力インタフェース２０５には、入力部２０６、および、出力部２０７が接続される。入力部２０６には、図示はしないが、例えば、図５における、波形検出回路１１１に印加される交流電圧Vinが入力される。また、出力部２０７からは、図示はしないが、例えば、検出信号が出力され、CPU１１５に入力される。

入出力インタフェース２０５にはまた、必要に応じて、ハードディスクなどより構成される記録部２０８、および通信部２０９が接続される。通信部２０９は、ネットワークを介して他の情報処理装置との通信を制御する。

入出力インタフェース２０５にはさらに、必要に応じてドライブ２１０が接続され、磁気ディスク２２１（フロッピディスクを含む）、光ディスク２２２（CD-ROM,DVDを含む）、光磁気ディスク２２３（MDを含む）、或いは半導体メモリ２２４などが適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記録部２０８にインストールされる。

一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。

この記録媒体は、図９に示されるように、装置本体とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク２２１、光ディスク２２２、光磁気ディスク２２３、もしくは半導体メモリ２２４などにより構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM２０２や、記録部２０８に含まれるハードディスクなどで構成される。

さらに、上述した一連の処理を実行させるプログラムは、必要に応じてルータ、モデムなどのインターフェイスを介して、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の通信媒体を介してコンピュータにインストールされるようにしてもよい。

なお、本明細書において、記録媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、本明細書において、システムとは、複数の装置により構成される装置全体を表するものである。

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

交流電源から入力される電流と電圧との関係を示すグラフである。 従来の電源装置の構成例を示す回路図である。 力率改善回路によって高調波を抑制した場合における、交流電源から入力される電流と電圧との関係を示すグラフである。 正弦波を前提とした力率改善回路が搭載されている負荷機器に、交流電源から矩形波が入力された場合の異常動作を示す図である。 本発明を適用した電源装置の構成例を示す回路図である。 電源装置による、波形検出の処理について説明する。 波形検出回路による、交流電圧Vinのサンプリングの例を示す図である。 交流電圧Vinの実効値とＫnとの関係を示す図である。 本実施の形態が適用される電源装置のうちの、波形検出回路の他の構成例を示すブロック図である。

符号の説明

１０１ 電源装置
１１１ 波形検出回路（検出手段）
１１２ 整流素子
１１３ 力率改善回路
１１４ DC/DC変換回路
１１５ CPU（制御手段）
１２１ アクティブフィルタ
１２２ 平滑キャパシタ
１３１ チョークコイル
１３２ スイッチング素子
１４１ スイッチング素子
１４２ 整流ダイオード
１４３ チョークコイル
１４４ キャパシタ

Claims (5)

1. 入力された交流電圧を整流する整流素子と、スイッチング素子のスイッチング動作により、脈流電圧を所定のレベルの直流電圧に変換する直流変換回路とを備える電源装置において、
   前記交流電圧の波形を検出する検出手段と、
   検出した前記波形が矩形波である場合、前記スイッチング素子によるスイッチング動作を停止させるように前記直流変換回路を制御する制御手段と
   を備える電源装置。
2. 前記検出手段は、前記交流電圧をサンプリングした値から算出した電圧の比と、予め定められた第１の閾値とを比較して、前記第１の閾値を超える前記電圧の比の数によって、前記交流電圧の波形を検出する
   請求項１に記載の電源装置。
3. 前記検出手段は、前記電圧の比の数と、予め定められた第２の閾値とを比較して、前記電圧の比の数が前記第２の閾値を超えるか否かによって交流電圧の波形を検出する
   請求項２に記載の電源装置。
4. 入力された交流電圧を整流する整流素子と、スイッチング素子のスイッチング動作により、脈流電圧を所定のレベルの直流電圧に変換する直流変換回路を有し、入力された交流電圧を直流電圧に変換して出力する電源装置の制御方法において、
   前記交流電圧の波形を検出する検出ステップと、
   検出した前記波形が矩形波である場合、前記スイッチング素子によるスイッチング動作を停止させるように前記直流変換回路を制御する制御ステップと
   を含む制御方法。
5. 入力された交流電圧を整流する整流素子と、スイッチング素子のスイッチング動作により、脈流電圧を所定のレベルの直流電圧に変換する直流変換回路とを備える電源装置を制御するコンピュータに処理を実行させるプログラムにおいて、
   前記交流電圧の波形を検出する検出ステップと、
   検出した前記波形が矩形波である場合、前記スイッチング素子によるスイッチング動作を停止させるように前記直流変換回路を制御する制御ステップと
   を含むプログラム。

Images