JP4194379B2 - 光起電力装置 - Google Patents
光起電力装置 Download PDFInfo
- Publication number
- JP4194379B2 JP4194379B2 JP2003013292A JP2003013292A JP4194379B2 JP 4194379 B2 JP4194379 B2 JP 4194379B2 JP 2003013292 A JP2003013292 A JP 2003013292A JP 2003013292 A JP2003013292 A JP 2003013292A JP 4194379 B2 JP4194379 B2 JP 4194379B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- transparent conductive
- silicon layer
- amorphous silicon
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 62
- 229910021417 amorphous silicon Inorganic materials 0.000 description 101
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 36
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 238000010248 power generation Methods 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 18
- 238000005215 recombination Methods 0.000 description 12
- 230000006798 recombination Effects 0.000 description 12
- 239000000969 carrier Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
- H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
- H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Energy (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、光起電力装置に関し、特に、結晶系半導体基板上に非晶質半導体層が形成された光起電力装置に関する。
【０００２】
【従来の技術】
従来、第１導電型の結晶系シリコン基板の表面上に、第２導電型の非晶質シリコン層を形成することによりｐｎ接合が形成される光起電力装置において、第１導電型の結晶系シリコン基板と第２導電型の非晶質シリコン層との間に、実質的に真性な非晶質シリコン層を挿入することにより接合特性を改善したＨＩＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ ｗｉｔｈ ｉｎｔｒｉｎｓｉｃ ｔｈｉｎ−ｌａｙｅｒ）構造を有する光起電力装置が知られている（たとえば、特許文献１参照）。また、上記のＨＩＴ構造を有する光起電力装置において、第１導電型の結晶系シリコン基板の裏面上に、結晶系シリコン基板に近い方から順に、実質的に真性な非晶質シリコン層および第１導電型の非晶質シリコン層がさらに形成された両面ＨＩＴ構造を有する光起電力装置も知られている。
【０００３】
図４は、従来の両面ＨＩＴ構造を有する光起電力装置の構造を示した断面図である。図５は、図４に示した従来の両面ＨＩＴ構造を有する光起電力装置の各層の形成領域を示した透視上面図である。図４および図５を参照して、従来の両面ＨＩＴ構造を有する光起電力装置では、表面側から光が入射されるｎ型単結晶シリコン基板１０１の表面上に、実質的に真性なノンドープ非晶質シリコン層１０２、ｐ型非晶質シリコン層１０３、ＩＴＯからなる透明導電膜１０４および金属からなる集電極１０５が順次形成されている。ノンドープ非晶質シリコン層１０２は、ｎ型単結晶シリコン基板１０１の表面近傍の結晶欠陥に起因する光誘起キャリアの再結合を抑制する機能を有する。
【０００４】
また、ｎ型単結晶シリコン基板１０１の裏面上には、ｎ型単結晶シリコン基板１０１に近い方から順に、実質的に真性なノンドープ非晶質シリコン層１０６、ｎ型非晶質シリコン層１０７、ＩＴＯからなる透明導電膜１０８および金属からなる集電極１０９が形成されている。ノンドープ非晶質シリコン層１０６は、ｎ型単結晶シリコン基板１０１の裏面近傍の結晶欠陥に起因する光誘起キャリアの再結合を抑制する機能を有する。
【０００５】
図４および図５に示した従来の両面ＨＩＴ構造を有する光起電力装置の製造プロセスとしては、まず、ｎ型単結晶シリコン基板１０１の表面上に、非晶質シリコン層形成用のメタルマスクを設置する。この後、プラズマＣＶＤ法を用いて、ｎ型単結晶シリコン基板１０１の表面上に、実質的に真性なノンドープ非晶質シリコン層１０２およびｐ型非晶質シリコン層１０３を順次形成する。この後、非晶質シリコン層形成用のメタルマスクを取り外す。次に、ｐ型非晶質シリコン層１０３上に、透明導電膜形成用のメタルマスクを設置する。この後、スパッタリング法を用いて、ｐ型非晶質シリコン層１０３上に、ＩＴＯからなる透明導電膜１０４を形成する。この後、透明導電膜形成用のメタルマスクを取り外す。
【０００６】
次に、ｎ型単結晶シリコン基板１０１の裏面上に、非晶質シリコン層形成用のメタルマスクを設置する。この後、プラズマＣＶＤ法を用いて、ｎ型単結晶シリコン基板１０１の裏面上に、ｎ型単結晶シリコン基板１０１に近い方から順に、実質的に真性なノンドープ非晶質シリコン層１０６およびｎ型非晶質シリコン層１０７を形成する。この後、非晶質シリコン層形成用のメタルマスクを取り外す。次に、ｎ型非晶質シリコン層１０７上に、透明導電膜形成用のメタルマスクを設置する。この後、スパッタリング法を用いて、ｎ型非晶質シリコン層１０７上に、ＩＴＯからなる透明導電膜１０８を形成する。この後、透明導電膜形成用のメタルマスクを取り外す。そして、スクリーン印刷法を用いて、透明導電膜１０４および透明導電膜１０８上の所定領域に、それぞれ、金属からなる集電極１０５および集電極１０９を形成する。
【０００７】
ここで、光起電力装置の高出力化のためには、発電領域を規定する表面側の透明導電膜１０４の形成領域をできる限り大きくすることが望ましい。そのため、表面側の透明導電膜１０４をノンドープ非晶質シリコン層１０２およびｐ型非晶質シリコン層１０３と実質的に同じ領域にまで拡大して形成することも考えられる。しかしながら、この場合には、表面側の透明導電膜１０４が、図６に示すように、光起電力装置の側面に回り込みやすくなるので、表面側の透明導電膜１０４が、裏面側のノンドープ非晶質シリコン層１０６、ｎ型非晶質シリコン層１０７および透明導電膜１０８に接触する場合があるという不都合がある。その結果、リーク電流が発生するとともに、本来意図しない導通経路が形成されるという不都合がある。
【０００８】
そこで、図４に示した従来の光起電力装置では、表面側の透明導電膜１０４が裏面側に回り込むのを抑制するために、表面側の透明導電膜１０４を、ノンドープ非晶質シリコン層１０２およびｐ型非晶質シリコン層１０３の形成領域よりも小さい領域に形成している。また、表面側の透明導電膜１０４が裏面側に回り込んだ場合に、表面側の透明導電膜１０４が裏面側のノンドープ非晶質シリコン層１０６、ｎ型非晶質シリコン層１０７および透明導電膜１０８に接触するのを抑制するために、裏面側のノンドープ非晶質シリコン層１０６およびｎ型非晶質シリコン層１０７を、表面側の透明導電膜１０４が形成された領域に対応する領域（発電寄与領域）よりも小さい領域に形成するとともに、裏面側の透明導電膜１０８を、ノンドープ非晶質シリコン層１０６およびｎ型非晶質シリコン層１０７の形成領域よりも小さい領域に形成している。
【０００９】
【特許文献１】
特開２００１−３４５４６３号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、図４および図５に示した従来の光起電力装置では、上記したように、表面側の透明導電膜１０４が裏面側のノンドープ非晶質シリコン層１０６およびｎ型非晶質シリコン層１０７と接触するのを抑制することのみを考慮して、裏面側のノンドープ非晶質シリコン層１０６およびｎ型非晶質シリコン層１０７の形成領域を表面側の透明導電膜１０４の形成領域よりも小さくしていたため、ｎ型単結晶シリコン基板１０１の発電寄与領域の裏面側にノンドープ非晶質シリコン層１０６が形成されていない領域（図４および図５中のＡの領域、以下、両面ＨＩＴ構造未成立領域という）が存在するという不都合があった。その結果、この両面ＨＩＴ構造未成立領域において光誘起キャリアの再結合が生じるので、光起電力装置の開放電圧および出力が低下するという問題点があった。
【００１１】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、高開放電圧および高出力を得ることが可能な光起電力装置を提供することである。
【００１２】
この発明のもう１つの目的は、上記の光起電力装置において、リーク電流が発生するのを抑制することである。
【００１３】
【課題を解決するための手段および発明の効果】
この発明の一の局面による光起電力装置は、表面および裏面を有し、表面側から光が入射される第１導電型の結晶系半導体基板と、結晶系半導体基板の表面上に形成され、実質的に真性な第１非晶質半導体層と、第１非晶質半導体層上に形成された第２導電型の第２非晶質半導体層と、第２非晶質半導体層上に形成された第１透明導電膜と、結晶系半導体基板の裏面上の、少なくとも第１透明導電膜が形成された領域に対応する領域に形成され、実質的に真性な第３非晶質半導体層とを備えている。なお、本発明における非晶質半導体層は、微結晶半導体層も含む広い概念である。
【００１４】
この一の局面による光起電力装置では、上記のように、結晶系半導体基板の裏面上の、少なくとも第１透明導電膜が形成された領域に対応する領域に、実質的に真性な第３非晶質半導体層を設けることによって、少なくとも第１透明導電膜の形成領域に対応する発電寄与領域に第３非晶質半導体層が形成されるので、発電寄与領域での光誘起キャリアの再結合を抑制することができる。その結果、高開放電圧および高出力を得ることができる。
【００１５】
上記一の局面による光起電力装置において、好ましくは、実質的に真性な第３非晶質半導体層上に形成された第１導電型の第４非晶質半導体層と、第４非晶質半導体層上に形成された第２透明導電膜とをさらに備えている。このように構成すれば、結晶系半導体基板の表面側および裏面側の両面にＨＩＴ構造を有する光起電力装置において、少なくとも第１透明導電膜の形成領域に対応する発電寄与領域に第３非晶質半導体層が形成されるので、発電寄与領域での光誘起キャリアの再結合を抑制することができる。その結果、両面ＨＩＴ構造を有する光起電力装置において、高開放電圧および高出力を得ることができる。
【００１６】
上記一の局面による光起電力装置において、好ましくは、第３非晶質半導体層は、結晶系半導体基板の裏面上の、第１透明導電膜が形成される領域に対応する領域と実質的に同じ領域に形成されている。このように構成すれば、結晶系半導体基板の発電寄与領域での光誘起キャリアの再結合を有効に抑制することが可能な最小限の領域に第３非晶質半導体層が形成されるので、その第３非晶質半導体層によって、発電寄与領域での光誘起キャリアの再結合を抑制しながら、表面側の第１透明導電膜と裏面側の第３非晶質半導体層とが接触するのを抑制することができる。その結果、発電寄与領域での光誘起キャリアの再結合を抑制しながら、表面側の第１透明導電膜から裏面側の第３非晶質半導体層への本来意図しない導通経路が形成されるのを抑制することができる。
【００１７】
この場合、好ましくは、第３非晶質半導体層および第４非晶質半導体層は、結晶系半導体基板の裏面上の、第１透明導電膜が形成される領域に対応する領域と実質的に同じ領域に形成されている。このように構成すれば、第３非晶質半導体層の形成時と第４非晶質半導体層の形成時とで、共通のメタルマスクを用いることができるので、製造プロセスを簡略化することができる。
【００１８】
上記一の局面による光起電力装置において、好ましくは、第１透明導電膜は、結晶系半導体基板に接触せず、かつ、第１非晶質半導体層が形成された領域よりも小さい領域に形成されており、第２透明導電膜は、結晶系半導体基板に接触せず、かつ、第３非晶質半導体層が形成された領域よりも小さい領域に形成されている。このように構成すれば、表面側の第１透明導電膜の側端部と裏面側の第２透明導電膜の側端部との間の距離を大きくすることができるので、第１透明導電膜および第２透明導電膜の形成時に、表面側の第１透明導電膜と裏面側の第２透明導電膜とが接触するのを抑制することができる。その結果、リーク電流が発生するのを抑制することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００２０】
図１は、本発明の一実施形態による光起電力装置の構造を示した断面図である。図２は、図１に示した一実施形態による光起電力装置の各層の形成領域を示した透視上面図である。図１および図２を参照して、本発明の一実施形態による光起電力装置の構造について説明する。
【００２１】
本発明の一実施形態による光起電力装置では、図１に示すように、約１Ω・ｃｍの抵抗率と約３００μｍの厚みとを有するｎ型（１００）単結晶シリコン基板（以下、ｎ型単結晶シリコン基板１という）上に、５ｎｍの厚みを有する実質的に真性なノンドープ非晶質シリコン層２が形成されている。ノンドープ非晶質シリコン層２上には、５ｎｍの厚みを有するｐ型非晶質シリコン層３が形成されている。ノンドープ非晶質シリコン層２およびｐ型非晶質シリコン層３は、実質的に同じ領域に形成されているとともに、ｎ型単結晶シリコン基板１の表面領域よりも小さい領域に形成されている。なお、ｎ型単結晶シリコン基板１は、本発明の「結晶系半導体基板」の一例であり、ノンドープ非晶質シリコン層２は、本発明の「第１非晶質半導体層」の一例であり、ｐ型非晶質シリコン層３は、本発明の「第２非晶質半導体層」の一例である。
【００２２】
ｐ型非晶質シリコン層３上には、１００ｎｍの厚みを有するＩＴＯ膜からなる透明導電膜４が形成されている。この透明導電膜４は、本発明の「第１透明導電膜」の一例である。透明導電膜４の上面上の所定領域には、図１に示すように、銀（Ａｇ）からなる約１０μｍ〜約３０μｍの厚みと約１００μｍ〜約５００μｍの幅とを有する集電極５が形成されている。この集電極５は、所定の間隔を隔てて互いに平行に延びるように形成された複数のフィンガー電極部（図示せず）と、フィンガー電極部に流れる電流を集合させるバスバー電極部（図示せず）とによって構成されている。
【００２３】
また、ｎ型単結晶シリコン基板１の裏面上に、５ｎｍの厚みを有する実質的に真性なノンドープ非晶質シリコン層６が形成されている。ノンドープ非晶質シリコン層６上には、５ｎｍの厚みを有するｎ型非晶質シリコン層７が形成されている。なお、ノンドープ非晶質シリコン層６は、本発明の「第３非晶質半導体層」の一例であり、ｎ型非晶質シリコン層７は、本発明の「第４非晶質半導体層」の一例である。
【００２４】
ｎ型非晶質シリコン層７上には、１００ｎｍの厚みを有するＩＴＯ膜からなる透明導電膜８が形成されている。この透明導電膜８は、本発明の「第２透明導電膜」の一例である。透明導電膜８上の所定領域には、約１０μｍ〜約３０μｍの厚みを有する銀（Ａｇ）からなる集電極９が形成されている。
【００２５】
ここで、本実施形態では、図１および図２に示すように、ｎ型単結晶シリコン基板１の裏面上の、透明導電膜４が形成された領域に対応する領域（発電寄与領域）と実質的に同じ領域に、ノンドープ非晶質シリコン層６が形成されている。すなわち、本実施形態では、ｎ型単結晶シリコン基板１の発電寄与領域の裏面側全体が、ノンドープ非晶質シリコン層６によって覆われており、両面ＨＩＴ構造未成立領域が存在しない構造となっている。また、裏面側のｎ型非晶質シリコン層７は、ノンドープ非晶質シリコン層６と実質的に同じ領域に形成されている。
【００２６】
また、本実施形態では、表面側の透明導電膜４は、ｎ型単結晶シリコン基板１に接触せず、かつ、ノンドープ非晶質シリコン層２およびｐ型非晶質シリコン層３が形成された領域よりも小さい領域に形成されている。さらに、裏面側の透明導電膜８は、ｎ型単結晶シリコン基板１に接触せず、かつ、ノンドープ非晶質シリコン層６およびｎ型非晶質シリコン層７が形成された領域よりも小さい領域に形成されている。これにより、表面側の透明導電膜４の側端部と裏面側の透明導電膜８の側端部との間の距離が大きくなるように構成されている。
【００２７】
次に、図１を参照して、本発明の一実施形態による光起電力装置の製造プロセスについて説明する。
【００２８】
まず、約１Ω・ｃｍの抵抗率と、３００μｍの厚みとを有するｎ型単結晶シリコン基板１の表面および裏面を洗浄処理することによって、ｎ型単結晶シリコン基板１の表面および裏面を清浄化する。そして、ｎ型単結晶シリコン基板１の表面上に、非晶質シリコン層形成用のメタルマスクを設置した後、ＲＦプラズマＣＶＤ法（１３．５６ＭＨｚ）を用いて、ｎ型単結晶シリコン基板１の表面上に、ノンドープ非晶質シリコン層２およびｐ型非晶質シリコン層３をそれぞれ５ｎｍの厚みで堆積する。この場合の形成条件は、形成温度：約５０℃〜約２００℃、反応圧力：約５Ｐａ〜約１００Ｐａ、ＲＦパワー：約１ｍＷ／ｃｍ2〜約５００ｍＷ／ｃｍ2である。なお、ｐ型ドーパントとしては、ボロン（Ｂ）を用いる。この後、非晶質シリコン層形成用のメタルマスクを取り外す。
【００２９】
その後、透明導電膜形成用のメタルマスクをｐ型非晶質シリコン層３上に設置する。その後、ＤＣマグネトロンスパッタ法を用いて、Ｏ2／Ａｒ＝約１％、圧力：約０．４Ｐａ〜約１．３Ｐａ、カソードＤＣ電力：約１ｋＷの条件下で、ｐ型非晶質シリコン層３上に、約１００ｎｍの厚みを有するＩＴＯ膜からなる透明導電膜４を形成する。この後、透明導電膜形成用のメタルマスクを取り外す。
【００３０】
次に、ｎ型単結晶シリコン基板１の裏面上に非晶質シリコン層形成用のメタルマスクを設置した後、ノンドープ非晶質シリコン層２およびｐ型非晶質シリコン層３の形成時と同じ形成条件で、ＲＦプラズマＣＶＤ法により、ｎ型単結晶シリコン基板１の裏面上に、ノンドープ非晶質シリコン層６およびｎ型非晶質シリコン層７をそれぞれ５ｎｍの厚みで堆積する。なお、ｎ型ドーパントとしては、燐（Ｐ）を用いる。
【００３１】
この際、本実施形態では、共通の非晶質シリコン層形成用のメタルマスクを用いて、ノンドープ非晶質シリコン層６およびｎ型非晶質シリコン層７を、ｎ型単結晶シリコン基板１の裏面上の、表面側の透明導電膜４の形成領域に対応する領域（発電寄与領域）と実質的に同じ領域に形成する。この後、非晶質シリコン層形成用のメタルマスクを取り外す。
【００３２】
その後、透明導電膜形成用のメタルマスクをｎ型非晶質シリコン層７上に設置した後、表面側の透明導電膜４と同じ形成条件で、ＤＣマグネトロンスパッタ法を用いて、ｎ型非晶質シリコン層７上に、約１００ｎｍの厚みを有するＩＴＯ膜からなる裏面側の透明導電膜８を形成する。
【００３３】
この後、表面側の透明導電膜４上に、エポキシ樹脂に銀（Ａｇ）微粉末を練り込んだＡｇペーストをスクリーン印刷法により、約１０μｍ〜約３０μｍの高さと、約１００μｍ〜約５００μｍの幅とを有するように形成する。そして、２００℃で８０分間焼成硬化することによって、所定の間隔を隔てて互いに平行に延びるように形成された複数のフィンガー電極部と、フィンガー電極部に流れる電流を集合させるバスバー電極部とからなる集電極５を形成する。さらに、裏面側の透明導電膜８面上に、Ａｇからなる集電極９を形成する。このようにして、図１に示した本実施形態による光起電力装置が形成される。
【００３４】
本実施形態では、上記のように、ｎ型単結晶シリコン基板１の裏面上の、少なくとも表面側の透明導電膜４が形成された領域に対応する領域に、実質的に真性なノンドープ非晶質シリコン層６を設けることによって、少なくとも表面側の透明導電膜４の形成領域に対応する発電寄与領域に裏面側のノンドープ非晶質シリコン層６が形成されるので、発電寄与領域での光誘起キャリアの再結合を抑制することができる。その結果、高開放電圧および高出力を得ることができる。
【００３５】
また、本実施形態では、裏面側のノンドープ非晶質シリコン層６を、ｎ型単結晶シリコン基板１の裏面上の、表面側の透明導電膜４が形成される領域に対応する領域と実質的に同じ領域に形成することによって、ｎ型単結晶シリコン基板１の発電寄与領域での光誘起キャリアの再結合を有効に抑制することが可能な最小限の領域にノンドープ非晶質シリコン層６が形成されるので、そのノンドープ非晶質シリコン層６によって、発電寄与領域での光誘起キャリアの再結合を抑制しながら、表面側の透明導電膜４と裏面側のノンドープ非晶質シリコン層６とが接触するのを抑制することができる。その結果、発電寄与領域での光誘起キャリアの再結合を抑制しながら、表面側の透明導電膜４から裏面側のノンドープ非晶質シリコン層６への本来意図しない導通経路が形成されるのを抑制することができる。
【００３６】
また、本実施形態では、表面側の透明導電膜４を、ｎ型単結晶シリコン基板１に接触せず、かつ、ノンドープ非晶質シリコン層２が形成された領域よりも小さい領域に形成するとともに、裏面側の透明導電膜８を、ｎ型単結晶シリコン基板１に接触せず、かつ、ノンドープ非晶質シリコン層６が形成された領域よりも小さい領域に形成することによって、表面側の透明導電膜４の側端部と裏面側の透明導電膜８の側端部との間の距離を大きくすることができるので、透明導電膜４および透明導電膜８の形成時に、表面側の透明導電膜４と裏面側の透明導電膜８とが接触するのを抑制することができる。その結果、リーク電流が発生するのを抑制することができる。
【００３７】
また、本実施形態では、ｎ型非晶質シリコン層７をノンドープ非晶質シリコン層６と実質的に同じ領域に形成することによって、ノンドープ非晶質シリコン層６の形成時とｎ型非晶質シリコン層７の形成時とで、共通のメタルマスクを用いることができるので、製造プロセスを簡略化することができる。
【００３８】
次に、上記した本実施形態の効果を確認するために行った実験について図３を参照して説明する。図３は、ｎ型単結晶シリコン基板を用いた両面ＨＩＴ構造を有する光起電力装置における両面ＨＩＴ構造未成立面積比と規格化出力との関係を示した図である。ここで、両面ＨＩＴ構造未成立面積比とは、発電面積（表面側の透明導電膜４が形成された面積から表面側の集電極５が形成された面積を差し引いた面積）に対する両面ＨＩＴ構造未成立領域（図４、図５のＡ領域参照）の面積比である。また、出力の規格化は、図１および図２に示すような、表面側の透明導電膜４と、裏面側のノンドープ非晶質シリコン層６およびｎ型非晶質シリコン層７との形成領域が一致している場合（両面ＨＩＴ構造未成立面積比が０の場合）の光起電力装置の出力により行った。
【００３９】
図３から明らかなように、両面ＨＩＴ構造未成立面積比が増大するのに従って、規格化出力が低下することがわかる。これは、両面ＨＩＴ構造未成立面積比が増大するのにともなって、開放電圧が低下することに起因すると考えられる。また、図３の結果から、ｎ型単結晶シリコン基板を用いた両面ＨＩＴ構造を有する光起電力装置において、表面側の透明導電膜の形成領域によって発電寄与領域がほぼ決定される場合に、発電寄与領域の裏面側での光誘起キャリアの再結合防止のためには、発電寄与領域の裏面側にノンドープ非晶質シリコン層が形成されていることが重要であることを確認することができた。
【００４０】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４１】
たとえば、上記実施形態では、表面側および裏面側の両面にＨＩＴ構造を有する光起電力装置を例にとって説明したが、本発明はこれに限らず、表面側にのみＨＩＴ構造を有する光起電力装置についても本発明は適用可能である。
【００４２】
また、上記実施形態では、ｎ型非晶質シリコン層７をノンドープ非晶質シリコン層６の形成領域と実質的に同じ領域となるように形成したが、本発明はこれに限らず、ｎ型非晶質シリコン層をノンドープ非晶質シリコン層の形成領域よりも小さい領域に形成してもよい。
【００４３】
また、上記実施形態では、結晶系半導体基板としてｎ型単結晶シリコン基板を用いたが、本発明はこれに限らず、ｐ型単結晶シリコン基板を用いてもよい。
【００４４】
また、上記実施形態では、結晶系半導体基板の上面上および裏面上に形成される非晶質半導体層の一例として、非晶質シリコン層を用いた場合について説明したが、本発明はこれに限らず、非晶質シリコン層に代えて、非晶質ＳｉＣ層、非晶質ＳｉＧｅ層、非晶質ＳｉＯx層、非晶質ＳｉＮ層などのシリコン系半導体材料からなる非晶質半導体層を用いても同様の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による光起電力装置の構造を示した断面図である。
【図２】図１に示した一実施形態による光起電力装置の各層の形成領域を示した透視上面図である。
【図３】ｎ型単結晶シリコン基板を用いた両面ＨＩＴ構造を有する光起電力装置における両面ＨＩＴ構造未成立面積比と規格化出力との関係を示した図である。
【図４】従来の両面ＨＩＴ構造を有する光起電力装置の構造を示した断面図である。
【図５】図４に示した従来の両面ＨＩＴ構造を有する光起電力装置の各層の形成領域を示した透視上面図である。
【図６】図４に示した従来の両面ＨＩＴ構造を有する光起電力装置において、表面側の透明導電膜の形成領域を大きくした場合の不都合を説明するための断面図である。
【符号の説明】
１ ｎ型単結晶シリコン基板（結晶系半導体基板）
２ ノンドープ非晶質シリコン層（第１非晶質半導体層）
３ ｐ型非晶質シリコン層（第２非晶質半導体層）
４ 透明導電膜（第１透明導電膜）
５ 集電極
６ ノンドープ非晶質シリコン層（第３非晶質半導体層）
７ ｎ型非晶質シリコン層（第４非晶質半導体層）
８ 透明導電膜（第２透明導電膜）
９ 集電極
【発明の属する技術分野】
この発明は、光起電力装置に関し、特に、結晶系半導体基板上に非晶質半導体層が形成された光起電力装置に関する。
【０００２】
【従来の技術】
従来、第１導電型の結晶系シリコン基板の表面上に、第２導電型の非晶質シリコン層を形成することによりｐｎ接合が形成される光起電力装置において、第１導電型の結晶系シリコン基板と第２導電型の非晶質シリコン層との間に、実質的に真性な非晶質シリコン層を挿入することにより接合特性を改善したＨＩＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ ｗｉｔｈ ｉｎｔｒｉｎｓｉｃ ｔｈｉｎ−ｌａｙｅｒ）構造を有する光起電力装置が知られている（たとえば、特許文献１参照）。また、上記のＨＩＴ構造を有する光起電力装置において、第１導電型の結晶系シリコン基板の裏面上に、結晶系シリコン基板に近い方から順に、実質的に真性な非晶質シリコン層および第１導電型の非晶質シリコン層がさらに形成された両面ＨＩＴ構造を有する光起電力装置も知られている。
【０００３】
図４は、従来の両面ＨＩＴ構造を有する光起電力装置の構造を示した断面図である。図５は、図４に示した従来の両面ＨＩＴ構造を有する光起電力装置の各層の形成領域を示した透視上面図である。図４および図５を参照して、従来の両面ＨＩＴ構造を有する光起電力装置では、表面側から光が入射されるｎ型単結晶シリコン基板１０１の表面上に、実質的に真性なノンドープ非晶質シリコン層１０２、ｐ型非晶質シリコン層１０３、ＩＴＯからなる透明導電膜１０４および金属からなる集電極１０５が順次形成されている。ノンドープ非晶質シリコン層１０２は、ｎ型単結晶シリコン基板１０１の表面近傍の結晶欠陥に起因する光誘起キャリアの再結合を抑制する機能を有する。
【０００４】
また、ｎ型単結晶シリコン基板１０１の裏面上には、ｎ型単結晶シリコン基板１０１に近い方から順に、実質的に真性なノンドープ非晶質シリコン層１０６、ｎ型非晶質シリコン層１０７、ＩＴＯからなる透明導電膜１０８および金属からなる集電極１０９が形成されている。ノンドープ非晶質シリコン層１０６は、ｎ型単結晶シリコン基板１０１の裏面近傍の結晶欠陥に起因する光誘起キャリアの再結合を抑制する機能を有する。
【０００５】
図４および図５に示した従来の両面ＨＩＴ構造を有する光起電力装置の製造プロセスとしては、まず、ｎ型単結晶シリコン基板１０１の表面上に、非晶質シリコン層形成用のメタルマスクを設置する。この後、プラズマＣＶＤ法を用いて、ｎ型単結晶シリコン基板１０１の表面上に、実質的に真性なノンドープ非晶質シリコン層１０２およびｐ型非晶質シリコン層１０３を順次形成する。この後、非晶質シリコン層形成用のメタルマスクを取り外す。次に、ｐ型非晶質シリコン層１０３上に、透明導電膜形成用のメタルマスクを設置する。この後、スパッタリング法を用いて、ｐ型非晶質シリコン層１０３上に、ＩＴＯからなる透明導電膜１０４を形成する。この後、透明導電膜形成用のメタルマスクを取り外す。
【０００６】
次に、ｎ型単結晶シリコン基板１０１の裏面上に、非晶質シリコン層形成用のメタルマスクを設置する。この後、プラズマＣＶＤ法を用いて、ｎ型単結晶シリコン基板１０１の裏面上に、ｎ型単結晶シリコン基板１０１に近い方から順に、実質的に真性なノンドープ非晶質シリコン層１０６およびｎ型非晶質シリコン層１０７を形成する。この後、非晶質シリコン層形成用のメタルマスクを取り外す。次に、ｎ型非晶質シリコン層１０７上に、透明導電膜形成用のメタルマスクを設置する。この後、スパッタリング法を用いて、ｎ型非晶質シリコン層１０７上に、ＩＴＯからなる透明導電膜１０８を形成する。この後、透明導電膜形成用のメタルマスクを取り外す。そして、スクリーン印刷法を用いて、透明導電膜１０４および透明導電膜１０８上の所定領域に、それぞれ、金属からなる集電極１０５および集電極１０９を形成する。
【０００７】
ここで、光起電力装置の高出力化のためには、発電領域を規定する表面側の透明導電膜１０４の形成領域をできる限り大きくすることが望ましい。そのため、表面側の透明導電膜１０４をノンドープ非晶質シリコン層１０２およびｐ型非晶質シリコン層１０３と実質的に同じ領域にまで拡大して形成することも考えられる。しかしながら、この場合には、表面側の透明導電膜１０４が、図６に示すように、光起電力装置の側面に回り込みやすくなるので、表面側の透明導電膜１０４が、裏面側のノンドープ非晶質シリコン層１０６、ｎ型非晶質シリコン層１０７および透明導電膜１０８に接触する場合があるという不都合がある。その結果、リーク電流が発生するとともに、本来意図しない導通経路が形成されるという不都合がある。
【０００８】
そこで、図４に示した従来の光起電力装置では、表面側の透明導電膜１０４が裏面側に回り込むのを抑制するために、表面側の透明導電膜１０４を、ノンドープ非晶質シリコン層１０２およびｐ型非晶質シリコン層１０３の形成領域よりも小さい領域に形成している。また、表面側の透明導電膜１０４が裏面側に回り込んだ場合に、表面側の透明導電膜１０４が裏面側のノンドープ非晶質シリコン層１０６、ｎ型非晶質シリコン層１０７および透明導電膜１０８に接触するのを抑制するために、裏面側のノンドープ非晶質シリコン層１０６およびｎ型非晶質シリコン層１０７を、表面側の透明導電膜１０４が形成された領域に対応する領域（発電寄与領域）よりも小さい領域に形成するとともに、裏面側の透明導電膜１０８を、ノンドープ非晶質シリコン層１０６およびｎ型非晶質シリコン層１０７の形成領域よりも小さい領域に形成している。
【０００９】
【特許文献１】
特開２００１−３４５４６３号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、図４および図５に示した従来の光起電力装置では、上記したように、表面側の透明導電膜１０４が裏面側のノンドープ非晶質シリコン層１０６およびｎ型非晶質シリコン層１０７と接触するのを抑制することのみを考慮して、裏面側のノンドープ非晶質シリコン層１０６およびｎ型非晶質シリコン層１０７の形成領域を表面側の透明導電膜１０４の形成領域よりも小さくしていたため、ｎ型単結晶シリコン基板１０１の発電寄与領域の裏面側にノンドープ非晶質シリコン層１０６が形成されていない領域（図４および図５中のＡの領域、以下、両面ＨＩＴ構造未成立領域という）が存在するという不都合があった。その結果、この両面ＨＩＴ構造未成立領域において光誘起キャリアの再結合が生じるので、光起電力装置の開放電圧および出力が低下するという問題点があった。
【００１１】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、高開放電圧および高出力を得ることが可能な光起電力装置を提供することである。
【００１２】
この発明のもう１つの目的は、上記の光起電力装置において、リーク電流が発生するのを抑制することである。
【００１３】
【課題を解決するための手段および発明の効果】
この発明の一の局面による光起電力装置は、表面および裏面を有し、表面側から光が入射される第１導電型の結晶系半導体基板と、結晶系半導体基板の表面上に形成され、実質的に真性な第１非晶質半導体層と、第１非晶質半導体層上に形成された第２導電型の第２非晶質半導体層と、第２非晶質半導体層上に形成された第１透明導電膜と、結晶系半導体基板の裏面上の、少なくとも第１透明導電膜が形成された領域に対応する領域に形成され、実質的に真性な第３非晶質半導体層とを備えている。なお、本発明における非晶質半導体層は、微結晶半導体層も含む広い概念である。
【００１４】
この一の局面による光起電力装置では、上記のように、結晶系半導体基板の裏面上の、少なくとも第１透明導電膜が形成された領域に対応する領域に、実質的に真性な第３非晶質半導体層を設けることによって、少なくとも第１透明導電膜の形成領域に対応する発電寄与領域に第３非晶質半導体層が形成されるので、発電寄与領域での光誘起キャリアの再結合を抑制することができる。その結果、高開放電圧および高出力を得ることができる。
【００１５】
上記一の局面による光起電力装置において、好ましくは、実質的に真性な第３非晶質半導体層上に形成された第１導電型の第４非晶質半導体層と、第４非晶質半導体層上に形成された第２透明導電膜とをさらに備えている。このように構成すれば、結晶系半導体基板の表面側および裏面側の両面にＨＩＴ構造を有する光起電力装置において、少なくとも第１透明導電膜の形成領域に対応する発電寄与領域に第３非晶質半導体層が形成されるので、発電寄与領域での光誘起キャリアの再結合を抑制することができる。その結果、両面ＨＩＴ構造を有する光起電力装置において、高開放電圧および高出力を得ることができる。
【００１６】
上記一の局面による光起電力装置において、好ましくは、第３非晶質半導体層は、結晶系半導体基板の裏面上の、第１透明導電膜が形成される領域に対応する領域と実質的に同じ領域に形成されている。このように構成すれば、結晶系半導体基板の発電寄与領域での光誘起キャリアの再結合を有効に抑制することが可能な最小限の領域に第３非晶質半導体層が形成されるので、その第３非晶質半導体層によって、発電寄与領域での光誘起キャリアの再結合を抑制しながら、表面側の第１透明導電膜と裏面側の第３非晶質半導体層とが接触するのを抑制することができる。その結果、発電寄与領域での光誘起キャリアの再結合を抑制しながら、表面側の第１透明導電膜から裏面側の第３非晶質半導体層への本来意図しない導通経路が形成されるのを抑制することができる。
【００１７】
この場合、好ましくは、第３非晶質半導体層および第４非晶質半導体層は、結晶系半導体基板の裏面上の、第１透明導電膜が形成される領域に対応する領域と実質的に同じ領域に形成されている。このように構成すれば、第３非晶質半導体層の形成時と第４非晶質半導体層の形成時とで、共通のメタルマスクを用いることができるので、製造プロセスを簡略化することができる。
【００１８】
上記一の局面による光起電力装置において、好ましくは、第１透明導電膜は、結晶系半導体基板に接触せず、かつ、第１非晶質半導体層が形成された領域よりも小さい領域に形成されており、第２透明導電膜は、結晶系半導体基板に接触せず、かつ、第３非晶質半導体層が形成された領域よりも小さい領域に形成されている。このように構成すれば、表面側の第１透明導電膜の側端部と裏面側の第２透明導電膜の側端部との間の距離を大きくすることができるので、第１透明導電膜および第２透明導電膜の形成時に、表面側の第１透明導電膜と裏面側の第２透明導電膜とが接触するのを抑制することができる。その結果、リーク電流が発生するのを抑制することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００２０】
図１は、本発明の一実施形態による光起電力装置の構造を示した断面図である。図２は、図１に示した一実施形態による光起電力装置の各層の形成領域を示した透視上面図である。図１および図２を参照して、本発明の一実施形態による光起電力装置の構造について説明する。
【００２１】
本発明の一実施形態による光起電力装置では、図１に示すように、約１Ω・ｃｍの抵抗率と約３００μｍの厚みとを有するｎ型（１００）単結晶シリコン基板（以下、ｎ型単結晶シリコン基板１という）上に、５ｎｍの厚みを有する実質的に真性なノンドープ非晶質シリコン層２が形成されている。ノンドープ非晶質シリコン層２上には、５ｎｍの厚みを有するｐ型非晶質シリコン層３が形成されている。ノンドープ非晶質シリコン層２およびｐ型非晶質シリコン層３は、実質的に同じ領域に形成されているとともに、ｎ型単結晶シリコン基板１の表面領域よりも小さい領域に形成されている。なお、ｎ型単結晶シリコン基板１は、本発明の「結晶系半導体基板」の一例であり、ノンドープ非晶質シリコン層２は、本発明の「第１非晶質半導体層」の一例であり、ｐ型非晶質シリコン層３は、本発明の「第２非晶質半導体層」の一例である。
【００２２】
ｐ型非晶質シリコン層３上には、１００ｎｍの厚みを有するＩＴＯ膜からなる透明導電膜４が形成されている。この透明導電膜４は、本発明の「第１透明導電膜」の一例である。透明導電膜４の上面上の所定領域には、図１に示すように、銀（Ａｇ）からなる約１０μｍ〜約３０μｍの厚みと約１００μｍ〜約５００μｍの幅とを有する集電極５が形成されている。この集電極５は、所定の間隔を隔てて互いに平行に延びるように形成された複数のフィンガー電極部（図示せず）と、フィンガー電極部に流れる電流を集合させるバスバー電極部（図示せず）とによって構成されている。
【００２３】
また、ｎ型単結晶シリコン基板１の裏面上に、５ｎｍの厚みを有する実質的に真性なノンドープ非晶質シリコン層６が形成されている。ノンドープ非晶質シリコン層６上には、５ｎｍの厚みを有するｎ型非晶質シリコン層７が形成されている。なお、ノンドープ非晶質シリコン層６は、本発明の「第３非晶質半導体層」の一例であり、ｎ型非晶質シリコン層７は、本発明の「第４非晶質半導体層」の一例である。
【００２４】
ｎ型非晶質シリコン層７上には、１００ｎｍの厚みを有するＩＴＯ膜からなる透明導電膜８が形成されている。この透明導電膜８は、本発明の「第２透明導電膜」の一例である。透明導電膜８上の所定領域には、約１０μｍ〜約３０μｍの厚みを有する銀（Ａｇ）からなる集電極９が形成されている。
【００２５】
ここで、本実施形態では、図１および図２に示すように、ｎ型単結晶シリコン基板１の裏面上の、透明導電膜４が形成された領域に対応する領域（発電寄与領域）と実質的に同じ領域に、ノンドープ非晶質シリコン層６が形成されている。すなわち、本実施形態では、ｎ型単結晶シリコン基板１の発電寄与領域の裏面側全体が、ノンドープ非晶質シリコン層６によって覆われており、両面ＨＩＴ構造未成立領域が存在しない構造となっている。また、裏面側のｎ型非晶質シリコン層７は、ノンドープ非晶質シリコン層６と実質的に同じ領域に形成されている。
【００２６】
また、本実施形態では、表面側の透明導電膜４は、ｎ型単結晶シリコン基板１に接触せず、かつ、ノンドープ非晶質シリコン層２およびｐ型非晶質シリコン層３が形成された領域よりも小さい領域に形成されている。さらに、裏面側の透明導電膜８は、ｎ型単結晶シリコン基板１に接触せず、かつ、ノンドープ非晶質シリコン層６およびｎ型非晶質シリコン層７が形成された領域よりも小さい領域に形成されている。これにより、表面側の透明導電膜４の側端部と裏面側の透明導電膜８の側端部との間の距離が大きくなるように構成されている。
【００２７】
次に、図１を参照して、本発明の一実施形態による光起電力装置の製造プロセスについて説明する。
【００２８】
まず、約１Ω・ｃｍの抵抗率と、３００μｍの厚みとを有するｎ型単結晶シリコン基板１の表面および裏面を洗浄処理することによって、ｎ型単結晶シリコン基板１の表面および裏面を清浄化する。そして、ｎ型単結晶シリコン基板１の表面上に、非晶質シリコン層形成用のメタルマスクを設置した後、ＲＦプラズマＣＶＤ法（１３．５６ＭＨｚ）を用いて、ｎ型単結晶シリコン基板１の表面上に、ノンドープ非晶質シリコン層２およびｐ型非晶質シリコン層３をそれぞれ５ｎｍの厚みで堆積する。この場合の形成条件は、形成温度：約５０℃〜約２００℃、反応圧力：約５Ｐａ〜約１００Ｐａ、ＲＦパワー：約１ｍＷ／ｃｍ2〜約５００ｍＷ／ｃｍ2である。なお、ｐ型ドーパントとしては、ボロン（Ｂ）を用いる。この後、非晶質シリコン層形成用のメタルマスクを取り外す。
【００２９】
その後、透明導電膜形成用のメタルマスクをｐ型非晶質シリコン層３上に設置する。その後、ＤＣマグネトロンスパッタ法を用いて、Ｏ2／Ａｒ＝約１％、圧力：約０．４Ｐａ〜約１．３Ｐａ、カソードＤＣ電力：約１ｋＷの条件下で、ｐ型非晶質シリコン層３上に、約１００ｎｍの厚みを有するＩＴＯ膜からなる透明導電膜４を形成する。この後、透明導電膜形成用のメタルマスクを取り外す。
【００３０】
次に、ｎ型単結晶シリコン基板１の裏面上に非晶質シリコン層形成用のメタルマスクを設置した後、ノンドープ非晶質シリコン層２およびｐ型非晶質シリコン層３の形成時と同じ形成条件で、ＲＦプラズマＣＶＤ法により、ｎ型単結晶シリコン基板１の裏面上に、ノンドープ非晶質シリコン層６およびｎ型非晶質シリコン層７をそれぞれ５ｎｍの厚みで堆積する。なお、ｎ型ドーパントとしては、燐（Ｐ）を用いる。
【００３１】
この際、本実施形態では、共通の非晶質シリコン層形成用のメタルマスクを用いて、ノンドープ非晶質シリコン層６およびｎ型非晶質シリコン層７を、ｎ型単結晶シリコン基板１の裏面上の、表面側の透明導電膜４の形成領域に対応する領域（発電寄与領域）と実質的に同じ領域に形成する。この後、非晶質シリコン層形成用のメタルマスクを取り外す。
【００３２】
その後、透明導電膜形成用のメタルマスクをｎ型非晶質シリコン層７上に設置した後、表面側の透明導電膜４と同じ形成条件で、ＤＣマグネトロンスパッタ法を用いて、ｎ型非晶質シリコン層７上に、約１００ｎｍの厚みを有するＩＴＯ膜からなる裏面側の透明導電膜８を形成する。
【００３３】
この後、表面側の透明導電膜４上に、エポキシ樹脂に銀（Ａｇ）微粉末を練り込んだＡｇペーストをスクリーン印刷法により、約１０μｍ〜約３０μｍの高さと、約１００μｍ〜約５００μｍの幅とを有するように形成する。そして、２００℃で８０分間焼成硬化することによって、所定の間隔を隔てて互いに平行に延びるように形成された複数のフィンガー電極部と、フィンガー電極部に流れる電流を集合させるバスバー電極部とからなる集電極５を形成する。さらに、裏面側の透明導電膜８面上に、Ａｇからなる集電極９を形成する。このようにして、図１に示した本実施形態による光起電力装置が形成される。
【００３４】
本実施形態では、上記のように、ｎ型単結晶シリコン基板１の裏面上の、少なくとも表面側の透明導電膜４が形成された領域に対応する領域に、実質的に真性なノンドープ非晶質シリコン層６を設けることによって、少なくとも表面側の透明導電膜４の形成領域に対応する発電寄与領域に裏面側のノンドープ非晶質シリコン層６が形成されるので、発電寄与領域での光誘起キャリアの再結合を抑制することができる。その結果、高開放電圧および高出力を得ることができる。
【００３５】
また、本実施形態では、裏面側のノンドープ非晶質シリコン層６を、ｎ型単結晶シリコン基板１の裏面上の、表面側の透明導電膜４が形成される領域に対応する領域と実質的に同じ領域に形成することによって、ｎ型単結晶シリコン基板１の発電寄与領域での光誘起キャリアの再結合を有効に抑制することが可能な最小限の領域にノンドープ非晶質シリコン層６が形成されるので、そのノンドープ非晶質シリコン層６によって、発電寄与領域での光誘起キャリアの再結合を抑制しながら、表面側の透明導電膜４と裏面側のノンドープ非晶質シリコン層６とが接触するのを抑制することができる。その結果、発電寄与領域での光誘起キャリアの再結合を抑制しながら、表面側の透明導電膜４から裏面側のノンドープ非晶質シリコン層６への本来意図しない導通経路が形成されるのを抑制することができる。
【００３６】
また、本実施形態では、表面側の透明導電膜４を、ｎ型単結晶シリコン基板１に接触せず、かつ、ノンドープ非晶質シリコン層２が形成された領域よりも小さい領域に形成するとともに、裏面側の透明導電膜８を、ｎ型単結晶シリコン基板１に接触せず、かつ、ノンドープ非晶質シリコン層６が形成された領域よりも小さい領域に形成することによって、表面側の透明導電膜４の側端部と裏面側の透明導電膜８の側端部との間の距離を大きくすることができるので、透明導電膜４および透明導電膜８の形成時に、表面側の透明導電膜４と裏面側の透明導電膜８とが接触するのを抑制することができる。その結果、リーク電流が発生するのを抑制することができる。
【００３７】
また、本実施形態では、ｎ型非晶質シリコン層７をノンドープ非晶質シリコン層６と実質的に同じ領域に形成することによって、ノンドープ非晶質シリコン層６の形成時とｎ型非晶質シリコン層７の形成時とで、共通のメタルマスクを用いることができるので、製造プロセスを簡略化することができる。
【００３８】
次に、上記した本実施形態の効果を確認するために行った実験について図３を参照して説明する。図３は、ｎ型単結晶シリコン基板を用いた両面ＨＩＴ構造を有する光起電力装置における両面ＨＩＴ構造未成立面積比と規格化出力との関係を示した図である。ここで、両面ＨＩＴ構造未成立面積比とは、発電面積（表面側の透明導電膜４が形成された面積から表面側の集電極５が形成された面積を差し引いた面積）に対する両面ＨＩＴ構造未成立領域（図４、図５のＡ領域参照）の面積比である。また、出力の規格化は、図１および図２に示すような、表面側の透明導電膜４と、裏面側のノンドープ非晶質シリコン層６およびｎ型非晶質シリコン層７との形成領域が一致している場合（両面ＨＩＴ構造未成立面積比が０の場合）の光起電力装置の出力により行った。
【００３９】
図３から明らかなように、両面ＨＩＴ構造未成立面積比が増大するのに従って、規格化出力が低下することがわかる。これは、両面ＨＩＴ構造未成立面積比が増大するのにともなって、開放電圧が低下することに起因すると考えられる。また、図３の結果から、ｎ型単結晶シリコン基板を用いた両面ＨＩＴ構造を有する光起電力装置において、表面側の透明導電膜の形成領域によって発電寄与領域がほぼ決定される場合に、発電寄与領域の裏面側での光誘起キャリアの再結合防止のためには、発電寄与領域の裏面側にノンドープ非晶質シリコン層が形成されていることが重要であることを確認することができた。
【００４０】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４１】
たとえば、上記実施形態では、表面側および裏面側の両面にＨＩＴ構造を有する光起電力装置を例にとって説明したが、本発明はこれに限らず、表面側にのみＨＩＴ構造を有する光起電力装置についても本発明は適用可能である。
【００４２】
また、上記実施形態では、ｎ型非晶質シリコン層７をノンドープ非晶質シリコン層６の形成領域と実質的に同じ領域となるように形成したが、本発明はこれに限らず、ｎ型非晶質シリコン層をノンドープ非晶質シリコン層の形成領域よりも小さい領域に形成してもよい。
【００４３】
また、上記実施形態では、結晶系半導体基板としてｎ型単結晶シリコン基板を用いたが、本発明はこれに限らず、ｐ型単結晶シリコン基板を用いてもよい。
【００４４】
また、上記実施形態では、結晶系半導体基板の上面上および裏面上に形成される非晶質半導体層の一例として、非晶質シリコン層を用いた場合について説明したが、本発明はこれに限らず、非晶質シリコン層に代えて、非晶質ＳｉＣ層、非晶質ＳｉＧｅ層、非晶質ＳｉＯx層、非晶質ＳｉＮ層などのシリコン系半導体材料からなる非晶質半導体層を用いても同様の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による光起電力装置の構造を示した断面図である。
【図２】図１に示した一実施形態による光起電力装置の各層の形成領域を示した透視上面図である。
【図３】ｎ型単結晶シリコン基板を用いた両面ＨＩＴ構造を有する光起電力装置における両面ＨＩＴ構造未成立面積比と規格化出力との関係を示した図である。
【図４】従来の両面ＨＩＴ構造を有する光起電力装置の構造を示した断面図である。
【図５】図４に示した従来の両面ＨＩＴ構造を有する光起電力装置の各層の形成領域を示した透視上面図である。
【図６】図４に示した従来の両面ＨＩＴ構造を有する光起電力装置において、表面側の透明導電膜の形成領域を大きくした場合の不都合を説明するための断面図である。
【符号の説明】
１ ｎ型単結晶シリコン基板（結晶系半導体基板）
２ ノンドープ非晶質シリコン層（第１非晶質半導体層）
３ ｐ型非晶質シリコン層（第２非晶質半導体層）
４ 透明導電膜（第１透明導電膜）
５ 集電極
６ ノンドープ非晶質シリコン層（第３非晶質半導体層）
７ ｎ型非晶質シリコン層（第４非晶質半導体層）
８ 透明導電膜（第２透明導電膜）
９ 集電極
Claims (1)
- 表面および裏面を有し、前記表面側から光が入射される第１導電型の結晶系半導体基板と、
前記結晶系半導体基板の表面上に形成され、実質的に真性な第１非晶質半導体層と、
前記第１非晶質半導体層上に形成された第２導電型の第２非晶質半導体層と、
前記第２非晶質半導体層上に形成された第１透明導電膜と、
前記結晶系半導体基板の裏面上の、少なくとも前記第１透明導電膜が形成された領域に対応する領域に形成され、実質的に真性な第３非晶質半導体層と、
前記第３非晶質半導体層上に形成された第１導電型の第４非晶質半導体層と、
前記第４非晶質半導体層上に形成された第２透明導電膜と、を備え、
前記第１透明導電膜は、前記結晶系半導体基板に接触せず、かつ、前記第１非晶質半導体層が形成された領域よりも小さい領域に形成されており、
前記第２透明導電膜は、前記結晶系半導体基板に接触せず、かつ、前記第３非晶質半導体層が形成された領域よりも小さい領域に形成されている、光起電力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003013292A JP4194379B2 (ja) | 2003-01-22 | 2003-01-22 | 光起電力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003013292A JP4194379B2 (ja) | 2003-01-22 | 2003-01-22 | 光起電力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004228281A JP2004228281A (ja) | 2004-08-12 |
| JP4194379B2 true JP4194379B2 (ja) | 2008-12-10 |
Family
ID=32901659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003013292A Expired - Fee Related JP4194379B2 (ja) | 2003-01-22 | 2003-01-22 | 光起電力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4194379B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4502845B2 (ja) * | 2005-02-25 | 2010-07-14 | 三洋電機株式会社 | 光起電力素子 |
| EP1696492B1 (en) * | 2005-02-25 | 2012-04-11 | Sanyo Electric Co., Ltd. | Photovoltaic cell |
| JP5535709B2 (ja) | 2010-03-19 | 2014-07-02 | 三洋電機株式会社 | 太陽電池、その太陽電池を用いた太陽電池モジュール及び太陽電池の製造方法 |
| JPWO2012105155A1 (ja) * | 2011-01-31 | 2014-07-03 | 三洋電機株式会社 | 光電変換装置及びその製造方法 |
| DE102012104289A1 (de) * | 2012-05-16 | 2013-11-21 | Roth & Rau Ag | Heterokontakt-Solarzelle und Verfahren zu deren Herstellung |
| EP3832737A1 (en) * | 2012-07-02 | 2021-06-09 | Meyer Burger (Germany) GmbH | Hetero-junction solar cell with edge isolation and method of manufacturing same |
| JP5868290B2 (ja) * | 2012-08-23 | 2016-02-24 | 三菱電機株式会社 | 光起電力装置およびその製造方法 |
| US20150214398A1 (en) * | 2012-08-29 | 2015-07-30 | Mitsubishi Electric Corporation | Photovoltaic element and manufacturing method thereof |
| JP5889163B2 (ja) * | 2012-11-02 | 2016-03-22 | 三菱電機株式会社 | 光起電力装置およびその製造方法、光起電力モジュール |
| KR101778128B1 (ko) * | 2016-01-20 | 2017-09-13 | 엘지전자 주식회사 | 태양전지 |
| WO2019087590A1 (ja) * | 2017-10-30 | 2019-05-09 | 株式会社カネカ | 両面電極型太陽電池および太陽電池モジュール |
-
2003
- 2003-01-22 JP JP2003013292A patent/JP4194379B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004228281A (ja) | 2004-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2016231480B2 (en) | Photovoltaic devices with electroplated metal grids | |
| US9773928B2 (en) | Solar cell with electroplated metal grid | |
| JP5461028B2 (ja) | 太陽電池 | |
| JP5538360B2 (ja) | 太陽電池の製造方法及び太陽電池 | |
| JP5774204B2 (ja) | 光起電力素子およびその製造方法、太陽電池モジュール | |
| JP2010219527A (ja) | バックコンタクト単一ヘテロ接合型太陽電池の製造方法及びバックコンタクト単一ヘテロ接合型太陽電池 | |
| JPWO2005109524A1 (ja) | 太陽電池及びその製造方法 | |
| JP2011507246A (ja) | 広いうら側エミッタ領域を有する裏面電極型太陽電池およびその製造方法 | |
| JP2010518609A (ja) | ハイブリッドシリコン太陽電池及び該ハイブリッドシリコン太陽電池の製造方法 | |
| JP4194379B2 (ja) | 光起電力装置 | |
| JP2014220291A (ja) | 光起電力装置およびその製造方法、光起電力モジュール | |
| JP2010129872A (ja) | 太陽電池素子 | |
| JP2012227281A (ja) | 結晶シリコン系太陽電池 | |
| JP7228561B2 (ja) | 太陽電池の製造方法 | |
| US20130087789A1 (en) | Photoelectric conversion device | |
| WO2019181834A1 (ja) | 太陽電池の製造方法、および、太陽電池 | |
| JPH09116179A (ja) | 光起電力素子 | |
| JP4169463B2 (ja) | 光起電力素子の製造方法 | |
| KR101103706B1 (ko) | 후면접합 태양전지의 제조방법 | |
| JP7183245B2 (ja) | 太陽電池の製造方法 | |
| JP2005229089A (ja) | 光起電力装置 | |
| JP7237920B2 (ja) | 太陽電池の製造方法 | |
| JP4198079B2 (ja) | 光起電力装置の製造方法 | |
| KR20130068962A (ko) | 태양 전지 및 이의 제조 방법 | |
| JP2012212769A (ja) | 太陽電池素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080922 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4194379 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |