JP4183095B2 - 渦流量計 - Google Patents

Description

本発明は、変換器用パルス幅整形回路と、この変換器用パルス幅整形回路を変換器の構成に含んでなる渦流量計とに関する。

渦流量計は、周知のように、流体の流れの中に渦発生体を配設したとき、所定のレイノルズ数範囲では、渦発生体から単位時間内に発生するカルマン渦の数（渦周波数）が気体、液体に関係なく流量に比例することを利用したもので、この比例定数はストローハル数と呼ばれている。渦検出用の検出センサとしては、熱センサ、歪みセンサ、光センサ、圧力センサ、超音波センサ等が挙げられ、これらは渦による熱変化、揚力変化等を検出することが可能なものになっている。渦流量計は、被測定流体の物性に影響されずに流量を測定できる簡易な流量計であって、気体や流体の流量計測に広く使用されている。渦流量計は、検出センサからのカルマン渦信号をトリガ回路でトリガして流量信号パルスを得るように構成されている。

圧縮性流体の流量計測機構においては、流量計の下流又は上流側に設けられた締切弁を閉じて流れを停止する場合にも、気体の如き圧縮性流体によって閉じられた管路内で流体が圧縮・膨張して流体に脈動が生じてしまい、流量検出部が流体の移動を検知して、この流量検出部に接続した信号発信部が信号を発信し、恰も流量を計測したかの如くの状態になるという不都合がある。この流体揺動（脈動）によるノイズ信号以外には、流体の圧縮性にかかわらず、流量停止時において、配管の振動、電気的ノイズ等のノイズ信号が大きく、このノイズ信号がトリガレベルを超えた場合でも流量信号としてパルス化され、正常な計測が阻害される場合がある。この時、渦流量計に警報装置が設置されている場合には、警報が鳴ってしまうことになる。

上記の不都合は、渦流量計の如く流量範囲が広く、流体の流速によって流量を積算検出する流量計に顕著に見受けられる。従来の流量計測装置においては、管路内の流量検出部とパルス信号を発生する信号（トリガ）との間に（シグナルコンディショナー）Ｓ／Ｎ比を高めるため、通常フィルタを配設してあるが、フィルタは流量範囲をカバーするように選定されているので上記の不都合は解消されないという問題点を有している。このような現象は、締切弁を開いて連続的に圧縮性流体を流し、この流量を計測している時には問題とならないが、実際に、締切弁は一日の大半が閉じられていることが多いので、圧縮性流体が管路内の脈動を流量として計数してしまうことになる。トリガレベルを拡大することによって、これらのノイズのトリガをある程度抑制することは可能であるが、トリガレベルの拡大により計測できる流量範囲も抑制されてしまうという弊害が生じてしまうことになる。

下記特許文献１には、渦流量計における誤計数を防止するための誤計数防止装置に関する技術が開示されている。また、下記特許文献２には、下記特許文献１の技術を更に改良してなる誤出力防止装置（誤計数防止装置とも云える）に関する技術が開示されている。下記特許文献１及び２に開示される技術は、本願出願人の提案によるものである。

下記特許文献１に開示される誤計数防止装置は、管路内の流量検出部に接続してパルス信号を発信する信号発信部と該信号を計数して流量を計数する計数機構との間に蓄積カウンタとタイマを配設することにより、タイマの設定時間内に蓄積カウンタが設定値に達しない場合は、揺動によるパルス信号の発生であるため、この誤パルス信号は遮断されて、計数機構へは送られず、流体の揺動によっては計数機構は積算を開始しないようにして誤計測を防止する、という特徴を有している。下記特許文献１において、誤計数防止装置の信号発信部は、フィルタとトリガとを備えるシグナルコンディショナーを含んでいる。

下記特許文献１に開示される誤計数防止装置は、脈動による計数の状況を観察した結果、極短時間に計数範囲にはいるような信号を発生し、例えば１０秒位の期間を平均するとフィルタの下限周波以下となるという点に着目して、流体の揺動による誤計数を防止するようにしたものである。

一方、下記特許文献２に開示される誤出力防止装置は、流量検出部の渦信号検出センサから出力された信号が所定のトリガレベルを超えた時にパルスを出力するトリガ回路と、該トリガ回路から出力されたパルスを積分する積分回路と、該積分回路で積分された信号を入力信号とし、該入力信号の電圧と予め定めた上限電圧及び下限電圧とを比較しパルス化して出力する２つのコンパレータと、トリガ回路から出力されたパルスを計数するカウンタ回路と、２つのコンパレータからの両出力パルスを入力し論理演算を行い、カウンタ回路における計数値のリセットに係わる信号を出力する論理ＩＣと、カウンタ回路における計数値が所定の値に満たない場合に、トリガ回路からの出力パルスを出力せず、カウンタ回路における計数値が所定の値になった場合に、トリガ回路からの出力パルスを出力するパルス出力手段とを有し、渦流量計はパルス出力手段で出力されたパルスを用いて被測定流体の流量又は流速の演算を行う、という特徴を有している。
実公昭５３−１４１９９号公報 特許第３５６４１１１号公報

上記従来技術にあっては、一定周波数以下のパルス信号を遮断（ローカット機能）し、且つ、連続して一定数以上のパルスを検出してはじめて流量信号と見なす（メモリー機能）ようになっている。このため、一定周波数以上であれば流量信号でないノイズ信号であっても、流量を計数する計数機構への出力が行われてしまうという問題点を有している。

尚、渦流量計における検出センサの持つ固有振動数は、高周波域であることが知られている。従って、渦流量計が例えば配管振動等の影響を受けた場合を考えると、検出センサの持つ高周波域の固有振動数にて発信が行われてしまう恐れがある。

本発明は、上述した事情に鑑みてなされたもので、誤計数（誤出力）防止に寄与する変換器用パルス幅整形回路及び渦流量計を提供することを課題とする。

上記課題を解決するためになされた請求項１記載の本発明の渦流量計は、被測定流体が流通する測定管と、前記測定管内において流れに対向して配設され、カルマン渦を発生させる渦発生体と、前記渦発生体により発生したカルマン渦の信号を検出する流量検出部と、前記流量検出部で検出された信号を変換してパルスを出力する変換器と、前記変換器からの出力パルスを計測することにより被測定流体の流量又は流速を演算・測定する流量計数機構とを備える渦流量計において，
前記変換器は，
アンプにより増幅された交番電圧信号を濾波・整形してＳ／Ｎ比を高めるように構成されるフィルタ回路と、前記流量検出部から出力され前記フィルタ回路を通過した信号が所定のトリガレベルを超えた時にパルスを出力するトリガ回路とを備え、前記流量検出部に接続される波形整形装置と，
マルチバイブレータＩＣからなり、所定値以上の高周波数のパルス信号の連続入力があるとこの高周波数のパルス信号の波形を、パルスＯＮ幅が広くなるように結合して１つの低周波数のパルス信号に変換した後、出力するパルス幅整形回路と，
論理ＩＣからなりローカット機能を有するタイマー回路と、前記タイマ回路がＣＬＲに接続されるカウンタ回路と、前記カウンタ回路に接続されるＡＮＤゲート及びＮＯＴゲートとを備えてなり、前記パルス幅整形回路から出力されるパルス信号を設定したパルス数がメモリされるまでメモリしてパルスを前記流量計数機構に出力せず、メモリが飽和した段階から前記流量計数機構へ出力する機能を有し、前記パルス幅整形回路から入力されるパルス信号が所定の周波数以下であれば、波形をカットするとともにメモリをリセットする誤出力防止装置と，
によって構成したことを特徴としている。

このような特徴を有する本発明によれば、誤出力防止装置に入力するためのパルス信号のパルス幅が整形される。パルス幅の整形は、波形整形装置から所定値以上の高周波数のパルス信号の連続入力がある場合にパルスＯＮ幅が広くなるような結合が行われ、これ以外の場合には波形整形装置からのパルス信号が、ＯＮ幅が変化するものの結合のない状態で出力される。所定値以上の高周波数のパルス信号の連続入力があると、この高周波数のパルス信号は、波形が結合されて１つの低周波数のパルス信号に変換される。変換された低周波数のパルス信号は、ローカット機能を有する誤出力防止装置にて、カット対象となる低周波数となってカットされる。この時の誤出力防止装置によるカットは、実際には高周波数のパルス信号のカットとなることから、変換器全体として考えた場合、ローカット機能の他にハイカット機能も有することになる。

請求項２記載の本発明の渦流量計は、請求項１に記載の渦流量計におけるパルス幅整形回路を、前記波形整形装置と前記誤出力防止装置間とので着脱自在に構成したことを特徴としている。

このような特徴を有する本発明によれば、設置済みとなる既存の渦流量計に対して後付けすることが可能になる。本発明のパルス幅整形回路の汎用性を高めるとともに、既存の渦流量計ユーザの負担を低減することが可能になる。

本発明によれば、誤計数（誤出力）防止に寄与することができるという効果を奏する。

以下、図面を参照しながら説明する。図１は本発明の変換器用パルス幅整形回路及び渦流量計の一実施の形態を示す図であり、（ａ）はブロック図、（ｂ）は動作説明図である。

図１（ａ）において、渦流量計は、被測定流体が流通する測定管（流管）と、測定管内において流れに対向して配設され、カルマン渦を発生させる渦発生体と、渦発生体により発生したカルマン渦の信号を検出する流量検出部（渦信号検出部）１と、流量検出部１で検出された信号を変換してパルスを出力する変換器２と、変換器２からの出力パルスを計測することにより被測定流体の流量又は流速を演算・測定する流量計数機構３とを備えて構成されている。

流量検出部１及び流量計数機構３の間に設けられる変換器２は、流量検出部１に接続される波形整形装置４と、流量計数機構３に接続される誤出力防止装置５と、波形整形装置４及び誤出力防止装置５の間でこれらに接続されるパルス幅整形回路６とを備えて構成されている。パルス幅整形回路６は、特に限定するものではないが、波形整形装置４と誤出力防止装置５との間に着脱自在に設けられている。パルス幅整形回路６は、波形整形装置４及び誤出力防止装置５に対する装置接続部を有している。

波形整形装置４は、フィルタ回路７とトリガ回路８とを備えている。フィルタ回路７は、図示しないアンプにより増幅された交番電圧信号を濾波・整形してＳ／Ｎ比を高めるように構成されている。また、トリガ回路８は、流量検出部１から出力されフィルタ回路７を通過した信号が所定のトリガレベルを超えた時にパルスを出力するように構成されている。

パルス幅整形回路６は、本形態においてマルチバイブレータＩＣからなるものであって、所定値以上の高周波数のパルス信号の連続入力があるとこの高周波数のパルス信号の波形を、パルスＯＮ幅が広くなるように結合して１つの低周波数のパルス信号に変換した後、誤出力防止装置５へ出力することができるように構成されている。所定値とは、マルチバイブレータＩＣで整形されるパルス幅に依存し、具体的な周波数は、その逆数となる。また、パルス幅整形回路６は、所定値以上の高周波数のパルス信号の連続入力以外に関し、ＯＮ幅が変化するものの結合がない状態で誤出力防止装置５へ出力することができるように構成されている。パルス幅整形回路６は、誤出力防止装置５へ出力するためのパルス信号のパルス幅を整形する機能を有している。尚、波形を結合して低周波数のパルス信号に変換することに関しては、図１（ｂ）を参照しながら後述するものとする。

誤出力防止装置５は、一種のメモリとしての機能を有している。具体的には、流量計数機構３への出力の前に、パルス幅整形回路６を介して入力されるパルス信号を全てメモリする機能を有している。このメモリは、あるメモリパルス数を設定し、設定したパルス数がメモリされるまでパルスを外部へ出力せず、メモリが飽和した段階から外部へ出力するようなものとなっている。また、誤出力防止装置５は、ローカット機能（ローカットフィルタ）を有している。具体的には、パルス幅整形回路６を介して入力されるパルス信号が所定の周波数以下であれば、波形をカットするとともにメモリををリセットするようなものとなっている。

誤出力防止装置５は、特に限定するものではないが、本形態において、論理ＩＣからなりローカット機能を有するタイマー回路９と、このタイマ回路９がＣＬＲに接続されるカウンタ回路１０と、カウンタ回路１０に対して図示のように接続されるＡＮＤゲート１１、１２及びＮＯＴゲート１３とを備えている。

次に、上記構成に基づき図１（ａ）及び（ｂ）を参照しながらパルス幅整形回路６及び誤出力防止装置５の動作について説明する。尚、説明中の数値は一例であるものとする。また、説明からも分かるが、実際には高周波数のパルス信号がカットされることになることから、所定値以上の高周波数をハイカット周波数と呼ぶものとする。

（１）：ハイカット周波数（３００Ｈｚ）以上のパルスが２つ以上連続で検出された場合には、パルス幅整形回路６により１つのパルスに結合され、この結果、周波数の低いパルスが誤出力防止装置５へ出力される。具体的には、例えば精度保証値としての最大流量時の周波数の時に、パルスＯＮ幅が周期に対して５０％程度になるように予め設定しておき、ノイズと見なされる周波数（３００Ｈｚ）以上のパルスが入力された場合には、この入力パルスが、パルスＯＮ幅が広くなるような格好で結合されて１つの低周波数のパルスに変換される。変換されたパルスは、誤出力防止装置５へ出力される。

正常なパルス（３００Ｈｚを下回るパルス）は、パルス幅整形回路６においてパルスＯＮ幅が周期に対して５０％程度になったとしても結合が生じないようになっている。すなわち、ＯＮ幅が変化するものの結合がない状態で誤出力防止装置５へ出力される。

（２）：（１）の結果、誤出力防止装置５のローカット設定値（図１（ｂ）では７０Ｈｚ）を下回っていれば誤出力防止装置５のローカットフィルタによりカットされる。つまり、流量計数機構３へは出力がなされず、変換器２からの出力パルスが計測されないことになる。従って、誤計数（誤出力）が防止される。

（３）：（１）の結果、誤出力防止装置５のローカット設定値（図１（ｂ）では７０Ｈｚ）以上であった場合には、誤出力防止装置５のローカットフィルタによりカットされることがなく、このままのパルスで流量計数機構３へ出力される。

以上、本発明についてまとめると、一定周波数以上のパルス信号を、流量に係る信号でないと判断することができる。具体的には、最大流量時の周波数の時に、パルスＯＮ幅が周期に対して５０％程度（一例であるものとする）になるように予め設定することで、最大流量の２倍以上の信号を出力させないようにすることができる。

本発明は、高周波数域で遮断しきれなかったパルスを、パルス幅整形回路６とローカット機能を有する誤出力防止装置５とにより遮断することができる。仮に、高周波数域で遮断しきれなかったパルスをローカットでも取り除けないケースで考えると、この場合、本発明では従来に比べて格段にオーバートリガを緩和することができる。

尚、高周波数域をＣＰＵ等にて取り除く手法が考えられる。しかしながら、この場合はＣＰＵの性能をそれなりに高周波に対しても応答できるように設計する必要があることから、負荷が大きく実現性に欠けることになる。従って、本発明は高周波数域をＣＰＵ等にて取り除く手法よりも有用な発明であることが分かる。

その他、本発明は本発明の主旨を変えない範囲で種々変更実施可能なことは勿論である。

本発明の変換器用パルス幅整形回路及び渦流量計の一実施の形態を示す図であり、（ａ）はブロック図、（ｂ）は動作説明図である。

符号の説明

１ 流量検出部
２ 変換器
３ 流量計数機構
４ 波形整形装置
５ 誤出力防止装置
６ パルス幅整形回路
７ フィルタ回路
８ トリガ回路
９ タイマー回路
１０ カウンタ回路
１１、１２ ＡＮＤゲート
１３ ＮＯＴゲート

Claims (2)

1. 被測定流体が流通する測定管と、前記測定管内において流れに対向して配設され、カルマン渦を発生させる渦発生体と、前記渦発生体により発生したカルマン渦の信号を検出する流量検出部と、前記流量検出部で検出された信号を変換してパルスを出力する変換器と、前記変換器からの出力パルスを計測することにより被測定流体の流量又は流速を演算・測定する流量計数機構とを備える渦流量計において，
   前記変換器は，
   アンプにより増幅された交番電圧信号を濾波・整形してＳ／Ｎ比を高めるように構成されるフィルタ回路と、前記流量検出部から出力され前記フィルタ回路を通過した信号が所定のトリガレベルを超えた時にパルスを出力するトリガ回路とを備え、前記流量検出部に接続される波形整形装置と，
   マルチバイブレータＩＣからなり、所定値以上の高周波数のパルス信号の連続入力があるとこの高周波数のパルス信号の波形を、パルスＯＮ幅が広くなるように結合して１つの低周波数のパルス信号に変換した後、出力するパルス幅整形回路と，
   論理ＩＣからなりローカット機能を有するタイマー回路と、前記タイマ回路がＣＬＲに接続されるカウンタ回路と、前記カウンタ回路に接続されるＡＮＤゲート及びＮＯＴゲートとを備えてなり、前記パルス幅整形回路から出力されるパルス信号を設定したパルス数がメモリされるまでメモリしてパルスを前記流量計数機構に出力せず、メモリが飽和した段階から前記流量計数機構へ出力する機能を有し、前記パルス幅整形回路から入力されるパルス信号が所定の周波数以下であれば、波形をカットするとともにメモリをリセットする誤出力防止装置と，
   によって構成したことを特徴とする渦流量計。
2. 前記パルス幅整形回路は，
   前記波形整形装置と前記誤出力防止装置との間で着脱自在に構成したものである請求項１に記載の渦流量計。

Images