JP4183049B2 - 付加的な並列dc電流シンキング分岐を有する電流分配回路 - Google Patents
付加的な並列dc電流シンキング分岐を有する電流分配回路 Download PDFInfo
- Publication number
- JP4183049B2 JP4183049B2 JP51546098A JP51546098A JP4183049B2 JP 4183049 B2 JP4183049 B2 JP 4183049B2 JP 51546098 A JP51546098 A JP 51546098A JP 51546098 A JP51546098 A JP 51546098A JP 4183049 B2 JP4183049 B2 JP 4183049B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- branch
- distribution circuit
- sinking branch
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Devices For Supply Of Signal Current (AREA)
- Interface Circuits In Exchanges (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
− 第一の制御入力を有する第一の制御された半導体の主電流を供給される少なくとも第一のDC電流シンキング(sinking)分岐と、
− 第一の電流シンキング分岐の直列配列に並列に接続され、第二の制御入力を供給される第二の電流シンキング分岐と、
− 第一と第二の制御入力にそれぞれ結合され、第一と第二の電流シンキング分岐を通して電流を制御する手段と
からなる電流分配回路に関する。
本発明は電流分配回路を設けられた通信装置にも関する。
そのような電流分配回路及び装置はTEA1093チップに関するアプリケーションノートETT/AN93015から知られている。特にこのノートは
− 第一の結合されたAC/DC電流制御入力を有する第一の電流制御半導体とDC供給電圧を供給する安定化回路との主電流の直列配置を設けられた第一のAC及びDC電流シンキング分岐と、
− 第一の電流シンキング分岐の直列配置と並列に接続され、第二のAC電流制御入力を設けられた第二のAC電流シンキング分岐と、
− それぞれ第一と第二の電流制御入力に結合され、第一と第二の電流シンキング分岐を通して該電流を制御する手段と
からなる電流分配回路を開示している。
このような電流分配回路は例えば加入者電話、ハンドフリー電話、ファクシミリ、テレフォンカードを有するWEBテレビジョン、テレフォンカードを有するパーソナルコンピュータ等の通信装置に応用される。通常このような電話のICは通信装置と中央の装置との間の通信を容易にするよう電話線上のAC会話信号を制御しうる。更にまたそれらは第一の電流シンキング分岐で電話ラインからDCライン電流を処理するよう構成される。安定化回路は比較的高いDC供給電圧を提供する。例えば約140mAの第一の電流シンキング分岐で必要な最大DCライン電流を処理することはICがその第一の電流シンキング分岐で用いられるDC電流制御半導体トランジスタに対する比較的大きなチップ領域を有するようになる。何故ならば該トランジスタはある制限されたコレクタ/エミッタ電圧を有さなければならないためである。このコレクタ/エミッタ電圧は制限され、DC供給電圧がハンドフリーファクシミリ、付加的なラウドスピーカー、他の周辺装置のような今日の電話付加装置を制御するために比較的高いDC供給電圧を有する必要があるために制限されなければならない。
本発明の目的は全ての動作条件で最小のチップ領域で必要な最大DCライン電流をシンクすることである。
故に本発明は該電流分配回路は第一の電流シンキング分岐で少なくともDC電流に対する測定をなす制御手段に結合された少なくともDC電流測定手段からなり、第二の電流シンキング分岐は少なくとも第二のDC電流シンキング分岐であり、その第二の制御入力は第二の電流シンキング分岐を通して少なくともDC電流の過剰な部分を導く制御手段に接続されることを特徴とする。
本発明の基となるアイデアは第一の電流シンキング分岐はそこからDC供給電圧を得るために通常用いられるライン電流の一部分をシンクし、他方で第二の電流シンキング分岐は少なくともDCライン電流の過剰部分をシンクするよう用いられる。第二の電流シンキング分岐は安定化回路を含まない故に第二の電流シンキング分岐を通して第一の電流シンキング分岐の少なくともDC電流の過剰、余り、又は上の部分をシンクすることは比較的高いコレクタ/エミッタ電圧で該第二の電流シンキング分岐で生じうる。従ってより大きなコレクタ/エミッタ電圧でそのような比較的高いDC電圧を処理するチップ領域は減少する。
本発明による電流分配回路及び装置の更なる利点は第一と第二の電流シンキング分岐でのAC電流を制御することがなお可能であることである。実際第一の電流シンキング分岐及び第二の電流シンキング分岐の両方で可能な同時のAC/DC電流制御は特に第二の電流シンキング分岐で二重制御機能を提供する。
本発明は図面を参照して付加的な利点と共に更に説明され、ここで異なる図で対応する部品は同じ符号で示される。
図1は本発明による電流分配回路の可能な実施例を示す。
図2は本発明による電流分配回路の更なる実施例の概略を示す。
図3は本発明による電流分配回路を設けられた通信装置の概略を示す。
図1の概略図は第一のDC電流分岐2と、第二の電流シンキング分岐3と、第一の電流シンキング分岐2を通して電流を少なくとも検知する手段4とからなる電流分布回路1を示す。加えて電流分配回路は分岐2を通るAC電流を制御する手段5(図2を参照)を含む。第一の電流シンキング分岐2は例えば電流制御された半導体トランジスタ6のような第一の直列配置と、例えば安定化回路のような回路7とからなる。安定化回路7は供給電圧Vsを供給するためにコンデンサー9に並列に接続されたツェナーダイオード8を有することが示される。抵抗Rsは端子10と11との間の電圧/電流曲線を決定する直列抵抗である。概略を示した電流シンキング分岐3は制御入力13を設けられた例えば第二の電流又は電圧制御半導体トランジスタ12からなる。更にまた電流分配回路1は少なくともDC電流測定手段からなり、これはこの実施例ではカレントミラー14として形成される。ここでトランジスタ6を通る主電流は1:Nの比率でトランジスタ4に反射される。少なくともDC測定手段14はRC値が例えば5Hz又はそれ以下の周波数が比較手段17に送られるように選択される低域通過フィルタ15、16に直列に接続される。比較器は2つの入力18、19を有する。入力18は低域通過フィルター15、16に接続され、他方で入力19はDC電圧基準(図示せず)により供給された基準電圧Vrefに接続される。更にまた比較器17はトランジスタ12の制御入力13に接続される出力20を設けられる。Vrefは第二の電流シンキング分岐3が40mA以上の過剰なDC電流が第二の電流シンキング分岐3を通って流れるために必要である場合に作動するよう選択される。第二の電流シンキング分岐のトランジスタ12を横切るより大きなコレクタ/エミッタ電圧の故にそのトランジスタチップ領域はコレクタ/エミッタ電圧がより低い場合に類似の電流を処理するよう構成されるトランジスタに対するチップ領域より低い。第二の分岐3が作動しなければならない点に関する情報を更には説明しない実施例では直列抵抗を横切る電圧から推定され、この抵抗はライン端子10、11の一つと直接に接続される。
図2は分岐2と3の両方を通してAC及びDC電流を制御する種々の方法の概略ブロック図である。それ自体知られている方法で分岐2及び3を通してAC制御は大きなAC信号中に歪みを防止するために第二の分岐トランジスタ12はライン10、11での大きなAC信号の範囲内で端子10、11上のライン電流を引き継ぐようになされる。第二の分岐トランジスタ12は有効な必要チップ領域を減少するよう分岐2でDC電流の過剰な部分を引き継ぐことに加えて好ましくは大きなAC信号の範囲内でAC電流をシンクする。
図3は電流分配回路1を有する電話セット23を設けられた通信装置22にライン端子10、11を通して接続されたネットワーク21の概略を示す。
Claims (8)
- 第1の制御信号により制御されて直流主電流を供給する第1の半導体素子を少なくとも含む直列接続された配列である第1の電流シンキング分岐と、
前記第1の電流シンキング分岐の直列接続された配列に対して並列に接続され、第2の制御信号により制御されて前記直流主電流に対する過剰な電流である過剰電流を受け入れる第2の半導体素子を少なくとも含む直列接続された配列である第2の電流シンキング分岐と、
前記第1および前記第2の制御信号を生成して前記第1および前記第2の電流シンキング分岐にそれぞれ供給することにより、これらの電流シンキング分岐の出力電流をそれぞれ制御する電流制御手段と、を備え、
前記第1の電流シンキング分岐は、前記第1の制御信号により制御されて前記第1の半導体素子を流れる前記直流主電流から前記過剰電流を測定するDC電流測定手段としての第3の半導体素子を備え、
前記第2の電流シンキング分岐は、前記第3の半導体素子の出力と直流電圧基準の出力とを比較してその比較結果信号を前記第2の制御信号として前記第2の半導体素子の制御入力へ供給する比較手段を備え、
前記第1の電流シンキング分岐が出力して前記第3の半導体素子の測定した前記直流主電流に対する過剰電流を前記比較手段が検出したときに、前記過剰電流を前記第2の電流シンキング分岐を介して通過させることを特徴とする電流分配回路。 - 前記第1の電流シンキング分岐は、少なくとも前記DC電流測定手段と、該第1の電流シンキング分岐における少なくともDC電流値を決定する基準電源とに結合され、前記電流制御手段は、前記第2の電流シンキング分岐を作動する比較器からなる請求項1に記載の電流分配回路。
- 少なくとも前記DC電流測定手段は、前記第3の半導体素子に加えて低域通過フィルタを備えることを特徴とする請求項2に記載の電流分配回路。
- 少なくとも前記DC電流測定手段は、前記第1の半導体素子と共にカレントミラー手段を構成する前記第3の半導体素子であることを特徴とする請求項1乃至3のいずれか1項に記載の電流分配回路。
- 少なくとも前記DC電流測定手段は、ライン電流直列抵抗からなることを特徴とする請求項1乃至4のいずれか1項に記載の電流分配回路。
- 第1及び/又は第2の制御された半導体は、少なくともトランジスタ手段からなることを特徴とする請求項1乃至5のいずれか1項に記載の電流分配回路。
- 第1の電流シンキング分岐及び第2の電流シンキング分岐は、DC及びAC電流シンキング分岐として形成され、第1及び第2の電流シンキング分岐を通して電流を制御する前記電流制御手段は、第1及び第2の電流シンキング分岐を通してAC及びDC電流を制御する手段であることを特徴とする請求項1乃至6のうちいずれか1項に記載の電流分配回路。
- 請求項1乃至7のうちいずれか1項に記載の電流分配回路を設けてなる通信装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP96202693 | 1996-09-26 | ||
EP96202693.6 | 1996-09-26 | ||
PCT/IB1997/001174 WO1998013978A2 (en) | 1996-09-26 | 1997-09-26 | Current distribution circuit having an additional parallel dc-current sinking branch |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000501915A JP2000501915A (ja) | 2000-02-15 |
JP4183049B2 true JP4183049B2 (ja) | 2008-11-19 |
Family
ID=8224431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51546098A Expired - Fee Related JP4183049B2 (ja) | 1996-09-26 | 1997-09-26 | 付加的な並列dc電流シンキング分岐を有する電流分配回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6184742B1 (ja) |
EP (1) | EP0880844B1 (ja) |
JP (1) | JP4183049B2 (ja) |
KR (1) | KR100577621B1 (ja) |
DE (1) | DE69731615T2 (ja) |
WO (1) | WO1998013978A2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5237549B2 (ja) * | 2006-12-27 | 2013-07-17 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 定電流回路 |
US9136708B2 (en) | 2011-01-19 | 2015-09-15 | Alliance For Sustainable Energy, Llc | Simultaneous distribution of AC and DC power |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4338646A (en) * | 1981-04-27 | 1982-07-06 | Motorola, Inc. | Current limiting circuit |
US4779062A (en) * | 1987-03-24 | 1988-10-18 | Cherry Semiconductor Corporation | Short circuit current limiter |
SE457182B (sv) * | 1987-04-03 | 1988-12-05 | Ericsson Telefon Ab L M | Anordning bestaaende av en skyddskrets foer att skydda en integrerad krets mot oeverbelastnings- och kortslutningsstroemmar |
US4785205A (en) * | 1987-06-29 | 1988-11-15 | Ncr Corporation | High speed ECL to CMOS converter |
JPH0727424B2 (ja) * | 1988-12-09 | 1995-03-29 | 富士通株式会社 | 定電流源回路 |
US5027017A (en) * | 1990-01-19 | 1991-06-25 | Rca Licensing Corporation | Sync tip clamp circuitry |
US5289109A (en) * | 1990-03-05 | 1994-02-22 | Delco Electronics Corporation | Current limit circuit |
US5311071A (en) * | 1991-10-21 | 1994-05-10 | Silicon Systems, Inc. | High speed threshold crossing detector with reset |
US5343141A (en) * | 1992-06-09 | 1994-08-30 | Cherry Semiconductor Corporation | Transistor overcurrent protection circuit |
US5428287A (en) * | 1992-06-16 | 1995-06-27 | Cherry Semiconductor Corporation | Thermally matched current limit circuit |
DE4234402A1 (de) * | 1992-10-07 | 1994-04-14 | Siemens Ag | Anordnung zum Übertragen von Binärsignalen über eine Signalleitung |
JPH07121252A (ja) * | 1993-10-26 | 1995-05-12 | Rohm Co Ltd | 安定化電源回路内蔵ic |
JP3374541B2 (ja) * | 1994-08-22 | 2003-02-04 | 富士電機株式会社 | 定電流回路の温度依存性の調整方法 |
US5570060A (en) * | 1995-03-28 | 1996-10-29 | Sgs-Thomson Microelectronics, Inc. | Circuit for limiting the current in a power transistor |
US5661395A (en) * | 1995-09-28 | 1997-08-26 | International Business Machines Corporation | Active, low Vsd, field effect transistor current source |
-
1997
- 1997-09-26 EP EP97941134A patent/EP0880844B1/en not_active Expired - Lifetime
- 1997-09-26 US US09/077,137 patent/US6184742B1/en not_active Expired - Fee Related
- 1997-09-26 JP JP51546098A patent/JP4183049B2/ja not_active Expired - Fee Related
- 1997-09-26 WO PCT/IB1997/001174 patent/WO1998013978A2/en active IP Right Grant
- 1997-09-26 KR KR1019980703913A patent/KR100577621B1/ko not_active IP Right Cessation
- 1997-09-26 DE DE69731615T patent/DE69731615T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100577621B1 (ko) | 2006-11-10 |
US6184742B1 (en) | 2001-02-06 |
JP2000501915A (ja) | 2000-02-15 |
EP0880844B1 (en) | 2004-11-17 |
KR19990071637A (ko) | 1999-09-27 |
DE69731615D1 (de) | 2004-12-23 |
WO1998013978A3 (en) | 1998-06-18 |
DE69731615T2 (de) | 2005-12-01 |
EP0880844A2 (en) | 1998-12-02 |
WO1998013978A2 (en) | 1998-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5596637A (en) | Power dissipation manager circuit for an interface device feeding a subscriber telephone line | |
US4639551A (en) | Regulated power supply circuit particularly for telephone set | |
US5912513A (en) | Method and apparatus for reducing power dissipation in DC termination circuit | |
JP4183049B2 (ja) | 付加的な並列dc電流シンキング分岐を有する電流分配回路 | |
JPH10504159A (ja) | 通信装置 | |
US6665398B1 (en) | Programmable subscriber loop interface circuit and method | |
JPS596549B2 (ja) | 電話機用3端子電源回路 | |
EP0927451B1 (en) | A power convertor, an integrated circuit and a telecommunication device | |
US4672367A (en) | Optical indicator device | |
EP0709956B1 (en) | Method and circuit for protection against latch-down transistor and voltage regulator using the method | |
JP4326597B2 (ja) | 電流供給回路 | |
GB2229875A (en) | Switching circuits | |
US6728372B2 (en) | Wire bound telecommunications device and a power supply circuit | |
JP3935956B2 (ja) | 複数のdc傾斜を有する電源管理用の電源回路、通信装置及び方法 | |
KR100571016B1 (ko) | 가입자 회선 인터페이스 회로의 장치 | |
JPS60194753A (ja) | 電源装置 | |
JP3554251B2 (ja) | 安定化直流電源装置 | |
JPS62176290A (ja) | 電流制限機能付き電子化チヨ−ク回路 | |
US6239648B1 (en) | System and method for dissipating heat in an electric device | |
EP0194723A1 (en) | Variable reference voltage-transmission amplifier in the form of a line voltage stabiliser | |
JPH05145957A (ja) | 加入者回路 | |
JPS58198954A (ja) | Icの消費電力低減回路 | |
JPH1169800A (ja) | Dc/dcコンバータ及びそれを用いた通信装置 | |
JP2000028653A (ja) | 電流検出回路 | |
KR20010014351A (ko) | 교류 및 직류 라인 조정을 구비하는 전화 라인 인터페이스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070928 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071003 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080827 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |