JP4178789B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4178789B2
JP4178789B2 JP2001384811A JP2001384811A JP4178789B2 JP 4178789 B2 JP4178789 B2 JP 4178789B2 JP 2001384811 A JP2001384811 A JP 2001384811A JP 2001384811 A JP2001384811 A JP 2001384811A JP 4178789 B2 JP4178789 B2 JP 4178789B2
Authority
JP
Japan
Prior art keywords
trench
vicinity
insulating film
semiconductor device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001384811A
Other languages
Japanese (ja)
Other versions
JP2003188379A (en
Inventor
節子 脇本
直人 藤島
玲子 蛭田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2001384811A priority Critical patent/JP4178789B2/en
Publication of JP2003188379A publication Critical patent/JP2003188379A/en
Application granted granted Critical
Publication of JP4178789B2 publication Critical patent/JP4178789B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板の表面にトレンチを形成し、そのトレンチの内部、またはトレンチの側壁もしくは底部の付近に電流経路を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体基板に形成されたトレンチの内部、またはトレンチの側壁もしくは底部の付近に電流経路を有する半導体装置として、トレンチ構造のＭＯＳＦＥＴ（以下、トレンチＭＯＳＦＥＴとする）、ＩＧＢＴ（以下、トレンチＩＧＢＴとする）または横型トレンチパワーＭＩＳＦＥＴ（以下、ＴＬＰＭとする）などがある。これらの半導体デバイスにおける従来のトレンチパターンの平面形状を図３８に示すが、同図において、符号１１は半導体基板であり、符号１２はトレンチである。図３８に示すように、従来のトレンチパターンの幅はトレンチ終端１３に至るまで一様である。このようなトレンチパターンを有する従来のトレンチＭＯＳＦＥＴの断面構造を図３９および図４０に示す。
【０００３】
図３９は、図３８の切断線Ｍ−Ｍ’におけるトレンチＭＯＳＦＥＴの断面構造を示す図である。図３９に示すように、ｎ+型ドレイン層１０１上のｎ型ドリフト層１０２の表面層にｐ型チャネル領域１０３が形成されている。そのｐ型チャネル領域１０３の表面層にｎ型ソース領域１０４が形成されている。そして、ソース領域１０４の表面からチャネル領域１０３を貫通してドリフト層１０２に達するトレンチ１００が形成されている。そのトレンチ１００の内面に沿ってゲート酸化膜１０５が形成されており、さらにその内側は多結晶シリコンからなるゲート電極１０６により充填されている。ソース領域１０４の表面上にはソース電極１０８が積層されている。このソース電極１０８とゲート電極１０６とは層間絶縁膜１０７により絶縁されている。ドレイン層１０１の裏面にはドレイン電極１０９が設けられている。
【０００４】
図４０は、図３８の切断線Ｌ−Ｌ’におけるトレンチＭＯＳＦＥＴの断面構造を示す図である。図４０に示すように、トレンチ１００の終端部１１０はゲート電極１０６の引き出し部になっている。すなわち、ゲート電極１０６は、この終端部１１０において基板表面まで引き出され、基板表面に沿ってフィールド酸化膜１２１上まで延長される。そして、フィールド酸化膜１２１上にてゲート電極１０６は、層間絶縁膜１０７に開口されたコンタクトホール１２２を介してゲート金属電極１２３に接続されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、トレンチ１００を従来通りドライエッチングにより形成すると、トレンチ１００の終端コーナー部１１１（図４０参照）が尖るため、ここのゲート酸化膜１０５の厚さが他の箇所と比べて薄くなってしまう。そのため、この終端コーナー部１１１に電界が集中することになり、従来はデバイスの耐圧が低下することがあるという問題点があった。
【０００６】
本発明は、上記問題点を解決するためになされたものであり、トレンチの終端コーナー部への電界集中を防ぎ、それによってデバイスの耐圧低下を防止することができる半導体装置、およびそのような構成の半導体装置を工程数を増やすことなく製造する方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、トレンチＭＯＳＦＥＴトレンチＩＧＢＴまたはＴＬＰＭなどのトレンチを有する半導体装置において、トレンチ終端近傍部分を終端部に向かって細くなる先細りの平面形状とし、また終端部に向かって浅くなる形状とすることを特徴とする。この発明によれば、トレンチ終端近傍部分が終端部に向かって浅くなり、トレンチ終端コーナー部が丸くなるため、トレンチ終端コーナー部においてゲート絶縁膜やゲート電極に特異点が生じるのが抑制される。
【０００８】
また、本発明は、上述したようにトレンチ終端近傍部分が先細り形状となっている半導体装置の、前記先細り形状の部分をゲート絶縁膜で充填したことを特徴とする。この発明によれば、トレンチ終端コーナー部においてゲート絶縁膜やゲート電極に特異点が生じるのが抑制されるとともに、トレンチ終端近傍部分が厚いゲート絶縁膜に覆われる。
【０００９】
また、本発明にかかる半導体装置の製造方法は、トレンチ終端近傍部分に先細り形状のトレンチを形成し、そのトレンチ内にゲート絶縁膜を析出させた後、等方性エッチングをおこない、先細り形状の部分をゲート絶縁膜で充填した状態としたまま、トレンチ内のそれ以外の部分を覆うゲート絶縁膜を所望の厚さとする。この発明によれば、工程数を追加しなくても、トレンチ終端近傍部分が厚いゲート絶縁膜により覆われる。
【００１０】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
実施の形態１．
図１は、本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第１の例を示す模式的概略図であり、図２は、図１の切断線Ａ−Ａ’におけるトレンチの断面形状を示す模式的概略図である。図１および図２において、符号２１は半導体基板であり、符号２２で示す網掛け部分はトレンチである。図１に示すように、第１の例では、トレンチ２２の平面形状は、トレンチ２２の終端近傍部分２３の幅がそれよりも中央寄りの胴部分２４の幅よりも一段階狭いボトルネック型になっている。このような平面形状のトレンチ２２は、この形状に対応するパターンのマスク酸化膜を半導体基板上に形成して周知のドライエッチングをおこなうことによって形成される。形成されたトレンチ２２では、図２に示すように、終端近傍部分２３の方が胴部分２４よりも浅くなる。
【００１１】
図３７は、トレンチ幅を変えてドライエッチングにより形成したトレンチの断面を示す模式図である。同図において、符号１は半導体基板であり、符号２ａ，２ｂ，２ｃはトレンチであり、符号３はマスク酸化膜である。図３７に示すように、ドライエッチングでは、パターン上でトレンチ幅の広いトレンチ（たとえばトレンチ２ａ）は深くエッチングされ、パターン上でトレンチ幅の狭いトレンチ（たとえばトレンチ２ｃ）は浅くエッチングされる。したがって、図１および図２に示すように、トレンチ幅の狭い終端近傍部分２３はドライエッチングによって浅くなる。
【００１２】
なお、トレンチエッチング条件は、たとえばＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型トレンチエッチャを用い、ＨＢｒガス、ＳＦ６ガスおよびＯ２ガスの流量をそれぞれ４０ｓｃｃｍ、４２ｓｃｃｍおよび４５ｓｃｃｍとし、ソースパワーを８００Ｗ、バイアスパワーを１２０Ｗ、圧力を２５ｍＴｏｒｒとした。
【００１３】
図３は、本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第２の例を示す模式的概略図であり、図４は、図３の切断線Ｄ−Ｄ’におけるトレンチの断面形状を示す模式的概略図である。図３および図４において、符号３１は半導体基板であり、符号３２で示す網掛け部分はトレンチである。図３に示すように、第２の例では、トレンチ３２の平面形状は、トレンチ３２の終端近傍部分３３が胴部分３４から滑らかに狭くなる舟型になっている。このような平面形状のトレンチ３２は、この形状に対応するパターンのマスク酸化膜を半導体基板上に形成して周知のドライエッチングをおこなうことによって形成される。形成されたトレンチ３２では、図４に示すように、終端近傍部分３３が胴部分３４からなだらかに浅くなる。
【００１４】
図５は、本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第３の例を示す模式的概略図であり、図６は、図５の切断線Ｆ−Ｆ’におけるトレンチの断面形状を示す模式的概略図である。図５および図６において、符号４１は半導体基板であり、符号４２で示す網掛け部分はトレンチである。図５に示すように、第３の例では、トレンチ４２の平面形状は、上述した第１の例のボトルネック型と第２の例の舟型とを組み合わせた形状、すなわち終端近傍部分４３が、胴部分４４から滑らかに狭くなる中間部分４５を経て胴部分４４の幅よりも一段階狭い部分４６に至る形状となっている。この一段階狭い部分４６も舟型の形状となっている。このような平面形状のトレンチ４２は、この形状に対応するパターンのマスク酸化膜を半導体基板上に形成して周知のドライエッチングをおこなうことによって形成される。形成されたトレンチ４２では、図６に示すように、終端近傍部分４３が胴部分４４からなだらかに浅くなる。
【００１５】
図７は、本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第４の例を示す模式的概略図であり、図８は、図７の切断線Ｈ−Ｈ’におけるトレンチの断面形状を示す模式的概略図である。図７および図８において、符号５１は半導体基板であり、符号５２で示す網掛け部分はトレンチである。図７に示すように、第４の例では、トレンチ５２の平面形状は、トレンチ５２の終端近傍部分５３において、胴部分５４よりも一段階狭い中間部分５５を経てさらにその中間部分５５よりも一段階狭い部分５６に至る形状となっている。つまり、終端近傍部分５３は胴部分５４よりも二段階狭い形状となっている。このような平面形状のトレンチ５２は、この形状に対応するパターンのマスク酸化膜を半導体基板上に形成して周知のドライエッチングをおこなうことによって形成される。形成されたトレンチ５２では、図８に示すように、終端近傍部分５３が胴部分５４よりも段階的に浅くなる。なお、終端近傍部分５３が三段階以上の段数で狭くなっていてもよい。
【００１６】
図９は、本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第５の例を示す模式的概略図であり、図１０は、図９の切断線Ｊ−Ｊ’におけるトレンチの断面形状を示す模式的概略図である。図９および図１０において、符号６１は半導体基板であり、符号６２，６３，６４で示す網掛け部分はトレンチである。図９に示すように、第５の例では、複数のトレンチ６２，６３がたとえば格子状に配置された構造において、最外周のトレンチ６４の幅がその他のトレンチ６２，６３よりも狭くなっている。このような平面形状のトレンチ６２，６３，６４は、この形状に対応するパターンのマスク酸化膜を半導体基板上に形成して周知のドライエッチングをおこなうことによって形成される。形成されたトレンチ６２，６３，６４では、図１０に示すように、最外周のトレンチ６４がその内側のトレンチ６２，６３よりも浅くなるため、トレンチ６２，６３の終端近傍部分（すなわち最外周のトレンチ６４）はそれよりも中央寄りの胴部分よりも浅くなる。
【００１７】
この第５の例において、最外周のトレンチの幅が最も狭くなっていれば、その他のトレンチの幅は同一である必要はない。つまり、たとえば図１１に示すように、最外周のトレンチ６４の内側で横方向に伸びるトレンチ６５の幅と縦方向に伸びるトレンチ６６の幅が異なっていても、最外周のトレンチ６４の幅が最も狭くなっていれば、ドライエッチングによって最外周のトレンチ６４がもっとも浅くなる。したがって、これら縦横に伸びるトレンチ６５，６６の終端近傍部分（すなわち最外周のトレンチ６４）はそれよりも中央寄りの胴部分よりも浅くなる。また、たとえば図１２に示すように、最外周のトレンチ６４の幅が最も狭くなっていれば、その内側にあるトレンチ６７，６８，６９のパターンは格子状に限らず、アミダ状など、格子以外の交差パターンでもよい。
【００１８】
つぎに、図１および図２に示す第１の例のトレンチを適用した半導体装置の仕上がり構造について説明する。まず、トレンチＭＯＳＦＥＴの構造の一例について説明する。図１３は、図１の切断線Ｂ−Ｂ’におけるトレンチＭＯＳＦＥＴの断面構造を示す部分断面図である。切断線Ｂ−Ｂ’におけるデバイス断面構造は、図３９に示す従来構造と同様であるため、重複する説明を省略する。ただし、図１３に示すトレンチＭＯＳＦＥＴにおいて、符号２００はトレンチ、符号２０１はｎ+型ドレイン層、符号２０２はｎ型ドリフト層、符号２０３はｐ型チャネル領域、符号２０４はｎ型ソース領域、符号２０５はゲート絶縁膜であるゲート酸化膜、符号２０６はゲート電極、符号２０７は層間絶縁膜、符号２０８はソース電極、符号２０９はドレイン電極である。
【００１９】
図１４は、図１の切断線Ａ−Ａ’におけるトレンチＭＯＳＦＥＴの断面構造を示す部分断面図である。図１４に示すように、ゲート電極２０６は、トレンチ２００の終端部２１０において基板表面に引き出され、基板表面に沿ってフィールド酸化膜２２１上まで延長され、そこで層間絶縁膜２０７に開口されたコンタクトホール２２２を介してゲート金属電極２２３に接続されている。ここで、トレンチ２００の終端近傍部分が先細り形状となっている（図１参照）ことにより、トレンチ２００は終端部近傍部分で浅くなる。さらに、トレンチ幅の狭い部分ではエッチングガスの滞留が減少するため、トレンチ２００の終端コーナー部２１１が丸まり、この終端コーナー部２１１への電界集中が緩和されるか、あるいは電界集中がなくなる。それによって、この終端コーナー部２１１での耐圧低下が防止される。
【００２０】
また、トレンチ２００の終端コーナー部２１１が浅い位置にあるため、終端コーナー部２１１がｐ型領域（ｐ型チャネル領域２０３）中に埋まり、より一層耐圧を保つことができる。なお、図示省略するが、トレンチの終端コーナー部がｐ型領域中に埋まっていない構成であっても、終端コーナー部が尖らないため、十分に耐圧低下を防ぐことができる。また、図示および説明を省略するが、第２〜第５の例のトレンチを適用した場合も同様である。
【００２１】
つぎに、図１および図２に示す第１の例のトレンチを適用したトレンチＩＧＢＴの構造の一例について説明する。図１５は、図１の切断線Ｂ−Ｂ’におけるトレンチＩＧＢＴの断面構造を示す部分断面図である。図１５に示すように、ｐ+型コレクタ層３０１上のｎ型ドリフト層３０２の表面層にｐ型チャネル領域３０３が形成されている。そのｐ型チャネル領域３０３の表面層にｎ型エミッタ領域３０４が選択的に形成されている。そして、エミッタ領域３０４の表面からチャネル領域３０３を貫通してドリフト層３０２に達するトレンチ３００が形成されている。そのトレンチ３００の内面に沿ってゲート絶縁膜であるゲート酸化膜３０５が形成されており、さらにその内側は多結晶シリコンからなるゲート電極３０６により充填されている。エミッタ領域３０４の表面上にはエミッタ電極３０８が積層されている。このエミッタ電極３０８とゲート電極３０６とは層間絶縁膜３０７により絶縁されている。コレクタ層３０１の裏面にはコレクタ電極３０９が設けられている。
【００２２】
図１６は、図１の切断線Ａ−Ａ’におけるトレンチＩＧＢＴの断面構造を示す部分断面図である。図１６に示すように、ゲート電極３０６は、トレンチ３００の終端部３１０において基板表面に引き出され、基板表面に沿ってフィールド酸化膜３２１上まで延長され、そこで層間絶縁膜３０７に開口されたコンタクトホール３２２を介してゲート金属電極３２３に接続されている。ここで、トレンチ３００は、その終端近傍部分が先細り形状となっている（図１参照）ため、終端部近傍部分で浅くなり、さらにエッチングガスの滞留の減少により終端コーナー部３１１が丸くなる。これによって、この終端コーナー部３１１への電界集中が緩和されるか、あるいは電界集中がなくなり、終端コーナー部３１１での耐圧低下が防止される。
【００２３】
また、トレンチ３００の終端コーナー部３１１がｐ型領域（ｐ型チャネル領域３０３）中に埋まるため、より一層耐圧を保つことができる。なお、図示省略するが、トレンチの終端コーナー部がｐ型領域中に埋まっていない構成であっても、終端コーナー部が尖らないため、十分に耐圧低下を防ぐことができる。また、図示および説明を省略するが、第２〜第５の例のトレンチを適用した場合も同様である。
【００２４】
つぎに、図１および図２に示す第１の例のトレンチを適用したＴＬＰＭの構造の一例について説明する。図１７は、図１の切断線Ｂ−Ｂ’におけるＴＬＰＭの断面構造を示す部分断面図である。図１７に示すように、ｐ-型半導体基板４０１の表面からトレンチ４００が形成されている。そのトレンチ４００の側方および下方には、それぞれｎ型拡張ドレイン４０２およびｐ型ベース領域４０３が形成されている。また、トレンチ４００の側壁に沿ってゲート絶縁膜であるゲート酸化膜４０５が形成されいる。ゲート酸化膜４０５に沿ってその内側には多結晶シリコンからなるゲート電極４０６が形成されている。ゲート電極４０６の内側には第１の絶縁膜４０７を介してソース電極４０８が設けられている。このソース電極４０８は、トレンチ４００の底部において、ベース領域４０３内に形成されたｎ+型ソース領域４０４に接続されている。ドレイン電極４０９は、拡張ドレイン４０２の表面を覆う第２の絶縁膜４３１およびその上まで伸びる第１の絶縁膜４０７を貫通して拡張ドレイン４０２に接続されている。
【００２５】
図１８は、図１の切断線Ａ−Ａ’におけるＴＬＰＭの断面構造を示す部分断面図である。図１８に示すように、ゲート電極４０６は、トレンチ４００の終端部４１０において基板表面に引き出され、第２の絶縁膜４３１上でゲート金属電極４２３に接続されている。ここで、トレンチ４００は、その終端近傍部分が先細り形状となっている（図１参照）ため、終端部近傍部分で浅くなり、エッチングガスの滞留の減少により終端コーナー部４１１が丸くなる。これによって、この終端コーナー部４１１への電界集中が緩和されるか、あるいは電界集中がなくなり、終端コーナー部４１１での耐圧低下が防止される。なお、図示および説明を省略するが、第２〜第５の例のトレンチを適用した場合も同様である。
【００２６】
つぎに、図１および図２に示す第１の例のトレンチを適用した２段ＴＬＰＭの構造の一例について説明する。図１９は、図１の切断線Ｂ−Ｂ’における２段ＴＬＰＭの断面構造を示す部分断面図である。図１９に示すように、ｐ-型半導体基板５０１の表面から１段目トレンチ５００が形成されている。その１段目トレンチ５００の周囲にはｎ型拡張ドレイン５０２が形成されている。また、１段目トレンチ５００の内側には絶縁膜５３１が設けられている。この絶縁膜５３１および拡張ドレイン５０２を貫通して２段目トレンチ５３０が形成されている。この２段目トレンチ５３０の下方にはｐ型ベース領域５０３が形成されている。
【００２７】
２段目トレンチ５３０の側壁に沿ってゲート絶縁膜であるゲート酸化膜５０５が形成されいる。ゲート酸化膜５０５に沿ってその内側には多結晶シリコンからなるゲート電極５０６が形成されている。ゲート電極５０６の内側には絶縁膜５０７を介してソース電極５０８が設けられている。このソース電極５０８は、２段目トレンチ５３０の底部において、ベース領域５０３内に形成されたｎ+型ソース領域５０４に接続されている。ドレイン電極５０９は、ゲート電極５０６とソース電極５０８との間から拡張ドレイン５０２の表面上まで伸びる絶縁膜５０７を貫通して拡張ドレイン５０２に接続されている。
【００２８】
図２０は、図１の切断線Ａ−Ａ’における２段ＴＬＰＭの断面構造を示す部分断面図である。図２０に示すように、ゲート電極５０６は、トレンチ５００，５３０の終端部５１０において基板表面に引き出され、絶縁膜５３１上でゲート金属電極５２３に接続されている。ここで、トレンチ５００，５３０は、その終端近傍部分が先細り形状となっている（図１参照）ため、終端部近傍部分で浅くなり、エッチングガスの滞留の減少により終端コーナー部５１１が丸くなる。これによって、この終端コーナー部５１１への電界集中が緩和されるか、あるいは電界集中がなくなり、終端コーナー部５１１での耐圧低下が防止される。なお、図示および説明を省略するが、第２〜第５の例のトレンチを適用した場合も同様である。
【００２９】
上述した実施の形態１によれば、トレンチ終端近傍部分が終端部に向かって浅くなり、トレンチ終端コーナー部が尖らずに丸くなるため、トレンチ終端コーナー部においてゲート絶縁膜やゲート電極に特異点が生じるのが抑制される。したがって、トレンチ終端コーナー部への電界集中を防ぐことができ、デバイスの耐圧低下を防ぐことができる。また、この半導体装置を製造するにあたっては、トレンチ終端近傍部分においてトレンチが細くなるようなパターンのマスクを用いてトレンチエッチングをおこなえばよいので、工程数を増やすことなく、トレンチ終端コーナー部にゲート絶縁膜やゲート電極の特異点のない半導体装置が得られる。
【００３０】
実施の形態２．
実施の形態１ではトレンチ内のゲート絶縁膜の厚さは均一であったが、実施の形態２は、トレンチ終端近傍部分の先細り形状の部分において、トレンチ内のそれ以外の部分よりもゲート絶縁膜を厚くしたものである。たとえば、実施の形態１で説明したようにして図１および図２に示す形状のトレンチ２２を形成した後、図２１に示すように、トレンチ終端近傍部分２３の先細り形状の部分が絶縁膜で埋まるように、絶縁膜２７を成膜する。そして、図２２に示すように、等方性エッチングをおこない、トレンチ２２内の、トレンチ終端近傍部分２３以外の部分、すなわち胴部分２４の絶縁膜２７を所望の厚さのゲート絶縁膜２８とする。その際、トレンチ終端近傍部分２３に充填された絶縁膜２７は除去されずゲート絶縁膜２９として残る。つまり、トレンチ終端近傍部分２３は、胴部分２４のゲート絶縁膜２８よりも厚いゲート絶縁膜２９で覆われる。
【００３１】
図２３〜図２６に、具体的なトレンチ終端構造の断面図と寸法を示す。図２３には、図１の切断線Ｂ−Ｂ’におけるトレンチ形状に沿って絶縁膜２７を成膜した状態が示されており、図２１のトレンチ胴部分における断面構造が示されている。図２４には、その成膜した絶縁膜２７を等方性エッチングにより所望の厚さのゲート絶縁膜２８とした状態が示されており、図２２のトレンチ胴部分における断面構造が示されている。また、図２５には、図１の切断線Ｃ−Ｃ’におけるトレンチ形状に沿って絶縁膜２７を成膜した状態が示されており、図２１のトレンチ終端近傍部分における断面構造が示されている。図２６には、等方性エッチング後のトレンチ内にゲート絶縁膜２９が残った状態が示されており、図２２のトレンチ終端近傍部分における断面構造が示されている。
【００３２】
図３および図４に示す第２の例においても同様である。第２の例の場合には、実施の形態１で説明したようにして図３および図４に示す形状のトレンチ３２を形成した後、図２７に示すように、トレンチ終端近傍部分３３の先細り形状の部分が絶縁膜で埋まるように、絶縁膜３７を成膜する。そして、図２８に示すように、等方性エッチングをおこない、トレンチ終端近傍部分３３に充填された絶縁膜３７を厚いゲート絶縁膜３９として残すとともに、胴部分３４の絶縁膜３７を所望の厚さのゲート絶縁膜３８とする。それによって、トレンチ終端近傍部分３３は、胴部分３４のゲート絶縁膜３８よりも厚いゲート絶縁膜３９で覆われる。
【００３３】
また、図５および図６に示す第３の例においても同様である。第３の例の場合には、実施の形態１で説明したようにして図５および図６に示す形状のトレンチ４２を形成した後、図２９に示すように、トレンチ終端近傍部分４３の先細り形状の部分が絶縁膜で埋まるように、絶縁膜４７を成膜する。そして、図３０に示すように、トレンチ４２の胴部分４４の絶縁膜４７が所望の厚さのゲート絶縁膜４８となるように、等方性エッチングをおこなう。トレンチ終端近傍部分４３に充填された絶縁膜４７は厚いゲート絶縁膜４９として残る。つまり、トレンチ終端近傍部分４３は、胴部分４４のゲート絶縁膜４８よりも厚いゲート絶縁膜４９で覆われる。
【００３４】
また、図７および図８に示す第４の例においても同様である。第４の例の場合には、実施の形態１で説明したようにして図７および図８に示す形状のトレンチ５２を形成した後、図３１に示すように、トレンチ終端近傍部分５３の先細り形状の部分の大部分が絶縁膜で埋まるように、絶縁膜５７を成膜する。そして、図３２に示すように、等方性エッチングをおこない、胴部分５４の絶縁膜５７を所望の厚さのゲート絶縁膜５８とし、トレンチ終端近傍部分５３に充填された絶縁膜５７を残して厚いゲート絶縁膜５９とする。それによって、トレンチ終端近傍部分５３は、胴部分５４のゲート絶縁膜５８よりも厚いゲート絶縁膜５９で覆われる。
【００３５】
つぎに、上述したようにトレンチ終端近傍部分のゲート絶縁膜が厚くなっている半導体装置の仕上がり構造について説明する。まず、トレンチＭＯＳＦＥＴの構造の一例について説明する。図３３は、図１の切断線Ａ−Ａ’におけるトレンチＭＯＳＦＥＴの断面構造を示す部分断面図である。図３３に示すように、ゲート絶縁膜であるゲート酸化膜２０５はトレンチ終端近傍部分で厚くなっている。符号２４１はゲート酸化膜２０５の厚い部分である。このようにトレンチ終端近傍部分が厚いゲート酸化膜２４１に覆われることによって、トレンチ終端コーナー部２１１への電界集中をより効果的に防ぐことができるので、より一層デバイスの耐圧低下を防ぐことができる。その他の構成は図１４に示すトレンチＭＯＳＦＥＴと同様であるので、図１４に示す構成と同じ構成については同一の符号を付して説明を省略する。
【００３６】
上述したようにトレンチ終端近傍部分を厚いゲート酸化膜２４１で覆うためにはつぎのような工程をおこなう。まず、トレンチ２００を形成したら、トレンチポリマー除去とダメージ除去をおこなう。そして、犠牲酸化をおこなった後、ＨＦ溶液により酸化膜を除去する。ついで、酸化膜の成膜および等方性エッチングをおこなう。等方性エッチングの効果により、トレンチ２００の胴部分には薄いゲート酸化膜２０５が形成され、一方、トレンチ終端部分には厚いゲート酸化膜２４１が形成される。ついで、ゲート電極２０６を形成し、それを覆うように層間絶縁膜２０７を形成し、ソース電極２０８を形成する。また、ドレイン電極２０９を形成する。なお、ここで説明した工程はトレンチＭＯＳＦＥＴの製造工程の一部である。また、図示および説明を省略するが、図３、図５または図７に示す構成のトレンチを適用した場合も同様である。
【００３７】
つぎに、トレンチＩＧＢＴの構造の一例について説明する。図３４は、図１の切断線Ａ−Ａ’におけるトレンチＩＧＢＴの断面構造を示す部分断面図である。図３４に示すように、ゲート絶縁膜であるゲート酸化膜３０５はトレンチ終端近傍部分で厚くなっている。符号３４１はゲート酸化膜３０５の厚い部分である。このようにトレンチ終端近傍部分が厚いゲート酸化膜３４１に覆われることによって、トレンチ終端コーナー部３１１への電界集中をより効果的に防ぐことができるので、より一層デバイスの耐圧低下を防ぐことができる。その他の構成は図１６に示すトレンチＩＧＢＴと同様であるので、図１６に示す構成と同じ構成については同一の符号を付して説明を省略する。なお、図示および説明を省略するが、図３、図５または図７に示す構成のトレンチを適用した場合も同様である。
【００３８】
つぎに、ＴＬＰＭの構造の一例について説明する。図３５は、図１の切断線Ａ−Ａ’におけるＴＬＰＭの断面構造を示す部分断面図である。図３５に示すように、ゲート絶縁膜であるゲート酸化膜４０５はトレンチ終端近傍部分で厚くなっている。符号４４１はゲート酸化膜４０５の厚い部分である。このようにトレンチ終端近傍部分が厚いゲート酸化膜４４１に覆われることによって、トレンチ終端コーナー部４１１への電界集中をより効果的に防ぐことができるので、より一層デバイスの耐圧低下を防ぐことができる。その他の構成は図１８に示すＴＬＰＭと同様であるので、図１８に示す構成と同じ構成については同一の符号を付して説明を省略する。なお、図示および説明を省略するが、図３、図５または図７に示す構成のトレンチを適用した場合も同様である。
【００３９】
つぎに、２段ＴＬＰＭの構造の一例について説明する。図３６は、図１の切断線Ａ−Ａ’における２段ＴＬＰＭの断面構造を示す部分断面図である。図３６に示すように、ゲート絶縁膜であるゲート酸化膜５０５はトレンチ終端近傍部分で厚くなっている。符号５４１はゲート酸化膜５０５の厚い部分である。このようにトレンチ終端近傍部分が厚いゲート酸化膜５４１に覆われることによって、トレンチ終端コーナー部５１１への電界集中をより効果的に防ぐことができるので、より一層デバイスの耐圧低下を防ぐことができる。その他の構成は図２０に示す２段ＴＬＰＭと同様であるので、図２０に示す構成と同じ構成については同一の符号を付して説明を省略する。なお、図示および説明を省略するが、図３、図５または図７に示す構成のトレンチを適用した場合も同様である。
【００４０】
上述した実施の形態２によれば、実施の形態１と同様にトレンチ終端コーナー部においてゲート絶縁膜やゲート電極に特異点が生じるのが抑制されるのに加えて、さらにトレンチ終端近傍部分が厚いゲート絶縁膜に覆われるため、トレンチ終端コーナー部への電界集中をより効果的に防ぐことができる。したがって、より一層デバイスの耐圧低下を防ぐことができる。また、このような構成の半導体装置を工程数を増やすことなく、製造することができる。
【００４１】
以上において本発明は種々変更可能である。たとえば、ゲート絶縁膜は酸化膜に限らず、電気的絶縁膜、または高抵抗膜としての機能を果たす膜であってもよい。また、シリコン半導体よりなる装置に限らず、ＳｉＣなどの化合物半導体よりなる装置にも適用可能である。また、ＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｄ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）や絶縁ゲートサイリスタやＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）など、他のトレンチ型ＭＯＳ半導体装置にも適用可能である。
【００４２】
【発明の効果】
本発明によれば、トレンチ終端コーナー部においてゲート絶縁膜やゲート電極に特異点が生じるのが抑制されるので、トレンチ終端コーナー部への電界集中を防ぐことができ、デバイスの耐圧低下を防ぐことができる。また、工程数を増やさずにこの半導体装置を得ることができる。
【００４３】
また、別の発明によれば、トレンチ終端コーナー部においてゲート絶縁膜やゲート電極に特異点が生じるのが抑制されるとともに、トレンチ終端近傍部分が厚いゲート絶縁膜に覆われるため、トレンチ終端コーナー部への電界集中をより効果的に防ぐことができるので、より一層デバイスの耐圧低下を防ぐことができる。また、このような構成の半導体装置を工程数を増やすことなく、製造することができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第１の例を示す模式的概略図である。
【図２】図１の切断線Ａ−Ａ’におけるトレンチの断面形状を示す模式的概略図である。
【図３】本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第２の例を示す模式的概略図である。
【図４】図３の切断線Ｄ−Ｄ’におけるトレンチの断面形状を示す模式的概略図である。
【図５】本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第３の例を示す模式的概略図である。
【図６】図５の切断線Ｆ−Ｆ’におけるトレンチの断面形状を示す模式的概略図である。
【図７】本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第４の例を示す模式的概略図である。
【図８】図７の切断線Ｈ−Ｈ’におけるトレンチの断面形状を示す模式的概略図である。
【図９】本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第５の例を示す模式的概略図である。
【図１０】図９の切断線Ｊ−Ｊ’におけるトレンチの断面形状を示す模式的概略図である。
【図１１】本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第５の例の変形例を示す模式的概略図である。
【図１２】本発明にかかる半導体装置のトレンチ終端近傍部分の平面形状の第５の例のさらに別の変形例を示す模式的概略図である。
【図１３】図１の切断線Ｂ−Ｂ’における実施の形態１のトレンチＭＯＳＦＥＴの断面構造を示す部分断面図である。
【図１４】図１の切断線Ａ−Ａ’における実施の形態１のトレンチＭＯＳＦＥＴの断面構造を示す部分断面図である。
【図１５】図１の切断線Ｂ−Ｂ’における実施の形態１のトレンチＩＧＢＴの断面構造を示す部分断面図である。
【図１６】図１の切断線Ａ−Ａ’における実施の形態１のトレンチＩＧＢＴの断面構造を示す部分断面図である。
【図１７】図１の切断線Ｂ−Ｂ’における実施の形態１のＴＬＰＭの断面構造を示す部分断面図である。
【図１８】図１の切断線Ａ−Ａ’における実施の形態１のＴＬＰＭの断面構造を示す部分断面図である。
【図１９】図１の切断線Ｂ−Ｂ’における実施の形態１の２段ＴＬＰＭの断面構造を示す部分断面図である。
【図２０】図１の切断線Ａ−Ａ’における実施の形態１の２段ＴＬＰＭの断面構造を示す部分断面図である。
【図２１】図１および図２に示すトレンチ終端近傍部分の第１の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。
【図２２】図１および図２に示すトレンチ終端近傍部分の第１の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。
【図２３】図２１のトレンチ胴部分における断面構造を示す図である。
【図２４】図２２のトレンチ胴部分における断面構造を示す図である。
【図２５】図２１のトレンチ終端近傍部分における断面構造を示す図である。
【図２６】図２２のトレンチ終端近傍部分における断面構造を示す図である。
【図２７】図３および図４に示すトレンチ終端近傍部分の第２の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。
【図２８】図３および図４に示すトレンチ終端近傍部分の第２の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。
【図２９】図５および図６に示すトレンチ終端近傍部分の第３の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。
【図３０】図５および図６に示すトレンチ終端近傍部分の第３の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。
【図３１】図７および図８に示すトレンチ終端近傍部分の第４の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。
【図３２】図７および図８に示すトレンチ終端近傍部分の第４の例においてトレンチ終端近傍部分をゲート絶縁膜で充填した構成について説明するための模式図である。
【図３３】図１の切断線Ａ−Ａ’における実施の形態２のトレンチＭＯＳＦＥＴの断面構造を示す部分断面図である。
【図３４】図１の切断線Ａ−Ａ’における実施の形態２のトレンチＩＧＢＴの断面構造を示す部分断面図である。
【図３５】図１の切断線Ａ−Ａ’における実施の形態２のＴＬＰＭの断面構造を示す部分断面図である。
【図３６】図１の切断線Ａ−Ａ’における実施の形態２の２段ＴＬＰＭの断面構造を示す部分断面図である。
【図３７】トレンチ幅を変えてドライエッチングにより形成したトレンチの断面を示す模式図である。
【図３８】従来の半導体デバイスにおけるトレンチパターンの形状を示す平面図である。
【図３９】図３８の切断線Ｍ−Ｍ’におけるトレンチＭＯＳＦＥＴの断面構造を示す部分断面図である。
【図４０】図３８の切断線Ｌ−Ｌ’におけるトレンチＭＯＳＦＥＴの断面構造を示す部分断面図である。
【符号の説明】
２１，３１，４１，５１，６１ 半導体基板
２２，３２，４２，５２，６２，６３，６５〜６９，１００，２００，３００，４００，５００ トレンチ
２３，３３，４３，５３ トレンチの終端近傍部分
２８，２９，３８，３９，４８，４９，５８，５９，２０５，３０５，４０５，５０５ ゲート絶縁膜（ゲート酸化膜）
６４ 最外周のトレンチ
２０６，３０６，４０６，５０６ ゲート電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device having a trench formed on the surface of a semiconductor substrate and having a current path inside the trench or in the vicinity of a sidewall or bottom of the trench, and a method for manufacturing the same.
[0002]
[Prior art]
As a semiconductor device having a current path inside a trench formed in a semiconductor substrate or near the side wall or bottom of the trench, a trench structure MOSFET (hereinafter referred to as a trench MOSFET), IGBT (hereinafter referred to as a trench IGBT) or There is a lateral trench power MISFET (hereinafter referred to as TLPM). FIG. 38 shows a plan shape of a conventional trench pattern in these semiconductor devices. In FIG. 38, reference numeral 11 denotes a semiconductor substrate, and reference numeral 12 denotes a trench. As shown in FIG. 38, the width of the conventional trench pattern is uniform up to the trench end 13. A cross-sectional structure of a conventional trench MOSFET having such a trench pattern is shown in FIGS.
[0003]
FIG. 39 is a diagram showing a cross-sectional structure of the trench MOSFET taken along a cutting line MM ′ in FIG. As shown in FIG. + A p-type channel region 103 is formed in the surface layer of the n-type drift layer 102 on the type drain layer 101. An n-type source region 104 is formed in the surface layer of the p-type channel region 103. Then, a trench 100 that reaches the drift layer 102 from the surface of the source region 104 through the channel region 103 is formed. A gate oxide film 105 is formed along the inner surface of the trench 100, and further, the inside thereof is filled with a gate electrode 106 made of polycrystalline silicon. A source electrode 108 is stacked on the surface of the source region 104. The source electrode 108 and the gate electrode 106 are insulated by an interlayer insulating film 107. A drain electrode 109 is provided on the back surface of the drain layer 101.
[0004]
FIG. 40 is a diagram showing a cross-sectional structure of the trench MOSFET taken along the cutting line LL ′ of FIG. As shown in FIG. 40, the terminal portion 110 of the trench 100 is a lead portion for the gate electrode 106. That is, the gate electrode 106 is pulled out to the substrate surface at the terminal portion 110 and is extended onto the field oxide film 121 along the substrate surface. On the field oxide film 121, the gate electrode 106 is connected to the gate metal electrode 123 through a contact hole 122 opened in the interlayer insulating film 107.
[0005]
[Problems to be solved by the invention]
However, if the trench 100 is formed by dry etching as usual, the terminal corner portion 111 (see FIG. 40) of the trench 100 is pointed, so that the thickness of the gate oxide film 105 here becomes thinner than other portions. For this reason, the electric field concentrates on the terminal corner 111, and there has been a problem that the breakdown voltage of the device may be lowered.
[0006]
The present invention has been made to solve the above-described problem, and a semiconductor device capable of preventing electric field concentration at the terminal corner portion of the trench and thereby preventing a decrease in breakdown voltage of the device, and such a configuration. An object of the present invention is to provide a method for manufacturing the semiconductor device without increasing the number of steps.
[0007]
[Means for Solving the Problems]
To achieve the above object, according to the present invention, in a semiconductor device having a trench such as a trench MOSFET trench IGBT or TLPM, the vicinity of the end of the trench has a tapered planar shape that narrows toward the end, and toward the end. It is characterized by a shallow shape. According to the present invention, the vicinity of the trench termination becomes shallow toward the termination and the trench termination corner is rounded, so that the generation of singular points in the gate termination film and the gate electrode at the trench termination corner is suppressed.
[0008]
In addition, the present invention is characterized in that the tapered portion of the semiconductor device in which the portion near the trench termination is tapered as described above is filled with a gate insulating film. According to the present invention, the occurrence of singular points in the gate insulating film and the gate electrode at the trench terminal corner is suppressed, and the vicinity of the trench terminal is covered with the thick gate insulating film.
[0009]
In addition, the semiconductor device manufacturing method according to the present invention includes forming a tapered trench in the vicinity of the end of the trench, depositing a gate insulating film in the trench, performing isotropic etching, and then forming the tapered portion. The gate insulating film covering the other part in the trench is made to have a desired thickness while being filled with the gate insulating film. According to the present invention, the portion near the end of the trench is covered with the thick gate insulating film without adding the number of steps.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Embodiment 1 FIG.
FIG. 1 is a schematic schematic view showing a first example of a planar shape of a portion near a trench termination of a semiconductor device according to the present invention, and FIG. 2 is a cross-sectional shape of a trench along a cutting line AA ′ in FIG. FIG. 1 and 2, reference numeral 21 is a semiconductor substrate, and the shaded portion indicated by reference numeral 22 is a trench. As shown in FIG. 1, in the first example, the planar shape of the trench 22 is a bottleneck type in which the width of the end vicinity portion 23 of the trench 22 is one step narrower than the width of the trunk portion 24 closer to the center. It has become. Such a planar trench 22 is formed by forming a mask oxide film having a pattern corresponding to this shape on a semiconductor substrate and performing well-known dry etching. In the formed trench 22, the end vicinity portion 23 is shallower than the body portion 24 as shown in FIG. 2.
[0011]
FIG. 37 is a schematic diagram showing a cross section of a trench formed by dry etching while changing the trench width. In the figure, reference numeral 1 is a semiconductor substrate, reference numerals 2a, 2b and 2c are trenches, and reference numeral 3 is a mask oxide film. As shown in FIG. 37, in dry etching, a trench having a wide trench width (for example, trench 2a) is etched deeply on the pattern, and a trench having a narrow trench width (for example, trench 2c) is etched shallowly on the pattern. Therefore, as shown in FIGS. 1 and 2, the end vicinity portion 23 having a narrow trench width becomes shallow by dry etching.
[0012]
The trench etching conditions are, for example, an ICP (Inductive Coupled Plasma) type trench etcher, the flow rates of HBr gas, SF6 gas and O2 gas are 40 sccm, 42 sccm and 45 sccm, respectively, the source power is 800 W, the bias power is 120 W, The pressure was 25 mTorr.
[0013]
FIG. 3 is a schematic schematic view showing a second example of the planar shape of the vicinity of the trench termination of the semiconductor device according to the present invention, and FIG. 4 is a cross-sectional shape of the trench along the cutting line DD ′ of FIG. FIG. 3 and 4, reference numeral 31 is a semiconductor substrate, and the shaded portion indicated by reference numeral 32 is a trench. As shown in FIG. 3, in the second example, the planar shape of the trench 32 has a boat shape in which a portion 33 near the end of the trench 32 is smoothly narrowed from the trunk portion 34. Such a planar trench 32 is formed by forming a mask oxide film having a pattern corresponding to this shape on a semiconductor substrate and performing well-known dry etching. In the formed trench 32, as shown in FIG. 4, the end vicinity portion 33 is gradually shallower than the body portion 34.
[0014]
FIG. 5 is a schematic schematic view showing a third example of the planar shape of the vicinity of the trench termination of the semiconductor device according to the present invention, and FIG. 6 is a cross-sectional shape of the trench along the cutting line FF ′ of FIG. FIG. 5 and 6, reference numeral 41 is a semiconductor substrate, and the shaded portion indicated by reference numeral 42 is a trench. As shown in FIG. 5, in the third example, the planar shape of the trench 42 is a combination of the bottleneck type of the first example and the boat type of the second example, that is, the end vicinity portion 43 is The shape extends from the body portion 44 through the intermediate portion 45 that smoothly narrows to a portion 46 that is narrower by one step than the width of the body portion 44. This one-step narrow portion 46 is also shaped like a boat. Such a planar trench 42 is formed by forming a mask oxide film having a pattern corresponding to this shape on a semiconductor substrate and performing well-known dry etching. In the formed trench 42, as shown in FIG. 6, the end vicinity portion 43 is gradually shallower than the body portion 44.
[0015]
FIG. 7 is a schematic schematic view showing a fourth example of the planar shape of the vicinity of the trench termination of the semiconductor device according to the present invention, and FIG. 8 is a cross-sectional shape of the trench along the cutting line HH ′ of FIG. FIG. 7 and 8, reference numeral 51 is a semiconductor substrate, and the shaded portion indicated by reference numeral 52 is a trench. As shown in FIG. 7, in the fourth example, the planar shape of the trench 52 has a one-step narrower intermediate portion 55 than the intermediate portion 55 in the vicinity of the end portion 53 of the trench 52. The shape reaches a narrow portion 56 in a stepped manner. That is, the end vicinity portion 53 has a shape that is two steps narrower than the body portion 54. Such a planar trench 52 is formed by forming a mask oxide film having a pattern corresponding to this shape on a semiconductor substrate and performing well-known dry etching. In the formed trench 52, as shown in FIG. 8, the end vicinity portion 53 becomes shallower than the body portion 54 stepwise. Note that the end vicinity portion 53 may be narrowed by three or more steps.
[0016]
FIG. 9 is a schematic schematic view showing a fifth example of the planar shape of the vicinity of the trench termination of the semiconductor device according to the present invention, and FIG. 10 is a cross-sectional shape of the trench along the cutting line JJ ′ of FIG. FIG. 9 and 10, reference numeral 61 is a semiconductor substrate, and the shaded portions indicated by reference numerals 62, 63, and 64 are trenches. As shown in FIG. 9, in the fifth example, in a structure in which a plurality of trenches 62 and 63 are arranged in a lattice shape, for example, the width of the outermost trench 64 is narrower than the other trenches 62 and 63. . Such planar trenches 62, 63 and 64 are formed by forming a mask oxide film having a pattern corresponding to this shape on a semiconductor substrate and performing well-known dry etching. In the formed trenches 62, 63, 64, as shown in FIG. 10, the outermost peripheral trench 64 is shallower than the inner trenches 62, 63. The trench 64) is shallower than the body portion closer to the center.
[0017]
In the fifth example, if the width of the outermost trench is the narrowest, the widths of the other trenches need not be the same. That is, for example, as shown in FIG. 11, even if the width of the trench 65 extending in the lateral direction and the width of the trench 66 extending in the vertical direction are different inside the outermost trench 64, the width of the outermost trench 64 is the largest. If it is narrow, the outermost trench 64 becomes the shallowest by dry etching. Therefore, the vicinity of the ends of the trenches 65 and 66 extending vertically and horizontally (that is, the outermost trench 64) is shallower than the body portion closer to the center. For example, as shown in FIG. 12, if the width of the outermost periphery trench 64 is the narrowest, the pattern of the trenches 67, 68, 69 on the inner side is not limited to the lattice shape, but other than the lattice such as an amid shape. The intersection pattern may be used.
[0018]
Next, a finished structure of the semiconductor device to which the trench of the first example shown in FIGS. 1 and 2 is applied will be described. First, an example of the structure of the trench MOSFET will be described. FIG. 13 is a partial cross-sectional view showing a cross-sectional structure of the trench MOSFET taken along a cutting line BB ′ in FIG. The device cross-sectional structure along the cutting line BB ′ is the same as the conventional structure shown in FIG. However, in the trench MOSFET shown in FIG. 13, reference numeral 200 represents a trench, and reference numeral 201 represents n. + Reference numeral 202 denotes an n-type drift layer, reference numeral 203 denotes a p-type channel region, reference numeral 204 denotes an n-type source region, reference numeral 205 denotes a gate oxide film as a gate insulating film, reference numeral 206 denotes a gate electrode, and reference numeral 207 denotes an interlayer. An insulating film, reference numeral 208 denotes a source electrode, and reference numeral 209 denotes a drain electrode.
[0019]
FIG. 14 is a partial cross-sectional view showing a cross-sectional structure of the trench MOSFET taken along a cutting line AA ′ in FIG. As shown in FIG. 14, the gate electrode 206 is drawn to the substrate surface at the end portion 210 of the trench 200, extends to the field oxide film 221 along the substrate surface, and is a contact hole opened in the interlayer insulating film 207 there. It is connected to the gate metal electrode 223 through 222. Here, since the vicinity of the end of the trench 200 is tapered (see FIG. 1), the trench 200 becomes shallow in the vicinity of the end. Further, since the retention of the etching gas is reduced in the narrow trench portion, the terminal corner portion 211 of the trench 200 is rounded, and the electric field concentration on the terminal corner portion 211 is alleviated or the electric field concentration is eliminated. As a result, a decrease in breakdown voltage at the terminal corner portion 211 is prevented.
[0020]
Further, since the end corner portion 211 of the trench 200 is in a shallow position, the end corner portion 211 is buried in the p-type region (p-type channel region 203), and the breakdown voltage can be further maintained. Although illustration is omitted, even if the end corner portion of the trench is not buried in the p-type region, the end corner portion is not sharp, and thus the breakdown voltage can be sufficiently prevented from decreasing. Although not shown and described, the same applies when the trenches of the second to fifth examples are applied.
[0021]
Next, an example of the structure of a trench IGBT to which the trench of the first example shown in FIGS. 1 and 2 is applied will be described. FIG. 15 is a partial cross-sectional view showing a cross-sectional structure of trench IGBT along section line BB ′ in FIG. 1. As shown in FIG. + A p-type channel region 303 is formed in the surface layer of the n-type drift layer 302 on the type collector layer 301. An n-type emitter region 304 is selectively formed on the surface layer of the p-type channel region 303. Then, a trench 300 that reaches the drift layer 302 from the surface of the emitter region 304 through the channel region 303 is formed. A gate oxide film 305, which is a gate insulating film, is formed along the inner surface of the trench 300, and the inside thereof is filled with a gate electrode 306 made of polycrystalline silicon. An emitter electrode 308 is stacked on the surface of the emitter region 304. The emitter electrode 308 and the gate electrode 306 are insulated by an interlayer insulating film 307. A collector electrode 309 is provided on the back surface of the collector layer 301.
[0022]
FIG. 16 is a partial cross-sectional view showing a cross-sectional structure of trench IGBT taken along section line AA ′ of FIG. As shown in FIG. 16, the gate electrode 306 is drawn to the substrate surface at the end portion 310 of the trench 300, extends along the substrate surface to the field oxide film 321, and is a contact hole opened in the interlayer insulating film 307 there. It is connected to the gate metal electrode 323 through 322. Here, since the trench 300 has a tapered portion in the vicinity of the end (see FIG. 1), the trench 300 is shallow in the vicinity of the end, and the end corner 311 is rounded due to a decrease in the retention of the etching gas. As a result, the electric field concentration at the terminal corner portion 311 is alleviated or the electric field concentration is eliminated, and the breakdown voltage drop at the terminal corner portion 311 is prevented.
[0023]
Further, since the terminal corner portion 311 of the trench 300 is buried in the p-type region (p-type channel region 303), the breakdown voltage can be further maintained. Although illustration is omitted, even if the end corner portion of the trench is not buried in the p-type region, the end corner portion is not sharp, and thus the breakdown voltage can be sufficiently prevented from decreasing. Although not shown and described, the same applies when the trenches of the second to fifth examples are applied.
[0024]
Next, an example of the structure of the TLPM to which the trench of the first example shown in FIGS. 1 and 2 is applied will be described. FIG. 17 is a partial cross-sectional view showing a cross-sectional structure of the TLPM along the cutting line BB ′ in FIG. As shown in FIG. - A trench 400 is formed from the surface of the type semiconductor substrate 401. An n-type extended drain 402 and a p-type base region 403 are formed on the side and below the trench 400, respectively. A gate oxide film 405 that is a gate insulating film is formed along the sidewall of the trench 400. A gate electrode 406 made of polycrystalline silicon is formed along the gate oxide film 405 inside. A source electrode 408 is provided inside the gate electrode 406 with a first insulating film 407 interposed therebetween. The source electrode 408 is formed in the base region 403 at the bottom of the trench 400. + Connected to the mold source region 404. The drain electrode 409 is connected to the extended drain 402 through the second insulating film 431 covering the surface of the extended drain 402 and the first insulating film 407 extending to the upper side.
[0025]
18 is a partial cross-sectional view showing a cross-sectional structure of the TLPM along the cutting line AA ′ in FIG. As shown in FIG. 18, the gate electrode 406 is drawn to the substrate surface at the terminal portion 410 of the trench 400 and is connected to the gate metal electrode 423 on the second insulating film 431. Here, since the trench 400 has a tapered portion in the vicinity of the end (see FIG. 1), the trench 400 becomes shallow in the vicinity of the end, and the end corner 411 is rounded due to a decrease in retention of the etching gas. As a result, the electric field concentration at the terminal corner portion 411 is alleviated or the electric field concentration is eliminated, and the breakdown voltage at the terminal corner portion 411 is prevented from being lowered. Although illustration and description are omitted, the same applies when the trenches of the second to fifth examples are applied.
[0026]
Next, an example of the structure of the two-stage TLPM to which the trench of the first example shown in FIGS. 1 and 2 is applied will be described. FIG. 19 is a partial cross-sectional view showing a cross-sectional structure of the two-stage TLPM along the cutting line BB ′ in FIG. As shown in FIG. - A first-stage trench 500 is formed from the surface of the type semiconductor substrate 501. An n-type extended drain 502 is formed around the first-stage trench 500. In addition, an insulating film 531 is provided inside the first-stage trench 500. A second-stage trench 530 is formed through the insulating film 531 and the extended drain 502. A p-type base region 503 is formed below the second-stage trench 530.
[0027]
A gate oxide film 505 that is a gate insulating film is formed along the side wall of the second-stage trench 530. A gate electrode 506 made of polycrystalline silicon is formed along the gate oxide film 505 inside. A source electrode 508 is provided inside the gate electrode 506 with an insulating film 507 interposed therebetween. The source electrode 508 is formed in the base region 503 at the bottom of the second-stage trench 530. + Connected to the mold source region 504. The drain electrode 509 is connected to the extended drain 502 through an insulating film 507 extending from between the gate electrode 506 and the source electrode 508 to the surface of the extended drain 502.
[0028]
20 is a partial cross-sectional view showing a cross-sectional structure of the two-stage TLPM along the cutting line AA ′ of FIG. As shown in FIG. 20, the gate electrode 506 is drawn to the substrate surface at the end portion 510 of the trenches 500 and 530 and is connected to the gate metal electrode 523 on the insulating film 531. Here, since the trenches 500 and 530 are tapered in the vicinity of the terminal ends (see FIG. 1), the trenches 500 and 530 are shallow in the vicinity of the terminal end portion, and the terminal corner portion 511 is rounded due to the decrease in the retention of the etching gas. As a result, the electric field concentration at the terminal corner portion 511 is alleviated or the electric field concentration is eliminated, and a decrease in breakdown voltage at the terminal corner portion 511 is prevented. Although illustration and description are omitted, the same applies when the trenches of the second to fifth examples are applied.
[0029]
According to the first embodiment described above, the vicinity of the trench termination becomes shallow toward the termination, and the trench termination corner is rounded without being sharpened. Therefore, there is a singular point in the gate insulation film or the gate electrode at the trench termination corner. It is suppressed from occurring. Therefore, it is possible to prevent electric field concentration at the trench terminal corner, and to prevent a breakdown voltage of the device from decreasing. Further, when manufacturing this semiconductor device, it is only necessary to perform trench etching using a mask having a pattern that makes the trench narrow in the vicinity of the end of the trench. Therefore, without increasing the number of steps, gate insulation is performed at the trench end corner. A semiconductor device without a singular point of a film or a gate electrode can be obtained.
[0030]
Embodiment 2. FIG.
In the first embodiment, the thickness of the gate insulating film in the trench is uniform. In the second embodiment, however, the gate insulating film is thinner in the tapered portion near the end of the trench than in the other portions in the trench. Is thickened. For example, after forming the trench 22 having the shape shown in FIGS. 1 and 2 as described in the first embodiment, as shown in FIG. 21, the tapered portion near the trench end portion 23 is filled with the insulating film. Thus, the insulating film 27 is formed. Then, as shown in FIG. 22, isotropic etching is performed, and the insulating film 27 in the trunk portion 24 other than the vicinity of the trench termination portion 23, that is, the trunk portion 24, is formed into a gate insulating film 28 having a desired thickness. . At that time, the insulating film 27 filled in the vicinity 23 of the trench termination is not removed and remains as the gate insulating film 29. That is, the trench end vicinity portion 23 is covered with the gate insulating film 29 thicker than the gate insulating film 28 of the trunk portion 24.
[0031]
23 to 26 show sectional views and dimensions of specific trench termination structures. 23 shows a state where the insulating film 27 is formed along the trench shape along the cutting line BB ′ in FIG. 1, and shows a cross-sectional structure in the trench body portion in FIG. FIG. 24 shows a state where the formed insulating film 27 is formed into a gate insulating film 28 having a desired thickness by isotropic etching, and shows a cross-sectional structure in the trench body portion of FIG. . 25 shows a state in which the insulating film 27 is formed along the trench shape along the cutting line CC ′ in FIG. 1, and shows a cross-sectional structure in the vicinity of the end of the trench in FIG. Yes. FIG. 26 shows a state in which the gate insulating film 29 remains in the trench after isotropic etching, and shows a cross-sectional structure in the vicinity of the end of the trench in FIG.
[0032]
The same applies to the second example shown in FIGS. In the case of the second example, after the trench 32 having the shape shown in FIGS. 3 and 4 is formed as described in the first embodiment, the tapered shape of the trench end vicinity portion 33 is formed as shown in FIG. The insulating film 37 is formed so that this portion is filled with the insulating film. Then, as shown in FIG. 28, isotropic etching is performed to leave the insulating film 37 filled in the vicinity of the trench termination portion 33 as a thick gate insulating film 39, and the insulating film 37 of the body portion 34 is formed to a desired thickness. The gate insulating film 38 is used. Accordingly, the trench termination vicinity portion 33 is covered with a gate insulating film 39 thicker than the gate insulating film 38 of the trunk portion 34.
[0033]
The same applies to the third example shown in FIGS. 5 and 6. In the case of the third example, after the trench 42 having the shape shown in FIGS. 5 and 6 is formed as described in the first embodiment, the tapered shape of the trench end vicinity portion 43 is formed as shown in FIG. An insulating film 47 is formed so that this portion is filled with the insulating film. Then, as shown in FIG. 30, isotropic etching is performed so that the insulating film 47 of the body portion 44 of the trench 42 becomes a gate insulating film 48 having a desired thickness. The insulating film 47 filled in the trench end vicinity portion 43 remains as a thick gate insulating film 49. That is, the trench termination vicinity portion 43 is covered with the gate insulating film 49 thicker than the gate insulating film 48 of the trunk portion 44.
[0034]
The same applies to the fourth example shown in FIGS. In the case of the fourth example, after the trench 52 having the shape shown in FIGS. 7 and 8 is formed as described in the first embodiment, the tapered shape of the trench end vicinity portion 53 is formed as shown in FIG. The insulating film 57 is formed so that most of the portion is filled with the insulating film. Then, as shown in FIG. 32, isotropic etching is performed to make the insulating film 57 of the barrel portion 54 a gate insulating film 58 having a desired thickness, leaving the insulating film 57 filled in the vicinity of the trench termination portion 53. A thick gate insulating film 59 is used. Thereby, the trench end vicinity portion 53 is covered with a gate insulating film 59 thicker than the gate insulating film 58 of the trunk portion 54.
[0035]
Next, the finished structure of the semiconductor device in which the gate insulating film near the end of the trench is thick as described above will be described. First, an example of the structure of the trench MOSFET will be described. FIG. 33 is a partial cross-sectional view showing a cross-sectional structure of the trench MOSFET taken along section line AA ′ of FIG. As shown in FIG. 33, the gate oxide film 205 which is a gate insulating film is thick in the vicinity of the trench termination. Reference numeral 241 denotes a thick portion of the gate oxide film 205. As described above, since the portion near the trench termination is covered with the thick gate oxide film 241, electric field concentration at the trench termination corner portion 211 can be more effectively prevented, so that the breakdown voltage of the device can be further prevented. . Since other configurations are the same as those of the trench MOSFET shown in FIG. 14, the same components as those shown in FIG.
[0036]
As described above, in order to cover the vicinity of the trench end with the thick gate oxide film 241, the following process is performed. First, after the trench 200 is formed, the trench polymer and damage are removed. Then, after performing sacrificial oxidation, the oxide film is removed with an HF solution. Next, an oxide film is formed and isotropic etching is performed. Due to the effect of isotropic etching, a thin gate oxide film 205 is formed on the trunk portion of the trench 200, while a thick gate oxide film 241 is formed on the trench termination portion. Next, a gate electrode 206 is formed, an interlayer insulating film 207 is formed so as to cover it, and a source electrode 208 is formed. In addition, the drain electrode 209 is formed. In addition, the process demonstrated here is a part of manufacturing process of trench MOSFET. Although not shown and described, the same applies to the case where a trench having the configuration shown in FIG. 3, FIG. 5 or FIG. 7 is applied.
[0037]
Next, an example of the structure of the trench IGBT will be described. 34 is a partial cross-sectional view showing a cross-sectional structure of trench IGBT along cutting line AA ′ in FIG. 1. As shown in FIG. 34, the gate oxide film 305 which is a gate insulating film is thick in the vicinity of the trench termination. Reference numeral 341 denotes a thick portion of the gate oxide film 305. As described above, since the portion near the trench termination is covered with the thick gate oxide film 341, electric field concentration at the trench termination corner 311 can be more effectively prevented, and thus the breakdown voltage of the device can be further prevented. . Since other configurations are the same as those of the trench IGBT shown in FIG. 16, the same configurations as those shown in FIG. Although illustration and description are omitted, the same applies when a trench having the structure shown in FIG. 3, FIG. 5, or FIG. 7 is applied.
[0038]
Next, an example of the structure of TLPM will be described. FIG. 35 is a partial cross-sectional view showing a cross-sectional structure of the TLPM along the cutting line AA ′ in FIG. As shown in FIG. 35, the gate oxide film 405 which is a gate insulating film is thick in the vicinity of the trench termination. Reference numeral 441 denotes a thick portion of the gate oxide film 405. As described above, since the portion near the trench termination is covered with the thick gate oxide film 441, electric field concentration on the trench termination corner 411 can be more effectively prevented, and thus the breakdown voltage of the device can be further prevented. . Since other configurations are the same as those of the TLPM shown in FIG. 18, the same components as those shown in FIG. Although illustration and description are omitted, the same applies when a trench having the structure shown in FIG. 3, FIG. 5, or FIG. 7 is applied.
[0039]
Next, an example of the structure of the two-stage TLPM will be described. 36 is a partial cross-sectional view showing a cross-sectional structure of the two-stage TLPM along the cutting line AA ′ of FIG. As shown in FIG. 36, the gate oxide film 505 which is a gate insulating film is thick in the vicinity of the trench termination. Reference numeral 541 denotes a thick portion of the gate oxide film 505. As described above, since the portion near the trench termination is covered with the thick gate oxide film 541, the electric field concentration on the trench termination corner 511 can be more effectively prevented, and thus the breakdown voltage of the device can be further prevented. . Since other configurations are the same as those of the two-stage TLPM shown in FIG. 20, the same components as those shown in FIG. Although illustration and description are omitted, the same applies when a trench having the structure shown in FIG. 3, FIG. 5, or FIG. 7 is applied.
[0040]
According to the second embodiment described above, in addition to the suppression of the occurrence of singular points in the gate insulating film and the gate electrode at the trench termination corner as in the first embodiment, the portion near the trench termination is thicker. Since it is covered with the gate insulating film, it is possible to more effectively prevent electric field concentration at the trench terminal corner. Therefore, it is possible to further prevent the breakdown voltage of the device from decreasing. In addition, the semiconductor device having such a configuration can be manufactured without increasing the number of steps.
[0041]
In the above, the present invention can be variously changed. For example, the gate insulating film is not limited to an oxide film, but may be an electrical insulating film or a film that functions as a high resistance film. Further, the present invention is not limited to a device made of a silicon semiconductor, but can be applied to a device made of a compound semiconductor such as SiC. Further, the present invention can also be applied to other trench type MOS semiconductor devices such as IEGT (Injection Enhanced Insulated Gate Bipolar Transistor), insulated gate thyristor, and IPM (Intelligent Power Module).
[0042]
【The invention's effect】
According to the present invention, since the generation of singular points in the gate insulating film and the gate electrode is suppressed at the trench termination corner portion, electric field concentration at the trench termination corner portion can be prevented, and the breakdown voltage of the device can be prevented from being lowered. Can do. Further, this semiconductor device can be obtained without increasing the number of steps.
[0043]
In addition, according to another invention, the occurrence of singular points in the gate insulating film and the gate electrode is suppressed in the trench terminal corner, and the trench terminal corner is covered with the thick gate insulating film, so that the trench terminal corner As a result, it is possible to more effectively prevent the electric field from being concentrated on the device. In addition, the semiconductor device having such a configuration can be manufactured without increasing the number of steps.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing a first example of a planar shape of a portion near a trench termination of a semiconductor device according to the present invention.
2 is a schematic diagram showing a cross-sectional shape of a trench along a cutting line AA ′ in FIG. 1;
FIG. 3 is a schematic diagram showing a second example of a planar shape of the vicinity of the trench termination of the semiconductor device according to the present invention.
4 is a schematic diagram showing a cross-sectional shape of a trench along a cutting line DD ′ in FIG. 3;
FIG. 5 is a schematic diagram showing a third example of a planar shape of the vicinity of the trench termination of the semiconductor device according to the present invention.
6 is a schematic schematic diagram showing a cross-sectional shape of a trench along a cutting line FF ′ in FIG. 5;
FIG. 7 is a schematic diagram showing a fourth example of a planar shape of the vicinity of the trench termination of the semiconductor device according to the present invention.
8 is a schematic diagram showing a cross-sectional shape of a trench along a cutting line HH ′ in FIG.
FIG. 9 is a schematic schematic view showing a fifth example of a planar shape of the vicinity of the trench termination of the semiconductor device according to the present invention.
10 is a schematic schematic diagram showing a cross-sectional shape of a trench along a cutting line JJ ′ in FIG. 9;
FIG. 11 is a schematic diagram showing a modification of the fifth example of the planar shape of the vicinity of the trench termination of the semiconductor device according to the present invention.
FIG. 12 is a schematic diagram showing still another modification of the fifth example of the planar shape of the vicinity of the trench termination of the semiconductor device according to the present invention.
13 is a partial cross-sectional view showing a cross-sectional structure of the trench MOSFET according to the first embodiment taken along section line BB ′ of FIG. 1; FIG.
14 is a partial cross-sectional view showing a cross-sectional structure of the trench MOSFET of the first embodiment taken along section line AA ′ of FIG. 1; FIG.
15 is a partial cross-sectional view showing a cross-sectional structure of trench IGBT according to the first embodiment taken along section line BB ′ of FIG. 1;
16 is a partial cross-sectional view showing a cross-sectional structure of trench IGBT according to the first embodiment taken along section line AA ′ of FIG. 1; FIG.
17 is a partial cross-sectional view showing a cross-sectional structure of the TLPM according to the first embodiment taken along the cutting line BB ′ of FIG. 1. FIG.
18 is a partial cross-sectional view showing a cross-sectional structure of the TLPM according to the first embodiment taken along a cutting line AA ′ in FIG. 1. FIG.
FIG. 19 is a partial cross-sectional view showing a cross-sectional structure of the two-stage TLPM of the first embodiment taken along the cutting line BB ′ of FIG.
20 is a partial cross-sectional view showing a cross-sectional structure of the two-stage TLPM of the first embodiment taken along the cutting line AA ′ of FIG. 1. FIG.
FIG. 21 is a schematic diagram for explaining a configuration in which the vicinity of the trench termination is filled with a gate insulating film in the first example of the vicinity of the trench termination shown in FIGS. 1 and 2;
22 is a schematic diagram for explaining a configuration in which the vicinity of the trench termination is filled with a gate insulating film in the first example of the vicinity of the trench termination shown in FIGS. 1 and 2. FIG.
23 is a view showing a cross-sectional structure in a trench body portion of FIG. 21. FIG.
24 is a view showing a cross-sectional structure in a trench body portion of FIG. 22;
25 is a view showing a cross-sectional structure in the vicinity of a trench termination in FIG. 21;
26 is a diagram showing a cross-sectional structure in the vicinity of a trench termination in FIG. 22;
27 is a schematic diagram for explaining a configuration in which the vicinity of the trench end is filled with a gate insulating film in the second example of the vicinity of the end of the trench shown in FIGS. 3 and 4. FIG.
28 is a schematic diagram for explaining a configuration in which the vicinity of the trench termination is filled with a gate insulating film in the second example of the vicinity of the trench termination shown in FIGS. 3 and 4. FIG.
29 is a schematic diagram for explaining a configuration in which the vicinity of the trench end is filled with a gate insulating film in the third example of the vicinity of the end of the trench shown in FIGS. 5 and 6. FIG.
30 is a schematic diagram for explaining a configuration in which the vicinity of the trench termination is filled with a gate insulating film in the third example of the vicinity of the trench termination shown in FIGS. 5 and 6. FIG.
31 is a schematic diagram for explaining a configuration in which a portion near the trench end is filled with a gate insulating film in the fourth example of the portion near the trench end shown in FIGS. 7 and 8. FIG.
32 is a schematic diagram for explaining a configuration in which the vicinity of the trench termination is filled with a gate insulating film in the fourth example of the vicinity of the trench termination shown in FIGS. 7 and 8. FIG.
33 is a partial cross-sectional view showing a cross-sectional structure of the trench MOSFET according to the second embodiment taken along section line AA ′ of FIG. 1; FIG.
34 is a partial cross-sectional view showing a cross-sectional structure of trench IGBT according to the second embodiment along section line AA ′ of FIG. 1; FIG.
FIG. 35 is a partial cross-sectional view showing a cross-sectional structure of the TLPM of Embodiment 2 along section line AA ′ of FIG. 1;
FIG. 36 is a partial cross-sectional view showing a cross-sectional structure of the two-stage TLPM of the second embodiment taken along the cutting line AA ′ of FIG. 1;
FIG. 37 is a schematic view showing a cross section of a trench formed by dry etching while changing the trench width.
FIG. 38 is a plan view showing the shape of a trench pattern in a conventional semiconductor device.
FIG. 39 is a partial cross-sectional view showing a cross-sectional structure of the trench MOSFET taken along section line MM ′ of FIG. 38;
40 is a partial cross-sectional view showing a cross-sectional structure of the trench MOSFET taken along a cutting line LL ′ of FIG. 38. FIG.
[Explanation of symbols]
21, 31, 41, 51, 61 Semiconductor substrate
22,32,42,52,62,63,65-69,100,200,300,400,500 trench
23, 33, 43, 53 Near end of trench
28, 29, 38, 39, 48, 49, 58, 59, 205, 305, 405, 505 Gate insulating film (gate oxide film)
64 Outermost trench
206, 306, 406, 506 Gate electrode

Claims (5)

半導体基板に形成されたトレンチの内部、または側壁もしくは底部の付近に電流経路が設けられ、かつ前記トレンチの底面の一部もしくは全部、または前記トレンチの側壁の一部もしくは全部に沿って、ゲート絶縁膜を介してゲート電極が設けられた半導体装置において、前記トレンチの終端近傍部分の平面形状は、終端部に向かって段階的に幅が細くなり、この段階的に細くなる幅それぞれにおいて終端部に丸みを有する、先細り形状であり、前記終端近傍部分は終端部に向かって前記段階的に幅が細くなる位置に対応して段階的に浅くなっていることを特徴とする半導体装置。A current path is provided in the trench formed in the semiconductor substrate or in the vicinity of the side wall or bottom, and gate insulation is provided along part or all of the bottom surface of the trench or part or all of the side wall of the trench. In a semiconductor device provided with a gate electrode through a film, the planar shape of the vicinity of the end of the trench gradually decreases toward the end, and the width of the step decreases toward the end. A semiconductor device having a round shape and a tapered shape, wherein the vicinity of the end portion becomes gradually shallower corresponding to the position where the width gradually decreases toward the end portion. 前記トレンチは、前記半導体基板の表面層に形成された前記半導体基板と逆導電型のチャネル領域よりも深い胴部分を有し、前記終端近傍部分の終端コーナー部は、前記トレンチが終端部に向かって浅くなることにより前記チャネル領域に埋まることを特徴とする請求項１に記載の半導体装置。The trench has a body portion deeper than a channel region having a conductivity type opposite to that of the semiconductor substrate formed in the surface layer of the semiconductor substrate, and a termination corner portion in the vicinity of the termination portion has the trench facing the termination portion. The semiconductor device according to claim 1 , wherein the channel region is buried by becoming shallower. 半導体基板に形成されたトレンチの内部、または側壁もしくは底部の付近に電流経路が設けられ、かつ前記トレンチの底面の一部もしくは全部、または前記トレンチの側壁の一部もしくは全部に沿って、ゲート絶縁膜を介してゲート電極が設けられた半導体装置において、前記トレンチの終端近傍部分の平面形状は、終端部に向かって細くなる先細り形状になっており、この先細り形状の部分は前記ゲート絶縁膜よりも厚さの厚い厚いゲート酸化膜で充填されていることを特徴とする半導体装置。A current path is provided in the trench formed in the semiconductor substrate or in the vicinity of the side wall or bottom, and gate insulation is provided along part or all of the bottom surface of the trench or part or all of the side wall of the trench. In a semiconductor device in which a gate electrode is provided via a film, the planar shape of the vicinity of the end of the trench is a tapered shape that narrows toward the end, and the tapered portion is less than the gate insulating film . A semiconductor device characterized by being filled with a thick gate oxide film . 前記トレンチの終端近傍部分は終端部に向かって浅くなっていることを特徴とする請求項３に記載の半導体装置。4. The semiconductor device according to claim 3 , wherein a portion in the vicinity of the end of the trench is shallow toward the end. 半導体基板に形成されたトレンチの内部、または側壁もしくは底部の付近に電流経路が設けられ、かつ前記トレンチの底面の一部もしくは全部、または前記トレンチの側壁の一部もしくは全部に沿って、ゲート絶縁膜を介してゲート電極が設けられた半導体装置を製造するにあたって、前記半導体基板に、その終端近傍部分の平面形状が、終端部に向かって細くなる先細り形状のトレンチを形成する工程と、前記先細り形状の部分が前記ゲート絶縁膜で充填されるように、前記トレンチ内に絶縁膜を析出させる工程と、前記先細り形状の部分が前記ゲート絶縁膜よりも厚さの厚い厚いゲート酸化膜で充填され、かつ前記トレンチ内の、前記先細り形状部分を除く部分は所望の厚さの前記ゲート絶縁膜で覆われた状態となるように等方性エッチングをおこなう工程と、を含むことを特徴とする半導体装置の製造方法。A current path is provided in the trench formed in the semiconductor substrate or in the vicinity of the side wall or bottom, and gate insulation is provided along part or all of the bottom surface of the trench or part or all of the side wall of the trench. When manufacturing a semiconductor device provided with a gate electrode through a film, a step of forming a tapered trench in which the planar shape of the vicinity of the terminal end of the semiconductor substrate becomes narrower toward the terminal end, and the taper A step of depositing an insulating film in the trench so that the shape portion is filled with the gate insulating film; and the tapered portion is filled with a thick gate oxide film thicker than the gate insulating film. and wherein in the trench, the portion excluding the tapered portion isotropic etch so that the state of being covered with the gate insulating film of the desired thickness The method of manufacturing a semiconductor device which comprises the steps of performing a grayed, the.
JP2001384811A 2001-12-18 2001-12-18 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4178789B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001384811A JP4178789B2 (en) 2001-12-18 2001-12-18 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001384811A JP4178789B2 (en) 2001-12-18 2001-12-18 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007312753A Division JP4882983B2 (en) 2007-12-03 2007-12-03 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2003188379A JP2003188379A (en) 2003-07-04
JP4178789B2 true JP4178789B2 (en) 2008-11-12

Family

ID=27594455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001384811A Expired - Fee Related JP4178789B2 (en) 2001-12-18 2001-12-18 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4178789B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716009B2 (en) 2014-09-30 2017-07-25 Kabushiki Kaisha Toshiba Power semiconductor device with electrode having trench structure

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294713A (en) * 2005-04-07 2006-10-26 Fuji Electric Holdings Co Ltd Semiconductor device
EP1917683A4 (en) * 2005-08-17 2008-11-05 Int Rectifier Corp Power semiconductor device with interconnected gate trenches
US8076720B2 (en) 2007-09-28 2011-12-13 Semiconductor Components Industries, Llc Trench gate type transistor
JP2009088186A (en) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd Trench gate type transistor and manufacturing method thereof
JP2009088188A (en) 2007-09-28 2009-04-23 Sanyo Electric Co Ltd Trench gate type transistor and method for manufacturing same
JP5353190B2 (en) * 2008-11-04 2013-11-27 トヨタ自動車株式会社 Semiconductor device and manufacturing method of semiconductor device
JP5531436B2 (en) 2008-12-01 2014-06-25 富士電機株式会社 Method for manufacturing silicon carbide semiconductor element
JP5556053B2 (en) 2009-04-27 2014-07-23 富士電機株式会社 Method for manufacturing silicon carbide semiconductor element
US20110084332A1 (en) * 2009-10-08 2011-04-14 Vishay General Semiconductor, Llc. Trench termination structure
JP5429365B2 (en) * 2011-03-15 2014-02-26 トヨタ自動車株式会社 Semiconductor device
JP5395309B2 (en) * 2011-03-23 2014-01-22 パナソニック株式会社 Semiconductor device and manufacturing method thereof
JP5731427B2 (en) * 2012-02-29 2015-06-10 富士電機株式会社 Manufacturing method of semiconductor device
JP2015195285A (en) * 2014-03-31 2015-11-05 サンケン電気株式会社 semiconductor device
JP6179554B2 (en) * 2015-05-26 2017-08-16 トヨタ自動車株式会社 Semiconductor device
JP6273329B2 (en) * 2016-08-15 2018-01-31 ローム株式会社 Semiconductor device
JP2019054106A (en) * 2017-09-14 2019-04-04 株式会社東芝 Semiconductor device
DE102019212646A1 (en) * 2019-08-23 2021-02-25 Robert Bosch Gmbh DITCH TRANSISTOR

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716009B2 (en) 2014-09-30 2017-07-25 Kabushiki Kaisha Toshiba Power semiconductor device with electrode having trench structure

Also Published As

Publication number Publication date
JP2003188379A (en) 2003-07-04

Similar Documents

Publication Publication Date Title
JP4178789B2 (en) Semiconductor device and manufacturing method thereof
KR100875330B1 (en) Semiconductor device and manufacturing method thereof
US8168498B2 (en) Insulated gate type semiconductor device and method for fabricating the same
JP5862729B2 (en) Manufacturing method of trench gate type semiconductor device
JP4414863B2 (en) Insulated gate semiconductor device and manufacturing method thereof
JP2018060924A (en) Semiconductor device and semiconductor device manufacturing method
US9972496B2 (en) Process for manufacturing a power device with a trench-gate structure and corresponding device
US10026833B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2008034794A (en) Vertical-trench insulated gate mos semiconductor device
CN110914997A (en) Semiconductor device with LOCOS trench
JP2012009671A (en) Semiconductor device and method of manufacturing the same
JPH09283535A (en) Manufacture of semiconductor device
CN114496783A (en) Groove type silicon carbide MOSFET prepared based on buffer layer and preparation method thereof
US8652906B2 (en) Method for manufacturing a semiconductor device and semiconductor device
US11302805B2 (en) Semiconductor device and manufacturing method to manufacture semiconductor device
JP4882983B2 (en) Semiconductor device
JP2012160601A (en) Manufacturing method of semiconductor device
KR101803978B1 (en) Semiconductor device and method of manufacturing of the same
JP2002141501A (en) Manufacturing method of trench semiconductor device
JPH08255902A (en) Insulated gate semiconductor device and fabrication thereof
CN117174757B (en) Super-junction trench gate silicon carbide MOSFET and preparation method thereof
TWI775695B (en) Trench transistor and manufacturing method thereof
WO1999054919A2 (en) Manufacture of field-effect semiconductor devices
JP5135884B2 (en) Manufacturing method of semiconductor device
JP2017139423A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080818

R150 Certificate of patent or registration of utility model

Ref document number: 4178789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees