JP4162819B2 - High frequency circuit equipment - Google Patents

High frequency circuit equipment Download PDF

Info

Publication number
JP4162819B2
JP4162819B2 JP33643699A JP33643699A JP4162819B2 JP 4162819 B2 JP4162819 B2 JP 4162819B2 JP 33643699 A JP33643699 A JP 33643699A JP 33643699 A JP33643699 A JP 33643699A JP 4162819 B2 JP4162819 B2 JP 4162819B2
Authority
JP
Japan
Prior art keywords
ground conductor
conductor pattern
pattern
frequency circuit
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33643699A
Other languages
Japanese (ja)
Other versions
JP2001156213A (en
Inventor
英征 大橋
志浩 田原
毅 大島
守▲やす▼ 宮▲ざき▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33643699A priority Critical patent/JP4162819B2/en
Publication of JP2001156213A publication Critical patent/JP2001156213A/en
Application granted granted Critical
Publication of JP4162819B2 publication Critical patent/JP4162819B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

PROBLEM TO BE SOLVED: To solve a problem such as deterioration of isolation between terminals caused by the occurrence of unwanted resonance as a result by generating a potential difference between a ground conductor pattern 103 on the back of a semiconductor chip 101 and a ground conductor pattern 108 on the inner layer of a packaging substrate 102 when the frequency of a high frequency signal to be used for a high frequency circuit 100 becomes high. SOLUTION: A ground conductor connecting means is provided for respectively connecting a ground conductor pattern 3 on the back of a semiconductor chip 1 and a ground conductor pattern 5 on the back of a packaging substrate 2 at a prescribed interval.

Description

【０００１】
【発明の属する技術分野】
この発明は、主としてマイクロ波帯およびミリ波帯において高周波信号を取り扱う高周波回路装置に関するものであり、即ち、導電性バンプを用いて高周波回路基板をフリップチップ実装する構造に係り、特に接地導体間に生じる不要伝搬モードによる共振を抑圧する構造に関するものである。
【０００２】
【従来の技術】
図２０は例えば特開平９−２６０５８２号公報に示された従来の高周波回路装置を示す構成図であり、図において、１００は半導体チップ１０１の表面に形成された高周波回路、１０１は半導体チップ、１０２は実装基板、１０３は半導体チップ１０１の裏面に施されたグラウンド導体パターン、１０４は導電性バンプ、１０５はグラウンド導体パッド、１０６はグラウンド接続用スルーホール、１０７はグラウンド接続用ワイヤ、１０８は実装基板１０２の内層に形成されたグラウンド導体パターンである。
【０００３】
次に動作について説明する。
半導体チップ１０１は、表面にＦＥＴなどを用いた高周波回路１００が形成され、実装基板１０２の上面に表面を下にしてフリップチップ実装されている。
高周波回路１００の入出力は、導電性バンプ１０４を介して実装基板１０２上のパターンと接続されている。
【０００４】
半導体チップ１０１の裏面のグラウンド導体パターン１０３は、グラウンド接続用ワイヤ１０７を介して実装基板１０２の表面に配置されたグラウンド導体パッド１０５に接続されている。
グラウンド導体パッド１０５は、グラウンド接続用スルーホール１０６を介して実装基板１０２の内層に設けられたグラウンド導体パターン１０８と接続されている。
【０００５】
高周波信号は、導電性バンプ１０４を通して実装基板１０２から半導体チップ１０１の表面の高周波回路１００に加えられ、グラウンド電流は、グラウンド接続用ワイヤ１０７を介して半導体チップ１０１の裏面のグラウンド導体パターン１０３に加えられる。
【０００６】
このような構造の高周波回路装置においては、半導体チップ１０１の裏面のグラウンド導体パターン１０３と実装基板１０２の内層のグラウンド導体パターン１０８が、グラウンド接続用ワイヤ１０７、グラウンド導体パッド１０５及びグラウンド接続用スルーホール１０６によって接続されている。
【０００７】
このため、半導体チップ１０１の表面に設けられた高周波回路１００は、上下をグラウンド導体で囲まれた状態となり、電気的に外部からシールドされた構造となる。
これにより、高周波回路１００から不要な電波が外部に放射したり、外部からの電波が高周波回路１００に干渉することを防ぐことができる。したがって、半導体チップ１０１の周りに、シールド用の金属壁を設ける必要がなくなり、回路の小形化や高密度化が可能となる。
【０００８】
【発明が解決しようとする課題】
従来の高周波回路装置は以上のように構成されているので、高周波回路１００が使用する高周波信号の周波数が高くなると、半導体チップ１０１の裏面のグラウンド導体パターン１０３と実装基板１０２の内層のグラウンド導体パターン１０８との間に電位差が生じ、その結果、不要共振が発生して端子間のアイソレーションが劣化するなどの課題があった。
【０００９】
その理由は、グラウンド電流が半導体チップ１０１の裏面のグラウンド導体パターン１０３と、実装基板１０２の内層のグラウンド導体パターン１０８とに分かれて流れることによるものであり、この様子を等価回路を用いて模式的に表すと図２１のようになる。図において、１１１は導電性バンプ１０４の有するインダクタンス成分、１１２はグラウンド接続用ワイヤ１０７やグラウンド接続用スルーホール１０６の有するインダクタンス成分、１１３は実装基板１０２側の高周波信号パターンである。
【００１０】
図２１から分かるように、２つのグラウンド導体パターンは両端をインダクタンス成分１１２で短絡された伝送線路とみなすことができる。従って、グラウンド導体パターンの長さＬが伝搬波長の１／２、あるいは、その整数倍とほぼ等しくなる周波数において、２つのグラウンド導体パターンは両端短絡の共振器として共振状態になる。このような共振状態では、半導体チップ１０１に入力される高周波信号の一部が当該共振器に結合して、入出力の反射特性が劣化するとともに、入出力間のアイソレーションが劣化する。従って、このような構造では、高い周波数では良好な特性が得られない問題が生じ、また、大きな半導体チップ１０１を用いた場合に良好な特性が得られない問題が生じる。
【００１１】
この発明は上記のような課題を解決するためになされたもので、高周波信号の周波数が高くても良好な特性が得られるとともに、高周波信号の周波数が同一であれば、より大きな半導体チップを用いることができる高周波回路装置を得ることを目的とする。
【００１６】
【課題を解決するための手段】
この発明に係る高周波回路装置は、誘電体基板の表面に各第１のグラウンド導体パッドと抵抗膜を介してそれぞれ接続された複数のバンプ接続用導体パッドと、実装基板の表面に各バンプ接続用導体パッドと対向するようにそれぞれ配置された複数の第２のグラウンド導体パッドとをそれぞれ接続するようにしたものである。
【００１７】
この発明に係る高周波回路装置は、誘電体基板の表面のグラウンド導体パターンと抵抗膜を介してそれぞれ接続された複数のバンプ接続用導体パッドと、実装基板の表面に各バンプ接続用導体パッドと対向するようにそれぞれ配置された複数のグラウンド導体パッドとをそれぞれ接続するようにしたものである。
【００１８】
この発明に係る高周波回路装置は、誘電体基板の表面にそれぞれ配置された複数の第１のグラウンド導体パッドと、実装基板の表面に各第１のグラウンド導体パッドと対向するようにそれぞれ配置された複数のバンプ接続用導体パッドとをそれぞれ接続するようにしたものである。
【００１９】
この発明に係る高周波回路装置は、実装基板の表面にそれぞれ配置された複数のバンプ接続用導体パッドと、誘電体基板の表面のグラウンド導体パターンとをそれぞれ接続するようにしたものである。
【００２２】
この発明に係る高周波回路装置は、誘電体基板の表面のグラウンド導体パターンの一部を除去してスリット状パターンを設け、そのスリット状パターン両側のグラウンド導体パターン間を電気的に接続する抵抗膜パターンを設けたものである。
【００２３】
この発明に係る高周波回路装置は、スリット状パターンが誘電体基板の表面のグラウンド導体パターンに誘電体基板の外周側から切り欠き状に形成され、そのスリット状パターンの長さが高周波信号の波長の４分の１又はその波長の奇数倍であるようにしたものである。
【００２４】
この発明に係る高周波回路装置は、スリット状パターンが誘電体基板の表面のグラウンド導体パターンの内部に穴状に形成され、そのスリット状パターンの長さが高周波信号の波長の２分の１又はその波長の整数倍であるようにしたものである。
【００２５】
この発明に係る高周波回路装置は、誘電体基板と実装基板の間に挿入されて、高周波回路の入力側のストリップ導体パターンと実装基板の表面のストリップ導体パターンを接続する第１の導電性バンプと、高周波回路の出力側のストリップ導体パターンと実装基板の表面のストリップ導体パターンを接続する第２の導電性バンプとからストリップ導体接続手段を構成するようにしたものである。
【００２７】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による高周波回路装置を示す断面図、図２は図１の高周波回路装置を構成する半導体チップ表面のパターン図、図３は図１の高周波回路装置を構成する実装基板表面のパターン図である。
図において、１はグラウンド導体パターン３が裏面に施され、かつ、入力側及び出力側にストリップ導体パターン４が接続されている高周波回路１００が表面に施された半導体チップ（誘電体基板）、２は表面側が半導体チップ１の表面側と平行に対向配置されて、ストリップ導体パターン６が表面に施され、かつ、グラウンド導体パターン５が裏面に施された実装基板、３はグラウンド導体パターン、４はストリップ導体パターン、５はグラウンド導体パターン、６はストリップ導体パターンである。
【００２８】
７，１１は高周波回路１００に入力される高周波信号の波長の半波長に満たない間隔を置いて、半導体チップ１の表面にそれぞれ配置されたグラウンド導体パッド（第１のグラウンド導体パッド）、８，１２は半導体チップ１の内部に貫入され、グラウンド導体パッド７，１１を半導体チップ１の裏面のグラウンド導体パターン３にそれぞれ接続するグラウンド接続用スルーホール（第１の柱状導体）、１３，１５は実装基板２の表面にグラウンド導体パッド７，１１と対向するようにそれぞれ配置されたグラウンド導体パッド（第２のグラウンド導体パッド）、１４，１６は実装基板２の内部に貫入され、グラウンド導体パッド１３，１５を実装基板２の裏面のグラウンド導体パターン５にそれぞれ接続するグラウンド接続用スルーホール（第２の柱状導体）、９は半導体チップ１と実装基板２の間に挿入されて、グラウンド導体パッド７，１１とグラウンド導体パッド１３，１５をそれぞれ接続するとともに、ストリップ導体パターン４が引き出されているバンプ接続用導体パッド１０と実装基板２の表面のストリップ導体パターン６を接続する導電性バンプ、１０はバンプ接続用導体パッドである。
【００２９】
なお、導電性バンプ９及びバンプ接続用導体パッド１０からストリップ導体接続手段が構成され、グラウンド導体パッド７，１１，１３，１５、グラウンド接続用スルーホール８，１２，１４，１６及び導電性バンプ９からグラウンド導体接続手段が構成されている。
【００３０】
次に動作について説明する。
半導体チップ１と実装基板２は、それぞれの表面を向かい合わせて平行に配置されている。半導体チップ１の裏面全面には、グラウンド導体パターン３が配置され、表面には、ＦＥＴなどの能動素子を含んだ高周波回路１００が形成されている。
【００３１】
高周波回路１００の入出力信号は、ストリップ導体パターン４で取り出され、バンプ接続用導体パッド１０に接続されている。バンプ接続用導体パッド１０の両脇には、グラウンド導体パッド１１が設けられ、それぞれグラウンド接続用スルーホール１２を介して半導体チップ１の裏面のグラウンド導体パターン３と接続されている。
【００３２】
２箇所のバンプ接続用導体パッド１０の間で、かつ、高周波回路１００の外周の部分にグラウンド導体パッド７が複数設けられ、それぞれがグラウンド接続用スルーホール８を介して半導体チップ１の裏面のグラウンド導体パターン３に接続されている。
【００３３】
実装基板２は、裏面全面にグラウンド導体パターン５が設けられ、表面には、半導体チップ１の表面のバンプ接続用導体パッド１０に対向した位置からストリップ導体パターン６が引き出され、半導体チップ１の表面のグラウンド導体パッド７，１１に対向した位置にグラウンド導体パッド１３，１５が設けられており、それぞれのグラウンド導体パッド１３，１５は、グラウンド接続用スルーホール１４，１６を介して実装基板２の裏面のグラウンド導体パターン５と接続されている。
【００３４】
半導体チップ１の表面のバンプ接続用導体パッド１０と実装基板２の表面のストリップ導体パターン６との間と、半導体チップ１の表面のグラウンド導体パッド７，１１と実装基板２の表面のグラウンド導体パッド１３，１５との間が、半導体チップ１と実装基板２の間に挟まれた導電性バンプ９によって接続されている。
【００３５】
実装基板２の表面のストリップ導体パターン６に加えられた高周波信号は、導電性バンプ９を通して半導体チップ１の表面のバンプ接続用導体パッド１０に伝わり、ストリップ導体パターン４を介して高周波回路１００に入力される。高周波回路１００の出力信号は、この逆の経路を通って実装基板２の表面のストリップ導体パターン６に出力される。
【００３６】
このとき、高周波信号のグラウンド電流は、実装基板２の裏面のグラウンド導体パターン５からグラウンド接続用スルーホール１６を通して、実装基板２の表面のグラウンド導体パッド１５に伝わり、導電性バンプ９を通って半導体チップ１の表面のグラウンド導体パッド１１に流れ、グラウンド接続用スルーホール１２を通って半導体チップ１の裏面のグラウンド導体パターン３に流れる。
半導体チップ１のグラウンド導体パターン３と実装基板２のグラウンド導体パターン５は、半導体チップ１両端のバンプ接続用パッド１０の両脇に設けたグラウンド導体パッド１１の部分で接続される他、この２箇所の間に設けられた４箇所のグラウンド導体パッド７の部分でも接続されている。
【００３７】
このような構成においては、半導体チップ１の裏面と実装基板２の裏面における２つのグラウンド導体パターンの間が複数の場所で接続された状態となる。
この様子を等価回路を用いて模式的に表すと図４のようになる。図において、３０はグラウンド接続用スルーホール１２，１６及びグラウンド導体パッド１１，１５間の導電性バンプ９等が有するインダクタンス成分、３１はストリップ導体パターン６とバンプ接続用導体パッド１０の間の導電性バンプ９が有するインダクタンス成分、３２はグラウンド接続用スルーホール８，１４及びグラウンド導体パッド７，１３間の導電性バンプ９等が有するインダクタンス成分である。
【００３８】
図４から分かるように、２つのグラウンド導体パターンから構成される伝送線路は、両端をインダクタンス３０や３２で短絡された３つの部分に分割された状態となる。このような回路が共振状態となるのは、両端を短絡されたそれぞれの伝送線路の長さＬが伝搬波長の１／２、あるいは、その整数倍となる周波数であり、基板の両端部のみで２つのグラウンド導体パターンを接続した場合に比べ、高い周波数まで共振が起こらないこととなる。即ち、使用する高周波信号の伝搬波長の１／２未満の間隔でグラウンド接続パッドを設けて２つのグラウンド導体パターン間を接続すれば、不要共振による特性劣化を防ぐことができる。
【００３９】
以上で明らかなように、この実施の形態１によれば、半導体チップ１の裏面のグラウンド導体パターン３と実装基板２の裏面のグラウンド導体パターン５を所定の間隔を置いてそれぞれ接続するように構成したので、高い周波数においても不要共振による特性劣化が生じることのない高周波回路装置を実現できる効果を奏する。また、逆に、同じ周波数で有れば、より大きな半導体チップ１を用いても良好な特性が得られる効果を奏する。
【００４０】
なお、この実施の形態１では、半導体チップ１の裏面のグラウンド導体パターン３と実装基板２の裏面のグラウンド導体パターン５を接続するためのグラウンド導体パッド７を高周波回路１００の周囲に設けたが、高周波回路１００の内部に設けても同様の効果を奏する。
また、ここではＦＥＴなどの能動態素子を含んだ半導体チップ１をフリップチップ実装する場合について述べたが、半導体を用いないマイクロ波回路基板をフリップチップ実装する場合も同様の効果を奏する。
【００４１】
さらに、この実施の形態１では、高周波回路１００の入力側及び出力側にストリップ導体パターン４が各１本接続されているものについて示したが、これに限るものではなく、入力側及び出力側に複数本のストリップ導体パターン４が接続されていてもよい。また、高周波回路１００の入力側及び出力側に接続されているストリップ導体パターン４のうち、一方のストリップ導体パターン４を削除するようにしてもよい。
【００４２】
実施の形態２．
図５はこの発明の実施の形態２による高周波回路装置を示す断面図、図６は図５の高周波回路装置を構成する半導体チップ表面のパターン図、図７は図５の高周波回路装置を構成する実装基板表面のパターン図である。
図において、図１〜３と同一符号は同一または相当部分を示すので説明を省略する。１７は半導体チップ１の表面にストリップ導体パターン４及び高周波回路１００を取り囲むように施されたグラウンド導体パターンである。
【００４３】
次に動作について説明する。
半導体チップ１と実装基板２は、それぞれの表面を向かい合わせて平行に配置されている。半導体チップ１の表面には、ＦＥＴなどの能動素子を含んだ高周波回路１００が形成されている。
【００４４】
高周波回路１００の入出力信号は、ストリップ導体パターン４で取り出され、バンプ接続用導体パッド１０に接続されている。高周波回路１００の周囲及びストリップ導体パターン４の両側にはグラウンド導体パターン１７が配置され、ストリップ導体パターン４とグラウンド導体パターン１７によりコプレーナ線路が形成されている。
【００４５】
実装基板２は、裏面全面にグラウンド導体パターン５が設けられ、表面には、半導体チップ１の表面のバンプ接続用導体パッド１０に対向した位置からストリップ導体パターン６が引き出され、ストリップ導体パターン６の引き出し位置の両脇にグラウンド導体パッド１５が設けられている。
また、半導体チップ１の表面における高周波回路１００の周囲のグラウンド導体パターン１７に対向する位置の実装基板２の表面上に、グラウンド接続用スルーホール１４を介して実装基板２の裏面のグラウンド導体パターン５に接続されたグラウンド導体パッド１３が設けられている。
【００４６】
半導体チップ１の表面のバンプ接続用導体パッド１０と実装基板２の表面のストリップ導体パターン６との間と、半導体チップ１の表面のグラウンド導体パターン１７と実装基板２の表面のグラウンド導体パッド１３，１５との間が、半導体チップ１と実装基板２の間に挟まれた導電性バンプ９によって接続されている。
【００４７】
このような半導体チップ１の表面の高周波回路１００がコプレーナ線路で構成された場合においても、コプレーナ線路のグラウンド導体パターン１７と、実装基板２のグラウンド導体パターン５の２つのグラウンド導体が存在する構造となるため、不要共振による特性劣化の問題が起こる。従って、この実施の形態２のように実装基板２に設けたグラウンド導体パッド１３の部分において２つのグラウンド導体を接続することにより、上記実施の形態１と同様に、両端を短絡された伝送線路部分の長さを短くすることができるため、共振の発生する周波数を高くすることができる。
【００４８】
以上のように、この実施の形態２によれば、半導体チップ１の高周波回路１００がコプレーナ線路で構成されている場合について、高い周波数においても不要共振による特性劣化が生じることのない高周波回路装置を実現できる効果を奏する。
【００４９】
なお、ここではＦＥＴなどの能動態素子を含んだ半導体チップをフリップチップ実装する場合について述べたが、半導体を用いないマイクロ波回路基板をフリップチップ実装する場合も同様の効果を奏する。
【００５０】
実施の形態３．
図８はこの発明の実施の形態３による高周波回路装置を示す断面図、図９は図８の高周波回路装置を構成する半導体チップ表面のパターン図である。
図において、図１及び図２と同一符号は同一または相当部分を示すので説明を省略する。
１８はバンプ接続用導体パッド、１９は抵抗膜である。
【００５１】
次に動作について説明する。
半導体チップ１の表面に設けられたバンプ接続用導体パッド１８は抵抗膜１９を介してグラウンド導体パッド７に電気的に接続されている。
グラウンド導体パッド７は、グラウンド接続用スルーホール８を介して半導体チップ１の裏面のグラウンド導体パターン３に接続されている。半導体チップ１は実装基板２にフリップチップ実装され、バンプ接続用導体パッド１８と実装基板２の裏面のグラウンド導体パッド１３は導電性バンプ９で接続されている。
【００５２】
このような構成の場合のグラウンド導体パターンの関係を模式的に示すと図１０のようになる。
図１０から分かるように、半導体チップ１の裏面のグラウンド導体パターン３と実装基板２の裏面のグラウンド導体パターン５は、両端部においてグラウンド接続用スルーホール１２，１６及び導電性バンプ９等の有するインダクタンス３０によって接続され、その間の部分でグラウンド接続用スルーホール８，１４及び導電性バンプ９等の有するインダクタンス３２と抵抗膜１９の有する抵抗の直列回路によって接続されている。
【００５３】
このように損失性の回路素子が並列に挿入された場合、両端短絡の伝送線路の共振は、共振のＱ値が大幅に低下して共振の周波数特性が非常になだらかになるとともに、ストリップ線路との結合も非常に小さくなる。このため、高周波回路装置の特性に与える不要共振の影響はほとんど無視できるようになる。
なお、上記実施の形態１，２においては、導電性バンプ９で接続する点の間の距離Ｌを使用する高周波信号の伝搬波長の１／２未満にする必要があったが、この実施の形態３の場合、Ｌを伝搬波長の１／２未満にしなくても良いため、高い周波数で使用する場合に、半導体チップ１と実装基板２を導電性バンプ９で接続する点が多くなりすぎるという問題が生じない。
【００５４】
以上のように、この実施の形態３によれば、不要共振が高周波回路装置の特性に与える影響をなくすことができる効果を奏する。また、高い周波数においても半導体チップ１と実装基板２を導電性バンプ９で接続する点が少なくてすむため、半導体チップ１の面積を小さくでき、高周波回路装置の小形化及び低コスト化が図れる効果も奏する。
【００５５】
実施の形態４．
図１１はこの発明の実施の形態４による高周波回路装置を構成する半導体チップ表面のパターン図である。
図において、図６及び図９と同一符号は同一または相当部分を示すので説明を省略する。
【００５６】
次に動作について説明する。
半導体チップ１の表面に設けられたグラウンド導体パターン１７の一部を除去した部分に、グラウンド導体パターン１７と絶縁されたバンプ接続用導体パッド１８が設けられ、グラウンド導体パターン１７とバンプ接続用導体パッド１８の間が抵抗膜１９を介して電気的に接続されている。
バンプ接続用導体パッド１８は、実装基板２の表面に設けられたグラウンド導体パッド１３と導電性バンプ９によって接続される。
【００５７】
このような構成により、上記実施の形態３と同様に、２つのグラウンド導体パターン間の不要共振のＱ値が大幅に低下するため、高周波回路装置の特性に与える不要共振の影響がほとんど無視できるようになる。
【００５８】
以上のように、この実施の形態４によれば、不要共振が高周波回路装置の特性に与える影響をなくすことができる効果を奏する。また、高い周波数においても半導体チップ１と実装基板２を導電性バンプ９で接続する点が少なくてすむため、半導体チップ１の面積を小さくでき、高周波回路装置の小形化及び低コスト化が図れる効果も奏する。
【００５９】
実施の形態５．
図１２はこの発明の実施の形態５による高周波回路装置を構成する実装基板表面のパターン図である。
図において、図３と同一符号は同一または相当部分を示すので説明を省略する。２０はバンプ接続用導体パッド、２１は抵抗膜である。
【００６０】
次に動作について説明する。
実装基板２の表面に、バンプ接続用導体パッド２０が設けられ、グラウンド導体パッド１３との間が抵抗膜２１を介して接続されている。
グラウンド導体パッド１３は、導電性バンプ９によって半導体チップ１の表面に設けられたグラウンド導体パッド７またはグラウンド導体パターン１７に接続される。
【００６１】
このように、実装基板２側に抵抗膜２１を設けた構成によっても、上記実施の形態３，４のように半導体チップ１側に抵抗膜１９を設けた場合と同様の効果を奏する。また、この場合、半導体チップ１の表面に抵抗膜１９を設けるための面積を必要としないため、半導体チップ１の面積を小さくすることができる。
【００６２】
以上のように、この実施の形態５によれば、不要共振が高周波回路装置の特性に与える影響をなくすことができる効果を奏する。また、半導体チップ１の面積を小さくできるため低コスト化が図れる効果も奏する。
【００６３】
実施の形態６．
図１３はこの発明の実施の形態６による高周波回路装置を示す断面図である。図において、図１と同一符号は同一または相当部分を示すので説明を省略する。２２は抵抗性バンプである。
【００６４】
次に動作について説明する。
半導体チップ１の表面に設けられたグラウンド導体パッド７と実装基板２の表面に設けられたグラウンド導体パッド１３の間を抵抗性バンプ２２によって接続している。
【００６５】
このような構成によっても、上記実施の形態３〜５と同様に、２つのグラウンド導体パターン間の不要共振のＱ値を低下させて、高周波回路装置の特性に与える不要共振の影響をなくすことができる。また、半導体チップ１及び実装基板２に対して抵抗膜を設ける必要がないため、高周波回路装置全体の面積を小さくすることができる。
【００６６】
以上のように、この実施の形態６によれば、不要共振が高周波回路装置の特性に与える影響をなくすことができる効果を奏する。また、高周波回路装置の小形化が図れる効果も奏する。
【００６７】
実施の形態７．
図１４はこの発明の実施の形態７による高周波回路装置を示す断面図である。図において、図５及び図１３と同一符号は同一または相当部分を示すので説明を省略する。
【００６８】
次に動作について説明する。
これは、半導体チップ１の高周波回路１００がコプレーナ線路で構成された場合の構成であり、抵抗性バンプ２２によって半導体チップ１の表面のコプレーナ線路のグラウンド導体パターン１７と、実装基板２の表面のグラウンド導体パッド１３との間が接続されており、上記実施の形態３〜６と同様の効果が得られる。
【００６９】
以上のように、この実施の形態７によれば、不要共振が高周波回路装置の特性に与える影響をなくすことができる効果を奏する。また、高周波回路装置の小形化が図れる効果も奏する。
【００７０】
実施の形態８．
図１５はこの発明の実施の形態８による高周波回路装置を示す断面図、図１６は図１５の高周波回路装置を構成する半導体チップ表面のパターン図、図１７は図１５の高周波回路装置を構成する実装基板表面のパターン図である。
図において、図５〜７と同一符号は同一または相当部分を示すので説明を省略する。
２３はスリット状パターン、２４は抵抗膜である。
【００７１】
次に動作について説明する。
半導体チップ１の表面に設けられたコプレーナ線路のグラウンド導体パターン１７を一部除去することにより、導体を細長く部分的に取り去ったスリット状パターン２３を設け、このスリット状パターン２３の内部に抵抗膜２４が設けられている。
【００７２】
コプレーナ線路を伝搬する高周波信号のグラウンド電流は、ストリップ導体パターン４に隣接したグラウンド導体パターン１７の縁の部分に集中し、ストリップ導体パターン４から離れた部分のグラウンド導体パターン１７にはほとんど流れない。
しかし、半導体チップ１のグラウンド導体パターン３と実装基板２のグラウンド導体パターン５の間に電位差が生じて不要共振を起こす状態では、共振モードの電流はグラウンド導体パターン１７の全面に広がって流れる。
【００７３】
このため、スリット状パターン２３の形状を適当に選ぶことにより、高周波回路の特性については影響を与えずに不要共振モードの電流を遮ることができる。このような不要共振モードの電流を遮るスリット状パターン２３の内部に抵抗膜２４を設けると、不要共振モードの電流が抵抗膜２４で吸収され、上記実施の形態３〜７における２つのグラウンド導体パターンに並列に入れた抵抗と同様に、不要共振のＱ値を低下させることができる。従って、不要共振による高周波回路装置の特性劣化を抑えることができる。
【００７４】
このような構成では、高周波信号の入出力に用いるバンプ接続用導体パッド１０及びその両脇に設けたグラウンド導体パッド１５の部分以外に導電性バンプを設ける必要がなく、バンプ接続箇所を少なくすることができ、半導体チップ１の面積を小さくできるとともに、組立加工も簡単になる。
【００７５】
以上のように、不要共振が高周波回路装置の特性に与える影響をなくすことができる効果を奏する。また、バンプ接続部の数を低減し、半導体チップ１の面積を小さくして低コスト化が図れる効果を奏する。
【００７６】
実施の形態９．
図１８はこの発明の実施の形態９による高周波回路装置を構成する半導体チップ表面のパターン図である。図において、図１６と同一符号は同一または相当部分を示すので説明を省略する。
２５は半導体チップ１の外周側から切り欠き状に形成されたスリット状パターンである。
【００７７】
次に動作について説明する。
この実施の形態９では、スリット状パターン２５は、グラウンド導体パターン１７に基板外周側から切り込み状に設けられ、スリット状パターン２５の長さＳを高周波信号の伝搬波長の約１／４としている。
【００７８】
抵抗膜２４はスリット状パターン２５の基板外周側の部分に設けられている。このようなスリット状パターン２５は、片方が短絡され、もう一方が開放されたスロット線路と考えられるため、長さＳが１／４波長になる周波数において共振状態となる。このような周波数においては、グラウンド導体パターン１７を流れる電流が当該スロット線路の両側に集中して流れ、スロット線路の開放端側に設けられた抵抗膜２４で吸収される。
従って、この周波数において、２つのグラウンド導体パターン間の不要共振が発生する場合、スリット状パターン２５によって大きな吸収効果が得られるため、不要共振による特性劣化を効率よく抑圧することができる。
【００７９】
以上のように、この実施の形態９によれば、上記実施の形態８に比べて、より良好な特性が得られる効果を奏する。
なお、この実施の形態９においては、スリット状パターン２５の長さＳを高周波信号の伝搬波長の１／４とするものについて示したが、この奇数倍の長さにしても同様な効果を奏する。
【００８０】
実施の形態１０．
図１９はこの発明の実施の形態１０による高周波回路装置を構成する半導体チップ表面のパターン図である。図において、図１６と同一符号は同一または相当部分を示すので説明を省略する。
２６はグラウンド導体パターン１７の内部に穴状に形成されたスリット状パターンである。
【００８１】
次に動作について説明する。
この実施の形態１０では、スリット状パターン２６は、グラウンド導体パターン１７に細長い穴として設けられ、スリット状パターン２６の長さＳを高周波信号の伝搬波長の約１／２としている。
【００８２】
抵抗膜２４はスリット状パターン２６の中央部に設けられている。このようなスリット状パターン２６は、両端が短絡されたスロット線路と考えられるため、長さＳが１／２波長になる周波数において共振状態となる。このような周波数においては、グラウンド導体パターン１７を流れる電流がスロット線路の両側に集中して流れ、スロット線路の中央部分に設けられた抵抗膜２４で吸収される。
従って、この周波数において、２つのグラウンド導体パターン間の不要共振が発生する場合、スリット状パターン２６によって大きな吸収効果が得られるため、不要共振による特性劣化を効率よく抑圧することができる。
【００８３】
以上のように、この実施の形態１０によれば、上記実施の形態８に比べて、より良好な特性が得られる効果がある。
なお、この実施の形態１０では、スリット状パターン２６の長さＳを高周波信号の伝搬波長の１／２とするものについて示したが、この整数倍の長さにしても同様な効果を奏する。
【００８８】
【発明の効果】
以上のように、この発明によれば、誘電体基板の表面に各第１のグラウンド導体パッドと抵抗膜を介してそれぞれ接続された複数のバンプ接続用導体パッドと、実装基板の表面に各バンプ接続用導体パッドと対向するようにそれぞれ配置された複数の第２のグラウンド導体パッドとをそれぞれ接続するように構成したので、高周波信号の周波数が高くても良好な特性が得られるとともに、高周波信号の周波数が同一であれば、大きな半導体チップを用いることができる効果がある。
また、高い周波数においても導電性バンプの接続点数を少なくすることができるため半導体チップの面積を小さくでき、その結果、小形化及び低コスト化を図れる効果がある。
【００８９】
この発明によれば、誘電体基板の表面のグラウンド導体パターンと抵抗膜を介してそれぞれ接続された複数のバンプ接続用導体パッドと、実装基板の表面に各バンプ接続用導体パッドと対向するようにそれぞれ配置された複数のグラウンド導体パッドとをそれぞれ接続するように構成したので、高周波信号の周波数が高くても良好な特性が得られるとともに、高周波信号の周波数が同一であれば、大きな半導体チップを用いることができる効果がある。
また、高い周波数においても導電性バンプの接続点数を少なくすることができるため半導体チップの面積を小さくでき、その結果、小形化及び低コスト化を図れる効果がある。
【００９０】
この発明によれば、誘電体基板の表面にそれぞれ配置された複数の第１のグラウンド導体パッドと、実装基板の表面に各第１のグラウンド導体パッドと対向するようにそれぞれ配置された複数のバンプ接続用導体パッドとをそれぞれ接続するように構成したので、高周波信号の周波数が高くても良好な特性が得られるとともに、高周波信号の周波数が同一であれば、大きな半導体チップを用いることができる効果がある。
また、高い周波数においても導電性バンプの接続点数を少なくすることができるため半導体チップの面積を小さくでき、その結果、小形化及び低コスト化を図れる効果がある。
【００９１】
この発明によれば、実装基板の表面にそれぞれ配置された複数のバンプ接続用導体パッドと、誘電体基板の表面のグラウンド導体パターンとをそれぞれ接続するように構成したので、高周波信号の周波数が高くても良好な特性が得られるとともに、高周波信号の周波数が同一であれば、大きな半導体チップを用いることができる効果がある。
また、高い周波数においても導電性バンプの接続点数を少なくすることができるため半導体チップの面積を小さくでき、その結果、小形化及び低コスト化を図れる効果がある。
【００９４】
この発明によれば、誘電体基板の表面のグラウンド導体パターンの一部を除去してスリット状パターンを設け、そのスリット状パターン両側のグラウンド導体パターン間を電気的に接続する抵抗膜パターンを設けるように構成したので、不要共振が高周波回路装置の特性に与える影響をなくすことができるとともに、バンプの接続点数を低減し、半導体チップの面積を小さくして低コスト化を図れる効果がある。
【００９５】
この発明によれば、スリット状パターンが誘電体基板の表面のグラウンド導体パターンに誘電体基板の外周側から切り欠き状に形成され、そのスリット状パターンの長さが高周波信号の波長の４分の１又はその波長の奇数倍であるように構成したので、不要共振による特性劣化を更に効率よく抑圧することができる効果がある。
【００９６】
この発明によれば、スリット状パターンが誘電体基板の表面のグラウンド導体パターンの内部に穴状に形成され、そのスリット状パターンの長さが高周波信号の波長の２分の１又はその波長の整数倍であるように構成したので、不要共振による特性劣化を更に効率よく抑圧することができる効果がある。
【００９７】
この発明によれば、誘電体基板と実装基板の間に挿入されて、高周波回路の入力側のストリップ導体パターンと実装基板の表面のストリップ導体パターンを接続する第１の導電性バンプと、高周波回路の出力側のストリップ導体パターンと実装基板の表面のストリップ導体パターンを接続する第２の導電性バンプとからストリップ導体接続手段を構成するようにしたので、構造を複雑にすることなく、ストリップ導体パターン間を接続することができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による高周波回路装置を示す断面図である。
【図２】 図１の高周波回路装置を構成する半導体チップ表面のパターン図である。
【図３】 図１の高周波回路装置を構成する実装基板表面のパターン図である。
【図４】 図１の高周波回路装置の等価回路を示す模式図である。
【図５】 この発明の実施の形態２による高周波回路装置を示す断面図である。
【図６】 図５の高周波回路装置を構成する半導体チップ表面のパターン図である。
【図７】 図５の高周波回路装置を構成する実装基板表面のパターン図である。
【図８】 この発明の実施の形態３による高周波回路装置を示す断面図である。
【図９】 図８の高周波回路装置を構成する半導体チップ表面のパターン図である。
【図１０】 図８の高周波回路装置を示す模式図である。
【図１１】 この発明の実施の形態４による高周波回路装置を構成する半導体チップ表面のパターン図である。
【図１２】 この発明の実施の形態５による高周波回路装置を構成する実装基板表面のパターン図である。
【図１３】 この発明の実施の形態６による高周波回路装置を示す断面図である。
【図１４】 この発明の実施の形態７による高周波回路装置を示す断面図である。
【図１５】 この発明の実施の形態８による高周波回路装置を示す断面図である。
【図１６】 図１５の高周波回路装置を構成する半導体チップ表面のパターン図である。
【図１７】 図１５の高周波回路装置を構成する実装基板表面のパターン図である。
【図１８】 この発明の実施の形態９による高周波回路装置を構成する半導体チップ表面のパターン図である。
【図１９】 この発明の実施の形態１０による高周波回路装置を構成する半導体チップ表面のパターン図である。
【図２０】 従来の高周波回路装置を示す構成図である。
【図２１】 従来の高周波回路装置の等価回路を示す模式図である。
【符号の説明】
１ 半導体チップ（誘電体基板）、２ 実装基板、３，５，１７ グラウンド導体パターン、４，６ ストリップ導体パターン、７，１１ グラウンド導体パッド（第１のグラウンド導体パッド、グラウンド導体接続手段）、８，１２ グラウンド接続用スルーホール（第１の柱状導体、グラウンド導体接続手段）、９導電性バンプ（ストリップ導体接続手段、グラウンド導体接続手段）、１０ バンプ接続用導体パッド（ストリップ導体接続手段）、１３，１５ グラウンド導体パッド（第２のグラウンド導体パッド、グラウンド導体接続手段）、１４，１６ グラウンド接続用スルーホール（第２の柱状導体、グラウンド導体接続手段）、１７ グラウンド導体パターン、１８，２０ バンプ接続用導体パッド、１９，２１，２４ 抵抗膜、２２ 抵抗性バンプ、２３，２５，２６ スリット状パターン、３０〜３２ インダクタンス成分、１００ 高周波回路。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a high-frequency circuit device that handles high-frequency signals mainly in the microwave band and the millimeter-wave band, that is, to a structure in which a high-frequency circuit board is flip-chip mounted using conductive bumps, particularly between ground conductors. The present invention relates to a structure that suppresses resonance caused by an unnecessary propagation mode.
[0002]
[Prior art]
FIG. 20 is a block diagram showing a conventional high-frequency circuit device disclosed in, for example, Japanese Patent Laid-Open No. 9-260582. In the figure, 100 is a high-frequency circuit formed on the surface of a semiconductor chip 101, 101 is a semiconductor chip, 102 Is a mounting substrate, 103 is a ground conductor pattern formed on the back surface of the semiconductor chip 101, 104 is a conductive bump, 105 is a ground conductor pad, 106 is a through hole for ground connection, 107 is a wire for ground connection, and 108 is a mounting substrate. This is a ground conductor pattern formed in the inner layer 102.
[0003]
Next, the operation will be described.
The semiconductor chip 101 has a high-frequency circuit 100 using an FET or the like formed on the surface, and is flip-chip mounted on the upper surface of the mounting substrate 102 with the surface facing down.
Input / output of the high-frequency circuit 100 is connected to a pattern on the mounting substrate 102 via conductive bumps 104.
[0004]
The ground conductor pattern 103 on the back surface of the semiconductor chip 101 is connected to a ground conductor pad 105 disposed on the surface of the mounting substrate 102 via a ground connection wire 107.
The ground conductor pad 105 is connected to a ground conductor pattern 108 provided in the inner layer of the mounting substrate 102 through a ground connection through hole 106.
[0005]
A high-frequency signal is applied from the mounting substrate 102 to the high-frequency circuit 100 on the surface of the semiconductor chip 101 through the conductive bump 104, and a ground current is applied to the ground conductor pattern 103 on the back surface of the semiconductor chip 101 via the ground connection wire 107. It is done.
[0006]
In the high-frequency circuit device having such a structure, the ground conductor pattern 103 on the back surface of the semiconductor chip 101 and the ground conductor pattern 108 on the inner layer of the mounting substrate 102 are ground connection wires 107, ground conductor pads 105, and ground connection through holes. 106 are connected.
[0007]
For this reason, the high-frequency circuit 100 provided on the surface of the semiconductor chip 101 is in a state where the upper and lower sides are surrounded by ground conductors and is electrically shielded from the outside.
Thereby, it is possible to prevent unnecessary radio waves from radiating to the outside from the high-frequency circuit 100 and interference from external radio waves to the high-frequency circuit 100. Therefore, there is no need to provide a shielding metal wall around the semiconductor chip 101, and the circuit can be reduced in size and density.
[0008]
[Problems to be solved by the invention]
Since the conventional high-frequency circuit device is configured as described above, when the frequency of the high-frequency signal used by the high-frequency circuit 100 increases, the ground conductor pattern 103 on the back surface of the semiconductor chip 101 and the ground conductor pattern on the inner layer of the mounting substrate 102. As a result, a potential difference is generated between the two terminals 108, and as a result, unnecessary resonance occurs and isolation between terminals deteriorates.
[0009]
The reason is that the ground current flows separately into the ground conductor pattern 103 on the back surface of the semiconductor chip 101 and the ground conductor pattern 108 on the inner layer of the mounting substrate 102, and this state is schematically shown using an equivalent circuit. As shown in FIG. In the figure, 111 is an inductance component of the conductive bump 104, 112 is an inductance component of the ground connection wire 107 and the ground connection through hole 106, and 113 is a high-frequency signal pattern on the mounting substrate 102 side.
[0010]
As can be seen from FIG. 21, the two ground conductor patterns can be regarded as transmission lines whose both ends are short-circuited by the inductance component 112. Accordingly, at a frequency at which the length L of the ground conductor pattern is approximately equal to ½ of the propagation wavelength or an integral multiple thereof, the two ground conductor patterns are in a resonance state as a resonator with both ends short-circuited. In such a resonance state, a part of the high-frequency signal input to the semiconductor chip 101 is coupled to the resonator, so that input / output reflection characteristics are deteriorated and isolation between the input and output is deteriorated. Therefore, such a structure has a problem that good characteristics cannot be obtained at a high frequency, and a problem that good characteristics cannot be obtained when a large semiconductor chip 101 is used.
[0011]
The present invention has been made in order to solve the above-described problems. Even if the frequency of the high-frequency signal is high, good characteristics can be obtained. If the frequency of the high-frequency signal is the same, a larger semiconductor chip is used. An object of the present invention is to obtain a high-frequency circuit device that can be used.
[0016]
[Means for Solving the Problems]
In the high-frequency circuit device according to the present invention, each first ground conductor pad and Resistive film A plurality of bump connection conductor pads connected to each other via a plurality of bump connection conductor pads, and a plurality of second ground conductor pads respectively disposed on the surface of the mounting substrate so as to face each bump connection conductor pad. It is a thing.
[0017]
The high-frequency circuit device according to the present invention includes a ground conductor pattern on the surface of a dielectric substrate and Resistive film A plurality of bump connection conductor pads respectively connected via a plurality of bump connection conductor pads and a plurality of ground conductor pads respectively disposed on the surface of the mounting substrate so as to face each bump connection conductor pad. It is.
[0018]
The high-frequency circuit device according to the present invention is arranged such that a plurality of first ground conductor pads respectively disposed on the surface of the dielectric substrate and a surface of the mounting substrate so as to face each first ground conductor pad. A plurality of bump connecting conductor pads are connected to each other.
[0019]
In the high-frequency circuit device according to the present invention, a plurality of bump-connecting conductor pads respectively disposed on the surface of the mounting substrate are connected to the ground conductor pattern on the surface of the dielectric substrate.
[0022]
The high-frequency circuit device according to the present invention provides a slit pattern by removing a part of the ground conductor pattern on the surface of the dielectric substrate, and electrically connects the ground conductor patterns on both sides of the slit pattern. Is provided.
[0023]
In the high frequency circuit device according to the present invention, the slit pattern is formed in the ground conductor pattern on the surface of the dielectric substrate in a cutout shape from the outer peripheral side of the dielectric substrate, and the length of the slit pattern is the wavelength of the high frequency signal. It is a quarter or an odd multiple of the wavelength.
[0024]
In the high frequency circuit device according to the present invention, the slit pattern is formed in a hole shape inside the ground conductor pattern on the surface of the dielectric substrate, and the length of the slit pattern is one half of the wavelength of the high frequency signal or the This is an integral multiple of the wavelength.
[0025]
The high-frequency circuit device according to the present invention is inserted between a dielectric substrate and a mounting substrate, and has a first conductive bump connecting the strip conductor pattern on the input side of the high-frequency circuit and the strip conductor pattern on the surface of the mounting substrate. The strip conductor connecting means is composed of the strip conductor pattern on the output side of the high-frequency circuit and the second conductive bump for connecting the strip conductor pattern on the surface of the mounting substrate.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below.
Embodiment 1 FIG.
1 is a sectional view showing a high-frequency circuit device according to Embodiment 1 of the present invention, FIG. 2 is a pattern diagram of the surface of a semiconductor chip constituting the high-frequency circuit device of FIG. 1, and FIG. 3 is a diagram of the high-frequency circuit device of FIG. It is a pattern figure of the mounting substrate surface.
In the figure, reference numeral 1 denotes a semiconductor chip (dielectric substrate) having a ground conductor pattern 3 applied to the back surface and a high-frequency circuit 100 having a strip conductor pattern 4 connected to the input side and the output side on the surface. Is a mounting substrate in which the front surface side is disposed in parallel to the front surface side of the semiconductor chip 1, the strip conductor pattern 6 is applied to the surface, and the ground conductor pattern 5 is applied to the back surface. The strip conductor pattern, 5 is a ground conductor pattern, and 6 is a strip conductor pattern.
[0028]
Reference numerals 7 and 11 denote ground conductor pads (first ground conductor pads) disposed on the surface of the semiconductor chip 1 at intervals of less than half the wavelength of the high-frequency signal input to the high-frequency circuit 100, respectively. Reference numeral 12 denotes an inside of the semiconductor chip 1, ground connection through holes (first columnar conductors) for connecting the ground conductor pads 7 and 11 to the ground conductor pattern 3 on the back surface of the semiconductor chip 1, and 13 and 15 are mounted. Ground conductor pads (second ground conductor pads) 14, 16 disposed on the surface of the substrate 2 so as to face the ground conductor pads 7, 11 are penetrated into the mounting substrate 2, and the ground conductor pads 13, Through holes for ground connection for connecting 15 to the ground conductor pattern 5 on the back surface of the mounting substrate 2, respectively. (Second columnar conductor) 9 is inserted between the semiconductor chip 1 and the mounting substrate 2 to connect the ground conductor pads 7 and 11 and the ground conductor pads 13 and 15, respectively, and the strip conductor pattern 4 is drawn out. The conductive bumps 10 for connecting the bump connecting conductor pads 10 and the strip conductor pattern 6 on the surface of the mounting substrate 2 are bump connecting conductor pads.
[0029]
A strip conductor connecting means is constituted by the conductive bump 9 and the bump connecting conductor pad 10, and the ground conductor pads 7, 11, 13, 15, the ground connecting through holes 8, 12, 14, 16 and the conductive bump 9. To ground conductor connecting means.
[0030]
Next, the operation will be described.
The semiconductor chip 1 and the mounting substrate 2 are arranged in parallel with their surfaces facing each other. A ground conductor pattern 3 is disposed on the entire back surface of the semiconductor chip 1, and a high-frequency circuit 100 including active elements such as FETs is formed on the front surface.
[0031]
Input / output signals of the high-frequency circuit 100 are taken out by the strip conductor pattern 4 and connected to the bump connection conductor pad 10. Ground conductor pads 11 are provided on both sides of the bump connection conductor pads 10, and are connected to the ground conductor pattern 3 on the back surface of the semiconductor chip 1 through ground connection through holes 12.
[0032]
A plurality of ground conductor pads 7 are provided between the two bump connection conductor pads 10 and on the outer periphery of the high-frequency circuit 100, each of which is grounded on the back surface of the semiconductor chip 1 through the ground connection through hole 8. The conductor pattern 3 is connected.
[0033]
The mounting substrate 2 is provided with a ground conductor pattern 5 on the entire back surface, and a strip conductor pattern 6 is drawn on the front surface from a position facing the bump connection conductor pad 10 on the surface of the semiconductor chip 1. The ground conductor pads 13 and 15 are provided at positions opposed to the ground conductor pads 7 and 11, and the ground conductor pads 13 and 15 are provided on the back surface of the mounting substrate 2 through the ground connection through holes 14 and 16. The ground conductor pattern 5 is connected.
[0034]
Between the bump connection conductor pad 10 on the surface of the semiconductor chip 1 and the strip conductor pattern 6 on the surface of the mounting substrate 2, the ground conductor pads 7 and 11 on the surface of the semiconductor chip 1, and the ground conductor pad on the surface of the mounting substrate 2. 13 and 15 are connected by conductive bumps 9 sandwiched between the semiconductor chip 1 and the mounting substrate 2.
[0035]
The high-frequency signal applied to the strip conductor pattern 6 on the surface of the mounting substrate 2 is transmitted to the bump connection conductor pad 10 on the surface of the semiconductor chip 1 through the conductive bump 9 and input to the high-frequency circuit 100 through the strip conductor pattern 4. Is done. The output signal of the high-frequency circuit 100 is output to the strip conductor pattern 6 on the surface of the mounting substrate 2 through this reverse path.
[0036]
At this time, the ground current of the high-frequency signal is transmitted from the ground conductor pattern 5 on the back surface of the mounting substrate 2 to the ground conductor pad 15 on the surface of the mounting substrate 2 through the ground connection through hole 16, and passes through the conductive bumps 9 to form the semiconductor. It flows to the ground conductor pad 11 on the front surface of the chip 1, flows through the ground connection through hole 12, and flows to the ground conductor pattern 3 on the back surface of the semiconductor chip 1.
The ground conductor pattern 3 of the semiconductor chip 1 and the ground conductor pattern 5 of the mounting substrate 2 are connected at the two portions of the ground conductor pads 11 provided on both sides of the bump connection pads 10 at both ends of the semiconductor chip 1. The four ground conductor pads 7 provided between the two are also connected.
[0037]
In such a configuration, the two ground conductor patterns on the back surface of the semiconductor chip 1 and the back surface of the mounting substrate 2 are connected at a plurality of locations.
This state is schematically shown in FIG. 4 using an equivalent circuit. In the figure, 30 is an inductance component of the conductive bump 9 between the ground connection through holes 12 and 16 and the ground conductor pads 11 and 15, and 31 is the conductivity between the strip conductor pattern 6 and the bump connection conductor pad 10. An inductance component 32 is provided in the bump 9, and an inductance component 32 is provided in the conductive bump 9 between the ground connection through holes 8 and 14 and the ground conductor pads 7 and 13.
[0038]
As can be seen from FIG. 4, the transmission line composed of the two ground conductor patterns is in a state where both ends are divided into three parts short-circuited by inductances 30 and 32. Such a circuit is in a resonance state at a frequency where the length L of each transmission line whose both ends are short-circuited is 1/2 of the propagation wavelength or an integral multiple thereof, and only at both ends of the substrate. Compared to the case where two ground conductor patterns are connected, resonance does not occur up to a high frequency. That is, if ground connection pads are provided at intervals of less than half of the propagation wavelength of the high-frequency signal to be used and the two ground conductor patterns are connected, characteristic deterioration due to unnecessary resonance can be prevented.
[0039]
As is apparent from the above, according to the first embodiment, the ground conductor pattern 3 on the back surface of the semiconductor chip 1 and the ground conductor pattern 5 on the back surface of the mounting substrate 2 are connected to each other at a predetermined interval. Therefore, there is an effect that it is possible to realize a high-frequency circuit device in which characteristic deterioration due to unnecessary resonance does not occur even at a high frequency. Conversely, if the frequency is the same, there is an effect that good characteristics can be obtained even if a larger semiconductor chip 1 is used.
[0040]
In the first embodiment, the ground conductor pad 7 for connecting the ground conductor pattern 3 on the back surface of the semiconductor chip 1 and the ground conductor pattern 5 on the back surface of the mounting substrate 2 is provided around the high-frequency circuit 100. Even if it is provided inside the high-frequency circuit 100, the same effect can be obtained.
Although the case where the semiconductor chip 1 including the active element such as the FET is flip-chip mounted is described here, the same effect can be obtained when the microwave circuit board not using the semiconductor is flip-chip mounted.
[0041]
Further, in the first embodiment, the case where one strip conductor pattern 4 is connected to each of the input side and the output side of the high-frequency circuit 100 is shown, but the present invention is not limited to this, and the input side and the output side are not limited thereto. A plurality of strip conductor patterns 4 may be connected. Moreover, you may make it delete one strip conductor pattern 4 among the strip conductor patterns 4 connected to the input side and output side of the high frequency circuit 100.
[0042]
Embodiment 2. FIG.
5 is a sectional view showing a high-frequency circuit device according to Embodiment 2 of the present invention, FIG. 6 is a pattern diagram of the surface of a semiconductor chip constituting the high-frequency circuit device of FIG. 5, and FIG. 7 is a high-frequency circuit device of FIG. It is a pattern figure of the mounting substrate surface.
In the figure, the same reference numerals as those in FIGS. A ground conductor pattern 17 is provided on the surface of the semiconductor chip 1 so as to surround the strip conductor pattern 4 and the high-frequency circuit 100.
[0043]
Next, the operation will be described.
The semiconductor chip 1 and the mounting substrate 2 are arranged in parallel with their surfaces facing each other. On the surface of the semiconductor chip 1, a high-frequency circuit 100 including an active element such as an FET is formed.
[0044]
Input / output signals of the high-frequency circuit 100 are taken out by the strip conductor pattern 4 and connected to the bump connection conductor pad 10. Ground conductor patterns 17 are arranged around the high-frequency circuit 100 and on both sides of the strip conductor pattern 4, and the strip conductor pattern 4 and the ground conductor pattern 17 form a coplanar line.
[0045]
The mounting substrate 2 is provided with a ground conductor pattern 5 on the entire back surface, and a strip conductor pattern 6 is drawn on the front surface from a position facing the bump connection conductor pad 10 on the surface of the semiconductor chip 1. Ground conductor pads 15 are provided on both sides of the drawing position.
Further, the ground conductor pattern 5 on the back surface of the mounting substrate 2 is formed on the surface of the mounting substrate 2 at a position facing the ground conductor pattern 17 around the high-frequency circuit 100 on the surface of the semiconductor chip 1 through the ground connection through hole 14. A ground conductor pad 13 connected to is provided.
[0046]
Between the bump connection conductor pad 10 on the surface of the semiconductor chip 1 and the strip conductor pattern 6 on the surface of the mounting substrate 2, the ground conductor pattern 17 on the surface of the semiconductor chip 1, and the ground conductor pad 13 on the surface of the mounting substrate 2, 15 is connected by a conductive bump 9 sandwiched between the semiconductor chip 1 and the mounting substrate 2.
[0047]
Even in the case where the high-frequency circuit 100 on the surface of the semiconductor chip 1 is configured by a coplanar line, the ground conductor pattern 17 of the coplanar line and the ground conductor pattern 5 of the mounting substrate 2 have two ground conductors. Therefore, the problem of characteristic deterioration due to unnecessary resonance occurs. Accordingly, by connecting two ground conductors at the portion of the ground conductor pad 13 provided on the mounting substrate 2 as in the second embodiment, the transmission line portion whose both ends are short-circuited as in the first embodiment. Therefore, the frequency at which resonance occurs can be increased.
[0048]
As described above, according to the second embodiment, in the case where the high-frequency circuit 100 of the semiconductor chip 1 is configured by a coplanar line, the high-frequency circuit device in which characteristic deterioration due to unnecessary resonance does not occur even at a high frequency. There is an effect that can be realized.
[0049]
Although a case where a semiconductor chip including an active element such as an FET is flip-chip mounted is described here, the same effect can be obtained when a microwave circuit board not using a semiconductor is flip-chip mounted.
[0050]
Embodiment 3 FIG.
8 is a cross-sectional view showing a high-frequency circuit device according to Embodiment 3 of the present invention, and FIG. 9 is a pattern diagram of the surface of a semiconductor chip constituting the high-frequency circuit device of FIG.
In the figure, the same reference numerals as those in FIG. 1 and FIG.
Reference numeral 18 denotes a bump connecting conductor pad, and 19 denotes a resistance film.
[0051]
Next, the operation will be described.
The bump connecting conductor pad 18 provided on the surface of the semiconductor chip 1 is electrically connected to the ground conductor pad 7 through the resistance film 19.
The ground conductor pad 7 is connected to the ground conductor pattern 3 on the back surface of the semiconductor chip 1 through a ground connection through hole 8. The semiconductor chip 1 is flip-chip mounted on the mounting substrate 2, and the bump connecting conductor pad 18 and the ground conductor pad 13 on the back surface of the mounting substrate 2 are connected by the conductive bump 9.
[0052]
In the case of such a configuration Schematic relationship of ground conductor pattern As shown in FIG.
As can be seen from FIG. 10, the ground conductor pattern 3 on the back surface of the semiconductor chip 1 and the ground conductor pattern 5 on the back surface of the mounting substrate 2 have inductances that the ground connection through holes 12 and 16 and the conductive bumps 9 have at both ends. 30, and a series circuit of an inductance 32 having a ground connection through-hole 8, 14 and a conductive bump 9 and a resistor having a resistance film 19 is connected between the two.
[0053]
When a lossy circuit element is inserted in parallel in this way, the resonance of the transmission line with both ends short-circuited greatly reduces the resonance Q value, and the resonance frequency characteristics become very smooth. The bond of is also very small. For this reason, the influence of unnecessary resonance on the characteristics of the high-frequency circuit device can be almost ignored.
In the first and second embodiments, the distance L between the points connected by the conductive bumps 9 needs to be less than ½ of the propagation wavelength of the high-frequency signal that uses the distance. In the case of 3, the L does not have to be less than half of the propagation wavelength, and therefore, there are too many points where the semiconductor chip 1 and the mounting substrate 2 are connected by the conductive bumps 9 when used at a high frequency. Does not occur.
[0054]
As described above, according to the third embodiment, it is possible to eliminate the influence of unnecessary resonance on the characteristics of the high-frequency circuit device. Further, since the semiconductor chip 1 and the mounting substrate 2 need not be connected by the conductive bumps 9 even at a high frequency, the area of the semiconductor chip 1 can be reduced, and the high-frequency circuit device can be reduced in size and cost. Also play.
[0055]
Embodiment 4 FIG.
FIG. 11 is a pattern diagram of the surface of a semiconductor chip constituting a high-frequency circuit device according to Embodiment 4 of the present invention.
In the figure, the same reference numerals as those in FIG. 6 and FIG.
[0056]
Next, the operation will be described.
A portion of the ground conductor pattern 17 provided on the surface of the semiconductor chip 1 is partially removed, and a bump connection conductor pad 18 insulated from the ground conductor pattern 17 is provided. The ground conductor pattern 17 and the bump connection conductor pad are provided. 18 are electrically connected via a resistance film 19.
The bump connection conductor pads 18 are connected to the ground conductor pads 13 provided on the surface of the mounting substrate 2 by the conductive bumps 9.
[0057]
With this configuration, as in the third embodiment, the Q value of unnecessary resonance between the two ground conductor patterns is greatly reduced, so that the influence of unnecessary resonance on the characteristics of the high-frequency circuit device can be almost ignored. become.
[0058]
As described above, according to the fourth embodiment, it is possible to eliminate the influence of unnecessary resonance on the characteristics of the high-frequency circuit device. Further, since the semiconductor chip 1 and the mounting substrate 2 need not be connected by the conductive bumps 9 even at a high frequency, the area of the semiconductor chip 1 can be reduced, and the high-frequency circuit device can be reduced in size and cost. Also play.
[0059]
Embodiment 5. FIG.
FIG. 12 is a pattern diagram of the surface of the mounting board constituting the high-frequency circuit device according to Embodiment 5 of the present invention.
In the figure, the same reference numerals as those in FIG. 20 is a bump connecting conductor pad, and 21 is a resistance film.
[0060]
Next, the operation will be described.
A bump connecting conductor pad 20 is provided on the surface of the mounting substrate 2, and is connected to the ground conductor pad 13 via a resistance film 21.
The ground conductor pad 13 is connected to the ground conductor pad 7 or the ground conductor pattern 17 provided on the surface of the semiconductor chip 1 by the conductive bump 9.
[0061]
As described above, the configuration in which the resistance film 21 is provided on the mounting substrate 2 side also has the same effect as the case where the resistance film 19 is provided on the semiconductor chip 1 side as in the third and fourth embodiments. In this case, since the area for providing the resistance film 19 on the surface of the semiconductor chip 1 is not required, the area of the semiconductor chip 1 can be reduced.
[0062]
As described above, according to the fifth embodiment, it is possible to eliminate the influence of unnecessary resonance on the characteristics of the high-frequency circuit device. In addition, since the area of the semiconductor chip 1 can be reduced, the effect of reducing the cost is also achieved.
[0063]
Embodiment 6 FIG.
13 is a sectional view showing a high-frequency circuit device according to Embodiment 6 of the present invention. In the figure, the same reference numerals as those in FIG. Reference numeral 22 denotes a resistive bump.
[0064]
Next, the operation will be described.
Resistive bumps 22 connect the ground conductor pads 7 provided on the surface of the semiconductor chip 1 and the ground conductor pads 13 provided on the surface of the mounting substrate 2.
[0065]
Even with such a configuration, the Q value of unnecessary resonance between the two ground conductor patterns can be reduced, and the influence of unnecessary resonance on the characteristics of the high-frequency circuit device can be eliminated, as in the third to fifth embodiments. it can. Further, since it is not necessary to provide a resistance film on the semiconductor chip 1 and the mounting substrate 2, the entire area of the high-frequency circuit device can be reduced.
[0066]
As described above, according to the sixth embodiment, it is possible to eliminate the influence of unnecessary resonance on the characteristics of the high-frequency circuit device. In addition, the high-frequency circuit device can be miniaturized.
[0067]
Embodiment 7 FIG.
14 is a sectional view showing a high-frequency circuit device according to Embodiment 7 of the present invention. In the figure, the same reference numerals as those in FIG. 5 and FIG.
[0068]
Next, the operation will be described.
This is a configuration in the case where the high-frequency circuit 100 of the semiconductor chip 1 is configured by a coplanar line, and the ground conductor pattern 17 of the coplanar line on the surface of the semiconductor chip 1 and the ground of the surface of the mounting substrate 2 by the resistive bumps 22. The conductor pads 13 are connected to each other, and the same effects as those of the third to sixth embodiments can be obtained.
[0069]
As described above, according to the seventh embodiment, it is possible to eliminate the influence of unnecessary resonance on the characteristics of the high-frequency circuit device. In addition, the high-frequency circuit device can be miniaturized.
[0070]
Embodiment 8 FIG.
15 is a sectional view showing a high-frequency circuit device according to an eighth embodiment of the present invention, FIG. 16 is a pattern diagram of the surface of a semiconductor chip constituting the high-frequency circuit device of FIG. 15, and FIG. 17 is a high-frequency circuit device of FIG. It is a pattern figure of the mounting substrate surface.
In the figure, the same reference numerals as those in FIGS.
Reference numeral 23 denotes a slit pattern, and 24 denotes a resistance film.
[0071]
Next, the operation will be described.
By removing a part of the ground conductor pattern 17 of the coplanar line provided on the surface of the semiconductor chip 1, a slit-like pattern 23 in which the conductor is partially removed is provided, and a resistance film 24 is provided inside the slit-like pattern 23. Is provided.
[0072]
The ground current of the high-frequency signal propagating through the coplanar line is concentrated on the edge portion of the ground conductor pattern 17 adjacent to the strip conductor pattern 4 and hardly flows in the ground conductor pattern 17 at a portion away from the strip conductor pattern 4.
However, when a potential difference occurs between the ground conductor pattern 3 of the semiconductor chip 1 and the ground conductor pattern 5 of the mounting substrate 2 to cause unnecessary resonance, the resonance mode current flows over the entire surface of the ground conductor pattern 17.
[0073]
For this reason, by appropriately selecting the shape of the slit pattern 23, it is possible to block the unnecessary resonance mode current without affecting the characteristics of the high-frequency circuit. When the resistance film 24 is provided inside the slit-like pattern 23 that blocks the current in the unnecessary resonance mode, the current in the unnecessary resonance mode is absorbed by the resistance film 24, and the two ground conductor patterns in the third to seventh embodiments are used. The Q value of unnecessary resonance can be reduced in the same manner as the resistor placed in parallel with the resistor. Therefore, it is possible to suppress the characteristic deterioration of the high-frequency circuit device due to unnecessary resonance.
[0074]
In such a configuration, there is no need to provide conductive bumps other than the bump connection conductor pad 10 used for high-frequency signal input / output and the ground conductor pad 15 provided on both sides thereof, and the number of bump connection locations is reduced. As a result, the area of the semiconductor chip 1 can be reduced and the assembly process can be simplified.
[0075]
As described above, it is possible to eliminate the influence of unnecessary resonance on the characteristics of the high-frequency circuit device. In addition, the number of bump connection portions can be reduced, the area of the semiconductor chip 1 can be reduced, and the cost can be reduced.
[0076]
Embodiment 9 FIG.
FIG. 18 is a pattern diagram of the surface of a semiconductor chip constituting a high-frequency circuit device according to Embodiment 9 of the present invention. In the figure, the same reference numerals as those in FIG.
Reference numeral 25 denotes a slit pattern formed in a cutout shape from the outer peripheral side of the semiconductor chip 1.
[0077]
Next, the operation will be described.
In the ninth embodiment, the slit pattern 25 is provided in the ground conductor pattern 17 so as to be cut from the outer peripheral side of the substrate, and the length S of the slit pattern 25 is set to about 1/4 of the propagation wavelength of the high frequency signal.
[0078]
The resistance film 24 is provided on a portion of the slit pattern 25 on the outer peripheral side of the substrate. Since such a slit pattern 25 is considered to be a slot line in which one side is short-circuited and the other side is opened, the slit-like pattern 25 is in a resonance state at a frequency at which the length S becomes a quarter wavelength. At such a frequency, the current flowing through the ground conductor pattern 17 flows concentrated on both sides of the slot line, and is absorbed by the resistance film 24 provided on the open end side of the slot line.
Therefore, when unnecessary resonance occurs between the two ground conductor patterns at this frequency, a large absorption effect is obtained by the slit-like pattern 25, so that characteristic deterioration due to unnecessary resonance can be efficiently suppressed.
[0079]
As described above, according to the ninth embodiment, there is an effect that better characteristics can be obtained as compared with the eighth embodiment.
In the ninth embodiment, the length S of the slit pattern 25 is set to 1/4 of the propagation wavelength of the high-frequency signal. However, the same effect can be obtained even when the length is an odd multiple. .
[0080]
Embodiment 10 FIG.
FIG. 19 is a pattern diagram of the surface of a semiconductor chip constituting a high frequency circuit device according to Embodiment 10 of the present invention. In the figure, the same reference numerals as those in FIG.
Reference numeral 26 denotes a slit-like pattern formed in a hole shape inside the ground conductor pattern 17.
[0081]
Next, the operation will be described.
In the tenth embodiment, the slit-like pattern 26 is provided as an elongated hole in the ground conductor pattern 17, and the length S of the slit-like pattern 26 is about ½ of the propagation wavelength of the high-frequency signal.
[0082]
The resistance film 24 is provided at the center of the slit pattern 26. Since such a slit-like pattern 26 is considered to be a slot line whose both ends are short-circuited, it is in a resonance state at a frequency at which the length S becomes ½ wavelength. At such a frequency, the current flowing through the ground conductor pattern 17 flows in a concentrated manner on both sides of the slot line, and is absorbed by the resistance film 24 provided in the central portion of the slot line.
Therefore, when unnecessary resonance occurs between the two ground conductor patterns at this frequency, a large absorption effect can be obtained by the slit pattern 26, so that characteristic deterioration due to unnecessary resonance can be efficiently suppressed.
[0083]
As described above, according to the tenth embodiment, there is an effect that better characteristics can be obtained as compared with the eighth embodiment.
In the tenth embodiment, the slit pattern 26 has a length S that is ½ of the propagation wavelength of the high-frequency signal, but the same effect can be obtained even when the length is an integral multiple.
[0088]
【The invention's effect】
As described above, according to the present invention, each first ground conductor pad and the surface of the dielectric substrate Resistive film A plurality of bump connection conductor pads connected to each other via a plurality of bump connection conductor pads, and a plurality of second ground conductor pads respectively disposed on the surface of the mounting substrate so as to face each bump connection conductor pad. Thus, good characteristics can be obtained even if the frequency of the high frequency signal is high, and there is an effect that a large semiconductor chip can be used if the frequency of the high frequency signal is the same.
Further, since the number of connection points of the conductive bumps can be reduced even at a high frequency, the area of the semiconductor chip can be reduced. As a result, there is an effect that the size and cost can be reduced.
[0089]
According to the present invention, the ground conductor pattern on the surface of the dielectric substrate and Resistive film A plurality of bump connection conductor pads respectively connected via the plurality of bump connection conductor pads and a plurality of ground conductor pads respectively disposed on the surface of the mounting substrate so as to face the bump connection conductor pads are connected to each other. Therefore, good characteristics can be obtained even if the frequency of the high-frequency signal is high, and a large semiconductor chip can be used if the frequency of the high-frequency signal is the same.
Further, since the number of connection points of the conductive bumps can be reduced even at a high frequency, the area of the semiconductor chip can be reduced. As a result, there is an effect that the size and cost can be reduced.
[0090]
According to the present invention, a plurality of first ground conductor pads respectively disposed on the surface of the dielectric substrate, and a plurality of bumps respectively disposed on the surface of the mounting substrate so as to face the first ground conductor pads. Since the connection conductor pads are connected to each other, good characteristics can be obtained even when the frequency of the high frequency signal is high, and a large semiconductor chip can be used if the frequency of the high frequency signal is the same. There is.
Further, since the number of connection points of the conductive bumps can be reduced even at a high frequency, the area of the semiconductor chip can be reduced. As a result, there is an effect that the size and cost can be reduced.
[0091]
According to the present invention, since the plurality of bump connecting conductor pads respectively disposed on the surface of the mounting substrate and the ground conductor pattern on the surface of the dielectric substrate are connected to each other, the frequency of the high frequency signal is high. However, good characteristics can be obtained, and a large semiconductor chip can be used if the frequency of the high-frequency signal is the same.
Further, since the number of connection points of the conductive bumps can be reduced even at a high frequency, the area of the semiconductor chip can be reduced. As a result, there is an effect that the size and cost can be reduced.
[0094]
According to the present invention, a part of the ground conductor pattern on the surface of the dielectric substrate is removed to provide the slit pattern, and the resistive film pattern for electrically connecting the ground conductor patterns on both sides of the slit pattern is provided. Thus, the influence of unnecessary resonance on the characteristics of the high-frequency circuit device can be eliminated, and the number of bump connection points can be reduced, the area of the semiconductor chip can be reduced, and the cost can be reduced.
[0095]
According to this invention, the slit pattern is formed in the ground conductor pattern on the surface of the dielectric substrate in a cutout shape from the outer peripheral side of the dielectric substrate, and the length of the slit pattern is a quarter of the wavelength of the high frequency signal. Since it is configured to be 1 or an odd multiple of its wavelength, there is an effect that characteristic deterioration due to unnecessary resonance can be more efficiently suppressed.
[0096]
According to the present invention, the slit pattern is formed in a hole shape inside the ground conductor pattern on the surface of the dielectric substrate, and the length of the slit pattern is one half of the wavelength of the high frequency signal or an integer of the wavelength. Since it is configured to be double, there is an effect that characteristic deterioration due to unnecessary resonance can be more efficiently suppressed.
[0097]
According to the present invention, the first conductive bump inserted between the dielectric substrate and the mounting substrate and connecting the strip conductor pattern on the input side of the high frequency circuit and the strip conductor pattern on the surface of the mounting substrate, and the high frequency circuit Since the strip conductor connecting means is constituted by the strip conductor pattern on the output side of the semiconductor chip and the second conductive bumps connecting the strip conductor pattern on the surface of the mounting substrate, the strip conductor pattern can be obtained without complicating the structure. There is an effect that can be connected.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a high-frequency circuit device according to Embodiment 1 of the present invention.
FIG. 2 is a pattern diagram of the surface of a semiconductor chip constituting the high-frequency circuit device of FIG.
3 is a pattern diagram of a surface of a mounting board constituting the high-frequency circuit device of FIG. 1. FIG.
4 is a schematic diagram showing an equivalent circuit of the high-frequency circuit device of FIG. 1. FIG.
FIG. 5 is a cross-sectional view showing a high-frequency circuit device according to Embodiment 2 of the present invention.
6 is a pattern diagram of the surface of a semiconductor chip constituting the high-frequency circuit device of FIG. 5. FIG.
7 is a pattern diagram of the surface of a mounting board constituting the high-frequency circuit device of FIG. 5. FIG.
FIG. 8 is a sectional view showing a high-frequency circuit device according to Embodiment 3 of the present invention.
9 is a pattern diagram of the surface of a semiconductor chip constituting the high-frequency circuit device of FIG. 8. FIG.
10 is the same as FIG. Indicates a high-frequency circuit device It is a schematic diagram.
FIG. 11 is a pattern diagram of the surface of a semiconductor chip constituting a high-frequency circuit device according to Embodiment 4 of the present invention;
FIG. 12 is a pattern diagram of a surface of a mounting board that constitutes a high-frequency circuit device according to Embodiment 5 of the present invention;
FIG. 13 is a cross-sectional view showing a high-frequency circuit device according to Embodiment 6 of the present invention.
FIG. 14 is a sectional view showing a high-frequency circuit device according to a seventh embodiment of the present invention.
FIG. 15 is a sectional view showing a high-frequency circuit device according to an eighth embodiment of the present invention.
16 is a pattern diagram of the surface of a semiconductor chip constituting the high-frequency circuit device of FIG. 15;
17 is a pattern diagram of the surface of a mounting board constituting the high-frequency circuit device of FIG. 15. FIG.
FIG. 18 is a pattern diagram of the surface of a semiconductor chip constituting a high-frequency circuit device according to Embodiment 9 of the present invention;
FIG. 19 is a pattern diagram of the surface of a semiconductor chip constituting a high frequency circuit device according to Embodiment 10 of the present invention;
FIG. 20 is a configuration diagram showing a conventional high-frequency circuit device.
FIG. 21 is a schematic diagram showing an equivalent circuit of a conventional high-frequency circuit device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Semiconductor chip (dielectric substrate) 2, Mounting board, 3, 5, 17 Ground conductor pattern, 4, 6 Strip conductor pattern, 7, 11 Ground conductor pad (1st ground conductor pad, ground conductor connection means), 8 , 12 Through holes for ground connection (first columnar conductor, ground conductor connection means), 9 conductive bumps (strip conductor connection means, ground conductor connection means), 10 Bump connection conductor pads (strip conductor connection means), 13 , 15 Ground conductor pad (second ground conductor pad, ground conductor connecting means), 14, 16 Ground connection through hole (second columnar conductor, ground conductor connecting means), 17 Ground conductor pattern, 18, 20 Bump connection Conductor pads, 19, 21, 24 resistive films, 22 resistive pads 23, 25, 26 Slit pattern, 30-32 inductance component, 100 high frequency circuit.

Claims (8)

グラウンド導体パターンが裏面に施され、かつ、入力側及び出力側にストリップ導体パターンが接続されている高周波回路が表面に施された誘電体基板と、表面側が上記誘電体基板の表面側と平行に対向配置されて、ストリップ導体パターンが表面に施され、かつ、グラウンド導体パターンが裏面に施された実装基板と、上記高周波回路の入力側のストリップ導体パターンと上記実装基板の表面のストリップ導体パターンを接続するとともに、上記高周波回路の出力側のストリップ導体パターンと上記実装基板の表面のストリップ導体パターンを接続するストリップ導体接続手段と、上記誘電体基板の裏面のグラウンド導体パターンと上記実装基板の裏面のグラウンド導体パターンをそれぞれ接続するグラウンド導体接続手段とを備えた高周波回路装置において、上記誘電体基板の表面にそれぞれ配置された複数の第１のグラウンド導体パッドと、上記誘電体基板の表面に上記各第１のグラウンド導体パッドと抵抗膜を介してそれぞれ接続された複数のバンプ接続用導体パッドと、上記誘電体基板の内部に貫入され、上記各第１のグラウンド導体パッドを上記誘電体基板の裏面のグラウンド導体パターンにそれぞれ接続する複数の第１の柱状導体と、上記実装基板の表面に上記各バンプ接続用導体パッドと対向するようにそれぞれ配置された複数の第２のグラウンド導体パッドと、上記実装基板の内部に貫入され、上記各第２のグラウンド導体パッドを上記実装基板の裏面のグラウンド導体パターンにそれぞれ接続する複数の第２の柱状導体と、上記誘電体基板と上記実装基板の間に挿入されて、上記各バンプ接続用導体パッドと上記各第２のグラウンド導体パッドをそれぞれ接続する複数の導電性バンプとから上記グラウンド導体接続手段を構成していることを特徴とする高周波回路装置。A dielectric substrate having a ground conductor pattern on the back surface and a high frequency circuit having strip conductor patterns connected to the input side and the output side on the surface, and the surface side parallel to the surface side of the dielectric substrate A mounting board that is disposed oppositely and has a strip conductor pattern on the front surface and a ground conductor pattern on the back surface, a strip conductor pattern on the input side of the high-frequency circuit, and a strip conductor pattern on the surface of the mounting board. Strip conductor connection means for connecting the strip conductor pattern on the output side of the high-frequency circuit and the strip conductor pattern on the surface of the mounting substrate, and the ground conductor pattern on the back surface of the dielectric substrate and the back surface of the mounting substrate. High-circumference with ground conductor connection means for connecting ground conductor patterns respectively In the circuit device, which is connected via a plurality of first ground conductor pads disposed respectively on the surface of the dielectric substrate, the dielectric substrate above first to the surface of the ground conductor pads and the resistor film A plurality of bump connecting conductor pads, a plurality of first columnar conductors penetrating into the dielectric substrate and connecting the first ground conductor pads to the ground conductor pattern on the back surface of the dielectric substrate, respectively. A plurality of second ground conductor pads respectively disposed on the surface of the mounting substrate so as to face the bump connection conductor pads; and the second ground conductor pads penetrating into the mounting substrate. A plurality of second columnar conductors respectively connected to the ground conductor pattern on the back surface of the mounting substrate, and between the dielectric substrate and the mounting substrate Is inserted, a high-frequency circuit apparatus characterized by constituting the ground conductor connecting means and a plurality of conductive bumps connecting each bump connecting conductor pad and said each second ground conductor pad respectively. 入力側及び出力側にストリップ導体パターンが接続されている高周波回路が表面に施され、かつ、上記ストリップ導体パターン及び上記高周波回路を取り囲むようにグラウンド導体パターンが表面に施された誘電体基板と、表面側が上記誘電体基板の表面側と平行に対向配置されて、ストリップ導体パターンが表面に施され、かつ、グラウンド導体パターンが裏面に施された実装基板と、上記高周波回路の入力側のストリップ導体パターンと上記実装基板の表面のストリップ導体パターンを接続するとともに、上記高周波回路の出力側のストリップ導体パターンと上記実装基板の表面のストリップ導体パターンを接続するストリップ導体接続手段と、上記誘電体基板の表面のグラウンド導体パターンと上記実装基板の裏面のグラウンド導体パターンをそれぞれ接続するグラウンド導体接続手段とを備えた高周波回路装置において、上記誘電体基板の表面のグラウンド導体パターンと抵抗膜を介してそれぞれ接続された複数のバンプ接続用導体パッドと、上記実装基板の表面に上記各バンプ接続用導体パッドと対向するようにそれぞれ配置された複数のグラウンド導体パッドと、上記実装基板の内部に貫入され、上記各グラウンド導体パッドを上記実装基板の裏面のグラウンド導体パターンにそれぞれ接続する複数の柱状導体と、上記誘電体基板と上記実装基板の間に挿入されて、上記各バンプ接続用導体パッドと上記各グラウンド導体パッドをそれぞれ接続する複数の導電性バンプとから上記グラウンド導体接続手段を構成していることを特徴とする高周波回路装置。A dielectric substrate in which a high-frequency circuit having a strip conductor pattern connected to the input side and the output side is provided on the surface, and a ground conductor pattern is provided on the surface so as to surround the strip conductor pattern and the high-frequency circuit; A mounting substrate in which a front surface side is disposed in parallel to the front surface side of the dielectric substrate, a strip conductor pattern is applied to the surface, and a ground conductor pattern is applied to the back surface; and a strip conductor on the input side of the high-frequency circuit A strip conductor connecting means for connecting the pattern and the strip conductor pattern on the surface of the mounting substrate, connecting the strip conductor pattern on the output side of the high-frequency circuit and the strip conductor pattern on the surface of the mounting substrate, and the dielectric substrate Ground conductor pattern on the front surface and ground conductor pattern on the back surface of the mounting board In the high-frequency circuit device and a ground conductor connecting means for connecting over down respectively, and a plurality of conductive pads for bump connections are connected via the ground conductor pattern and the resistance film on the surface of the dielectric substrate, the mounting A plurality of ground conductor pads arranged on the surface of the substrate so as to face each of the bump connecting conductor pads, and penetrated into the mounting substrate, and the ground conductor pads are ground conductors on the back surface of the mounting substrate. A plurality of columnar conductors respectively connected to the pattern, and a plurality of conductive bumps inserted between the dielectric substrate and the mounting substrate and respectively connecting the bump connection conductor pads and the ground conductor pads. A high-frequency circuit device comprising the ground conductor connecting means. グラウンド導体パターンが裏面に施され、かつ、入力側及び出力側にストリップ導体パターンが接続されている高周波回路が表面に施された誘電体基板と、表面側が上記誘電体基板の表面側と平行に対向配置されて、ストリップ導体パターンが表面に施され、かつ、グラウンド導体パターンが裏面に施された実装基板と、上記高周波回路の入力側のストリップ導体パターンと上記実装基板の表面のストリップ導体パターンを接続するとともに、上記高周波回路の出力側のストリップ導体パターンと上記実装基板の表面のストリップ導体パターンを接続するストリップ導体接続手段と、上記誘電体基板の裏面のグラウンド導体パターンと上記実装基板の裏面のグラウンド導体パターンをそれぞれ接続するグラウンド導体接続手段とを備えた高周波回路装置において、上記誘電体基板の表面にそれぞれ配置された複数の第１のグラウンド導体パッドと、上記誘電体基板の内部に貫入され、上記各第１のグラウンド導体パッドを上記誘電体基板の裏面のグラウンド導体パターンにそれぞれ接続する複数の第１の柱状導体と、上記実装基板の表面に上記各第１のグラウンド導体パッドと対向するようにそれぞれ配置された複数のバンプ接続用導体パッドと、上記実装基板の表面に上記各バンプ接続用導体パッドと抵抗膜を介してそれぞれ接続された複数の第２のグラウンド導体パッドと、上記実装基板の内部に貫入され、上記各第２のグラウンド導体パッドを上記実装基板の裏面のグラウンド導体パターンにそれぞれ接続する複数の第２の柱状導体と、上記誘電体基板と上記実装基板の間に挿入されて、上記各第１のグラウンド導体パッドと上記各バンプ接続用導体パッドをそれぞれ接続する複数の導電性バンプとから上記グラウンド導体接続手段を構成していることを特徴とする高周波回路装置。A dielectric substrate having a ground conductor pattern on the back surface and a high frequency circuit having strip conductor patterns connected to the input side and the output side on the surface, and the surface side parallel to the surface side of the dielectric substrate A mounting board that is disposed oppositely and has a strip conductor pattern on the front surface and a ground conductor pattern on the back surface, a strip conductor pattern on the input side of the high-frequency circuit, and a strip conductor pattern on the surface of the mounting board. Strip conductor connection means for connecting the strip conductor pattern on the output side of the high-frequency circuit and the strip conductor pattern on the surface of the mounting substrate, and the ground conductor pattern on the back surface of the dielectric substrate and the back surface of the mounting substrate. High-circumference with ground conductor connection means for connecting ground conductor patterns respectively In the circuit device, a plurality of first ground conductor pads respectively disposed on the surface of the dielectric substrate, and penetrating into the inside of the dielectric substrate, wherein each first ground conductor pad is connected to the back surface of the dielectric substrate. A plurality of first columnar conductors respectively connected to the ground conductor pattern, a plurality of bump connecting conductor pads arranged on the surface of the mounting substrate so as to face the first ground conductor pads, and A plurality of second ground conductor pads respectively connected to the surface of the mounting substrate via the respective bump connection conductor pads and a resistive film ; and penetrating into the mounting substrate; A plurality of second columnar conductors connected to the ground conductor pattern on the back surface of the mounting substrate, and between the dielectric substrate and the mounting substrate Is input, a high frequency circuit apparatus characterized by constituting the ground conductor connecting means and a plurality of conductive bumps connecting said each first ground conductor pads and the respective bump connecting conductor pads respectively. 入力側及び出力側にストリップ導体パターンが接続されている高周波回路が表面に施され、かつ、上記ストリップ導体パターン及び上記高周波回路を取り囲むようにグラウンド導体パターンが表面に施された誘電体基板と、表面側が上記誘電体基板の表面側と平行に対向配置されて、ストリップ導体パターンが表面に施され、かつ、グラウンド導体パターンが裏面に施された実装基板と、上記高周波回路の入力側のストリップ導体パターンと上記実装基板の表面のストリップ導体パターンを接続するとともに、上記高周波回路の出力側のストリップ導体パターンと上記実装基板の表面のストリップ導体パターンを接続するストリップ導体接続手段と、上記誘電体基板の表面のグラウンド導体パターンと上記実装基板の裏面のグラウンド導体パターンをそれぞれ接続するグラウンド導体接続手段とを備えた高周波回路装置において、上記実装基板の表面にそれぞれ配置された複数のバンプ接続用導体パッドと、上記実装基板の表面に上記各バンプ接続用導体パッドと抵抗膜を介してそれぞれ接続された複数のグラウンド導体パッドと、上記実装基板の内部に貫入され、上記各グラウンド導体パッドを上記実装基板の裏面のグラウンド導体パターンにそれぞれ接続する複数の柱状導体と、上記誘電体基板と上記実装基板の間に挿入されて、上記誘電体基板の表面のグラウンド導体パターンと上記各バンプ接続用導体パッドをそれぞれ接続する複数の導電性バンプとから上記グラウンド導体接続手段を構成していることを特徴とする高周波回路装置。A dielectric substrate in which a high-frequency circuit having a strip conductor pattern connected to the input side and the output side is provided on the surface, and a ground conductor pattern is provided on the surface so as to surround the strip conductor pattern and the high-frequency circuit; A mounting substrate in which a front surface side is disposed in parallel to the front surface side of the dielectric substrate, a strip conductor pattern is applied to the surface, and a ground conductor pattern is applied to the back surface; and a strip conductor on the input side of the high-frequency circuit A strip conductor connecting means for connecting the pattern and the strip conductor pattern on the surface of the mounting substrate, connecting the strip conductor pattern on the output side of the high-frequency circuit and the strip conductor pattern on the surface of the mounting substrate, and the dielectric substrate Ground conductor pattern on the front surface and ground conductor pattern on the back surface of the mounting board A plurality of bump connecting conductor pads respectively disposed on the surface of the mounting substrate, and each of the bump connecting conductors on the surface of the mounting substrate. A plurality of ground conductor pads respectively connected to the pads and the resistive film, and a plurality of columnar conductors penetrating into the mounting board and connecting the ground conductor pads to the ground conductor pattern on the back surface of the mounting board, respectively. And a plurality of conductive bumps inserted between the dielectric substrate and the mounting substrate to connect the ground conductor pattern on the surface of the dielectric substrate and the bump connection conductor pads, respectively. A high-frequency circuit device comprising means. 誘電体基板の表面のグラウンド導体パターンの一部を除去してスリット状パターンを設け、そのスリット状パターン両側の上記グラウンド導体パターン間を電気的に接続する抵抗膜パターンを設けたことを特徴とする請求項２記載の高周波回路装置。  A portion of the ground conductor pattern on the surface of the dielectric substrate is removed to provide a slit pattern, and a resistive film pattern is provided to electrically connect the ground conductor patterns on both sides of the slit pattern. The high frequency circuit device according to claim 2. スリット状パターンが誘電体基板の表面のグラウンド導体パターンに上記誘電体基板の外周側から切り欠き状に形成され、そのスリット状パターンの長さが高周波信号の波長の４分の１又はその波長の奇数倍であることを特徴とする請求項５記載の高周波回路装置。  A slit-like pattern is formed in the ground conductor pattern on the surface of the dielectric substrate in a cutout shape from the outer peripheral side of the dielectric substrate, and the length of the slit-like pattern is a quarter of the wavelength of the high frequency signal or 6. The high frequency circuit device according to claim 5, wherein the high frequency circuit device is an odd multiple. スリット状パターンが誘電体基板の表面のグラウンド導体パターンの内部に穴状に形成され、そのスリット状パターンの長さが高周波信号の波長の２分の１又はその波長の整数倍であることを特徴とする請求項５記載の高周波回路装置。  The slit pattern is formed in a hole shape inside the ground conductor pattern on the surface of the dielectric substrate, and the length of the slit pattern is one half of the wavelength of the high frequency signal or an integral multiple of the wavelength. The high-frequency circuit device according to claim 5. 誘電体基板と実装基板の間に挿入されて、高周波回路の入力側のストリップ導体パターンと上記実装基板の表面のストリップ導体パターンを接続する第１の導電性バンプと、上記高周波回路の出力側のストリップ導体パターンと上記実装基板の表面のストリップ導体パターンを接続する第２の導電性バンプとからストリップ導体接続手段を構成することを特徴とする請求項１から請求項７のうちのいずれか１項記載の高周波回路装置。  A first conductive bump inserted between the dielectric substrate and the mounting substrate to connect the strip conductor pattern on the input side of the high frequency circuit and the strip conductor pattern on the surface of the mounting substrate; and on the output side of the high frequency circuit 8. The strip conductor connecting means is constituted by the strip conductor pattern and a second conductive bump for connecting the strip conductor pattern on the surface of the mounting substrate. The high-frequency circuit device described.
JP33643699A 1999-11-26 1999-11-26 High frequency circuit equipment Expired - Lifetime JP4162819B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33643699A JP4162819B2 (en) 1999-11-26 1999-11-26 High frequency circuit equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33643699A JP4162819B2 (en) 1999-11-26 1999-11-26 High frequency circuit equipment

Publications (2)

Publication Number Publication Date
JP2001156213A JP2001156213A (en) 2001-06-08
JP4162819B2 true JP4162819B2 (en) 2008-10-08

Family

ID=18299126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33643699A Expired - Lifetime JP4162819B2 (en) 1999-11-26 1999-11-26 High frequency circuit equipment

Country Status (1)

Country Link
JP (1) JP4162819B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5117425B2 (en) * 2009-02-23 2013-01-16 古河電気工業株式会社 High frequency circuit

Also Published As

Publication number Publication date
JP2001156213A (en) 2001-06-08

Similar Documents

Publication Publication Date Title
JP3664443B2 (en) High frequency circuit and high frequency package
JPH06232217A (en) Film carrier signal transmission line
US20070241447A1 (en) Electronic component package
JP3457802B2 (en) High frequency semiconductor device
JP4081284B2 (en) High frequency integrated circuit module
JP2004363975A (en) High-frequency circuit
JP2571029B2 (en) Microwave integrated circuit
JPH06303010A (en) High frequency transmission line and integrated circuit device using the same, and connceting method for high frequency plane circuit
JP4162819B2 (en) High frequency circuit equipment
JP2004031790A (en) Semiconductor chip
JP3217677B2 (en) High frequency semiconductor device
JP2878043B2 (en) Microwave package
JP3398282B2 (en) High frequency semiconductor device
JP2004207949A (en) Transmission line
JP2001060809A (en) Circuit element and printed circuit board
JP3983456B2 (en) Multilayer board module
US6094114A (en) Slotline-to-slotline mounted flip chip
JP2002185201A (en) Wiring board for high frequency
JP2008263360A (en) High-frequency substrate device
JPH02156702A (en) Package for microwave device
JP2004064016A (en) Semiconductor chip
JP3913937B2 (en) Semiconductor device
JP4329702B2 (en) High frequency device equipment
JP3569481B2 (en) Millimeter-wave semiconductor device
JP3833426B2 (en) High frequency wiring board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071114

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4162819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term