JP3983456B2 - Multilayer board module - Google Patents
Multilayer board module Download PDFInfo
- Publication number
- JP3983456B2 JP3983456B2 JP2000137599A JP2000137599A JP3983456B2 JP 3983456 B2 JP3983456 B2 JP 3983456B2 JP 2000137599 A JP2000137599 A JP 2000137599A JP 2000137599 A JP2000137599 A JP 2000137599A JP 3983456 B2 JP3983456 B2 JP 3983456B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- amplifier
- matching circuit
- layer
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
この発明は、高周波アンプを搭載する多層基板モジュールに関するものである。
【0002】
【従来の技術】
図12は、例えばIEEE 1996 Microwave and Millimeter-Wave Monolithic Circuits Symposium Digest pp.13-16 に示された従来の多層基板モジュールを示す模式的な斜視図である。また、図13は、図12のA−B線に沿って見た断面図である。図において、101は多層基板、102は高周波信号入力端子、103は高周波信号出力端子、104はアンプを有する半導体基板、105は入力側整合回路、106は出力側整合回路、107はワイヤ、108はアンプの入力端子、109はアンプのグランド端子、110はアンプの出力端子、111は共通グランド層、112は共通グランド層111のグランド用スルーホール、113は入力側整合回路105のグランド用スルーホール、114はアンプのグランド用スルーホール、115は出力側整合回路106のグランド用スルーホールである。
【0003】
次に動作について説明する。
高周波信号入力端子102に入力した信号は、入力側整合回路105においてインピーダンス変換されてアンプの入力端子108に入力される。そして、アンプを有する半導体基板104において増幅された信号は、アンプの出力端子110から出力され、その後出力側整合回路106においてインピーダンス変換されて高周波信号出力端子103から出力される。
【0004】
ここで、図12に示されるような共通グランド層111を設けることで、入力側整合回路105のグランド用スルーホール113、アンプのグランド用スルーホール114、および出力側整合回路106のグランド用スルーホール115を共通に接続してグランドをひとまとめにすることにより、モジュール内構造を簡略化することができて配線の引き回しが容易となる。
【0005】
【発明が解決しようとする課題】
従来の多層基板モジュールは以上のように構成されているので、共通グランド層111において、入力側整合回路のグランド用スルーホール113、アンプのグランド用スルーホール114、および出力側整合回路のグランド用スルーホール115が共通に接続される。また、共通グランド層111はグランド用スルーホール112を介して多層基板モジュール裏面の金属層に接続され、グランド用スルーホール112においてはインダクタンス成分が発生する。したがって、このインダクタンス成分により、共通グランド層111は高周波について理想的なグランド層とはならなくなり、この共通グランド層111を介しての帰還が生じて、アンプを有する半導体基板104が発振する可能性があるという課題があった。
【0006】
この発明は上記のような課題を解決するためになされたもので、安定に動作するアンプを搭載した多層基板モジュールを得ることを目的とする。
【0011】
【課題を解決するための手段】
この発明に係る多層基板モジュールは、多層基板と、多層基板の表面に設けられるアンプを有する半導体基板および1または複数の整合回路と、多層基板の裏面に金属層で形成された接地面と、多層基板の内部に設けられたアンプ用グランド層と、多層基板の内部に1または複数の整合回路毎に設けられて、アンプ用グランド層に対して非接触であるとともに相互にも非接触に配置される整合回路用グランド層と、アンプから延びるグランド用導線とアンプ用グランド層とを接続するグランド用スルーホールと、アンプ用グランド層と接地面とを接続する複数のグランド用スルーホールと、1または複数の整合回路毎に形成されて、当該整合回路から延びるグランド用導線と対応する整合回路用グランド層とをそれぞれ接続するグランド用スルーホールと、整合回路用グランド層毎に、整合回路用グランド層と接地面とを接続する複数のグランド用スルーホールとを備えるようにしたものである。
【0012】
この発明に係る多層基板モジュールは、多層基板内において、アンプ用グランド層と1または複数の整合回路用グランド層とを同一層上に配置するようにしたものである。
【0013】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1は、この発明の実施の形態1による多層基板モジュールの構成を示す斜視図である。図において、1は多層基板、2は高周波信号入力端子、3は高周波信号出力端子、4はアンプを有する半導体基板、5は入力側整合回路(整合回路)、6は出力側整合回路(整合回路)、7はワイヤ、8はアンプの入力端子、9はアンプのグランド端子、10はアンプの出力端子、11は多層基板1の裏面に金属層で形成された接地面、12は入力側整合回路5から延びるグランド用導線と接地面11とを接続するグランド用スルーホール、13はアンプのグランド端子9から延びる導線と接地面11とを接続するグランド用スルーホール、14は出力側整合回路6から延びるグランド用導線と接地面11とを接続するグランド用スルーホールである。
【0014】
次に動作について説明する。
高周波信号入力端子2に入力した信号は、入力側整合回路5においてインピーダンス変換されてアンプの入力端子8に入力される。そして、アンプを有する半導体基板4において増幅された信号は、アンプの出力端子10から出力され、その後出力側整合回路6においてインピーダンス変換されて高周波信号出力端子3から出力される。
【0015】
以上のように、この実施の形態1によれば、入力側整合回路5から延びるグランド用導線と接地面11とを接続するグランド用スルーホール12と、アンプのグランド端子9から延びる導線と接地面11とを接続するグランド用スルーホール13と、出力側整合回路6から延びるグランド用導線と接地面11とを接続するグランド用スルーホール14とを備えるように構成したので、入力側整合回路5、アンプを有する半導体基板4および出力側整合回路6にそれぞれ接続されるグランド用スルーホール12、グランド用スルーホール13およびグランド用スルーホール14がそれぞれ独立に多層基板1裏面に形成された接地面11に対して直接的に接続されるから、帰還による発振を防止することができてアンプの安定的動作を確保することができるという効果を奏する。
【0016】
なお、多層基板1において、入力側整合回路5と出力側整合回路6とを必ずしも共に設ける必要はなく、いずれか一方の整合回路のみを設ける構成とすることも可能である。また、アンプから延びるグランド用導線、入力側整合回路5から延びるグランド用導線および出力側整合回路6から延びるグランド用導線にそれぞれ接続されるグランド用スルーホール13,12,14の数は1つに限定されるものではなく、各導線に対してそれぞれ複数のグランド用スルーホールを接続する構成とすることも可能である。
【0017】
実施の形態2.
図2は、この発明の実施の形態2による多層基板モジュールの構成を示す斜視図である。また、図3は、図2のA−B線に沿って見た断面図である。図2および図3において、図1と同一符号は同一または相当部分を示すのでその説明を省略する。21は多層基板1の内部に設けられた共通グランド層、22は入力側整合回路5から延びるグランド用導線と共通グランド層21とを接続するグランド用スルーホール、23は出力側整合回路6から延びるグランド用導線と共通グランド層21とを接続するグランド用スルーホール、24はそれぞれ共通グランド層21と接地面11とを接続するグランド用スルーホール、25はアンプのグランド端子9から延びる導線と接地面11とを接続するグランド用スルーホールである。
【0018】
次に動作について説明する。
高周波信号入力端子2から高周波信号出力端子3への信号伝達に係る動作は実施の形態1と同様であるので、その説明を省略する。上記の構成に係る説明から明らかなように、共通グランド層21において、入力側整合回路5のグランド用スルーホール22と出力側整合回路6のグランド用スルーホール23とは共通に接続される。また、共通グランド層21はグランド用スルーホール24を介して接地面11に接続され、グランド用スルーホール24においてインダクタンス成分が発生する。したがって、このインダクタンス成分により共通グランド層21は高周波について理想的なグランド層とはならなくなるが、入力側整合回路5のグランド用スルーホール22と出力側整合回路6のグランド用スルーホール23との間の帰還は負帰還であるために発振することはない。
【0019】
以上のように、この実施の形態2によれば、共通グランド層21と、入力側整合回路5から延びるグランド用導線と共通グランド層21とを接続するグランド用スルーホール22と、出力側整合回路6から延びるグランド用導線と共通グランド層21とを接続するグランド用スルーホール23と、共通グランド層21と接地面11とを接続する複数のグランド用スルーホール24と、アンプのグランド端子9から延びる導線と接地面11とを直接的に接続するグランド用スルーホール25とを備えるように構成したので、グランド用スルーホール22とグランド用スルーホール23との間では負帰還が生じ、またアンプを有する半導体基板4に接続されるグランド用スルーホール25は入力側整合回路5および出力側整合回路6に接続されるグランド用スルーホールに対して独立に接地面11に接続されるから、帰還による発振を防止することができてアンプの安定的動作を確保することができるという効果を奏する。
【0020】
なお、多層基板1において、入力側整合回路5と出力側整合回路6とを必ずしも共に設ける必要はなく、いずれか一方の整合回路のみを設ける構成とすることも可能である。また、アンプから延びるグランド用導線、入力側整合回路5から延びるグランド用導線および出力側整合回路6から延びるグランド用導線にそれぞれ接続されるグランド用スルーホール25,22,23の数は1つに限定されるものではなく、各導線に対してそれぞれ複数のグランド用スルーホールを接続する構成とすることも可能である。
【0021】
実施の形態3.
図4は、この発明の実施の形態3による多層基板モジュールの構成を示す斜視図である。また、図5は、図4のA−B線に沿って見た断面図である。図4および図5において、図1と同一符号は同一または相当部分を示すのでその説明を省略する。31は多層基板1の内部に設けられたアンプ用グランド層、32はアンプ用グランド層31に対して非接触に多層基板1の内部に設けられた共通グランド層、33はアンプのグランド端子9から延びる導線とアンプ用グランド層31とを接続するグランド用スルーホール、34はそれぞれアンプ用グランド層31と接地面11とを接続するグランド用スルーホール、35は入力側整合回路5から延びるグランド用導線と共通グランド層32とを接続するグランド用スルーホール、36は出力側整合回路6から延びるグランド用導線と共通グランド層32とを接続するグランド用スルーホール、37はそれぞれグランド層32と接地面11とを接続する共通グランド用スルーホールである。
【0022】
次に動作について説明する。
高周波信号入力端子2から高周波信号出力端子3への信号伝達に係る動作は実施の形態1と同様であるのでその説明を省略する。また、入力側整合回路5のグランド用スルーホール35と出力側整合回路6のグランド用スルーホール36との間に負帰還が生じるのは実施の形態2と同様である。一方、上記の構成に係る説明から明らかなように、アンプのグランド端子9から延びる導線に接続するグランド用スルーホール33は、共通グランド層32とは非接触に設けられたアンプ用グランド層31に接続される。また、アンプ用グランド層31は複数のグランド用スルーホール34を介して接地面11に接続され、グランド用スルーホール34においてインダクタンス成分が発生する。しかし、グランド用スルーホール34は並列に複数設けられているので、アンプ用グランド層31と接地面11との間のインダクタンス成分が低減され、ひいてはアンプに接続されるグランド用スルーホール全体に係るインダクタンス成分が低減される。なお、アンプ用グランド層31を多層基板1内において上方の層に形成するほど、アンプ用グランド層31と接地面11との間のインダクタンス成分をより低減することができる。
【0023】
以上のように、この実施の形態3によれば、アンプ用グランド層31と、共通グランド層32と、アンプのグランド端子9から延びる導線とアンプ用グランド層31とを接続するグランド用スルーホール33と、アンプ用グランド層31と接地面11とを接続する複数のグランド用スルーホール34と、入力側整合回路5から延びるグランド用導線と共通グランド層32とを接続するグランド用スルーホール35と、出力側整合回路6から延びるグランド用導線と共通グランド層32とを接続するグランド用スルーホール36と、共通グランド層32と接地面11とを接続する複数のグランド用スルーホール37とを備えるように構成したので、グランド用スルーホール35とグランド用スルーホール36との間では負帰還が生じ、またアンプを有する半導体基板4に接続されるグランド用スルーホール33,34は入力側整合回路5および出力側整合回路6に接続されるグランド用スルーホールに対して独立に接地面11に接続されて帰還による発振を防止することができ、さらにアンプに接続されるグランド用スルーホール全体に係るインダクタンス成分を低減することができてアンプの特性の安定化を図れるから、アンプの安定的動作を確保することができるという効果を奏する。
【0024】
なお、多層基板1において、入力側整合回路5と出力側整合回路6とを必ずしも共に設ける必要はなく、いずれか一方の整合回路のみを設ける構成とすることも可能である。また、アンプから延びるグランド用導線、入力側整合回路5から延びるグランド用導線および出力側整合回路6から延びるグランド用導線にそれぞれ接続されるグランド用スルーホール33,35,36の数は1つに限定されるものではなく、各導線に対してそれぞれ複数のグランド用スルーホールを接続する構成とすることも可能である。
【0025】
実施の形態4.
図6は、この発明の実施の形態4による多層基板モジュールの構成を示す斜視図である。また、図7は、図6のA−B線に沿って見た断面図である。図6および図7において図4および図5と同一符号は同一または相当部分を示すのでその説明を省略する。これらの図から明らかなように、実施の形態4による多層基板モジュールは、実施の形態3による多層基板モジュールと基本的には同じ構造を有しており、アンプ用グランド層31と共通グランド層32とが同一層上に配置されている点でのみ実施の形態3と相違している。なお、動作についても、実施の形態3による多層基板モジュールと同様であるのでその説明を省略する。
【0026】
以上のように、この実施の形態4によれば、実施の形態3と同等の効果が得られるとともに、アンプ用グランド層31と共通グランド層32とを同一層上に配置するように構成したので、多層基板1の層数を低減することができるという効果を奏する。
【0027】
実施の形態5.
図8は、この発明の実施の形態5による多層基板モジュールの構成を示す斜視図である。また、図9は、図8のA−B線に沿って見た断面図である。図8および図9において、図1と同一符号は同一または相当部分を示すのでその説明を省略する。41は多層基板1の内部に設けられたアンプ用グランド層、42はアンプ用グランド層41に対して非接触に多層基板1の内部に設けられた入力側整合回路用グランド層(整合回路用グランド層)、43はアンプ用グランド層41および入力側整合回路用グランド層42に対して非接触に多層基板1の内部に設けられた出力側整合回路用グランド層(整合回路用グランド層)、44はアンプのグランド端子9から延びる導線とアンプ用グランド層41とを接続するグランド用スルーホール、45はそれぞれアンプ用グランド層41と接地面11とを接続するグランド用スルーホール、46は入力側整合回路5から延びるグランド用導線と入力側整合回路用グランド層42とを接続するグランド用スルーホール、47はそれぞれ入力側整合回路用グランド層42と接地面11とを接続するグランド用スルーホール、48は出力側整合回路6から延びるグランド用導線と出力側整合回路用グランド層43とを接続するグランド用スルーホール、49はそれぞれ出力側整合回路用グランド層43と接地面11とを接続するグランド用スルーホールである。
【0028】
次に動作について説明する。
高周波信号入力端子2から高周波信号出力端子3への信号伝達に係る動作は実施の形態1と同様であるのでその説明を省略する。一方、上記の構成に係る説明から明らかなように、アンプのグランド端子9から延びる導線、入力側整合回路5から延びるグランド用導線、および出力側整合回路6から延びるグランド用導線は、それぞれ対応するグランド用スルーホール44、46および48を介して、多層基板1内に互いに非接触に形成されたグランド層41、42および43にそれぞれ接続される。また、各グランド層41、42および43はそれぞれ複数のグランド用スルーホール45、47および49を介して接地面11に接続される。したがって、アンプ、入力側整合回路5および出力側整合回路6にそれぞれ接続されるグランド用スルーホール全体に係るインダクタンス成分は低減される。なお、グランド層を上方に形成するほど当該グランド層に接続されるスルーホール全体に係るインダクタンス成分は低減されるので、インダクタンス成分の低減がより必要な回路に係るグランド層を優先的に多層基板モジュール上部に形成するのが好適である。
【0029】
以上のように、この実施の形態5によれば、多層基板1の内部に互いに非接触に設けられたアンプ用グランド層41、入力側整合回路用グランド層42および出力側整合回路用グランド層43と、アンプのグランド端子9から延びる導線、入力側整合回路5から延びるグランド用導線および出力側整合回路6から延びるグランド用導線とそれぞれに対応するグランド層41、42および43とを接続するグランド用スルーホール44、46および48と、各グランド層41、42および43と接地面11とをそれぞれ接続する複数のグランド用スルーホール45、47および49とを備えるように構成したので、アンプ、入力側整合回路5および出力側整合回路6にそれぞれ接続されるグランド用スルーホールを互いに独立に接地面11に接続することができて帰還による発振を防止することができるとともに、またアンプ、入力側整合回路5および出力側整合回路6にそれぞれ接続されるグランド用スルーホール全体に係るインダクタンス成分を低減してアンプ、入力側整合回路5および出力側整合回路6の特性の安定化を図れるから、アンプの安定的動作を確保することができるという効果を奏する。
【0030】
なお、多層基板1において、入力側整合回路5と出力側整合回路6とを必ずしも共に設ける必要はなく、いずれか一方の整合回路のみを設ける構成とすることも可能である。また、アンプから延びるグランド用導線、入力側整合回路5から延びるグランド用導線および出力側整合回路6から延びるグランド用導線にそれぞれ接続されるグランド用スルーホール44,46,48の数は1つに限定されるものではなく、各導線に対してそれぞれ複数のグランド用スルーホールを接続する構成とすることも可能である。
【0031】
実施の形態6.
図10は、この発明の実施の形態6による多層基板モジュールの構成を示す斜視図である。また、図11は、図10のA−B線に沿って見た断面図である。図10および図11において、図8および図9と同一符号は同一または相当部分を示すのでその説明を省略する。これらの図から明らかなように、実施の形態6による多層基板モジュールは、実施の形態5による多層基板モジュールと基本的には同じ構造を有しており、アンプ用グランド層41、入力側整合回路用グランド層42および出力側整合回路用グランド層43が同一層上に配置されている点でのみ実施の形態5と相違している。なお、動作についても、実施の形態5による多層基板モジュールと同様であるのでその説明を省略する。
【0032】
以上のように、この実施の形態6によれば、実施の形態5と同等の効果が得られるとともに、アンプ用グランド層41、入力側整合回路用グランド層42および出力側整合回路用グランド層43を同一層上に配置するように構成したので、多層基板1の層数を低減することができるという効果を奏する。
【0037】
【発明の効果】
以上のように、この発明によれば、多層基板と、多層基板の表面に設けられるアンプを備えた半導体基板および1または複数の整合回路と、多層基板の裏面に金属層で形成された接地面と、多層基板の内部に設けられたアンプ用グランド層と、多層基板の内部に1または複数の整合回路毎に設けられて、アンプ用グランド層に対して非接触であるとともに相互にも非接触に配置される整合回路用グランド層と、アンプから延びるグランド用導線とアンプ用グランド層とを接続するグランド用スルーホールと、アンプ用グランド層と接地面とを接続する複数のグランド用スルーホールと、1または複数の整合回路毎に形成されて、当該整合回路から延びるグランド用導線と対応する整合回路用グランド層とをそれぞれ接続するグランド用スルーホールと、整合回路用グランド層毎に、整合回路用グランド層と接地面とを接続する複数のグランド用スルーホールとを備えるように構成したので、アンプおよび1または複数の整合回路にそれぞれ接続されるグランド用スルーホールを互いに独立に接地面に接続することができて帰還による発振を防止することができ、またアンプおよび1または複数の整合回路にそれぞれ接続されるグランド用スルーホール全体に係るインダクタンス成分を低減してアンプおよび1または複数の整合回路の特性の安定化を図れるから、アンプの安定的動作を確保することができるという効果を奏する。
【0038】
この発明によれば、多層基板内において、アンプ用グランド層と1または複数の整合回路用グランド層とを同一層上に配置するように構成したので、多層基板の層数を低減することができるという効果を奏する。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による多層基板モジュールの構成を示す斜視図である。
【図2】 この発明の実施の形態2による多層基板モジュールの構成を示す斜視図である。
【図3】 図2のA−B線に沿って見た断面図である。
【図4】 この発明の実施の形態3による多層基板モジュールの構成を示す斜視図である。
【図5】 図4のA−B線に沿って見た断面図である。
【図6】 この発明の実施の形態4による多層基板モジュールの構成を示す斜視図である。
【図7】 図6のA−B線に沿って見た断面図である。
【図8】 この発明の実施の形態5による多層基板モジュールの構成を示す斜視図である。
【図9】 図8のA−B線に沿って見た断面図である。
【図10】 この発明の実施の形態6による多層基板モジュールの構成を示す斜視図である。
【図11】 図10のA−B線に沿って見た断面図である。
【図12】 従来の多層基板モジュールの構成を示す斜視図である。
【図13】 図12のA−B線に沿って見た断面図である。
【符号の説明】
1 多層基板、2 高周波信号入力端子、3 高周波信号出力端子、4 アンプを有する半導体基板、5 入力側整合回路(整合回路)、6 出力側整合回路(整合回路)、7 ワイヤ、8 アンプの入力端子、9 アンプのグランド端子、10 アンプの出力端子、11 接地面、12,13,14,22,23,24,25,33,34,35,36,37,44,45,46,47,48,49 グランド用スルーホール、21,32 共通グランド層、31,41 アンプ用グランド層、42 入力側整合回路用グランド層(整合回路用グランド層)、43 出力側整合回路用グランド層(整合回路用グランド層)。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer board module on which a high frequency amplifier is mounted.
[0002]
[Prior art]
FIG. 12 is a schematic perspective view showing a conventional multilayer substrate module shown in, for example, IEEE 1996 Microwave and Millimeter-Wave Monolithic Circuits Symposium Digest pp. 13-16. Moreover, FIG. 13 is sectional drawing seen along the AB line | wire of FIG. In the figure, 101 is a multilayer substrate, 102 is a high frequency signal input terminal, 103 is a high frequency signal output terminal, 104 is a semiconductor substrate having an amplifier, 105 is an input side matching circuit, 106 is an output side matching circuit, 107 is a wire, 108 is An amplifier input terminal, 109 an amplifier ground terminal, 110 an amplifier output terminal, 111 a common ground layer, 112 a ground through hole in the
[0003]
Next, the operation will be described.
The signal input to the high frequency
[0004]
Here, by providing the
[0005]
[Problems to be solved by the invention]
Since the conventional multilayer board module is configured as described above, in the
[0006]
The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a multilayer substrate module on which an amplifier that operates stably is mounted.
[0011]
[Means for Solving the Problems]
A multilayer substrate module according to the present invention includes a multilayer substrate, a semiconductor substrate having an amplifier provided on the surface of the multilayer substrate and one or more matching circuits, a ground plane formed of a metal layer on the back surface of the multilayer substrate, The amplifier ground layer provided inside the substrate and the one or a plurality of matching circuits provided inside the multilayer substrate are arranged in contact with each other and not in contact with the amplifier ground layer. A matching circuit ground layer, a ground through-hole connecting the ground conductor extending from the amplifier and the amplifier ground layer, a plurality of ground through-holes connecting the amplifier ground layer and the ground plane, 1 or A ground conductor formed for each of a plurality of matching circuits and connecting a ground conductor extending from the matching circuit to a corresponding matching circuit ground layer. And Horu, each ground layer for matching, in which as and a through hole for a plurality of ground connecting the ground plane and the ground layer a matching circuit.
[0012]
In the multilayer substrate module according to the present invention, the amplifier ground layer and one or a plurality of matching circuit ground layers are arranged on the same layer in the multilayer substrate.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below.
1 is a perspective view showing a configuration of a multilayer substrate module according to
[0014]
Next, the operation will be described.
The signal input to the high-frequency
[0015]
As described above, according to the first embodiment, the ground through
[0016]
In the
[0017]
FIG. 2 is a perspective view showing a configuration of a multilayer substrate module according to
[0018]
Next, the operation will be described.
Since the operation related to signal transmission from the high-frequency
[0019]
As described above, according to the second embodiment, the
[0020]
In the
[0021]
FIG. 4 is a perspective view showing the configuration of the multilayer substrate module according to
[0022]
Next, the operation will be described.
Since the operation related to signal transmission from the high-frequency
[0023]
As described above, according to the third embodiment, the
[0024]
In the
[0025]
FIG. 6 is a perspective view showing the structure of a multilayer substrate module according to
[0026]
As described above, according to the fourth embodiment, the same effect as in the third embodiment can be obtained, and the
[0027]
FIG. 8 is a perspective view showing the configuration of a multilayer substrate module according to
[0028]
Next, the operation will be described.
Since the operation related to signal transmission from the high-frequency
[0029]
As described above, according to the fifth embodiment, the
[0030]
In the
[0031]
FIG. 10 is a perspective view showing the configuration of a multilayer substrate module according to
[0032]
As described above, according to the sixth embodiment, the same effects as those of the fifth embodiment can be obtained, and the
[0037]
【The invention's effect】
As described above , according to the present invention, a multilayer substrate, a semiconductor substrate including an amplifier provided on the surface of the multilayer substrate and one or more matching circuits, and a ground plane formed of a metal layer on the back surface of the multilayer substrate And an amplifier ground layer provided in the multilayer substrate, and provided in the multilayer substrate for each of one or a plurality of matching circuits, being in contact with the amplifier ground layer and not in contact with each other. A matching circuit ground layer, a ground through-hole connecting the ground conductor extending from the amplifier and the amplifier ground layer, and a plurality of ground through-holes connecting the amplifier ground layer and the ground plane. A ground through which is formed for each of the one or more matching circuits and connects the ground conductor extending from the matching circuit and the corresponding matching circuit ground layer. And a plurality of ground through holes for connecting the matching circuit ground layer and the ground plane to each of the matching circuit ground layers, so that each of the matching circuit ground layers is connected to the amplifier and one or more matching circuits. The ground through-holes can be connected to the ground plane independently of each other, so that oscillation due to feedback can be prevented, and the entire ground through-hole connected to the amplifier and one or a plurality of matching circuits respectively Since the inductance component can be reduced and the characteristics of the amplifier and the one or more matching circuits can be stabilized, there is an effect that a stable operation of the amplifier can be ensured.
[0038]
According to the present invention, since the amplifier ground layer and the one or more matching circuit ground layers are arranged on the same layer in the multilayer substrate, the number of layers of the multilayer substrate can be reduced. There is an effect.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a configuration of a multilayer substrate module according to
FIG. 2 is a perspective view showing a configuration of a multilayer substrate module according to
3 is a cross-sectional view taken along line AB in FIG. 2;
FIG. 4 is a perspective view showing a configuration of a multilayer substrate module according to
5 is a cross-sectional view taken along line AB of FIG.
FIG. 6 is a perspective view showing a configuration of a multilayer substrate module according to
7 is a cross-sectional view taken along line AB in FIG.
FIG. 8 is a perspective view showing a configuration of a multilayer substrate module according to
9 is a cross-sectional view taken along line AB of FIG.
FIG. 10 is a perspective view showing a configuration of a multilayer substrate module according to
11 is a cross-sectional view taken along the line AB of FIG.
FIG. 12 is a perspective view showing a configuration of a conventional multilayer substrate module.
13 is a cross-sectional view taken along line AB in FIG.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
該多層基板の表面に設けられる、アンプを有する半導体基板および1または複数の整合回路と、
前記多層基板の裏面に金属層で形成された接地面と、
前記多層基板の内部に設けられたアンプ用グランド層と、
前記多層基板の内部に、1または複数の整合回路毎に設けられて、前記アンプ用グランド層に対して非接触であるとともに、相互にも非接触に配置される整合回路用グランド層と、
前記アンプから延びるグランド用導線と前記アンプ用グランド層とを接続するグランド用スルーホールと、
前記アンプ用グランド層と前記接地面とを接続する複数のグランド用スルーホールと、
前記1または複数の整合回路毎に形成されて、該整合回路から延びるグランド用導線と対応する前記整合回路用グランド層とをそれぞれ接続するグランド用スルーホールと、
前記整合回路用グランド層毎に、前記整合回路用グランド層と前記接地面とを接続する複数のグランド用スルーホールとを備えることを特徴とする多層基板モジュール。A multilayer substrate;
A semiconductor substrate having an amplifier and one or more matching circuits provided on the surface of the multilayer substrate;
A ground plane formed of a metal layer on the back surface of the multilayer substrate;
An amplifier ground layer provided in the multilayer substrate;
A matching circuit ground layer provided for each of the one or a plurality of matching circuits in the multilayer substrate and being in non-contact with the amplifier ground layer and in non-contact with each other;
A ground through-hole connecting the ground lead wire extending from the amplifier and the amplifier ground layer;
A plurality of ground through-holes connecting the amplifier ground layer and the ground plane;
A ground through hole that is formed for each of the one or more matching circuits and that connects the ground conductor extending from the matching circuit and the corresponding matching circuit ground layer;
A multilayer substrate module comprising a plurality of ground through-holes connecting the matching circuit ground layer and the ground plane for each matching circuit ground layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000137599A JP3983456B2 (en) | 2000-05-10 | 2000-05-10 | Multilayer board module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000137599A JP3983456B2 (en) | 2000-05-10 | 2000-05-10 | Multilayer board module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001320170A JP2001320170A (en) | 2001-11-16 |
JP3983456B2 true JP3983456B2 (en) | 2007-09-26 |
Family
ID=18645348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000137599A Expired - Fee Related JP3983456B2 (en) | 2000-05-10 | 2000-05-10 | Multilayer board module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3983456B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3960277B2 (en) * | 2002-10-23 | 2007-08-15 | 株式会社村田製作所 | High frequency module and communication device |
KR100499788B1 (en) * | 2002-11-27 | 2005-07-07 | 인티그런트 테크놀로지즈(주) | Integrated Circuit Chip |
US20080074204A1 (en) * | 2004-09-21 | 2008-03-27 | Keiichi Ichikawa | High-Frequency Oscillator Circuit and Transmitter-Receiver |
JP6073371B2 (en) * | 2012-12-03 | 2017-02-01 | 三菱電機株式会社 | Broadband amplifier |
JP6439241B2 (en) * | 2013-10-15 | 2018-12-19 | 富士通株式会社 | Semiconductor device |
CN109565263B (en) | 2016-08-10 | 2022-10-14 | 株式会社村田制作所 | Power amplification module, front-end circuit, and communication device |
WO2021117392A1 (en) * | 2019-12-10 | 2021-06-17 | 株式会社村田製作所 | Multilayer substrate, circuit device, and filter circuit board |
-
2000
- 2000-05-10 JP JP2000137599A patent/JP3983456B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001320170A (en) | 2001-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06232217A (en) | Film carrier signal transmission line | |
EP0595346A1 (en) | Composite microwave module assembly and its connection structure | |
EP0938139B1 (en) | Microwave and millimeter wave device | |
JP3735270B2 (en) | High frequency semiconductor device | |
US6281756B1 (en) | Transistor with internal matching circuit | |
JP3983456B2 (en) | Multilayer board module | |
JP2878043B2 (en) | Microwave package | |
JP2571029B2 (en) | Microwave integrated circuit | |
JPH11330298A (en) | Package provided with signal terminal and electronic device using the package | |
US6094114A (en) | Slotline-to-slotline mounted flip chip | |
JP2798070B2 (en) | Composite microwave integrated circuit | |
JP2010183100A (en) | Semiconductor amplifier | |
JPH02271656A (en) | Multilayered microwave integrated circuit | |
JPH053402A (en) | Hybrid integrated circuit device | |
JP3913937B2 (en) | Semiconductor device | |
JP3833426B2 (en) | High frequency wiring board | |
JP2661570B2 (en) | High frequency device | |
JP3925929B2 (en) | Microwave / millimeter wave equipment | |
JP4201257B2 (en) | High frequency signal transmission line substrate | |
JP4162819B2 (en) | High frequency circuit equipment | |
JP2007103391A (en) | Semiconductor amplifier | |
JP2001185918A (en) | Wiring board for high frequency | |
JPH07240483A (en) | Package for high frequency semiconductor device | |
JP2003309212A (en) | Semiconductor device and internally matching circuit module | |
JP2001053508A (en) | Mounting structure for high-frequency circuit component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070704 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |