JP2001156213A - High frequency circuit device - Google Patents

High frequency circuit device

Info

Publication number
JP2001156213A
JP2001156213A JP33643699A JP33643699A JP2001156213A JP 2001156213 A JP2001156213 A JP 2001156213A JP 33643699 A JP33643699 A JP 33643699A JP 33643699 A JP33643699 A JP 33643699A JP 2001156213 A JP2001156213 A JP 2001156213A
Authority
JP
Japan
Prior art keywords
ground conductor
pattern
frequency circuit
pads
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33643699A
Other languages
Japanese (ja)
Other versions
JP4162819B2 (en
Inventor
Hidemasa Ohashi
英征 大橋
Yukihiro Tawara
志浩 田原
Takeshi Oshima
毅 大島
Moriyasu Miyazaki
守▲やす▼ 宮▲ざき▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33643699A priority Critical patent/JP4162819B2/en
Publication of JP2001156213A publication Critical patent/JP2001156213A/en
Application granted granted Critical
Publication of JP4162819B2 publication Critical patent/JP4162819B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

PROBLEM TO BE SOLVED: To solve a problem such as deterioration of isolation between terminals caused by the occurrence of unwanted resonance as a result by generating a potential difference between a ground conductor pattern 103 on the back of a semiconductor chip 101 and a ground conductor pattern 108 on the inner layer of a packaging substrate 102 when the frequency of a high frequency signal to be used for a high frequency circuit 100 becomes high. SOLUTION: A ground conductor connecting means is provided for respectively connecting a ground conductor pattern 3 on the back of a semiconductor chip 1 and a ground conductor pattern 5 on the back of a packaging substrate 2 at a prescribed interval.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、主としてマイク
ロ波帯およびミリ波帯において高周波信号を取り扱う高
周波回路装置に関するものであり、即ち、導電性バンプ
を用いて高周波回路基板をフリップチップ実装する構造
に係り、特に接地導体間に生じる不要伝搬モードによる
共振を抑圧する構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency circuit device for handling high-frequency signals mainly in a microwave band and a millimeter wave band, that is, to a structure in which a high-frequency circuit board is flip-chip mounted using conductive bumps. In particular, the present invention relates to a structure for suppressing resonance due to an unnecessary propagation mode generated between ground conductors.

【0002】[0002]

【従来の技術】図20は例えば特開平9−260582
号公報に示された従来の高周波回路装置を示す構成図で
あり、図において、100は半導体チップ101の表面
に形成された高周波回路、101は半導体チップ、10
2は実装基板、103は半導体チップ101の裏面に施
されたグラウンド導体パターン、104は導電性バン
プ、105はグラウンド導体パッド、106はグラウン
ド接続用スルーホール、107はグラウンド接続用ワイ
ヤ、108は実装基板102の内層に形成されたグラウ
ンド導体パターンである。
2. Description of the Related Art FIG.
FIG. 1 is a configuration diagram showing a conventional high-frequency circuit device disclosed in Japanese Unexamined Patent Application Publication No. 2000-209, in which 100 is a high-frequency circuit formed on the surface of a semiconductor chip 101;
2 is a mounting substrate, 103 is a ground conductor pattern provided on the back surface of the semiconductor chip 101, 104 is a conductive bump, 105 is a ground conductor pad, 106 is a ground connection through hole, 107 is a ground connection wire, and 108 is a mounting. This is a ground conductor pattern formed on an inner layer of the substrate 102.

【0003】次に動作について説明する。半導体チップ
101は、表面にFETなどを用いた高周波回路100
が形成され、実装基板102の上面に表面を下にしてフ
リップチップ実装されている。高周波回路100の入出
力は、導電性バンプ104を介して実装基板102上の
パターンと接続されている。
Next, the operation will be described. The semiconductor chip 101 includes a high-frequency circuit 100 using an FET or the like on its surface.
Is formed on the upper surface of the mounting substrate 102 by flip-chip mounting. The input and output of the high-frequency circuit 100 are connected to the pattern on the mounting board 102 via the conductive bumps 104.

【0004】半導体チップ101の裏面のグラウンド導
体パターン103は、グラウンド接続用ワイヤ107を
介して実装基板102の表面に配置されたグラウンド導
体パッド105に接続されている。グラウンド導体パッ
ド105は、グラウンド接続用スルーホール106を介
して実装基板102の内層に設けられたグラウンド導体
パターン108と接続されている。
The ground conductor pattern 103 on the back surface of the semiconductor chip 101 is connected via a ground connection wire 107 to a ground conductor pad 105 arranged on the surface of the mounting substrate 102. The ground conductor pad 105 is connected to a ground conductor pattern 108 provided on an inner layer of the mounting board 102 via a ground connection through hole 106.

【0005】高周波信号は、導電性バンプ104を通し
て実装基板102から半導体チップ101の表面の高周
波回路100に加えられ、グラウンド電流は、グラウン
ド接続用ワイヤ107を介して半導体チップ101の裏
面のグラウンド導体パターン103に加えられる。
A high-frequency signal is applied from the mounting substrate 102 to the high-frequency circuit 100 on the front surface of the semiconductor chip 101 through the conductive bumps 104, and a ground current is applied to a ground conductor pattern on the back surface of the semiconductor chip 101 via a ground connection wire 107. 103.

【0006】このような構造の高周波回路装置において
は、半導体チップ101の裏面のグラウンド導体パター
ン103と実装基板102の内層のグラウンド導体パタ
ーン108が、グラウンド接続用ワイヤ107、グラウ
ンド導体パッド105及びグラウンド接続用スルーホー
ル106によって接続されている。
In the high-frequency circuit device having such a structure, the ground conductor pattern 103 on the back surface of the semiconductor chip 101 and the ground conductor pattern 108 on the inner layer of the mounting board 102 are connected to the ground connection wire 107, the ground conductor pad 105, and the ground connection. Are connected by a through hole 106.

【0007】このため、半導体チップ101の表面に設
けられた高周波回路100は、上下をグラウンド導体で
囲まれた状態となり、電気的に外部からシールドされた
構造となる。これにより、高周波回路100から不要な
電波が外部に放射したり、外部からの電波が高周波回路
100に干渉することを防ぐことができる。したがっ
て、半導体チップ101の周りに、シールド用の金属壁
を設ける必要がなくなり、回路の小形化や高密度化が可
能となる。
For this reason, the high-frequency circuit 100 provided on the surface of the semiconductor chip 101 has a structure in which the upper and lower sides are surrounded by ground conductors, and is electrically shielded from the outside. Accordingly, it is possible to prevent unnecessary radio waves from being radiated from the high-frequency circuit 100 to the outside, and prevent external radio waves from interfering with the high-frequency circuit 100. Therefore, it is not necessary to provide a metal wall for shielding around the semiconductor chip 101, and it is possible to reduce the size and density of the circuit.

【0008】[0008]

【発明が解決しようとする課題】従来の高周波回路装置
は以上のように構成されているので、高周波回路100
が使用する高周波信号の周波数が高くなると、半導体チ
ップ101の裏面のグラウンド導体パターン103と実
装基板102の内層のグラウンド導体パターン108と
の間に電位差が生じ、その結果、不要共振が発生して端
子間のアイソレーションが劣化するなどの課題があっ
た。
Since the conventional high-frequency circuit device is constructed as described above, the high-frequency circuit 100
When the frequency of the high-frequency signal used by the semiconductor chip 101 increases, a potential difference occurs between the ground conductor pattern 103 on the back surface of the semiconductor chip 101 and the ground conductor pattern 108 on the inner layer of the mounting board 102. As a result, unnecessary resonance occurs and There were problems such as deterioration of isolation between them.

【0009】その理由は、グラウンド電流が半導体チッ
プ101の裏面のグラウンド導体パターン103と、実
装基板102の内層のグラウンド導体パターン108と
に分かれて流れることによるものであり、この様子を等
価回路を用いて模式的に表すと図21のようになる。図
において、111は導電性バンプ104の有するインダ
クタンス成分、112はグラウンド接続用ワイヤ107
やグラウンド接続用スルーホール106の有するインダ
クタンス成分、113は実装基板102側の高周波信号
パターンである。
The reason is that the ground current flows separately to the ground conductor pattern 103 on the back surface of the semiconductor chip 101 and the ground conductor pattern 108 on the inner layer of the mounting board 102. FIG. 21 is a schematic representation of the above. In the figure, reference numeral 111 denotes an inductance component of the conductive bump 104, and 112 denotes a ground connection wire 107.
And an inductance component 113 of the through hole 106 for ground connection, and 113 is a high-frequency signal pattern on the mounting substrate 102 side.

【0010】図21から分かるように、2つのグラウン
ド導体パターンは両端をインダクタンス成分112で短
絡された伝送線路とみなすことができる。従って、グラ
ウンド導体パターンの長さLが伝搬波長の1/2、ある
いは、その整数倍とほぼ等しくなる周波数において、2
つのグラウンド導体パターンは両端短絡の共振器として
共振状態になる。このような共振状態では、半導体チッ
プ101に入力される高周波信号の一部が当該共振器に
結合して、入出力の反射特性が劣化するとともに、入出
力間のアイソレーションが劣化する。従って、このよう
な構造では、高い周波数では良好な特性が得られない問
題が生じ、また、大きな半導体チップ101を用いた場
合に良好な特性が得られない問題が生じる。
As can be seen from FIG. 21, the two ground conductor patterns can be regarded as transmission lines whose both ends are short-circuited by the inductance component 112. Therefore, at a frequency at which the length L of the ground conductor pattern is substantially equal to 1/2 of the propagation wavelength or an integer multiple thereof, 2
The two ground conductor patterns are brought into a resonance state as a resonator having both ends short-circuited. In such a resonance state, a part of the high-frequency signal input to the semiconductor chip 101 is coupled to the resonator, thereby deteriorating the input / output reflection characteristics and deteriorating the isolation between the input and output. Therefore, such a structure causes a problem that good characteristics cannot be obtained at a high frequency, and a problem that good characteristics cannot be obtained when a large semiconductor chip 101 is used.

【0011】この発明は上記のような課題を解決するた
めになされたもので、高周波信号の周波数が高くても良
好な特性が得られるとともに、高周波信号の周波数が同
一であれば、より大きな半導体チップを用いることがで
きる高周波回路装置を得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. If the frequency of a high-frequency signal is high, good characteristics can be obtained, and if the frequency of the high-frequency signal is the same, a larger semiconductor can be obtained. An object is to obtain a high-frequency circuit device that can use a chip.

【0012】[0012]

【課題を解決するための手段】この発明に係る高周波回
路装置は、誘電体基板の裏面のグラウンド導体パターン
と実装基板の裏面のグラウンド導体パターンを所定の間
隔を置いてそれぞれ接続するグラウンド導体接続手段を
設けたものである。
A high-frequency circuit device according to the present invention is a ground conductor connecting means for connecting a ground conductor pattern on the back surface of a dielectric substrate and a ground conductor pattern on the back surface of a mounting substrate at predetermined intervals. Is provided.

【0013】この発明に係る高周波回路装置は、高周波
回路に入力される高周波信号の波長の半波長に満たない
間隔を置いて、誘電体基板の表面にそれぞれ配置された
複数の第1のグラウンド導体パッドと、実装基板の表面
に各第1のグラウンド導体パッドと対向するようにそれ
ぞれ配置された複数の第2のグラウンド導体パッドとを
それぞれ接続するようにしたものである。
The high-frequency circuit device according to the present invention includes a plurality of first ground conductors arranged on the surface of the dielectric substrate at intervals less than half a wavelength of the high-frequency signal input to the high-frequency circuit. The pad is connected to a plurality of second ground conductor pads respectively arranged on the surface of the mounting board so as to face the first ground conductor pads.

【0014】この発明に係る高周波回路装置は、誘電体
基板の表面のグラウンド導体パターンと実装基板の裏面
のグラウンド導体パターンを所定の間隔を置いてそれぞ
れ接続するグラウンド導体接続手段を設けたものであ
る。
The high-frequency circuit device according to the present invention is provided with ground conductor connecting means for connecting the ground conductor pattern on the front surface of the dielectric substrate and the ground conductor pattern on the back surface of the mounting substrate at predetermined intervals. .

【0015】この発明に係る高周波回路装置は、高周波
回路に入力される高周波信号の波長の半波長に満たない
間隔を置いて、実装基板の表面にそれぞれ配置された複
数のグラウンド導体パッドと誘電体基板の表面のグラウ
ンド導体パターンとをそれぞれ接続するようにしたもの
である。
The high-frequency circuit device according to the present invention is characterized in that a plurality of ground conductor pads and a dielectric are disposed on the surface of the mounting substrate at intervals less than half the wavelength of the high-frequency signal input to the high-frequency circuit. The ground conductor patterns on the surface of the substrate are connected to each other.

【0016】この発明に係る高周波回路装置は、誘電体
基板の表面に各第1のグラウンド導体パッドと抵抗を介
してそれぞれ接続された複数のバンプ接続用導体パッド
と、実装基板の表面に各バンプ接続用導体パッドと対向
するようにそれぞれ配置された複数の第2のグラウンド
導体パッドとをそれぞれ接続するようにしたものであ
る。
According to the present invention, there is provided a high-frequency circuit device comprising: a plurality of bump connection conductor pads respectively connected to a first ground conductor pad and a resistor on a surface of a dielectric substrate; A plurality of second ground conductor pads respectively arranged to face the connection conductor pad are connected to each other.

【0017】この発明に係る高周波回路装置は、誘電体
基板の表面のグラウンド導体パターンと抵抗を介してそ
れぞれ接続された複数のバンプ接続用導体パッドと、実
装基板の表面に各バンプ接続用導体パッドと対向するよ
うにそれぞれ配置された複数のグラウンド導体パッドと
をそれぞれ接続するようにしたものである。
According to the high frequency circuit device of the present invention, there are provided a plurality of bump connection conductor pads respectively connected to a ground conductor pattern on a surface of a dielectric substrate via a resistor, and a plurality of bump connection conductor pads on a surface of a mounting substrate. And a plurality of ground conductor pads respectively arranged so as to face each other.

【0018】この発明に係る高周波回路装置は、誘電体
基板の表面にそれぞれ配置された複数の第1のグラウン
ド導体パッドと、実装基板の表面に各第1のグラウンド
導体パッドと対向するようにそれぞれ配置された複数の
バンプ接続用導体パッドとをそれぞれ接続するようにし
たものである。
The high-frequency circuit device according to the present invention includes a plurality of first ground conductor pads respectively disposed on a surface of a dielectric substrate, and a plurality of first ground conductor pads disposed on a surface of a mounting substrate so as to face the respective first ground conductor pads. The plurality of arranged bump-connecting conductor pads are connected to each other.

【0019】この発明に係る高周波回路装置は、実装基
板の表面にそれぞれ配置された複数のバンプ接続用導体
パッドと、誘電体基板の表面のグラウンド導体パターン
とをそれぞれ接続するようにしたものである。
In the high-frequency circuit device according to the present invention, a plurality of bump connection conductor pads respectively arranged on the surface of the mounting substrate are connected to the ground conductor pattern on the surface of the dielectric substrate. .

【0020】この発明に係る高周波回路装置は、誘電体
基板の表面にそれぞれ配置された複数の第1のグラウン
ド導体パッドと、実装基板の表面に各第1のグラウンド
導体パッドと対向するようにそれぞれ配置された複数の
第2のグラウンド導体パッドとを、抵抗性バンプを用い
てそれぞれ接続するようにしたものである。
The high-frequency circuit device according to the present invention includes a plurality of first ground conductor pads respectively disposed on a surface of a dielectric substrate, and a plurality of first ground conductor pads disposed on a surface of a mounting substrate so as to face each first ground conductor pad. The plurality of second ground conductor pads arranged are connected to each other by using resistive bumps.

【0021】この発明に係る高周波回路装置は、実装基
板の表面にそれぞれ配置された複数のグラウンド導体パ
ッドと誘電体基板の表面のグラウンド導体パターンと
を、抵抗性バンプを用いてそれぞれ接続するようにした
ものである。
In the high-frequency circuit device according to the present invention, a plurality of ground conductor pads respectively arranged on the surface of the mounting substrate and the ground conductor patterns on the surface of the dielectric substrate are connected using resistive bumps. It was done.

【0022】この発明に係る高周波回路装置は、誘電体
基板の表面のグラウンド導体パターンの一部を除去して
スリット状パターンを設け、そのスリット状パターン両
側のグラウンド導体パターン間を電気的に接続する抵抗
膜パターンを設けたものである。
In the high-frequency circuit device according to the present invention, a slit pattern is provided by removing a part of the ground conductor pattern on the surface of the dielectric substrate, and the ground conductor patterns on both sides of the slit pattern are electrically connected. This is provided with a resistive film pattern.

【0023】この発明に係る高周波回路装置は、スリッ
ト状パターンが誘電体基板の表面のグラウンド導体パタ
ーンに誘電体基板の外周側から切り欠き状に形成され、
そのスリット状パターンの長さが高周波信号の波長の4
分の1又はその波長の奇数倍であるようにしたものであ
る。
In the high-frequency circuit device according to the present invention, the slit pattern is formed in the ground conductor pattern on the surface of the dielectric substrate in a notch shape from the outer peripheral side of the dielectric substrate,
The length of the slit pattern is 4 times the wavelength of the high-frequency signal.
It is one-half or an odd multiple of its wavelength.

【0024】この発明に係る高周波回路装置は、スリッ
ト状パターンが誘電体基板の表面のグラウンド導体パタ
ーンの内部に穴状に形成され、そのスリット状パターン
の長さが高周波信号の波長の2分の1又はその波長の整
数倍であるようにしたものである。
In the high-frequency circuit device according to the present invention, the slit pattern is formed in a hole shape inside the ground conductor pattern on the surface of the dielectric substrate, and the length of the slit pattern is half the wavelength of the high-frequency signal. 1 or an integral multiple of the wavelength.

【0025】この発明に係る高周波回路装置は、誘電体
基板と実装基板の間に挿入されて、高周波回路の入力側
のストリップ導体パターンと実装基板の表面のストリッ
プ導体パターンを接続する第1の導電性バンプと、高周
波回路の出力側のストリップ導体パターンと実装基板の
表面のストリップ導体パターンを接続する第2の導電性
バンプとからストリップ導体接続手段を構成するように
したものである。
The high-frequency circuit device according to the present invention is inserted between the dielectric substrate and the mounting substrate to connect the strip conductor pattern on the input side of the high-frequency circuit to the strip conductor pattern on the surface of the mounting substrate. And a second conductive bump for connecting the strip conductive pattern on the output side of the high-frequency circuit and the strip conductive pattern on the surface of the mounting board to constitute a strip conductor connecting means.

【0026】この発明に係る高周波回路装置は、高周波
回路の入力側及び出力側に接続されているストリップ導
体パターンのうち、一方のストリップ導体パターンを削
除するようにしたものである。
In the high frequency circuit device according to the present invention, one of the strip conductor patterns connected to the input side and the output side of the high frequency circuit is deleted.

【0027】[0027]

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1による高
周波回路装置を示す断面図、図2は図1の高周波回路装
置を構成する半導体チップ表面のパターン図、図3は図
1の高周波回路装置を構成する実装基板表面のパターン
図である。図において、1はグラウンド導体パターン3
が裏面に施され、かつ、入力側及び出力側にストリップ
導体パターン4が接続されている高周波回路100が表
面に施された半導体チップ(誘電体基板)、2は表面側
が半導体チップ1の表面側と平行に対向配置されて、ス
トリップ導体パターン6が表面に施され、かつ、グラウ
ンド導体パターン5が裏面に施された実装基板、3はグ
ラウンド導体パターン、4はストリップ導体パターン、
5はグラウンド導体パターン、6はストリップ導体パタ
ーンである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1 FIG. 1 is a cross-sectional view showing a high-frequency circuit device according to Embodiment 1 of the present invention, FIG. 2 is a pattern diagram of a surface of a semiconductor chip constituting the high-frequency circuit device of FIG. 1, and FIG. 3 constitutes the high-frequency circuit device of FIG. FIG. 3 is a pattern diagram of a mounting substrate surface. In the figure, 1 is a ground conductor pattern 3
(Dielectric substrate) on the front surface of which the high-frequency circuit 100 in which the strip conductor pattern 4 is connected to the input side and the output side is provided on the back side, and the front side is the front side of the semiconductor chip 1 A mounting substrate having a strip conductor pattern 6 on the front surface and a ground conductor pattern 5 on the back surface, 3 a ground conductor pattern, 4 a strip conductor pattern,
5 is a ground conductor pattern, and 6 is a strip conductor pattern.

【0028】7,11は高周波回路100に入力される
高周波信号の波長の半波長に満たない間隔を置いて、半
導体チップ1の表面にそれぞれ配置されたグラウンド導
体パッド(第1のグラウンド導体パッド)、8,12は
半導体チップ1の内部に貫入され、グラウンド導体パッ
ド7,11を半導体チップ1の裏面のグラウンド導体パ
ターン3にそれぞれ接続するグラウンド接続用スルーホ
ール(第1の柱状導体)、13,15は実装基板2の表
面にグラウンド導体パッド7,11と対向するようにそ
れぞれ配置されたグラウンド導体パッド(第2のグラウ
ンド導体パッド)、14,16は実装基板2の内部に貫
入され、グラウンド導体パッド13,15を実装基板2
の裏面のグラウンド導体パターン5にそれぞれ接続する
グラウンド接続用スルーホール(第2の柱状導体)、9
は半導体チップ1と実装基板2の間に挿入されて、グラ
ウンド導体パッド7,11とグラウンド導体パッド1
3,15をそれぞれ接続するとともに、ストリップ導体
パターン4が引き出されているバンプ接続用導体パッド
10と実装基板2の表面のストリップ導体パターン6を
接続する導電性バンプ、10はバンプ接続用導体パッド
である。
Reference numerals 7 and 11 denote ground conductor pads (first ground conductor pads) which are arranged on the surface of the semiconductor chip 1 at an interval of less than half the wavelength of the high-frequency signal input to the high-frequency circuit 100. , 8, and 12 penetrate into the inside of the semiconductor chip 1 to connect the ground conductor pads 7, 11 to the ground conductor pattern 3 on the back surface of the semiconductor chip 1, respectively, for ground connection through holes (first columnar conductors), 13, Reference numeral 15 denotes a ground conductor pad (second ground conductor pad) disposed on the surface of the mounting board 2 so as to face the ground conductor pads 7 and 11, respectively. Pads 13 and 15 are mounted on mounting substrate 2
9, ground connection through holes (second columnar conductors) connected to the ground conductor pattern 5 on the back surface of
Are inserted between the semiconductor chip 1 and the mounting board 2, and the ground conductor pads 7, 11 and the ground conductor pad 1
The conductive bumps 10 connect the bump conductor pads 10 from which the strip conductor patterns 4 are drawn out to the strip conductor patterns 6 on the surface of the mounting substrate 2. is there.

【0029】なお、導電性バンプ9及びバンプ接続用導
体パッド10からストリップ導体接続手段が構成され、
グラウンド導体パッド7,11,13,15、グラウン
ド接続用スルーホール8,12,14,16及び導電性
バンプ9からグラウンド導体接続手段が構成されてい
る。
A strip conductor connecting means is constituted by the conductive bumps 9 and the bump connecting conductor pads 10.
Ground conductor pads 7, 11, 13, and 15, ground connection through holes 8, 12, 14, and 16, and conductive bumps 9 constitute ground conductor connection means.

【0030】次に動作について説明する。半導体チップ
1と実装基板2は、それぞれの表面を向かい合わせて平
行に配置されている。半導体チップ1の裏面全面には、
グラウンド導体パターン3が配置され、表面には、FE
Tなどの能動素子を含んだ高周波回路100が形成され
ている。
Next, the operation will be described. The semiconductor chip 1 and the mounting board 2 are arranged in parallel with their respective surfaces facing each other. On the entire back surface of the semiconductor chip 1,
Ground conductor pattern 3 is arranged, and FE
A high-frequency circuit 100 including an active element such as T is formed.

【0031】高周波回路100の入出力信号は、ストリ
ップ導体パターン4で取り出され、バンプ接続用導体パ
ッド10に接続されている。バンプ接続用導体パッド1
0の両脇には、グラウンド導体パッド11が設けられ、
それぞれグラウンド接続用スルーホール12を介して半
導体チップ1の裏面のグラウンド導体パターン3と接続
されている。
The input / output signals of the high-frequency circuit 100 are extracted by the strip conductor pattern 4 and connected to the bump connection conductor pads 10. Conductor pad for bump connection 1
On both sides of 0, ground conductor pads 11 are provided,
Each is connected to the ground conductor pattern 3 on the back surface of the semiconductor chip 1 via the through hole 12 for ground connection.

【0032】2箇所のバンプ接続用導体パッド10の間
で、かつ、高周波回路100の外周の部分にグラウンド
導体パッド7が複数設けられ、それぞれがグラウンド接
続用スルーホール8を介して半導体チップ1の裏面のグ
ラウンド導体パターン3に接続されている。
A plurality of ground conductor pads 7 are provided between the two bump connection conductor pads 10 and on the outer periphery of the high-frequency circuit 100, and each of the plurality of ground conductor pads 7 is connected to the semiconductor chip 1 through the ground connection through hole 8. It is connected to the ground conductor pattern 3 on the back surface.

【0033】実装基板2は、裏面全面にグラウンド導体
パターン5が設けられ、表面には、半導体チップ1の表
面のバンプ接続用導体パッド10に対向した位置からス
トリップ導体パターン6が引き出され、半導体チップ1
の表面のグラウンド導体パッド7,11に対向した位置
にグラウンド導体パッド13,15が設けられており、
それぞれのグラウンド導体パッド13,15は、グラウ
ンド接続用スルーホール14,16を介して実装基板2
の裏面のグラウンド導体パターン5と接続されている。
A ground conductor pattern 5 is provided on the entire back surface of the mounting substrate 2, and a strip conductor pattern 6 is drawn out from the front surface of the semiconductor chip 1 from a position facing the bump connecting conductor pad 10. 1
Ground conductor pads 13 and 15 are provided at positions facing the ground conductor pads 7 and 11 on the surface of
Each of the ground conductor pads 13 and 15 is connected to the mounting substrate 2 through the ground connection through holes 14 and 16.
Is connected to the ground conductor pattern 5 on the back surface of the substrate.

【0034】半導体チップ1の表面のバンプ接続用導体
パッド10と実装基板2の表面のストリップ導体パター
ン6との間と、半導体チップ1の表面のグラウンド導体
パッド7,11と実装基板2の表面のグラウンド導体パ
ッド13,15との間が、半導体チップ1と実装基板2
の間に挟まれた導電性バンプ9によって接続されてい
る。
Between the bump connecting conductor pads 10 on the surface of the semiconductor chip 1 and the strip conductor patterns 6 on the surface of the mounting substrate 2, and between the ground conductor pads 7 and 11 on the surface of the semiconductor chip 1 and the surface of the mounting substrate 2. The semiconductor chip 1 and the mounting board 2 are between the ground conductor pads 13 and 15.
They are connected by a conductive bump 9 sandwiched between them.

【0035】実装基板2の表面のストリップ導体パター
ン6に加えられた高周波信号は、導電性バンプ9を通し
て半導体チップ1の表面のバンプ接続用導体パッド10
に伝わり、ストリップ導体パターン4を介して高周波回
路100に入力される。高周波回路100の出力信号
は、この逆の経路を通って実装基板2の表面のストリッ
プ導体パターン6に出力される。
The high-frequency signal applied to the strip conductor pattern 6 on the surface of the mounting substrate 2 is passed through the conductive bumps 9 to the bump connection conductor pads 10 on the surface of the semiconductor chip 1.
And input to the high frequency circuit 100 via the strip conductor pattern 4. The output signal of the high-frequency circuit 100 is output to the strip conductor pattern 6 on the surface of the mounting board 2 through the reverse path.

【0036】このとき、高周波信号のグラウンド電流
は、実装基板2の裏面のグラウンド導体パターン5から
グラウンド接続用スルーホール16を通して、実装基板
2の表面のグラウンド導体パッド15に伝わり、導電性
バンプ9を通って半導体チップ1の表面のグラウンド導
体パッド11に流れ、グラウンド接続用スルーホール1
2を通って半導体チップ1の裏面のグラウンド導体パタ
ーン3に流れる。半導体チップ1のグラウンド導体パタ
ーン3と実装基板2のグラウンド導体パターン5は、半
導体チップ1両端のバンプ接続用パッド10の両脇に設
けたグラウンド導体パッド11の部分で接続される他、
この2箇所の間に設けられた4箇所のグラウンド導体パ
ッド7の部分でも接続されている。
At this time, the ground current of the high-frequency signal is transmitted from the ground conductor pattern 5 on the back surface of the mounting substrate 2 to the ground conductor pad 15 on the front surface of the mounting substrate 2 through the ground connection through hole 16 and the conductive bump 9 Flow through the ground conductor pad 11 on the surface of the semiconductor chip 1 through the through hole 1 for ground connection.
2 flows to the ground conductor pattern 3 on the back surface of the semiconductor chip 1. The ground conductor pattern 3 of the semiconductor chip 1 and the ground conductor pattern 5 of the mounting board 2 are connected to ground conductor pads 11 provided on both sides of the bump connection pads 10 at both ends of the semiconductor chip 1.
The four ground conductor pads 7 provided between the two locations are also connected.

【0037】このような構成においては、半導体チップ
1の裏面と実装基板2の裏面における2つのグラウンド
導体パターンの間が複数の場所で接続された状態とな
る。この様子を等価回路を用いて模式的に表すと図4の
ようになる。図において、30はグラウンド接続用スル
ーホール12,16及びグラウンド導体パッド11,1
5間の導電性バンプ9等が有するインダクタンス成分、
31はストリップ導体パターン6とバンプ接続用導体パ
ッド10の間の導電性バンプ9が有するインダクタンス
成分、32はグラウンド接続用スルーホール8,14及
びグラウンド導体パッド7,13間の導電性バンプ9等
が有するインダクタンス成分である。
In such a configuration, two ground conductor patterns on the back surface of the semiconductor chip 1 and the back surface of the mounting board 2 are connected at a plurality of locations. FIG. 4 schematically shows this state using an equivalent circuit. In the figure, reference numeral 30 denotes through holes 12 and 16 for ground connection and ground conductor pads 11 and 1.
An inductance component of the conductive bumps 9 and the like between the five,
Numeral 31 denotes an inductance component of the conductive bump 9 between the strip conductor pattern 6 and the bump-connecting conductive pad 10, and 32 denotes a conductive bump 9 between the ground-connecting through holes 8, 14 and the ground conductive pads 7, 13. It is an inductance component that has.

【0038】図4から分かるように、2つのグラウンド
導体パターンから構成される伝送線路は、両端をインダ
クタンス30や32で短絡された3つの部分に分割され
た状態となる。このような回路が共振状態となるのは、
両端を短絡されたそれぞれの伝送線路の長さLが伝搬波
長の1/2、あるいは、その整数倍となる周波数であ
り、基板の両端部のみで2つのグラウンド導体パターン
を接続した場合に比べ、高い周波数まで共振が起こらな
いこととなる。即ち、使用する高周波信号の伝搬波長の
1/2未満の間隔でグラウンド接続パッドを設けて2つ
のグラウンド導体パターン間を接続すれば、不要共振に
よる特性劣化を防ぐことができる。
As can be seen from FIG. 4, the transmission line composed of the two ground conductor patterns is divided into three portions whose both ends are short-circuited by the inductances 30 and 32. The reason why such a circuit is in a resonance state is that
The length L of each transmission line whose both ends are short-circuited is a frequency that is 伝 搬 of the propagation wavelength or an integer multiple thereof, and compared to a case where two ground conductor patterns are connected only at both ends of the substrate. Resonance does not occur up to high frequencies. That is, if the ground connection pads are provided at intervals smaller than 1/2 of the propagation wavelength of the high-frequency signal to be used and the two ground conductor patterns are connected to each other, it is possible to prevent the characteristic deterioration due to unnecessary resonance.

【0039】以上で明らかなように、この実施の形態1
によれば、半導体チップ1の裏面のグラウンド導体パタ
ーン3と実装基板2の裏面のグラウンド導体パターン5
を所定の間隔を置いてそれぞれ接続するように構成した
ので、高い周波数においても不要共振による特性劣化が
生じることのない高周波回路装置を実現できる効果を奏
する。また、逆に、同じ周波数で有れば、より大きな半
導体チップ1を用いても良好な特性が得られる効果を奏
する。
As is clear from the above, the first embodiment
According to this, the ground conductor pattern 3 on the back surface of the semiconductor chip 1 and the ground conductor pattern 5 on the back surface of the mounting substrate 2
Are connected at predetermined intervals, so that there is an effect that it is possible to realize a high-frequency circuit device in which characteristics are not deteriorated due to unnecessary resonance even at a high frequency. Conversely, if the frequency is the same, there is an effect that good characteristics can be obtained even when a larger semiconductor chip 1 is used.

【0040】なお、この実施の形態1では、半導体チッ
プ1の裏面のグラウンド導体パターン3と実装基板2の
裏面のグラウンド導体パターン5を接続するためのグラ
ウンド導体パッド7を高周波回路100の周囲に設けた
が、高周波回路100の内部に設けても同様の効果を奏
する。また、ここではFETなどの能動態素子を含んだ
半導体チップ1をフリップチップ実装する場合について
述べたが、半導体を用いないマイクロ波回路基板をフリ
ップチップ実装する場合も同様の効果を奏する。
In the first embodiment, a ground conductor pad 7 for connecting the ground conductor pattern 3 on the back surface of the semiconductor chip 1 to the ground conductor pattern 5 on the back surface of the mounting board 2 is provided around the high-frequency circuit 100. However, a similar effect can be obtained even if the same is provided inside the high-frequency circuit 100. In addition, although the case where the semiconductor chip 1 including the active element such as the FET is flip-chip mounted here has been described, the same effect can be obtained when the microwave circuit board without using a semiconductor is flip-chip mounted.

【0041】さらに、この実施の形態1では、高周波回
路100の入力側及び出力側にストリップ導体パターン
4が各1本接続されているものについて示したが、これ
に限るものではなく、入力側及び出力側に複数本のスト
リップ導体パターン4が接続されていてもよい。また、
高周波回路100の入力側及び出力側に接続されている
ストリップ導体パターン4のうち、一方のストリップ導
体パターン4を削除するようにしてもよい。
Furthermore, in the first embodiment, the case where one strip conductor pattern 4 is connected to each of the input side and the output side of the high-frequency circuit 100 has been described, but the present invention is not limited to this. A plurality of strip conductor patterns 4 may be connected to the output side. Also,
One of the strip conductor patterns 4 connected to the input side and the output side of the high-frequency circuit 100 may be deleted.

【0042】実施の形態2.図5はこの発明の実施の形
態2による高周波回路装置を示す断面図、図6は図5の
高周波回路装置を構成する半導体チップ表面のパターン
図、図7は図5の高周波回路装置を構成する実装基板表
面のパターン図である。図において、図1〜3と同一符
号は同一または相当部分を示すので説明を省略する。1
7は半導体チップ1の表面にストリップ導体パターン4
及び高周波回路100を取り囲むように施されたグラウ
ンド導体パターンである。
Embodiment 2 5 is a sectional view showing a high-frequency circuit device according to a second embodiment of the present invention, FIG. 6 is a pattern diagram of a semiconductor chip surface constituting the high-frequency circuit device of FIG. 5, and FIG. 7 constitutes the high-frequency circuit device of FIG. FIG. 3 is a pattern diagram of a mounting substrate surface. In the drawings, the same reference numerals as those in FIGS. 1
7 is a strip conductor pattern 4 on the surface of the semiconductor chip 1.
And a ground conductor pattern provided so as to surround the high-frequency circuit 100.

【0043】次に動作について説明する。半導体チップ
1と実装基板2は、それぞれの表面を向かい合わせて平
行に配置されている。半導体チップ1の表面には、FE
Tなどの能動素子を含んだ高周波回路100が形成され
ている。
Next, the operation will be described. The semiconductor chip 1 and the mounting board 2 are arranged in parallel with their respective surfaces facing each other. The surface of the semiconductor chip 1 has FE
A high-frequency circuit 100 including an active element such as T is formed.

【0044】高周波回路100の入出力信号は、ストリ
ップ導体パターン4で取り出され、バンプ接続用導体パ
ッド10に接続されている。高周波回路100の周囲及
びストリップ導体パターン4の両側にはグラウンド導体
パターン17が配置され、ストリップ導体パターン4と
グラウンド導体パターン17によりコプレーナ線路が形
成されている。
The input / output signals of the high-frequency circuit 100 are taken out by the strip conductor pattern 4 and connected to the bump connection conductor pads 10. A ground conductor pattern 17 is arranged around the high-frequency circuit 100 and on both sides of the strip conductor pattern 4, and the strip conductor pattern 4 and the ground conductor pattern 17 form a coplanar line.

【0045】実装基板2は、裏面全面にグラウンド導体
パターン5が設けられ、表面には、半導体チップ1の表
面のバンプ接続用導体パッド10に対向した位置からス
トリップ導体パターン6が引き出され、ストリップ導体
パターン6の引き出し位置の両脇にグラウンド導体パッ
ド15が設けられている。また、半導体チップ1の表面
における高周波回路100の周囲のグラウンド導体パタ
ーン17に対向する位置の実装基板2の表面上に、グラ
ウンド接続用スルーホール14を介して実装基板2の裏
面のグラウンド導体パターン5に接続されたグラウンド
導体パッド13が設けられている。
A ground conductor pattern 5 is provided on the entire back surface of the mounting substrate 2, and a strip conductor pattern 6 is drawn out from a position facing the bump connection conductor pad 10 on the front surface of the semiconductor chip 1 on the front surface. Ground conductor pads 15 are provided on both sides of the drawing position of the pattern 6. In addition, the ground conductor pattern 5 on the back surface of the mounting substrate 2 is provided on the surface of the mounting substrate 2 at a position facing the ground conductor pattern 17 around the high-frequency circuit 100 on the surface of the semiconductor chip 1 via a ground connection through hole 14. Is provided.

【0046】半導体チップ1の表面のバンプ接続用導体
パッド10と実装基板2の表面のストリップ導体パター
ン6との間と、半導体チップ1の表面のグラウンド導体
パターン17と実装基板2の表面のグラウンド導体パッ
ド13,15との間が、半導体チップ1と実装基板2の
間に挟まれた導電性バンプ9によって接続されている。
The space between the bump connecting conductor pad 10 on the surface of the semiconductor chip 1 and the strip conductor pattern 6 on the surface of the mounting substrate 2, the ground conductor pattern 17 on the surface of the semiconductor chip 1 and the ground conductor on the surface of the mounting substrate 2 The pads 13 and 15 are connected by conductive bumps 9 sandwiched between the semiconductor chip 1 and the mounting substrate 2.

【0047】このような半導体チップ1の表面の高周波
回路100がコプレーナ線路で構成された場合において
も、コプレーナ線路のグラウンド導体パターン17と、
実装基板2のグラウンド導体パターン5の2つのグラウ
ンド導体が存在する構造となるため、不要共振による特
性劣化の問題が起こる。従って、この実施の形態2のよ
うに実装基板2に設けたグラウンド導体パッド13の部
分において2つのグラウンド導体を接続することによ
り、上記実施の形態1と同様に、両端を短絡された伝送
線路部分の長さを短くすることができるため、共振の発
生する周波数を高くすることができる。
Even when the high-frequency circuit 100 on the surface of the semiconductor chip 1 is formed of a coplanar line, the ground conductor pattern 17 of the coplanar line,
The structure in which the two ground conductors of the ground conductor pattern 5 of the mounting board 2 exist has a problem of characteristic deterioration due to unnecessary resonance. Therefore, by connecting two ground conductors at the ground conductor pad 13 provided on the mounting board 2 as in the second embodiment, the transmission line portion having both ends short-circuited in the same manner as in the first embodiment. Can be shortened, so that the frequency at which resonance occurs can be increased.

【0048】以上のように、この実施の形態2によれ
ば、半導体チップ1の高周波回路100がコプレーナ線
路で構成されている場合について、高い周波数において
も不要共振による特性劣化が生じることのない高周波回
路装置を実現できる効果を奏する。
As described above, according to the second embodiment, in the case where the high-frequency circuit 100 of the semiconductor chip 1 is formed of a coplanar line, the high-frequency circuit does not cause characteristic degradation due to unnecessary resonance even at a high frequency. This has the effect of realizing a circuit device.

【0049】なお、ここではFETなどの能動態素子を
含んだ半導体チップをフリップチップ実装する場合につ
いて述べたが、半導体を用いないマイクロ波回路基板を
フリップチップ実装する場合も同様の効果を奏する。
Although the case where a semiconductor chip including an active element such as an FET is flip-chip mounted here has been described, the same effect can be obtained when a microwave circuit board without using a semiconductor is flip-chip mounted.

【0050】実施の形態3.図8はこの発明の実施の形
態3による高周波回路装置を示す断面図、図9は図8の
高周波回路装置を構成する半導体チップ表面のパターン
図である。図において、図1及び図2と同一符号は同一
または相当部分を示すので説明を省略する。18はバン
プ接続用導体パッド、19は抵抗膜である。
Embodiment 3 FIG. 8 is a sectional view showing a high-frequency circuit device according to Embodiment 3 of the present invention, and FIG. 9 is a pattern diagram of a surface of a semiconductor chip constituting the high-frequency circuit device of FIG. In the drawings, the same reference numerals as those in FIGS. 1 and 2 denote the same or corresponding parts, and a description thereof will not be repeated. Reference numeral 18 denotes a conductor pad for bump connection, and 19 denotes a resistive film.

【0051】次に動作について説明する。半導体チップ
1の表面に設けられたバンプ接続用導体パッド18は抵
抗膜19を介してグラウンド導体パッド7に電気的に接
続されている。グラウンド導体パッド7は、グラウンド
接続用スルーホール8を介して半導体チップ1の裏面の
グラウンド導体パターン3に接続されている。半導体チ
ップ1は実装基板2にフリップチップ実装され、バンプ
接続用導体パッド18と実装基板2の裏面のグラウンド
導体パッド13は導電性バンプ9で接続されている。
Next, the operation will be described. The bump connection conductor pad 18 provided on the surface of the semiconductor chip 1 is electrically connected to the ground conductor pad 7 via a resistance film 19. The ground conductor pad 7 is connected to the ground conductor pattern 3 on the back surface of the semiconductor chip 1 via a ground connection through hole 8. The semiconductor chip 1 is flip-chip mounted on the mounting substrate 2, and the conductive pads 18 for bump connection and the ground conductive pads 13 on the back surface of the mounting substrate 2 are connected by conductive bumps 9.

【0052】このような構成の場合のグラウンド導体パ
ターンの関係を等価回路を用いて模式的に示すと図10
のようになる。図10から分かるように、半導体チップ
1の裏面のグラウンド導体パターン3と実装基板2の裏
面のグラウンド導体パターン5は、両端部においてグラ
ウンド接続用スルーホール12,16及び導電性バンプ
9等の有するインダクタンス30によって接続され、そ
の間の部分でグラウンド接続用スルーホール8,14及
び導電性バンプ9等の有するインダクタンス32と抵抗
膜19の有する抵抗の直列回路によって接続されてい
る。
FIG. 10 schematically shows the relationship between the ground conductor patterns in such a configuration using an equivalent circuit.
become that way. As can be seen from FIG. 10, the ground conductor pattern 3 on the back surface of the semiconductor chip 1 and the ground conductor pattern 5 on the back surface of the mounting board 2 have inductances such as through holes 12 and 16 for ground connection and conductive bumps 9 at both ends. The connection between them is connected by a series circuit of the inductance 32 of the through holes 8 and 14 for ground connection and the conductive bumps 9 and the resistance of the resistive film 19 between them.

【0053】このように損失性の回路素子が並列に挿入
された場合、両端短絡の伝送線路の共振は、共振のQ値
が大幅に低下して共振の周波数特性が非常になだらかに
なるとともに、ストリップ線路との結合も非常に小さく
なる。このため、高周波回路装置の特性に与える不要共
振の影響はほとんど無視できるようになる。なお、上記
実施の形態1,2においては、導電性バンプ9で接続す
る点の間の距離Lを使用する高周波信号の伝搬波長の1
/2未満にする必要があったが、この実施の形態3の場
合、Lを伝搬波長の1/2未満にしなくても良いため、
高い周波数で使用する場合に、半導体チップ1と実装基
板2を導電性バンプ9で接続する点が多くなりすぎると
いう問題が生じない。
When the lossy circuit elements are inserted in parallel in this manner, the resonance of the transmission line short-circuited at both ends greatly decreases the Q value of the resonance, and the frequency characteristic of the resonance becomes very gentle. The coupling with the strip line is also very small. For this reason, the influence of the unnecessary resonance on the characteristics of the high-frequency circuit device can be almost ignored. In the first and second embodiments, the propagation wavelength of the high-frequency signal using the distance L between the points connected by the conductive bumps 9 is one.
However, in the third embodiment, L does not have to be less than 1/2 of the propagation wavelength.
When the semiconductor chip 1 and the mounting substrate 2 are used at a high frequency, there is no problem that the number of points at which the semiconductor chip 1 and the mounting substrate 2 are connected by the conductive bumps 9 becomes too large.

【0054】以上のように、この実施の形態3によれ
ば、不要共振が高周波回路装置の特性に与える影響をな
くすことができる効果を奏する。また、高い周波数にお
いても半導体チップ1と実装基板2を導電性バンプ9で
接続する点が少なくてすむため、半導体チップ1の面積
を小さくでき、高周波回路装置の小形化及び低コスト化
が図れる効果も奏する。
As described above, according to the third embodiment, there is an effect that the influence of unnecessary resonance on the characteristics of the high-frequency circuit device can be eliminated. Further, even at a high frequency, the number of points at which the semiconductor chip 1 and the mounting substrate 2 are connected by the conductive bumps 9 can be reduced, so that the area of the semiconductor chip 1 can be reduced, and the size and cost of the high-frequency circuit device can be reduced. Also play.

【0055】実施の形態4.図11はこの発明の実施の
形態4による高周波回路装置を構成する半導体チップ表
面のパターン図である。図において、図6及び図9と同
一符号は同一または相当部分を示すので説明を省略す
る。
Embodiment 4 FIG. 11 is a pattern diagram of the surface of a semiconductor chip constituting a high-frequency circuit device according to Embodiment 4 of the present invention. In the drawings, the same reference numerals as those in FIGS. 6 and 9 indicate the same or corresponding parts, and thus description thereof will be omitted.

【0056】次に動作について説明する。半導体チップ
1の表面に設けられたグラウンド導体パターン17の一
部を除去した部分に、グラウンド導体パターン17と絶
縁されたバンプ接続用導体パッド18が設けられ、グラ
ウンド導体パターン17とバンプ接続用導体パッド18
の間が抵抗膜19を介して電気的に接続されている。バ
ンプ接続用導体パッド18は、実装基板2の表面に設け
られたグラウンド導体パッド13と導電性バンプ9によ
って接続される。
Next, the operation will be described. A portion of the ground conductor pattern 17 provided on the surface of the semiconductor chip 1 is partially removed, and a bump connection conductor pad 18 insulated from the ground conductor pattern 17 is provided, and the ground conductor pattern 17 and the bump connection conductor pad are provided. 18
Are electrically connected via a resistance film 19. The bump connection conductor pad 18 is connected to the ground conductor pad 13 provided on the surface of the mounting board 2 by the conductive bump 9.

【0057】このような構成により、上記実施の形態3
と同様に、2つのグラウンド導体パターン間の不要共振
のQ値が大幅に低下するため、高周波回路装置の特性に
与える不要共振の影響がほとんど無視できるようにな
る。
With such a configuration, the third embodiment can be used.
Similarly to the above, the Q value of the unnecessary resonance between the two ground conductor patterns is significantly reduced, so that the influence of the unnecessary resonance on the characteristics of the high-frequency circuit device can be almost ignored.

【0058】以上のように、この実施の形態4によれ
ば、不要共振が高周波回路装置の特性に与える影響をな
くすことができる効果を奏する。また、高い周波数にお
いても半導体チップ1と実装基板2を導電性バンプ9で
接続する点が少なくてすむため、半導体チップ1の面積
を小さくでき、高周波回路装置の小形化及び低コスト化
が図れる効果も奏する。
As described above, according to the fourth embodiment, there is an effect that the influence of unnecessary resonance on the characteristics of the high-frequency circuit device can be eliminated. Further, even at a high frequency, the number of points at which the semiconductor chip 1 and the mounting substrate 2 are connected by the conductive bumps 9 can be reduced, so that the area of the semiconductor chip 1 can be reduced, and the size and cost of the high-frequency circuit device can be reduced. Also play.

【0059】実施の形態5.図12はこの発明の実施の
形態5による高周波回路装置を構成する実装基板表面の
パターン図である。図において、図3と同一符号は同一
または相当部分を示すので説明を省略する。20はバン
プ接続用導体パッド、21は抵抗膜である。
Embodiment 5 FIG. FIG. 12 is a pattern diagram of the surface of a mounting board constituting a high-frequency circuit device according to Embodiment 5 of the present invention. In the figure, the same reference numerals as those in FIG. Reference numeral 20 denotes a conductive pad for bump connection, and reference numeral 21 denotes a resistive film.

【0060】次に動作について説明する。実装基板2の
表面に、バンプ接続用導体パッド20が設けられ、グラ
ウンド導体パッド13との間が抵抗膜21を介して接続
されている。グラウンド導体パッド13は、導電性バン
プ9によって半導体チップ1の表面に設けられたグラウ
ンド導体パッド7またはグラウンド導体パターン17に
接続される。
Next, the operation will be described. A bump connection conductor pad 20 is provided on the surface of the mounting substrate 2, and is connected to the ground conductor pad 13 via a resistance film 21. The ground conductor pad 13 is connected to the ground conductor pad 7 or the ground conductor pattern 17 provided on the surface of the semiconductor chip 1 by the conductive bump 9.

【0061】このように、実装基板2側に抵抗膜21を
設けた構成によっても、上記実施の形態3,4のように
半導体チップ1側に抵抗膜19を設けた場合と同様の効
果を奏する。また、この場合、半導体チップ1の表面に
抵抗膜19を設けるための面積を必要としないため、半
導体チップ1の面積を小さくすることができる。
As described above, even with the configuration in which the resistance film 21 is provided on the mounting substrate 2 side, the same effect as in the case where the resistance film 19 is provided on the semiconductor chip 1 side as in the third and fourth embodiments is exerted. . Further, in this case, since the area for providing the resistance film 19 on the surface of the semiconductor chip 1 is not required, the area of the semiconductor chip 1 can be reduced.

【0062】以上のように、この実施の形態5によれ
ば、不要共振が高周波回路装置の特性に与える影響をな
くすことができる効果を奏する。また、半導体チップ1
の面積を小さくできるため低コスト化が図れる効果も奏
する。
As described above, according to the fifth embodiment, there is an effect that the influence of unnecessary resonance on the characteristics of the high-frequency circuit device can be eliminated. In addition, the semiconductor chip 1
Since the area of the device can be reduced, there is an effect that cost can be reduced.

【0063】実施の形態6.図13はこの発明の実施の
形態6による高周波回路装置を示す断面図である。図に
おいて、図1と同一符号は同一または相当部分を示すの
で説明を省略する。22は抵抗性バンプである。
Embodiment 6 FIG. FIG. 13 is a sectional view showing a high-frequency circuit device according to Embodiment 6 of the present invention. In the figure, the same reference numerals as those in FIG. 22 is a resistive bump.

【0064】次に動作について説明する。半導体チップ
1の表面に設けられたグラウンド導体パッド7と実装基
板2の表面に設けられたグラウンド導体パッド13の間
を抵抗性バンプ22によって接続している。
Next, the operation will be described. The ground conductor pad 7 provided on the surface of the semiconductor chip 1 and the ground conductor pad 13 provided on the surface of the mounting substrate 2 are connected by a resistive bump 22.

【0065】このような構成によっても、上記実施の形
態3〜5と同様に、2つのグラウンド導体パターン間の
不要共振のQ値を低下させて、高周波回路装置の特性に
与える不要共振の影響をなくすことができる。また、半
導体チップ1及び実装基板2に対して抵抗膜を設ける必
要がないため、高周波回路装置全体の面積を小さくする
ことができる。
With such a configuration, similarly to the third to fifth embodiments, the Q value of the unnecessary resonance between the two ground conductor patterns is reduced, and the influence of the unnecessary resonance on the characteristics of the high-frequency circuit device is reduced. Can be eliminated. Further, since it is not necessary to provide a resistive film on the semiconductor chip 1 and the mounting substrate 2, the area of the entire high-frequency circuit device can be reduced.

【0066】以上のように、この実施の形態6によれ
ば、不要共振が高周波回路装置の特性に与える影響をな
くすことができる効果を奏する。また、高周波回路装置
の小形化が図れる効果も奏する。
As described above, according to the sixth embodiment, there is an effect that the influence of unnecessary resonance on the characteristics of the high-frequency circuit device can be eliminated. In addition, there is an effect that the high-frequency circuit device can be downsized.

【0067】実施の形態7.図14はこの発明の実施の
形態7による高周波回路装置を示す断面図である。図に
おいて、図5及び図13と同一符号は同一または相当部
分を示すので説明を省略する。
Embodiment 7 FIG. 14 is a sectional view showing a high-frequency circuit device according to Embodiment 7 of the present invention. In the figure, the same reference numerals as those in FIGS.

【0068】次に動作について説明する。これは、半導
体チップ1の高周波回路100がコプレーナ線路で構成
された場合の構成であり、抵抗性バンプ22によって半
導体チップ1の表面のコプレーナ線路のグラウンド導体
パターン17と、実装基板2の表面のグラウンド導体パ
ッド13との間が接続されており、上記実施の形態3〜
6と同様の効果が得られる。
Next, the operation will be described. This is a configuration in the case where the high-frequency circuit 100 of the semiconductor chip 1 is formed of a coplanar line, and the ground conductor pattern 17 of the coplanar line on the surface of the semiconductor chip 1 and the ground The connection with the conductor pad 13 is made,
The same effect as that of No. 6 can be obtained.

【0069】以上のように、この実施の形態7によれ
ば、不要共振が高周波回路装置の特性に与える影響をな
くすことができる効果を奏する。また、高周波回路装置
の小形化が図れる効果も奏する。
As described above, according to the seventh embodiment, there is an effect that the influence of unnecessary resonance on the characteristics of the high-frequency circuit device can be eliminated. In addition, there is an effect that the high-frequency circuit device can be downsized.

【0070】実施の形態8.図15はこの発明の実施の
形態8による高周波回路装置を示す断面図、図16は図
15の高周波回路装置を構成する半導体チップ表面のパ
ターン図、図17は図15の高周波回路装置を構成する
実装基板表面のパターン図である。図において、図5〜
7と同一符号は同一または相当部分を示すので説明を省
略する。23はスリット状パターン、24は抵抗膜であ
る。
Embodiment 8 FIG. 15 is a sectional view showing a high-frequency circuit device according to an eighth embodiment of the present invention, FIG. 16 is a pattern diagram of a semiconductor chip surface constituting the high-frequency circuit device of FIG. 15, and FIG. 17 constitutes the high-frequency circuit device of FIG. FIG. 3 is a pattern diagram of a mounting substrate surface. In the figure, FIG.
7 denote the same or corresponding parts, and a description thereof will not be repeated. 23 is a slit-like pattern, and 24 is a resistive film.

【0071】次に動作について説明する。半導体チップ
1の表面に設けられたコプレーナ線路のグラウンド導体
パターン17を一部除去することにより、導体を細長く
部分的に取り去ったスリット状パターン23を設け、こ
のスリット状パターン23の内部に抵抗膜24が設けら
れている。
Next, the operation will be described. By partially removing the ground conductor pattern 17 of the coplanar line provided on the surface of the semiconductor chip 1, a slit-shaped pattern 23 in which a conductor is elongated and partially removed is provided, and a resistive film 24 is provided inside the slit-shaped pattern 23. Is provided.

【0072】コプレーナ線路を伝搬する高周波信号のグ
ラウンド電流は、ストリップ導体パターン4に隣接した
グラウンド導体パターン17の縁の部分に集中し、スト
リップ導体パターン4から離れた部分のグラウンド導体
パターン17にはほとんど流れない。しかし、半導体チ
ップ1のグラウンド導体パターン3と実装基板2のグラ
ウンド導体パターン5の間に電位差が生じて不要共振を
起こす状態では、共振モードの電流はグラウンド導体パ
ターン17の全面に広がって流れる。
The ground current of the high-frequency signal propagating through the coplanar line concentrates on the edge portion of the ground conductor pattern 17 adjacent to the strip conductor pattern 4, and is almost completely removed from the ground conductor pattern 17 at a portion away from the strip conductor pattern 4. Not flowing. However, in a state in which a potential difference occurs between the ground conductor pattern 3 of the semiconductor chip 1 and the ground conductor pattern 5 of the mounting board 2 to cause unnecessary resonance, the current in the resonance mode spreads and flows over the entire surface of the ground conductor pattern 17.

【0073】このため、スリット状パターン23の形状
を適当に選ぶことにより、高周波回路の特性については
影響を与えずに不要共振モードの電流を遮ることができ
る。このような不要共振モードの電流を遮るスリット状
パターン23の内部に抵抗膜24を設けると、不要共振
モードの電流が抵抗膜24で吸収され、上記実施の形態
3〜7における2つのグラウンド導体パターンに並列に
入れた抵抗と同様に、不要共振のQ値を低下させること
ができる。従って、不要共振による高周波回路装置の特
性劣化を抑えることができる。
For this reason, by appropriately selecting the shape of the slit pattern 23, it is possible to cut off the current in the unnecessary resonance mode without affecting the characteristics of the high-frequency circuit. When the resistive film 24 is provided inside the slit pattern 23 for blocking the unnecessary resonance mode current, the unnecessary resonance mode current is absorbed by the resistance film 24, and the two ground conductor patterns in the third to seventh embodiments are used. The Q value of the unnecessary resonance can be reduced in the same manner as in the case of the resistors placed in parallel. Therefore, characteristic deterioration of the high-frequency circuit device due to unnecessary resonance can be suppressed.

【0074】このような構成では、高周波信号の入出力
に用いるバンプ接続用導体パッド10及びその両脇に設
けたグラウンド導体パッド15の部分以外に導電性バン
プを設ける必要がなく、バンプ接続箇所を少なくするこ
とができ、半導体チップ1の面積を小さくできるととも
に、組立加工も簡単になる。
In such a configuration, there is no need to provide conductive bumps other than the bump connecting conductor pads 10 used for inputting and outputting high frequency signals and the ground conductor pads 15 provided on both sides thereof. As a result, the area of the semiconductor chip 1 can be reduced, and the assembling process can be simplified.

【0075】以上のように、不要共振が高周波回路装置
の特性に与える影響をなくすことができる効果を奏す
る。また、バンプ接続部の数を低減し、半導体チップ1
の面積を小さくして低コスト化が図れる効果を奏する。
As described above, there is an effect that the influence of the unnecessary resonance on the characteristics of the high-frequency circuit device can be eliminated. In addition, the number of bump connection portions is reduced, and the semiconductor chip 1
This has the effect of reducing the area and reducing the cost.

【0076】実施の形態9.図18はこの発明の実施の
形態9による高周波回路装置を構成する半導体チップ表
面のパターン図である。図において、図16と同一符号
は同一または相当部分を示すので説明を省略する。25
は半導体チップ1の外周側から切り欠き状に形成された
スリット状パターンである。
Embodiment 9 FIG. 18 is a pattern diagram of the surface of a semiconductor chip constituting a high-frequency circuit device according to Embodiment 9 of the present invention. In the figure, the same reference numerals as those in FIG. 25
Is a slit-shaped pattern formed in a notch shape from the outer peripheral side of the semiconductor chip 1.

【0077】次に動作について説明する。この実施の形
態9では、スリット状パターン25は、グラウンド導体
パターン17に基板外周側から切り込み状に設けられ、
スリット状パターン25の長さSを高周波信号の伝搬波
長の約1/4としている。
Next, the operation will be described. In the ninth embodiment, the slit-shaped pattern 25 is provided in the ground conductor pattern 17 in a cut shape from the outer peripheral side of the substrate.
The length S of the slit-shaped pattern 25 is set to about 1 / of the propagation wavelength of the high-frequency signal.

【0078】抵抗膜24はスリット状パターン25の基
板外周側の部分に設けられている。このようなスリット
状パターン25は、片方が短絡され、もう一方が開放さ
れたスロット線路と考えられるため、長さSが1/4波
長になる周波数において共振状態となる。このような周
波数においては、グラウンド導体パターン17を流れる
電流が当該スロット線路の両側に集中して流れ、スロッ
ト線路の開放端側に設けられた抵抗膜24で吸収され
る。従って、この周波数において、2つのグラウンド導
体パターン間の不要共振が発生する場合、スリット状パ
ターン25によって大きな吸収効果が得られるため、不
要共振による特性劣化を効率よく抑圧することができ
る。
The resistance film 24 is provided on a portion of the slit pattern 25 on the outer peripheral side of the substrate. Such a slit pattern 25 is considered to be a slot line in which one is short-circuited and the other is open, so that the slit pattern 25 is in a resonance state at a frequency at which the length S becomes 1 / wavelength. At such a frequency, the current flowing through the ground conductor pattern 17 flows intensively on both sides of the slot line, and is absorbed by the resistance film 24 provided on the open end side of the slot line. Therefore, when unnecessary resonance occurs between the two ground conductor patterns at this frequency, a large absorption effect is obtained by the slit-shaped pattern 25, so that the characteristic deterioration due to the unnecessary resonance can be efficiently suppressed.

【0079】以上のように、この実施の形態9によれ
ば、上記実施の形態8に比べて、より良好な特性が得ら
れる効果を奏する。なお、この実施の形態9において
は、スリット状パターン25の長さSを高周波信号の伝
搬波長の1/4とするものについて示したが、この奇数
倍の長さにしても同様な効果を奏する。
As described above, according to the ninth embodiment, there is an effect that better characteristics can be obtained as compared with the eighth embodiment. In the ninth embodiment, the length S of the slit pattern 25 is set to 1 / of the propagation wavelength of the high-frequency signal. However, the same effect can be obtained even if the length S is an odd multiple. .

【0080】実施の形態10.図19はこの発明の実施
の形態10による高周波回路装置を構成する半導体チッ
プ表面のパターン図である。図において、図16と同一
符号は同一または相当部分を示すので説明を省略する。
26はグラウンド導体パターン17の内部に穴状に形成
されたスリット状パターンである。
Embodiment 10 FIG. FIG. 19 is a pattern diagram of the surface of a semiconductor chip constituting a high-frequency circuit device according to Embodiment 10 of the present invention. In the figure, the same reference numerals as those in FIG.
Reference numeral 26 denotes a slit-like pattern formed in the ground conductor pattern 17 in a hole shape.

【0081】次に動作について説明する。この実施の形
態10では、スリット状パターン26は、グラウンド導
体パターン17に細長い穴として設けられ、スリット状
パターン26の長さSを高周波信号の伝搬波長の約1/
2としている。
Next, the operation will be described. In the tenth embodiment, the slit-shaped pattern 26 is provided as an elongated hole in the ground conductor pattern 17, and the length S of the slit-shaped pattern 26 is set to about 1 / 1 / of the propagation wavelength of the high-frequency signal.
It is 2.

【0082】抵抗膜24はスリット状パターン26の中
央部に設けられている。このようなスリット状パターン
26は、両端が短絡されたスロット線路と考えられるた
め、長さSが1/2波長になる周波数において共振状態
となる。このような周波数においては、グラウンド導体
パターン17を流れる電流がスロット線路の両側に集中
して流れ、スロット線路の中央部分に設けられた抵抗膜
24で吸収される。従って、この周波数において、2つ
のグラウンド導体パターン間の不要共振が発生する場
合、スリット状パターン26によって大きな吸収効果が
得られるため、不要共振による特性劣化を効率よく抑圧
することができる。
The resistance film 24 is provided at the center of the slit pattern 26. Since such a slit-like pattern 26 is considered to be a slot line with both ends short-circuited, it resonates at a frequency where the length S is 1 / wavelength. At such a frequency, the current flowing through the ground conductor pattern 17 flows intensively on both sides of the slot line, and is absorbed by the resistance film 24 provided at the central portion of the slot line. Therefore, when unnecessary resonance occurs between two ground conductor patterns at this frequency, a large absorption effect is obtained by the slit-shaped pattern 26, so that characteristic degradation due to unnecessary resonance can be suppressed efficiently.

【0083】以上のように、この実施の形態10によれ
ば、上記実施の形態8に比べて、より良好な特性が得ら
れる効果がある。なお、この実施の形態10では、スリ
ット状パターン26の長さSを高周波信号の伝搬波長の
1/2とするものについて示したが、この整数倍の長さ
にしても同様な効果を奏する。
As described above, according to the tenth embodiment, there is an effect that better characteristics can be obtained as compared with the eighth embodiment. In the tenth embodiment, the length S of the slit pattern 26 is set to be 1 / of the propagation wavelength of the high-frequency signal.

【0084】[0084]

【発明の効果】以上のように、この発明によれば、誘電
体基板の裏面のグラウンド導体パターンと実装基板の裏
面のグラウンド導体パターンを所定の間隔を置いてそれ
ぞれ接続するグラウンド導体接続手段を設けるように構
成したので、高周波信号の周波数が高くても良好な特性
が得られるとともに、高周波信号の周波数が同一であれ
ば、大きな半導体チップを用いることができる効果があ
る。
As described above, according to the present invention, the ground conductor connecting means for connecting the ground conductor pattern on the back surface of the dielectric substrate and the ground conductor pattern on the back surface of the mounting substrate at predetermined intervals is provided. With such a configuration, good characteristics can be obtained even when the frequency of the high-frequency signal is high, and a large semiconductor chip can be used if the frequency of the high-frequency signal is the same.

【0085】この発明によれば、高周波回路に入力され
る高周波信号の波長の半波長に満たない間隔を置いて、
誘電体基板の表面にそれぞれ配置された複数の第1のグ
ラウンド導体パッドと、実装基板の表面に各第1のグラ
ウンド導体パッドと対向するようにそれぞれ配置された
複数の第2のグラウンド導体パッドとをそれぞれ接続す
るように構成したので、構造を複雑にすることなく、高
周波信号の周波数が高くても良好な特性が得られるとと
もに、高周波信号の周波数が同一であれば、大きな半導
体チップを用いることができる効果がある。
According to the present invention, at intervals of less than half the wavelength of the high frequency signal input to the high frequency circuit,
A plurality of first ground conductor pads respectively arranged on the surface of the dielectric substrate, and a plurality of second ground conductor pads respectively arranged on the surface of the mounting substrate so as to face the first ground conductor pads; Are connected so that good characteristics can be obtained even if the frequency of the high-frequency signal is high without complicating the structure.If the frequency of the high-frequency signal is the same, use a large semiconductor chip. There is an effect that can be.

【0086】この発明によれば、誘電体基板の表面のグ
ラウンド導体パターンと実装基板の裏面のグラウンド導
体パターンを所定の間隔を置いてそれぞれ接続するグラ
ウンド導体接続手段を設けるように構成したので、高周
波信号の周波数が高くても良好な特性が得られるととも
に、高周波信号の周波数が同一であれば、大きな半導体
チップを用いることができる効果がある。
According to the present invention, since the ground conductor connecting means for connecting the ground conductor pattern on the front surface of the dielectric substrate and the ground conductor pattern on the back surface of the mounting substrate at predetermined intervals is provided, the high frequency If the frequency of the signal is high, good characteristics can be obtained, and if the frequency of the high-frequency signal is the same, there is an effect that a large semiconductor chip can be used.

【0087】この発明によれば、高周波回路に入力され
る高周波信号の波長の半波長に満たない間隔を置いて、
実装基板の表面にそれぞれ配置された複数のグラウンド
導体パッドと誘電体基板の表面のグラウンド導体パター
ンとをそれぞれ接続するように構成したので、構造を複
雑にすることなく、高周波信号の周波数が高くても良好
な特性が得られるとともに、高周波信号の周波数が同一
であれば、大きな半導体チップを用いることができる効
果がある。
According to the present invention, at intervals of less than half the wavelength of the high frequency signal input to the high frequency circuit,
Since the ground conductor pads arranged on the surface of the mounting board are connected to the ground conductor patterns on the surface of the dielectric substrate, the frequency of the high-frequency signal is high without complicating the structure. As long as good characteristics are obtained and the frequency of the high-frequency signal is the same, a large semiconductor chip can be used.

【0088】この発明によれば、誘電体基板の表面に各
第1のグラウンド導体パッドと抵抗を介してそれぞれ接
続された複数のバンプ接続用導体パッドと、実装基板の
表面に各バンプ接続用導体パッドと対向するようにそれ
ぞれ配置された複数の第2のグラウンド導体パッドとを
それぞれ接続するように構成したので、高周波信号の周
波数が高くても良好な特性が得られるとともに、高周波
信号の周波数が同一であれば、大きな半導体チップを用
いることができる効果がある。また、高い周波数におい
ても導電性バンプの接続点数を少なくすることができる
ため半導体チップの面積を小さくでき、その結果、小形
化及び低コスト化を図れる効果がある。
According to the present invention, a plurality of bump connection conductor pads respectively connected to the respective first ground conductor pads via the resistor on the surface of the dielectric substrate, and the respective bump connection conductors on the surface of the mounting substrate. Since a plurality of second ground conductor pads respectively arranged so as to face the pads are connected to each other, good characteristics can be obtained even if the frequency of the high-frequency signal is high, and the frequency of the high-frequency signal is reduced. If they are the same, there is an effect that a large semiconductor chip can be used. Further, even at a high frequency, the number of connection points of the conductive bumps can be reduced, so that the area of the semiconductor chip can be reduced. As a result, there is an effect that the size and cost can be reduced.

【0089】この発明によれば、誘電体基板の表面のグ
ラウンド導体パターンと抵抗を介してそれぞれ接続され
た複数のバンプ接続用導体パッドと、実装基板の表面に
各バンプ接続用導体パッドと対向するようにそれぞれ配
置された複数のグラウンド導体パッドとをそれぞれ接続
するように構成したので、高周波信号の周波数が高くて
も良好な特性が得られるとともに、高周波信号の周波数
が同一であれば、大きな半導体チップを用いることがで
きる効果がある。また、高い周波数においても導電性バ
ンプの接続点数を少なくすることができるため半導体チ
ップの面積を小さくでき、その結果、小形化及び低コス
ト化を図れる効果がある。
According to the present invention, a plurality of bump connection conductor pads respectively connected to the ground conductor pattern on the surface of the dielectric substrate via the resistor and the bump connection conductor pads on the surface of the mounting substrate are opposed to each other. In this way, good characteristics can be obtained even if the frequency of the high-frequency signal is high, and if the frequency of the high-frequency signal is the same, a large semiconductor There is an effect that a chip can be used. Further, even at a high frequency, the number of connection points of the conductive bumps can be reduced, so that the area of the semiconductor chip can be reduced. As a result, there is an effect that the size and cost can be reduced.

【0090】この発明によれば、誘電体基板の表面にそ
れぞれ配置された複数の第1のグラウンド導体パッド
と、実装基板の表面に各第1のグラウンド導体パッドと
対向するようにそれぞれ配置された複数のバンプ接続用
導体パッドとをそれぞれ接続するように構成したので、
高周波信号の周波数が高くても良好な特性が得られると
ともに、高周波信号の周波数が同一であれば、大きな半
導体チップを用いることができる効果がある。また、高
い周波数においても導電性バンプの接続点数を少なくす
ることができるため半導体チップの面積を小さくでき、
その結果、小形化及び低コスト化を図れる効果がある。
According to the present invention, the plurality of first ground conductor pads respectively disposed on the surface of the dielectric substrate and the plurality of first ground conductor pads are respectively disposed on the surface of the mounting substrate so as to face each of the first ground conductor pads. Since it was configured to connect to multiple bump connection conductor pads,
Good characteristics can be obtained even when the frequency of the high-frequency signal is high, and a large semiconductor chip can be used if the frequency of the high-frequency signal is the same. Also, even at high frequencies, the number of connection points of the conductive bumps can be reduced, so that the area of the semiconductor chip can be reduced,
As a result, there is an effect that the size and cost can be reduced.

【0091】この発明によれば、実装基板の表面にそれ
ぞれ配置された複数のバンプ接続用導体パッドと、誘電
体基板の表面のグラウンド導体パターンとをそれぞれ接
続するように構成したので、高周波信号の周波数が高く
ても良好な特性が得られるとともに、高周波信号の周波
数が同一であれば、大きな半導体チップを用いることが
できる効果がある。また、高い周波数においても導電性
バンプの接続点数を少なくすることができるため半導体
チップの面積を小さくでき、その結果、小形化及び低コ
スト化を図れる効果がある。
According to the present invention, the plurality of bump connection conductor pads respectively arranged on the surface of the mounting substrate and the ground conductor pattern on the surface of the dielectric substrate are connected to each other. If the frequency is high, good characteristics can be obtained, and if the frequency of the high-frequency signal is the same, a large semiconductor chip can be used. Further, even at a high frequency, the number of connection points of the conductive bumps can be reduced, so that the area of the semiconductor chip can be reduced. As a result, there is an effect that the size and cost can be reduced.

【0092】この発明によれば、誘電体基板の表面にそ
れぞれ配置された複数の第1のグラウンド導体パッド
と、実装基板の表面に各第1のグラウンド導体パッドと
対向するようにそれぞれ配置された複数の第2のグラウ
ンド導体パッドとを、抵抗性バンプを用いてそれぞれ接
続するように構成したので、不要共振が高周波回路装置
の特性に与える影響をなくすことができるとともに、高
周波回路装置の小形化を図れる効果がある。
According to the present invention, the plurality of first ground conductor pads respectively arranged on the surface of the dielectric substrate and the plurality of first ground conductor pads are arranged on the surface of the mounting substrate so as to face the respective first ground conductor pads. Since the plurality of second ground conductor pads are connected to each other by using the resistive bumps, it is possible to eliminate the influence of unnecessary resonance on the characteristics of the high-frequency circuit device and to reduce the size of the high-frequency circuit device. There is an effect that can be achieved.

【0093】この発明によれば、実装基板の表面にそれ
ぞれ配置された複数のグラウンド導体パッドと誘電体基
板の表面のグラウンド導体パターンとを、抵抗性バンプ
を用いてそれぞれ接続するように構成したので、不要共
振が高周波回路装置の特性に与える影響をなくすことが
できるとともに、高周波回路装置の小形化を図れる効果
がある。
According to the present invention, the plurality of ground conductor pads respectively disposed on the surface of the mounting substrate and the ground conductor pattern on the surface of the dielectric substrate are connected to each other using the resistive bumps. In addition, the effect of unnecessary resonance on the characteristics of the high-frequency circuit device can be eliminated, and the size of the high-frequency circuit device can be reduced.

【0094】この発明によれば、誘電体基板の表面のグ
ラウンド導体パターンの一部を除去してスリット状パタ
ーンを設け、そのスリット状パターン両側のグラウンド
導体パターン間を電気的に接続する抵抗膜パターンを設
けるように構成したので、不要共振が高周波回路装置の
特性に与える影響をなくすことができるとともに、バン
プの接続点数を低減し、半導体チップの面積を小さくし
て低コスト化を図れる効果がある。
According to the present invention, a part of the ground conductor pattern on the surface of the dielectric substrate is removed to provide a slit pattern, and the resistive film pattern for electrically connecting the ground conductor patterns on both sides of the slit pattern. , The effect of unnecessary resonance on the characteristics of the high-frequency circuit device can be eliminated, the number of connection points of the bumps can be reduced, the area of the semiconductor chip can be reduced, and the cost can be reduced. .

【0095】この発明によれば、スリット状パターンが
誘電体基板の表面のグラウンド導体パターンに誘電体基
板の外周側から切り欠き状に形成され、そのスリット状
パターンの長さが高周波信号の波長の4分の1又はその
波長の奇数倍であるように構成したので、不要共振によ
る特性劣化を更に効率よく抑圧することができる効果が
ある。
According to the present invention, the slit pattern is formed in the ground conductor pattern on the surface of the dielectric substrate in the form of a notch from the outer peripheral side of the dielectric substrate, and the length of the slit pattern corresponds to the wavelength of the high-frequency signal. Since the configuration is such that the wavelength is a quarter or an odd multiple of the wavelength, there is an effect that the characteristic degradation due to unnecessary resonance can be more efficiently suppressed.

【0096】この発明によれば、スリット状パターンが
誘電体基板の表面のグラウンド導体パターンの内部に穴
状に形成され、そのスリット状パターンの長さが高周波
信号の波長の2分の1又はその波長の整数倍であるよう
に構成したので、不要共振による特性劣化を更に効率よ
く抑圧することができる効果がある。
According to the present invention, the slit pattern is formed in the shape of a hole inside the ground conductor pattern on the surface of the dielectric substrate, and the length of the slit pattern is 又 は of the wavelength of the high-frequency signal or its length. Since the configuration is made to be an integral multiple of the wavelength, there is an effect that the characteristic deterioration due to unnecessary resonance can be more efficiently suppressed.

【0097】この発明によれば、誘電体基板と実装基板
の間に挿入されて、高周波回路の入力側のストリップ導
体パターンと実装基板の表面のストリップ導体パターン
を接続する第1の導電性バンプと、高周波回路の出力側
のストリップ導体パターンと実装基板の表面のストリッ
プ導体パターンを接続する第2の導電性バンプとからス
トリップ導体接続手段を構成するようにしたので、構造
を複雑にすることなく、ストリップ導体パターン間を接
続することができる効果がある。
According to the present invention, the first conductive bump which is inserted between the dielectric substrate and the mounting substrate and connects the strip conductor pattern on the input side of the high-frequency circuit to the strip conductor pattern on the surface of the mounting substrate is provided. Since the strip conductor connecting means is constituted by the strip conductor pattern on the output side of the high-frequency circuit and the second conductive bump connecting the strip conductor pattern on the surface of the mounting board, the structure is not complicated, There is an effect that the strip conductor patterns can be connected.

【0098】この発明によれば、高周波回路の入力側及
び出力側に接続されているストリップ導体パターンのう
ち、一方のストリップ導体パターンを削除するように構
成したので、高周波回路の入力側又は出力側の一方にス
トリップ導体パターンが接続されていない場合でも、高
周波信号の周波数が高くても良好な特性が得られるとと
もに、高周波信号の周波数が同一であれば、大きな半導
体チップを用いることができる効果がある。
According to the present invention, one of the strip conductor patterns connected to the input side and the output side of the high frequency circuit is deleted, so that the input side or the output side of the high frequency circuit is eliminated. Even when the strip conductor pattern is not connected to one side, good characteristics can be obtained even if the frequency of the high-frequency signal is high, and if the frequency of the high-frequency signal is the same, a large semiconductor chip can be used. is there.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1による高周波回路装
置を示す断面図である。
FIG. 1 is a sectional view showing a high-frequency circuit device according to a first embodiment of the present invention.

【図2】 図1の高周波回路装置を構成する半導体チッ
プ表面のパターン図である。
FIG. 2 is a pattern diagram of a surface of a semiconductor chip constituting the high-frequency circuit device of FIG. 1;

【図3】 図1の高周波回路装置を構成する実装基板表
面のパターン図である。
FIG. 3 is a pattern diagram of a surface of a mounting board constituting the high-frequency circuit device of FIG. 1;

【図4】 図1の高周波回路装置の等価回路を示す模式
図である。
FIG. 4 is a schematic diagram showing an equivalent circuit of the high-frequency circuit device of FIG.

【図5】 この発明の実施の形態2による高周波回路装
置を示す断面図である。
FIG. 5 is a sectional view showing a high-frequency circuit device according to a second embodiment of the present invention.

【図6】 図5の高周波回路装置を構成する半導体チッ
プ表面のパターン図である。
6 is a pattern diagram of a surface of a semiconductor chip constituting the high-frequency circuit device of FIG. 5;

【図7】 図5の高周波回路装置を構成する実装基板表
面のパターン図である。
FIG. 7 is a pattern diagram of a surface of a mounting board constituting the high-frequency circuit device of FIG. 5;

【図8】 この発明の実施の形態3による高周波回路装
置を示す断面図である。
FIG. 8 is a sectional view showing a high-frequency circuit device according to a third embodiment of the present invention.

【図9】 図8の高周波回路装置を構成する半導体チッ
プ表面のパターン図である。
FIG. 9 is a pattern diagram of the surface of a semiconductor chip constituting the high-frequency circuit device of FIG. 8;

【図10】 図8の高周波回路装置の等価回路を示す模
式図である。
FIG. 10 is a schematic diagram showing an equivalent circuit of the high-frequency circuit device of FIG.

【図11】 この発明の実施の形態4による高周波回路
装置を構成する半導体チップ表面のパターン図である。
FIG. 11 is a pattern diagram of a surface of a semiconductor chip constituting a high-frequency circuit device according to a fourth embodiment of the present invention.

【図12】 この発明の実施の形態5による高周波回路
装置を構成する実装基板表面のパターン図である。
FIG. 12 is a pattern diagram of a surface of a mounting board constituting a high-frequency circuit device according to a fifth embodiment of the present invention;

【図13】 この発明の実施の形態6による高周波回路
装置を示す断面図である。
FIG. 13 is a sectional view showing a high-frequency circuit device according to a sixth embodiment of the present invention.

【図14】 この発明の実施の形態7による高周波回路
装置を示す断面図である。
FIG. 14 is a sectional view showing a high-frequency circuit device according to a seventh embodiment of the present invention.

【図15】 この発明の実施の形態8による高周波回路
装置を示す断面図である。
FIG. 15 is a sectional view showing a high-frequency circuit device according to an eighth embodiment of the present invention.

【図16】 図15の高周波回路装置を構成する半導体
チップ表面のパターン図である。
16 is a pattern diagram of the surface of a semiconductor chip constituting the high-frequency circuit device of FIG.

【図17】 図15の高周波回路装置を構成する実装基
板表面のパターン図である。
FIG. 17 is a pattern diagram of a surface of a mounting board constituting the high-frequency circuit device of FIG. 15;

【図18】 この発明の実施の形態9による高周波回路
装置を構成する半導体チップ表面のパターン図である。
FIG. 18 is a pattern diagram of a surface of a semiconductor chip constituting a high-frequency circuit device according to a ninth embodiment of the present invention.

【図19】 この発明の実施の形態10による高周波回
路装置を構成する半導体チップ表面のパターン図であ
る。
FIG. 19 is a pattern diagram of a surface of a semiconductor chip constituting a high-frequency circuit device according to a tenth embodiment of the present invention.

【図20】 従来の高周波回路装置を示す構成図であ
る。
FIG. 20 is a configuration diagram showing a conventional high-frequency circuit device.

【図21】 従来の高周波回路装置の等価回路を示す模
式図である。
FIG. 21 is a schematic diagram showing an equivalent circuit of a conventional high-frequency circuit device.

【符号の説明】[Explanation of symbols]

1 半導体チップ(誘電体基板)、2 実装基板、3,
5,17 グラウンド導体パターン、4,6 ストリッ
プ導体パターン、7,11 グラウンド導体パッド(第
1のグラウンド導体パッド、グラウンド導体接続手
段)、8,12 グラウンド接続用スルーホール(第1
の柱状導体、グラウンド導体接続手段)、9導電性バン
プ(ストリップ導体接続手段、グラウンド導体接続手
段)、10バンプ接続用導体パッド(ストリップ導体接
続手段)、13,15 グラウンド導体パッド(第2の
グラウンド導体パッド、グラウンド導体接続手段)、1
4,16 グラウンド接続用スルーホール(第2の柱状
導体、グラウンド導体接続手段)、17 グラウンド導
体パターン、18,20 バンプ接続用導体パッド、1
9,21,24 抵抗膜、22 抵抗性バンプ、23,
25,26 スリット状パターン、30〜32 インダ
クタンス成分、100 高周波回路。
1 semiconductor chip (dielectric substrate), 2 mounting substrate, 3,
5, 17 ground conductor pattern, 4, 6 strip conductor pattern, 7, 11 ground conductor pad (first ground conductor pad, ground conductor connection means), 8, 12 ground connection through hole (first
Column conductors, ground conductor connection means), 9 conductive bumps (strip conductor connection means, ground conductor connection means), 10 bump connection conductor pads (strip conductor connection means), 13, 15 ground conductor pads (second ground) Conductor pad, ground conductor connection means), 1
4, 16 ground connection through holes (second columnar conductor, ground conductor connection means), 17 ground conductor patterns, 18, 20 bump connection conductor pads, 1
9, 21, 24 resistive film, 22 resistive bump, 23,
25, 26 slit pattern, 30-32 inductance component, 100 high frequency circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大島 毅 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 宮▲ざき▼ 守▲やす▼ 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Takeshi Oshima 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Inside Mitsubishi Electric Corporation (72) Inventor Miya-Zaki- ▼ Maori-Yasu ▼ Marunouchi-2, Chiyoda-ku, Tokyo Chome 2-3, Mitsubishi Electric Corporation

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 グラウンド導体パターンが裏面に施さ
れ、かつ、入力側及び出力側にストリップ導体パターン
が接続されている高周波回路が表面に施された誘電体基
板と、表面側が上記誘電体基板の表面側と平行に対向配
置されて、ストリップ導体パターンが表面に施され、か
つ、グラウンド導体パターンが裏面に施された実装基板
と、上記高周波回路の入力側のストリップ導体パターン
と上記実装基板の表面のストリップ導体パターンを接続
するとともに、上記高周波回路の出力側のストリップ導
体パターンと上記実装基板の表面のストリップ導体パタ
ーンを接続するストリップ導体接続手段と、上記誘電体
基板の裏面のグラウンド導体パターンと上記実装基板の
裏面のグラウンド導体パターンを所定の間隔を置いてそ
れぞれ接続するグラウンド導体接続手段とを備えた高周
波回路装置。
1. A dielectric substrate having a ground conductor pattern provided on a back surface thereof and a high-frequency circuit having a strip conductor pattern connected to an input side and an output side provided on a front surface, and a front surface side of the dielectric substrate. A mounting substrate having a strip conductor pattern provided on the front surface and a ground conductor pattern provided on the back surface, and a strip conductor pattern on the input side of the high-frequency circuit; Strip conductor connecting means for connecting the strip conductor pattern on the output side of the high-frequency circuit and the strip conductor pattern on the front surface of the mounting substrate, and the ground conductor pattern on the back surface of the dielectric substrate. A ground that connects the ground conductor patterns on the back side of the mounting board at predetermined intervals. A high-frequency circuit device comprising:
【請求項2】 高周波回路に入力される高周波信号の波
長の半波長に満たない間隔を置いて、誘電体基板の表面
にそれぞれ配置された複数の第1のグラウンド導体パッ
ドと、上記誘電体基板の内部に貫入され、上記各第1の
グラウンド導体パッドを上記誘電体基板の裏面のグラウ
ンド導体パターンにそれぞれ接続する複数の第1の柱状
導体と、実装基板の表面に上記各第1のグラウンド導体
パッドと対向するようにそれぞれ配置された複数の第2
のグラウンド導体パッドと、上記実装基板の内部に貫入
され、上記各第2のグラウンド導体パッドを上記実装基
板の裏面のグラウンド導体パターンにそれぞれ接続する
複数の第2の柱状導体と、上記誘電体基板と上記実装基
板の間に挿入されて、上記各第1のグラウンド導体パッ
ドと上記各第2のグラウンド導体パッドをそれぞれ接続
する複数の導電性バンプとからグラウンド導体接続手段
を構成することを特徴とする請求項1記載の高周波回路
装置。
2. A plurality of first ground conductor pads respectively arranged on a surface of a dielectric substrate at intervals less than a half wavelength of a high-frequency signal input to a high-frequency circuit; A plurality of first columnar conductors penetrating into the inside of the substrate and connecting each of the first ground conductor pads to a ground conductor pattern on the back surface of the dielectric substrate; and each of the first ground conductors on the surface of the mounting substrate A plurality of second pads respectively arranged to face the pads;
A plurality of second columnar conductors penetrating into the inside of the mounting board and connecting each of the second ground conductor pads to a ground conductor pattern on the back surface of the mounting board; And a plurality of conductive bumps which are inserted between the first ground conductor pad and the second ground conductor pad, respectively, and are inserted between the mounting board and the mounting board, thereby constituting ground conductor connection means. The high-frequency circuit device according to claim 1.
【請求項3】 入力側及び出力側にストリップ導体パタ
ーンが接続されている高周波回路が表面に施され、か
つ、上記ストリップ導体パターン及び上記高周波回路を
取り囲むようにグラウンド導体パターンが表面に施され
た誘電体基板と、表面側が上記誘電体基板の表面側と平
行に対向配置されて、ストリップ導体パターンが表面に
施され、かつ、グラウンド導体パターンが裏面に施され
た実装基板と、上記高周波回路の入力側のストリップ導
体パターンと上記実装基板の表面のストリップ導体パタ
ーンを接続するとともに、上記高周波回路の出力側のス
トリップ導体パターンと上記実装基板の表面のストリッ
プ導体パターンを接続するストリップ導体接続手段と、
上記誘電体基板の表面のグラウンド導体パターンと上記
実装基板の裏面のグラウンド導体パターンを所定の間隔
を置いてそれぞれ接続するグラウンド導体接続手段とを
備えた高周波回路装置。
3. A high-frequency circuit having a strip conductor pattern connected to an input side and an output side is provided on the surface, and a ground conductor pattern is provided on the surface so as to surround the strip conductor pattern and the high-frequency circuit. A dielectric substrate, a mounting substrate having a front surface side disposed in parallel with the front surface side of the dielectric substrate, a strip conductor pattern applied to the front surface, and a ground conductor pattern applied to the back surface; Strip conductor connecting means for connecting the strip conductor pattern on the input side and the strip conductor pattern on the surface of the mounting board, and connecting the strip conductor pattern on the output side of the high-frequency circuit to the strip conductor pattern on the surface of the mounting board;
A high-frequency circuit device comprising ground conductor connecting means for connecting the ground conductor pattern on the front surface of the dielectric substrate and the ground conductor pattern on the back surface of the mounting substrate at predetermined intervals.
【請求項4】 高周波回路に入力される高周波信号の波
長の半波長に満たない間隔を置いて、実装基板の表面に
それぞれ配置された複数のグラウンド導体パッドと、上
記実装基板の内部に貫入され、上記各グラウンド導体パ
ッドを上記実装基板の裏面のグラウンド導体パターンに
それぞれ接続する複数の柱状導体と、誘電体基板と上記
実装基板の間に挿入されて、上記誘電体基板の表面のグ
ラウンド導体パターンと上記各グラウンド導体パッドを
それぞれ接続する複数の導電性バンプとからグラウンド
導体接続手段を構成することを特徴とする請求項3記載
の高周波回路装置。
4. A plurality of ground conductor pads respectively arranged on the surface of the mounting board at intervals less than half the wavelength of the high-frequency signal input to the high-frequency circuit; A plurality of columnar conductors for connecting each of the ground conductor pads to the ground conductor pattern on the back surface of the mounting substrate, and a ground conductor pattern on the surface of the dielectric substrate inserted between the dielectric substrate and the mounting substrate; 4. The high-frequency circuit device according to claim 3, wherein said ground conductor connecting means comprises a plurality of conductive bumps respectively connecting said ground conductor pads.
【請求項5】 誘電体基板の表面にそれぞれ配置された
複数の第1のグラウンド導体パッドと、上記誘電体基板
の表面に上記各第1のグラウンド導体パッドと抵抗を介
してそれぞれ接続された複数のバンプ接続用導体パッド
と、上記誘電体基板の内部に貫入され、上記各第1のグ
ラウンド導体パッドを上記誘電体基板の裏面のグラウン
ド導体パターンにそれぞれ接続する複数の第1の柱状導
体と、実装基板の表面に上記各バンプ接続用導体パッド
と対向するようにそれぞれ配置された複数の第2のグラ
ウンド導体パッドと、上記実装基板の内部に貫入され、
上記各第2のグラウンド導体パッドを上記実装基板の裏
面のグラウンド導体パターンにそれぞれ接続する複数の
第2の柱状導体と、上記誘電体基板と上記実装基板の間
に挿入されて、上記各バンプ接続用導体パッドと上記各
第2のグラウンド導体パッドをそれぞれ接続する複数の
導電性バンプとからグラウンド導体接続手段を構成する
ことを特徴とする請求項1記載の高周波回路装置。
5. A plurality of first ground conductor pads respectively disposed on a surface of a dielectric substrate, and a plurality of first ground conductor pads respectively connected to the first ground conductor pads via a resistor on the surface of the dielectric substrate. And a plurality of first columnar conductors penetrating into the dielectric substrate and connecting each of the first ground conductor pads to a ground conductor pattern on the back surface of the dielectric substrate. A plurality of second ground conductor pads respectively arranged on the surface of the mounting substrate so as to face the bump connection conductor pads, and penetrate into the mounting substrate;
A plurality of second columnar conductors for connecting each of the second ground conductor pads to a ground conductor pattern on the back surface of the mounting substrate; and a plurality of bump connection portions inserted between the dielectric substrate and the mounting substrate. 2. The high-frequency circuit device according to claim 1, wherein the ground conductor connecting means comprises a conductive pad for use and a plurality of conductive bumps respectively connecting the second ground conductive pads.
【請求項6】 誘電体基板の表面のグラウンド導体パタ
ーンと抵抗を介してそれぞれ接続された複数のバンプ接
続用導体パッドと、実装基板の表面に上記各バンプ接続
用導体パッドと対向するようにそれぞれ配置された複数
のグラウンド導体パッドと、上記実装基板の内部に貫入
され、上記各グラウンド導体パッドを上記実装基板の裏
面のグラウンド導体パターンにそれぞれ接続する複数の
柱状導体と、上記誘電体基板と上記実装基板の間に挿入
されて、上記各バンプ接続用導体パッドと上記各グラウ
ンド導体パッドをそれぞれ接続する複数の導電性バンプ
とからグラウンド導体接続手段を構成することを特徴と
する請求項3記載の高周波回路装置。
6. A plurality of bump connection conductor pads respectively connected to a ground conductor pattern on a surface of a dielectric substrate via a resistor, and a plurality of bump connection conductor pads on a surface of a mounting substrate so as to face the bump connection conductor pads. A plurality of arranged ground conductor pads, a plurality of columnar conductors penetrating into the inside of the mounting board, and connecting each of the ground conductor pads to a ground conductor pattern on the back surface of the mounting board, 4. The ground conductor connecting means according to claim 3, wherein said conductor is connected between said mounting boards and comprises a plurality of conductive bumps for connecting said bump connecting conductor pads and said ground conductor pads respectively. High frequency circuit device.
【請求項7】 誘電体基板の表面にそれぞれ配置された
複数の第1のグラウンド導体パッドと、上記誘電体基板
の内部に貫入され、上記各第1のグラウンド導体パッド
を上記誘電体基板の裏面のグラウンド導体パターンにそ
れぞれ接続する複数の第1の柱状導体と、実装基板の表
面に上記各第1のグラウンド導体パッドと対向するよう
にそれぞれ配置された複数のバンプ接続用導体パッド
と、上記実装基板の表面に上記各バンプ接続用導体パッ
ドと抵抗を介してそれぞれ接続された複数の第2のグラ
ウンド導体パッドと、上記実装基板の内部に貫入され、
上記各第2のグラウンド導体パッドを上記実装基板の裏
面のグラウンド導体パターンにそれぞれ接続する複数の
第2の柱状導体と、上記誘電体基板と上記実装基板の間
に挿入されて、上記各第1のグラウンド導体パッドと上
記各バンプ接続用導体パッドをそれぞれ接続する複数の
導電性バンプとからグラウンド導体接続手段を構成する
ことを特徴とする請求項1記載の高周波回路装置。
7. A plurality of first ground conductor pads respectively disposed on a front surface of a dielectric substrate, and a plurality of first ground conductor pads penetrating into the inside of the dielectric substrate, and each of the first ground conductor pads is connected to a back surface of the dielectric substrate. A plurality of first pillar-shaped conductors respectively connected to the ground conductor patterns of the above, a plurality of bump connection conductor pads respectively arranged on the surface of the mounting board so as to face the first ground conductor pads, and A plurality of second ground conductor pads respectively connected to the bump connection conductor pads and a resistor on the surface of the substrate, and penetrated into the inside of the mounting substrate;
A plurality of second columnar conductors for connecting each of the second ground conductor pads to a ground conductor pattern on the back surface of the mounting substrate, and a plurality of second columnar conductors inserted between the dielectric substrate and the mounting substrate, and 2. The high-frequency circuit device according to claim 1, wherein said ground conductor pad and a plurality of conductive bumps respectively connecting said bump connection conductor pads constitute ground conductor connection means.
【請求項8】 実装基板の表面にそれぞれ配置された複
数のバンプ接続用導体パッドと、上記実装基板の表面に
上記各バンプ接続用導体パッドと抵抗を介してそれぞれ
接続された複数のグラウンド導体パッドと、上記実装基
板の内部に貫入され、上記各グラウンド導体パッドを上
記実装基板の裏面のグラウンド導体パターンにそれぞれ
接続する複数の柱状導体と、誘電体基板と上記実装基板
の間に挿入されて、上記誘電体基板の表面のグラウンド
導体パターンと上記各バンプ接続用導体パッドをそれぞ
れ接続する複数の導電性バンプとからグラウンド導体接
続手段を構成することを特徴とする請求項3記載の高周
波回路装置。
8. A plurality of bump connection conductor pads respectively arranged on the surface of the mounting board, and a plurality of ground conductor pads respectively connected to the bump connection conductor pads on the surface of the mounting board via resistors. And, a plurality of columnar conductors penetrating into the inside of the mounting substrate and connecting each of the ground conductor pads to the ground conductor pattern on the back surface of the mounting substrate, and inserted between the dielectric substrate and the mounting substrate, 4. The high-frequency circuit device according to claim 3, wherein a ground conductor connecting means is constituted by a ground conductor pattern on the surface of the dielectric substrate and a plurality of conductive bumps respectively connecting the bump connecting conductor pads.
【請求項9】 誘電体基板の表面にそれぞれ配置された
複数の第1のグラウンド導体パッドと、上記誘電体基板
の内部に貫入され、上記各第1のグラウンド導体パッド
を上記誘電体基板の裏面のグラウンド導体パターンにそ
れぞれ接続する複数の第1の柱状導体と、実装基板の表
面に上記各第1のグラウンド導体パッドと対向するよう
にそれぞれ配置された複数の第2のグラウンド導体パッ
ドと、上記実装基板の内部に貫入され、上記各第2のグ
ラウンド導体パッドを上記実装基板の裏面のグラウンド
導体パターンにそれぞれ接続する複数の第2の柱状導体
と、上記誘電体基板と上記実装基板の間に挿入されて、
上記各第1のグラウンド導体パッドと上記各第2のグラ
ウンド導体パッドをそれぞれ接続する複数の抵抗性バン
プとからグラウンド導体接続手段を構成することを特徴
とする請求項1記載の高周波回路装置。
9. A plurality of first ground conductor pads respectively disposed on a front surface of a dielectric substrate, and a plurality of first ground conductor pads penetrating into the inside of the dielectric substrate, and each of the first ground conductor pads is connected to a back surface of the dielectric substrate. A plurality of first columnar conductors respectively connected to the ground conductor patterns, a plurality of second ground conductor pads respectively arranged on the surface of the mounting board so as to face the first ground conductor pads, and A plurality of second columnar conductors penetrating into the mounting substrate and connecting each of the second ground conductor pads to the ground conductor pattern on the back surface of the mounting substrate; and between the dielectric substrate and the mounting substrate. Inserted,
2. The high-frequency circuit device according to claim 1, wherein said first ground conductor pad and a plurality of resistive bumps respectively connecting said second ground conductor pads constitute ground conductor connection means.
【請求項10】 実装基板の表面にそれぞれ配置された
複数のグラウンド導体パッドと、上記実装基板の内部に
貫入され、上記各グラウンド導体パッドを上記実装基板
の裏面のグラウンド導体パターンにそれぞれ接続する複
数の柱状導体と、誘電体基板と上記実装基板の間に挿入
されて、上記誘電体基板の表面のグラウンド導体パター
ンと上記各グラウンド導体パッドをそれぞれ接続する複
数の抵抗性バンプとからグラウンド導体接続手段を構成
することを特徴とする請求項3記載の高周波回路装置。
10. A plurality of ground conductor pads respectively arranged on a surface of a mounting board, and a plurality of ground conductor pads penetrating into the inside of the mounting board and connecting each of the ground conductor pads to a ground conductor pattern on a back surface of the mounting board. Ground conductor connecting means which is inserted between the columnar conductor and the plurality of resistive bumps which are inserted between the dielectric substrate and the mounting substrate and connect the ground conductor pattern on the surface of the dielectric substrate and the respective ground conductor pads. 4. The high-frequency circuit device according to claim 3, wherein:
【請求項11】 誘電体基板の表面のグラウンド導体パ
ターンの一部を除去してスリット状パターンを設け、そ
のスリット状パターン両側の上記グラウンド導体パター
ン間を電気的に接続する抵抗膜パターンを設けたことを
特徴とする請求項3記載の高周波回路装置。
11. A slit-shaped pattern is provided by removing a part of the ground conductor pattern on the surface of the dielectric substrate, and a resistive film pattern for electrically connecting the ground conductor patterns on both sides of the slit-shaped pattern is provided. The high-frequency circuit device according to claim 3, wherein:
【請求項12】 スリット状パターンが誘電体基板の表
面のグラウンド導体パターンに上記誘電体基板の外周側
から切り欠き状に形成され、そのスリット状パターンの
長さが高周波信号の波長の4分の1又はその波長の奇数
倍であることを特徴とする請求項11記載の高周波回路
装置。
12. A slit pattern is formed in the ground conductor pattern on the surface of the dielectric substrate in a notch shape from the outer peripheral side of the dielectric substrate, and the length of the slit pattern is a quarter of the wavelength of the high frequency signal. 12. The high-frequency circuit device according to claim 11, wherein the wavelength is 1 or an odd multiple of the wavelength.
【請求項13】 スリット状パターンが誘電体基板の表
面のグラウンド導体パターンの内部に穴状に形成され、
そのスリット状パターンの長さが高周波信号の波長の2
分の1又はその波長の整数倍であることを特徴とする請
求項11記載の高周波回路装置。
13. A slit-shaped pattern is formed in a hole shape inside a ground conductor pattern on a surface of a dielectric substrate,
The length of the slit pattern is 2 of the wavelength of the high-frequency signal.
12. The high-frequency circuit device according to claim 11, wherein the wavelength is a fraction or an integral multiple of the wavelength.
【請求項14】 誘電体基板と実装基板の間に挿入され
て、高周波回路の入力側のストリップ導体パターンと上
記実装基板の表面のストリップ導体パターンを接続する
第1の導電性バンプと、上記高周波回路の出力側のスト
リップ導体パターンと上記実装基板の表面のストリップ
導体パターンを接続する第2の導電性バンプとからスト
リップ導体接続手段を構成することを特徴とする請求項
1から請求項13のうちのいずれか1項記載の高周波回
路装置。
14. A first conductive bump inserted between a dielectric substrate and a mounting board to connect a strip conductor pattern on an input side of a high-frequency circuit to a strip conductor pattern on a surface of the mounting board; 14. A strip conductor connecting means comprising a strip conductor pattern on the output side of a circuit and a second conductive bump for connecting the strip conductor pattern on the surface of the mounting board. The high-frequency circuit device according to any one of the preceding claims.
【請求項15】 高周波回路の入力側及び出力側に接続
されているストリップ導体パターンのうち、一方のスト
リップ導体パターンを削除することを特徴とする請求項
1から請求項14のうちのいずれか1項記載の高周波回
路装置。
15. The apparatus according to claim 1, wherein one of the strip conductor patterns connected to the input side and the output side of the high-frequency circuit is deleted. The high-frequency circuit device according to the item.
JP33643699A 1999-11-26 1999-11-26 High frequency circuit equipment Expired - Lifetime JP4162819B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33643699A JP4162819B2 (en) 1999-11-26 1999-11-26 High frequency circuit equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33643699A JP4162819B2 (en) 1999-11-26 1999-11-26 High frequency circuit equipment

Publications (2)

Publication Number Publication Date
JP2001156213A true JP2001156213A (en) 2001-06-08
JP4162819B2 JP4162819B2 (en) 2008-10-08

Family

ID=18299126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33643699A Expired - Lifetime JP4162819B2 (en) 1999-11-26 1999-11-26 High frequency circuit equipment

Country Status (1)

Country Link
JP (1) JP4162819B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199118A (en) * 2009-02-23 2010-09-09 Furukawa Electric Co Ltd:The High frequency circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199118A (en) * 2009-02-23 2010-09-09 Furukawa Electric Co Ltd:The High frequency circuit

Also Published As

Publication number Publication date
JP4162819B2 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
JP3457802B2 (en) High frequency semiconductor device
JP4081284B2 (en) High frequency integrated circuit module
US7098531B2 (en) Jumper chip component and mounting structure therefor
JP2002043807A (en) Waveguide-type dielectric filter
JP2571029B2 (en) Microwave integrated circuit
JPH06303010A (en) High frequency transmission line and integrated circuit device using the same, and connceting method for high frequency plane circuit
JP2001060809A (en) Circuit element and printed circuit board
JP3008939B1 (en) High frequency circuit board
JP4162819B2 (en) High frequency circuit equipment
JP3398282B2 (en) High frequency semiconductor device
JPH11330298A (en) Package provided with signal terminal and electronic device using the package
JP2008270363A (en) High-frequency package
JPH088499A (en) Printed circuit board structure of distributed constant circuit
JPH09186268A (en) High-frequency semiconductor device
JPH02156702A (en) Package for microwave device
JPH0716427U (en) Surface acoustic wave filter duplexer
JP2002185201A (en) Wiring board for high frequency
JP2001068596A (en) Dielectric circuit substrate and mm-wave semiconductor device including the same
JP4329702B2 (en) High frequency device equipment
JP3569481B2 (en) Millimeter-wave semiconductor device
JP2010272585A (en) Flip-chip mounting structure
JPH10224044A (en) Multilayer board for mounting filter
JP3462397B2 (en) High frequency module
JP2002111329A (en) Dielectric resonator and filter
JP2003218724A (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071114

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4162819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term