JP4160144B2 - エネルギー蓄積手段 - Google Patents
エネルギー蓄積手段 Download PDFInfo
- Publication number
- JP4160144B2 JP4160144B2 JP03195398A JP3195398A JP4160144B2 JP 4160144 B2 JP4160144 B2 JP 4160144B2 JP 03195398 A JP03195398 A JP 03195398A JP 3195398 A JP3195398 A JP 3195398A JP 4160144 B2 JP4160144 B2 JP 4160144B2
- Authority
- JP
- Japan
- Prior art keywords
- energy
- series
- capacitance
- voltage drop
- outside
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【技術分野】
第１、第２発明は、外部からエネルギーが供給されるとき複数のキャパシタンス手段を並列用スイッチング手段群で並列接続状態にしてそのエネルギーを吸収し、外部へエネルギーを供給するときそれらキャパシタンス手段を直列用スイッチング手段群で直列接続状態にしてそのエネルギーを放出するエネルギー蓄積手段に関する。第１又は第２発明のエネルギー蓄積手段を使うと、入力電圧を昇圧して出力する電源手段を構成することができる。
【０００２】
【背景技術】
従来のエネルギー蓄積手段を図２に示す。両入力端子Ｉｎ１・Ｉｎ２間に外部から電圧を印加すると、各コンデンサ８は「ダイオード３、４及びツェナー．ダイオード２」又はダイオード３、４を１組ずつ介して充電され、全コンデンサ８は並列接続状態となる。この時、図２右端の１つを除き各コンデンサ８の充電電流が各ツェナー・ダイオード２に生じる電圧降下が各トランジスタ１を逆バイアスするため、各トランジスタ１はオフである。たとえ各充電電流がゼロになり、各トランジスタ１がターン・オンし掛かっても、その漏洩ドレイン電流が各ツェナー・ダイオード２に電圧降下を生じ、各トランジスタ１を逆バイアスするため、結局は各トランジスタ１はオフに戻る。その後、両入力端子Ｉｎ１・Ｉｎ２間に印加された外部電圧が無くなると、各コンデンサ８の間に１組ずつ接続されたトランジスタ１と抵抗５により全コンデンサ８は直列接続状態となり、両出力端子Ｏｕｔ１・Ｏｕｔ２から先程の外部電圧を昇圧して出力する。
尚、各ダイオード３又は各ダイオード４の代わりに外部電圧が印加される時オン制御される可制御スイッチング手段を１つずつ使う場合も有る。
【０００３】
しかしながら、各抵抗５は各トランジスタ１のドレイン・ゲート間に接続されているため、その直列接続状態のとき各トランジスタ１のオン電圧はそのゲート．ソース間のオン・オフしきい値電圧よりも大きくなってしまうため、『出力電圧が小さかったり、エネルギー損失が大きかったりしてしまう』という問題点が従来のエネルギー蓄積手段に有る。
（問題点）
【０００４】
【第１発明の目的】
そこで、第１発明は、出力電圧を大きくできたり、エネルギー損失を低減できたりするエネルギー蓄積手段を提供することを目的としている。
【０００５】
【第１発明の開示】
即ち、第１発明は、外部からエネルギーが供給されるとき複数のキャパシタンス手段を並列用スイッチング手段群で並列接続状態にしてそれを吸収し、外部へエネルギーを供給するときそれらキャパシタンス手段を直列用スイッチング手段群で直列接続状態にしてそれを放出するエネルギー蓄積手段において、
それぞれの前記直列用スイッチング手段の駆動信号入力用に対を成す制御端子と主端子の「１対の間に又は２対の各間に」逆バイアス方向に電圧降下手段を１つずつ接続し、
所定の前記キャパシタンス手段のそれぞれの充電経路に前記電圧降下手段を少なくとも１つ含ませて前記電圧降下手段すべてがいずれかの前記充電経路に含まれる様にし、
そのエネルギー放出時に複数の「前記電圧降下手段と接続の前記主端子」のうち１つ又は２つと接続される前記キャパシタンス手段のそれぞれが「その１つの主端子とその制御端子の間を順バイアスする閉回路をオン信号供給手段と共に形成した」又は「その主端子２つとそれらの制御端子の各間を順バイアスする各閉回路を各オン信号供給手段と共に形成した」エネルギー蓄積手段である。
【０００６】
このことによって、全ての前記キャパシタンス手段が直列に電圧を出力するとき、所定の前記キャパシタンス手段のそれぞれがそれぞれの前記オン信号供給手段を介してそれぞれの前記直列用スイッチング手段をオン駆動するので、そのオン電圧は小さくなる。その結果、そのエネルギー蓄積手段の出力電圧を大きくできたり、エネルギー損失を低減できたりする
（第１発明の効果）
【０００７】
【第１発明の問題点】
一方、第１発明のエネルギー蓄積手段には『各前記キャパシタンス手段の放電に伴ってその電圧が低下したり、電圧反転したりすると、それぞれの前記直列用スイッチング手段を充分にオン制御できない』という問題点が有る。
【０００８】
【第２発明の目的】
そこで、第２発明は、第１発明と同様『出力電圧を大きくできたり、エネルギー損失を低減できたりする』ことに加えて『各前記キャパシタンス手段の放電に伴ってその電圧が低下しても又は電圧反転しても、それそれの前記直列用スイッチング手段を充分にオン制御できる』エネルギー蓄積手段を提供することを目的としている。
【０００９】
即ち、第２発明は、外部からエネルギーが供給されるとき複数のキャパシタンス手段を並列用スイッチング手段群で並列接続状態にしてそれを吸収し、外部へエネルギーを供給するときそれらキャパシタンス手段を直列用スイッチング手段群で直列接続状態にしてそれを放出するエネルギー蓄積手段において、
それぞれの前記直列用スイッチング手段の駆動信号入力用に対を成す制御端子と主端子の「１対の間に又は２対の各間に」逆バイアス方向に電圧降下手段を１つずつ接続し、
所定の前記キャパシタンス手段のそれぞれの充電経路に前記電圧降下手段を少なくとも１つ含ませて前記電圧降下手段すべてがいずれかの前記充電経路に含まれる様にし、
前記「外部からエネルギーが供給されるとき」同時にエネルギー吸収用経路手段を介して外部からエネルギーを吸収する「駆動用キャパシタンス手段または駆動用インダクタンス手段」と前記エネルギー吸収用経路手段をそれぞれの前記直列用スイッチング手段に対応させて設け、
「前記『外部へエネルギーを供給するとき』同時にそれぞれの前記『駆動用キャパシタンス手段または駆動用インダクタンス手段』がそのエネルギーを放出して、対応する前記直列用スイッチング手段の『前記電圧降下手段と接続の主端子』とその制御端子の間を順バイアスする閉回路」をオン信号供給手段と共に形成したエネルギー蓄積手段である。
【００１０】
このことによって、前記複数のキャパシタンス手段とは別に各前記直列用スイッチング手段に対応して駆動用に前記「駆動用キャパシタンス手段または駆動用インダクタンス手段」を設けたので、全ての前記キャパシタンス手段が直列に電圧を出力するとき、前記「駆動用キャパシタンス手段または駆動用インダクタンス手段」のそれぞれがそれぞれの前記オン信号供給手段を介して「対応する前記直列用スイッチング手段」をオン駆動する為、それらのオン電圧は小さくなる。
その結果、そのエネルギー蓄積手段の出力電圧を大きくできたり、エネルギー損失を低減できたりする。
（第２発明の第１効果）
しかも、各前記「駆動用キャパシタンス手段または駆動用インダクタンス手段」は各前記キャパシタンス手段と独立して動作するので、『各前記キャパシタンス手段の放電に伴ってその電圧が低下しても又は電圧反転しても、それぞれの前記直列用スイッチング手段を充分にオン制御することができる。
（第２発明の第２効果）
【００１１】
【各発明を実施するための最良の形態】
各発明をより詳細に説明するために以下添付図面に従って各発明を説明する。図１の第１発明の実施例ではそれぞれが前述した各構成要素に相当する。
ａ）各コンデンサ８が前述した各キャパシタンス手段に。
ｂ）全てのダイオード３、４が前述した並列用スイッチング手段群に。
ｃ）全てのトランジスタ１が前述した直列用スイッチング手段群に。
ｄ）各トランジスタ１のゲート端子とソース端子が前述したそれぞれの駆動信号入力用に対を成す制御端子と主端子に。
ｅ）各ツェナー・ダイオード２が前述したそれぞれの電圧降下手段に。
ｆ）各抵抗５が前述したそれぞれのオン信号供給手段に。
【００１２】
図右端のコンデンサ８を除いて各コンデンサ８の充電経路にはツェナー・ダイオード２が１つずつ含まれており、しかも、各コンデンサ８は「抵抗５とトランジスタ１のゲート・ソース間部分」の各組と１つずつ閉回路を形成している。
【００１３】
尚、各抵抗５の代わりにオン信号供給手段として電流制限手段なら定電流ダイオードでも定電流手段でも「ドレインとゲートを接続したノーマリィ・オフのＭＯＳ・ＦＥＴ」でも他の抵抗手段でも何でも構わない。また、各ツェナー・ダイオード２の代わりに電圧降下手段として通流電流によって電圧降下を生じるものなら抵抗でもダイオードでも何でも構わない。さらに、各トランジスタ１の代わりに直列用スイッチング手段として可制御スイッチング手段ならバイポーラ・トランジスタ、接合型ＦＥＴ、ＩＧＢＴ、ＧＴＢＴ（接地した溝形電極を持つバイポーラ型ＦＥＴ）、ＳＩＴ、サイリスタ、ＧＴＯサイリスタもしくはＳＩサイリスタでも、ノーマリィ・オフ、ノーマリィ・オンに関係無く何でも使用できる。
【００１４】
ただし、ノーマリィ・オン型を使う場合オフ制御用に充分な逆バイアス電圧を供給するために電圧降下の大きい電圧降下手段を使う必要が有る。それから、各ダイオード３又は各ダイオート４の代わりに並列用スイッチング手段として「外部電圧が両入力端子Ｉｎ１・Ｉｎ２間に印加される時オン制御され、それが印加されない時オフ制御される可制御スイッチング手段」を１つずつ使う場合も有る。
【００１５】
図３〜図２４に第１発明の他の実施例を示す。
（先行技術：特開平８−３３３４８号）
図４、図５の各実施例では直列用スイッチング手段群としてノーマリィ・オンの可制御スイッチング手段を使用している。図６の実施例で使う各ＳＩＴはノーマリィ・オフ、ノーマリィ・オンどちらでも良い。図７〜図９の各実施例では各コンデンサは各前段のトランジスタだけでなく各後段のトランジスタもオン制御する様にしても構わない。図１０〜図１１の各実施例は第１発明のエネルギー蓄積手段を用いて入力電圧を昇圧つまり大きくしてプラス又はマイナス電圧を出力する電源手段で、図１０の実施例ではサイリスタあるいはサイリスタの等価回路を使用しているが、それぞれの代わりにＳＩサイリスタを使用できる。
【００１６】
図１２〜図１４の各実施例も第１発明のエネルギー蓄積手段を用いて負荷４１に入力電圧をそのまま出力したり、入力電圧を昇圧、反転して出力したりする電源手段である。図１５の実施例は図１の実施例において各ダイオード３、４の代わりに並列用スイッチング手段としてＭＯＳ・ＦＥＴを１つずつ用いたものである。各ＭＯＳ・ＦＥＴは外部電圧が両入力端子Ｉｎ１・Ｉｎ２間に印加される時オン制御され、それが印加されない時オフ制御される。
【００１７】
図１６〜図１８の各実施例では並列用スイッチング手段群となる図中で上下の各ＭＯＳ・ＦＥＴはオフのままでもその内蔵ダイオードが図１の実施例の各ダイオード３、４と同じ作用をするので、支障は無い。これらＭＯＳ・ＦＥＴはダイオードの順電圧による各コンデンサ８の充電電圧の低下やエネルギー損失を低減するため各充電時にオン制御することが狙いである。図１９〜図２２の各実施例では図中で上側か下側どちらかの各ＭＯＳ・ＦＥＴだけが同様である。図２３〜図２４の各実施例ては各ＭＯＳ・ＦＥＴのオン制御もしくはオフ制御を改善したものである。
【００１８】
図２５〜図３８に第２発明の各実施例を示す。図２５の実施例ではそれぞれが前述した各構成要素に相当する。
ａ）各コンデンサ８が前述した各キャパシタンス手段に。
ｂ）全てのダイオード３、４が前述した並列用スイッチング手段群に。
ｃ）全てのトランジスタ１が前述した直列用スイッチング手段群に。
ｄ）各トランジスタ１のゲート端子とソース端子が前述したそれぞれの駆動信号入力用に対を成す制御端子と主端子に。
ｅ）各ツェナー・ダイオード２が前述したそれぞれの電圧降下手段に。
ｆ）各コンデンサ１１が前述した各駆動用キャパシタンス手段に。
ｇ）各「ダイオード１０、ツェナー・ダイオード２及びダイオード４の組合せ」が前述した各エネルギー吸収用経路手段に。
ｈ）各抵抗５が前述したそれぞれのオン信号供給手段に。
【００１９】
図右端のコンデンサ８を除いて各コンデンサ８の充電経路にはツェナー・ダイオード２が１つずつ含まれている。また、各コンデンサ１１は「抵抗５とトランジスタ１のゲート・ソース間部分」の各組と１つずつ閉回路を形成している。
【００２０】
図２５〜図２９の各実施例では各コンデンサ８の放電に伴ってその電圧が低下しても又は電圧反転しても、別に設けた各コンデンサ又は各コイルの順バイアス作用により直列用の各トランジスタを充分にオン制御することができる。
（効果）
【００２１】
図２９、「図３０〜図３１両図」、「図３２〜図３３両図」それぞれに示す各実施例では倍電圧で順バイアスする。図３４〜図３５両図に示す実施例は図２５の実施例を利用した前述と同様の電源手段である。
【００２２】
この電源手段を利用して点火装置（又は放電発生装置）を構成したのが図３６〜図３７両図に示す実施例で、電流遮断方式とＣＤＩ方式を組み合わせたものである。点火コイルの１次コイルに過電圧吸収手段（例：サージ・アブソーバー等。）を並列接続した方が良い。その点火装置において点火用放電ギャップの代わりに放電灯を使用すれば、その点火装置は放電灯点灯装置になる。図３６、図３８両図に示す実施例も点火装置等で、各コンデンサの充電と点火コイルの励磁をトランジスタ１００、１０１で別々に行う。点火コイルの励磁タイミング等は従来の電流遮断方式の場合と同じで、各コンデンサの並列充電は点火動作しない時に行い、各コンデンサの直列放電は点火動作する時に行う。その結果、最適なタイミングで充電と励磁を個々に行うことができる。
【００２３】
最後に各実施例あるいはそれから派生する各派生実施例において、その構成要素となる各可制御スイッチング手段をその相補関係にある可制御スイッチング手段（例：Ｎチャネル型ＭＯＳ・ＦＥＴに対するＰチャネル型ＭＯＳ・ＦＥＴ等。）で１つずつ置き換え、電圧極性もしくは電圧方向のある各回路構成手段（例：直流電源、ダイオード等。）の向きを逆にした「元の実施例に対して電圧極性もしくは電圧方向に関して対称的な関係にある実施例」もまた当然可能である。
【００２４】
【先行技術】
特開昭４８−６０２２７号、 特開昭４９−８０５２２号、
特開昭４９−１０９８２１号、 特開昭４９−１３５１２８号、
特開昭６２−１０８５６５号、 特公平６−６７１８２号、
実開昭５０−４１０号、 実公平５１−２８６０１号。
【図面の簡単な説明】
【図１】本発明の１実施例の回路を示す回路図である。
【図２】従来のエネルギー蓄積手段の回路を示す回路図である。
【図３〜図２９】各図は、本発明の実施例の回路を１つずつ示す回路図である。
【図３０〜図３１】両図で本発明の１実施例の回路を示す回路図である。
【図３２〜図３３】両図で本発明の１実施例の回路を示す回路図である。
【図３４〜図３５】両図で本発明の１実施例の回路を示す回路図である。
【図３６〜図３７】両図で本発明の１実施例の回路を示す回路図である。
【図３８】図３６と共に両図で本発明の１実施例の回路を示す回路図である。
【技術分野】
第１、第２発明は、外部からエネルギーが供給されるとき複数のキャパシタンス手段を並列用スイッチング手段群で並列接続状態にしてそのエネルギーを吸収し、外部へエネルギーを供給するときそれらキャパシタンス手段を直列用スイッチング手段群で直列接続状態にしてそのエネルギーを放出するエネルギー蓄積手段に関する。第１又は第２発明のエネルギー蓄積手段を使うと、入力電圧を昇圧して出力する電源手段を構成することができる。
【０００２】
【背景技術】
従来のエネルギー蓄積手段を図２に示す。両入力端子Ｉｎ１・Ｉｎ２間に外部から電圧を印加すると、各コンデンサ８は「ダイオード３、４及びツェナー．ダイオード２」又はダイオード３、４を１組ずつ介して充電され、全コンデンサ８は並列接続状態となる。この時、図２右端の１つを除き各コンデンサ８の充電電流が各ツェナー・ダイオード２に生じる電圧降下が各トランジスタ１を逆バイアスするため、各トランジスタ１はオフである。たとえ各充電電流がゼロになり、各トランジスタ１がターン・オンし掛かっても、その漏洩ドレイン電流が各ツェナー・ダイオード２に電圧降下を生じ、各トランジスタ１を逆バイアスするため、結局は各トランジスタ１はオフに戻る。その後、両入力端子Ｉｎ１・Ｉｎ２間に印加された外部電圧が無くなると、各コンデンサ８の間に１組ずつ接続されたトランジスタ１と抵抗５により全コンデンサ８は直列接続状態となり、両出力端子Ｏｕｔ１・Ｏｕｔ２から先程の外部電圧を昇圧して出力する。
尚、各ダイオード３又は各ダイオード４の代わりに外部電圧が印加される時オン制御される可制御スイッチング手段を１つずつ使う場合も有る。
【０００３】
しかしながら、各抵抗５は各トランジスタ１のドレイン・ゲート間に接続されているため、その直列接続状態のとき各トランジスタ１のオン電圧はそのゲート．ソース間のオン・オフしきい値電圧よりも大きくなってしまうため、『出力電圧が小さかったり、エネルギー損失が大きかったりしてしまう』という問題点が従来のエネルギー蓄積手段に有る。
（問題点）
【０００４】
【第１発明の目的】
そこで、第１発明は、出力電圧を大きくできたり、エネルギー損失を低減できたりするエネルギー蓄積手段を提供することを目的としている。
【０００５】
【第１発明の開示】
即ち、第１発明は、外部からエネルギーが供給されるとき複数のキャパシタンス手段を並列用スイッチング手段群で並列接続状態にしてそれを吸収し、外部へエネルギーを供給するときそれらキャパシタンス手段を直列用スイッチング手段群で直列接続状態にしてそれを放出するエネルギー蓄積手段において、
それぞれの前記直列用スイッチング手段の駆動信号入力用に対を成す制御端子と主端子の「１対の間に又は２対の各間に」逆バイアス方向に電圧降下手段を１つずつ接続し、
所定の前記キャパシタンス手段のそれぞれの充電経路に前記電圧降下手段を少なくとも１つ含ませて前記電圧降下手段すべてがいずれかの前記充電経路に含まれる様にし、
そのエネルギー放出時に複数の「前記電圧降下手段と接続の前記主端子」のうち１つ又は２つと接続される前記キャパシタンス手段のそれぞれが「その１つの主端子とその制御端子の間を順バイアスする閉回路をオン信号供給手段と共に形成した」又は「その主端子２つとそれらの制御端子の各間を順バイアスする各閉回路を各オン信号供給手段と共に形成した」エネルギー蓄積手段である。
【０００６】
このことによって、全ての前記キャパシタンス手段が直列に電圧を出力するとき、所定の前記キャパシタンス手段のそれぞれがそれぞれの前記オン信号供給手段を介してそれぞれの前記直列用スイッチング手段をオン駆動するので、そのオン電圧は小さくなる。その結果、そのエネルギー蓄積手段の出力電圧を大きくできたり、エネルギー損失を低減できたりする
（第１発明の効果）
【０００７】
【第１発明の問題点】
一方、第１発明のエネルギー蓄積手段には『各前記キャパシタンス手段の放電に伴ってその電圧が低下したり、電圧反転したりすると、それぞれの前記直列用スイッチング手段を充分にオン制御できない』という問題点が有る。
【０００８】
【第２発明の目的】
そこで、第２発明は、第１発明と同様『出力電圧を大きくできたり、エネルギー損失を低減できたりする』ことに加えて『各前記キャパシタンス手段の放電に伴ってその電圧が低下しても又は電圧反転しても、それそれの前記直列用スイッチング手段を充分にオン制御できる』エネルギー蓄積手段を提供することを目的としている。
【０００９】
即ち、第２発明は、外部からエネルギーが供給されるとき複数のキャパシタンス手段を並列用スイッチング手段群で並列接続状態にしてそれを吸収し、外部へエネルギーを供給するときそれらキャパシタンス手段を直列用スイッチング手段群で直列接続状態にしてそれを放出するエネルギー蓄積手段において、
それぞれの前記直列用スイッチング手段の駆動信号入力用に対を成す制御端子と主端子の「１対の間に又は２対の各間に」逆バイアス方向に電圧降下手段を１つずつ接続し、
所定の前記キャパシタンス手段のそれぞれの充電経路に前記電圧降下手段を少なくとも１つ含ませて前記電圧降下手段すべてがいずれかの前記充電経路に含まれる様にし、
前記「外部からエネルギーが供給されるとき」同時にエネルギー吸収用経路手段を介して外部からエネルギーを吸収する「駆動用キャパシタンス手段または駆動用インダクタンス手段」と前記エネルギー吸収用経路手段をそれぞれの前記直列用スイッチング手段に対応させて設け、
「前記『外部へエネルギーを供給するとき』同時にそれぞれの前記『駆動用キャパシタンス手段または駆動用インダクタンス手段』がそのエネルギーを放出して、対応する前記直列用スイッチング手段の『前記電圧降下手段と接続の主端子』とその制御端子の間を順バイアスする閉回路」をオン信号供給手段と共に形成したエネルギー蓄積手段である。
【００１０】
このことによって、前記複数のキャパシタンス手段とは別に各前記直列用スイッチング手段に対応して駆動用に前記「駆動用キャパシタンス手段または駆動用インダクタンス手段」を設けたので、全ての前記キャパシタンス手段が直列に電圧を出力するとき、前記「駆動用キャパシタンス手段または駆動用インダクタンス手段」のそれぞれがそれぞれの前記オン信号供給手段を介して「対応する前記直列用スイッチング手段」をオン駆動する為、それらのオン電圧は小さくなる。
その結果、そのエネルギー蓄積手段の出力電圧を大きくできたり、エネルギー損失を低減できたりする。
（第２発明の第１効果）
しかも、各前記「駆動用キャパシタンス手段または駆動用インダクタンス手段」は各前記キャパシタンス手段と独立して動作するので、『各前記キャパシタンス手段の放電に伴ってその電圧が低下しても又は電圧反転しても、それぞれの前記直列用スイッチング手段を充分にオン制御することができる。
（第２発明の第２効果）
【００１１】
【各発明を実施するための最良の形態】
各発明をより詳細に説明するために以下添付図面に従って各発明を説明する。図１の第１発明の実施例ではそれぞれが前述した各構成要素に相当する。
ａ）各コンデンサ８が前述した各キャパシタンス手段に。
ｂ）全てのダイオード３、４が前述した並列用スイッチング手段群に。
ｃ）全てのトランジスタ１が前述した直列用スイッチング手段群に。
ｄ）各トランジスタ１のゲート端子とソース端子が前述したそれぞれの駆動信号入力用に対を成す制御端子と主端子に。
ｅ）各ツェナー・ダイオード２が前述したそれぞれの電圧降下手段に。
ｆ）各抵抗５が前述したそれぞれのオン信号供給手段に。
【００１２】
図右端のコンデンサ８を除いて各コンデンサ８の充電経路にはツェナー・ダイオード２が１つずつ含まれており、しかも、各コンデンサ８は「抵抗５とトランジスタ１のゲート・ソース間部分」の各組と１つずつ閉回路を形成している。
【００１３】
尚、各抵抗５の代わりにオン信号供給手段として電流制限手段なら定電流ダイオードでも定電流手段でも「ドレインとゲートを接続したノーマリィ・オフのＭＯＳ・ＦＥＴ」でも他の抵抗手段でも何でも構わない。また、各ツェナー・ダイオード２の代わりに電圧降下手段として通流電流によって電圧降下を生じるものなら抵抗でもダイオードでも何でも構わない。さらに、各トランジスタ１の代わりに直列用スイッチング手段として可制御スイッチング手段ならバイポーラ・トランジスタ、接合型ＦＥＴ、ＩＧＢＴ、ＧＴＢＴ（接地した溝形電極を持つバイポーラ型ＦＥＴ）、ＳＩＴ、サイリスタ、ＧＴＯサイリスタもしくはＳＩサイリスタでも、ノーマリィ・オフ、ノーマリィ・オンに関係無く何でも使用できる。
【００１４】
ただし、ノーマリィ・オン型を使う場合オフ制御用に充分な逆バイアス電圧を供給するために電圧降下の大きい電圧降下手段を使う必要が有る。それから、各ダイオード３又は各ダイオート４の代わりに並列用スイッチング手段として「外部電圧が両入力端子Ｉｎ１・Ｉｎ２間に印加される時オン制御され、それが印加されない時オフ制御される可制御スイッチング手段」を１つずつ使う場合も有る。
【００１５】
図３〜図２４に第１発明の他の実施例を示す。
（先行技術：特開平８−３３３４８号）
図４、図５の各実施例では直列用スイッチング手段群としてノーマリィ・オンの可制御スイッチング手段を使用している。図６の実施例で使う各ＳＩＴはノーマリィ・オフ、ノーマリィ・オンどちらでも良い。図７〜図９の各実施例では各コンデンサは各前段のトランジスタだけでなく各後段のトランジスタもオン制御する様にしても構わない。図１０〜図１１の各実施例は第１発明のエネルギー蓄積手段を用いて入力電圧を昇圧つまり大きくしてプラス又はマイナス電圧を出力する電源手段で、図１０の実施例ではサイリスタあるいはサイリスタの等価回路を使用しているが、それぞれの代わりにＳＩサイリスタを使用できる。
【００１６】
図１２〜図１４の各実施例も第１発明のエネルギー蓄積手段を用いて負荷４１に入力電圧をそのまま出力したり、入力電圧を昇圧、反転して出力したりする電源手段である。図１５の実施例は図１の実施例において各ダイオード３、４の代わりに並列用スイッチング手段としてＭＯＳ・ＦＥＴを１つずつ用いたものである。各ＭＯＳ・ＦＥＴは外部電圧が両入力端子Ｉｎ１・Ｉｎ２間に印加される時オン制御され、それが印加されない時オフ制御される。
【００１７】
図１６〜図１８の各実施例では並列用スイッチング手段群となる図中で上下の各ＭＯＳ・ＦＥＴはオフのままでもその内蔵ダイオードが図１の実施例の各ダイオード３、４と同じ作用をするので、支障は無い。これらＭＯＳ・ＦＥＴはダイオードの順電圧による各コンデンサ８の充電電圧の低下やエネルギー損失を低減するため各充電時にオン制御することが狙いである。図１９〜図２２の各実施例では図中で上側か下側どちらかの各ＭＯＳ・ＦＥＴだけが同様である。図２３〜図２４の各実施例ては各ＭＯＳ・ＦＥＴのオン制御もしくはオフ制御を改善したものである。
【００１８】
図２５〜図３８に第２発明の各実施例を示す。図２５の実施例ではそれぞれが前述した各構成要素に相当する。
ａ）各コンデンサ８が前述した各キャパシタンス手段に。
ｂ）全てのダイオード３、４が前述した並列用スイッチング手段群に。
ｃ）全てのトランジスタ１が前述した直列用スイッチング手段群に。
ｄ）各トランジスタ１のゲート端子とソース端子が前述したそれぞれの駆動信号入力用に対を成す制御端子と主端子に。
ｅ）各ツェナー・ダイオード２が前述したそれぞれの電圧降下手段に。
ｆ）各コンデンサ１１が前述した各駆動用キャパシタンス手段に。
ｇ）各「ダイオード１０、ツェナー・ダイオード２及びダイオード４の組合せ」が前述した各エネルギー吸収用経路手段に。
ｈ）各抵抗５が前述したそれぞれのオン信号供給手段に。
【００１９】
図右端のコンデンサ８を除いて各コンデンサ８の充電経路にはツェナー・ダイオード２が１つずつ含まれている。また、各コンデンサ１１は「抵抗５とトランジスタ１のゲート・ソース間部分」の各組と１つずつ閉回路を形成している。
【００２０】
図２５〜図２９の各実施例では各コンデンサ８の放電に伴ってその電圧が低下しても又は電圧反転しても、別に設けた各コンデンサ又は各コイルの順バイアス作用により直列用の各トランジスタを充分にオン制御することができる。
（効果）
【００２１】
図２９、「図３０〜図３１両図」、「図３２〜図３３両図」それぞれに示す各実施例では倍電圧で順バイアスする。図３４〜図３５両図に示す実施例は図２５の実施例を利用した前述と同様の電源手段である。
【００２２】
この電源手段を利用して点火装置（又は放電発生装置）を構成したのが図３６〜図３７両図に示す実施例で、電流遮断方式とＣＤＩ方式を組み合わせたものである。点火コイルの１次コイルに過電圧吸収手段（例：サージ・アブソーバー等。）を並列接続した方が良い。その点火装置において点火用放電ギャップの代わりに放電灯を使用すれば、その点火装置は放電灯点灯装置になる。図３６、図３８両図に示す実施例も点火装置等で、各コンデンサの充電と点火コイルの励磁をトランジスタ１００、１０１で別々に行う。点火コイルの励磁タイミング等は従来の電流遮断方式の場合と同じで、各コンデンサの並列充電は点火動作しない時に行い、各コンデンサの直列放電は点火動作する時に行う。その結果、最適なタイミングで充電と励磁を個々に行うことができる。
【００２３】
最後に各実施例あるいはそれから派生する各派生実施例において、その構成要素となる各可制御スイッチング手段をその相補関係にある可制御スイッチング手段（例：Ｎチャネル型ＭＯＳ・ＦＥＴに対するＰチャネル型ＭＯＳ・ＦＥＴ等。）で１つずつ置き換え、電圧極性もしくは電圧方向のある各回路構成手段（例：直流電源、ダイオード等。）の向きを逆にした「元の実施例に対して電圧極性もしくは電圧方向に関して対称的な関係にある実施例」もまた当然可能である。
【００２４】
【先行技術】
特開昭４８−６０２２７号、 特開昭４９−８０５２２号、
特開昭４９−１０９８２１号、 特開昭４９−１３５１２８号、
特開昭６２−１０８５６５号、 特公平６−６７１８２号、
実開昭５０−４１０号、 実公平５１−２８６０１号。
【図面の簡単な説明】
【図１】本発明の１実施例の回路を示す回路図である。
【図２】従来のエネルギー蓄積手段の回路を示す回路図である。
【図３〜図２９】各図は、本発明の実施例の回路を１つずつ示す回路図である。
【図３０〜図３１】両図で本発明の１実施例の回路を示す回路図である。
【図３２〜図３３】両図で本発明の１実施例の回路を示す回路図である。
【図３４〜図３５】両図で本発明の１実施例の回路を示す回路図である。
【図３６〜図３７】両図で本発明の１実施例の回路を示す回路図である。
【図３８】図３６と共に両図で本発明の１実施例の回路を示す回路図である。
Claims (2)
- 外部からエネルギーが供給されるとき複数のキャパシタンス手段を並列用スイッチング手段群で並列接続状態にしてそれを吸収し、外部へエネルギーを供給するときそれらキャパシタンス手段を直列用スイッチング手段群で直列接続状態にしてそれを放出するエネルギー蓄積手段において、
それぞれの前記直列用スイッチング手段の駆動信号入力用に対を成す制御端子と主端子の「１対の間に又は２対の各間に」逆バイアス方向に電圧降下手段を１つずつ接続し、
所定の前記キャパシタンス手段のそれぞれの充電経路に前記電圧降下手段を少なくとも１つ含ませて前記電圧降下手段すべてがいずれがの前記充電経路に含まれる様にし、
そのエネルギー放出時に複数の「前記電圧降下手段と接続の前記主端子」のうち１つ又は２つと接続される前記キャパシタンス手段のそれぞれが「その１つの主端子とその制御端子の間を順バイアスする閉回路をオン信号供給手段と共に形成した」又は「その主端子２つとそれらの制御端子の各間を順バイアスする各閉回路を各オン信号供給手段と共に形成した」ことを特徴とするエネルギー蓄積手段。 - 外部からエネルギーが供給されるとき複数のキャパシタンス手段を並列用スイッチング手段群で並列接続状態にしてそれを吸収し、外部へエネルギーを供給するときそれらキャパシタンス手段を直列用スイッチング手段群で直列接続状態にしてそれを放出するエネルギー蓄積手段において、
それぞれの前記直列用スイッチング手段の駆動信号入力用に対を成す制御端子と主端子の「１対の間に又は２対の各間に」逆バイアス方向に電圧降下手段を１つずつ接続し、
所定の前記キャパシタンス手段のそれぞれの充電経路に前記電圧降下手段を少なくとも１つ含ませて前記電圧降下手段すべてがいずれかの前記充電経路に含まれる様にし、
前記「外部からエネルギーが供給されるとき」同時にエネルギー吸収用経路手段を介して外部からエネルギーを吸収する「駆動用キャパシタンス手段または駆動用インダクタンス手段」と前記エネルギー吸収用経路手段をそれぞれの前記直列用スイッチング手段に対応させて設け、
「前記『外部へエネルギーを供給するとき』同時にそれぞれの前記『駆動用キャパシタンス手段または駆動用インダクタンス手段』がそのエネルギーを放出して、対応する前記直列用スイッチング手段の『前記電圧降下手段と接続の主端子』とその制御端子の間を順バイアスする閉回路」をオン信号供給手段と共に形成したことを特徴とするエネルギー蓄積手段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03195398A JP4160144B2 (ja) | 1998-01-05 | 1998-01-05 | エネルギー蓄積手段 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03195398A JP4160144B2 (ja) | 1998-01-05 | 1998-01-05 | エネルギー蓄積手段 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11206110A JPH11206110A (ja) | 1999-07-30 |
| JP4160144B2 true JP4160144B2 (ja) | 2008-10-01 |
Family
ID=12345331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03195398A Expired - Fee Related JP4160144B2 (ja) | 1998-01-05 | 1998-01-05 | エネルギー蓄積手段 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4160144B2 (ja) |
-
1998
- 1998-01-05 JP JP03195398A patent/JP4160144B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11206110A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4459498A (en) | Switch with series-connected MOS-FETs | |
| JP2006314154A (ja) | 電力変換器 | |
| JPS61107813A (ja) | 半導体装置 | |
| US5138186A (en) | Solid state switch with last state memory | |
| JP5405299B2 (ja) | 電力消費装置を制御するための回路配置および方法 | |
| JP4003833B2 (ja) | 電界制御型半導体素子の駆動回路 | |
| JPH08149796A (ja) | 電圧駆動型スイッチ素子のドライブ回路 | |
| US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
| JP4160144B2 (ja) | エネルギー蓄積手段 | |
| JP3258050B2 (ja) | 誘導性負荷用ｍｏｓｆｅｔを備えた回路装置 | |
| JP3333643B2 (ja) | １方向性絶縁型スイッチング回路と双方向性絶縁型スイッチング回路 | |
| JP4470616B2 (ja) | 双方向スイッチの駆動電源回路 | |
| JPH05244765A (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
| JP2651971B2 (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
| JP3730354B2 (ja) | 非可制御スイッチング手段 | |
| JP3508965B2 (ja) | スイッチ素子の駆動回路 | |
| JPH10234177A (ja) | エネルギー蓄積手段と電源手段 | |
| JPH07111446A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP4215408B2 (ja) | スイッチング電源装置 | |
| JP2000060112A (ja) | 電源手段、可制御スイッチング手段の駆動回路及び 順バイアス電流駆動型スイッチング手段の駆動回路 | |
| JP3345163B2 (ja) | Ｆｅｔのゲート駆動回路 | |
| JP3155272B2 (ja) | スイッチング回路 | |
| JPH10233661A (ja) | レベルシフト回路 | |
| JP2668582B2 (ja) | Ｄｃ―ｄｃコンバータ | |
| KR0111806Y1 (ko) | 스위칭 소자 구동 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |