JP4159741B2 - 電気的に消去可能なメモリデバイス - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体メモリに関し、特にＥＥＰＲＯＭに関する。
【０００２】
【従来の技術】
非揮発性メモリは、電源が切られた後もその内容を保持するために、様々な製品で用いられている。ＥＥＰＲＯＭは内容を消去し、別のデータを記憶できる非揮発性のメモリである。一般的なＥＥＰＲＯＭはメモリセルのアレイを有し、各メモリセルはフローティングゲートとその上に形成された制御ゲートとを有する。このフローティングゲートは、半導体基板上に離間して形成されたソース領域とドレイン領域との間に規定されたチャネルの上に配置されている。絶縁層がチャネルとフローティングゲートの上に、そしてフローティングゲートと制御ゲートの上に配置されている。ある種のメモリセルの構造は、積層型のゲート配列であり、制御ゲートはフローティングゲートの上に直接形成されている。別の種類のメモリセルの構造は分離型のゲート配列であり、制御ゲートはフローティングゲートの上に伸び、且つ、トランジスタのチャネルの一部の上にフローティングゲートに隣接して横方向に伸びている。
【０００３】
この積層型と分離型のゲート配列の不利な点は、それらは標準のＣＭＯＳプロセスを用いて製造することが出来ない点である。これは１回のポリシリコン堆積ステップを用いて標準のＣＭＯＳプロセスでよいが、積層型と分離型のゲート配列は、フローティングゲートと制御ゲート用には２回のポリシリコン堆積ステップを必要とするからである。
【０００４】
制御ゲートと単一のポリシリコン層で形成されたフローティングゲートを具備したＣＭＯＳ ＥＥＰＲＯＭは、米国特許第５，８８６，３７６号と文献（A Single Poly EEPROM Cell Structure For Use In Standard CMOS Process;著者Ohsaki et al.,IEEE Journal of Solid-State Circuits,Vol.29,NO.3,March 1994）に開示されている。ここに開示された単一のポリ層のメモリセルは、隣接して配置されたＮＭＯＳトランジスタとＰＭＯＳトランジスタを有する。ＮＭＯＳトランジスタとＰＭＯＳトランジスタにおいて共通のポリシリコンゲートは、フローティングゲートとして機能し、ＰＭＯＳトランジスタの上の領域は、メモリセルの制御ゲートとして機能する。
【０００５】
しかし、前掲の特許と文献に開示された単一ポリ層のメモリセルを消去する際には２つの問題がある。フローティングゲートの電荷を消去する１つのアプローチは、高い消去用の電圧を離間したソース領域とドレイン領域にかけること、及び、ＮＭＯＳトランジスタを接地しながらＰＭＯＳトランジスタのｎ型ウェルにかけることが必要である。ゲートのキャパシタンス比率、即ちＰＭＯＳトランジスタのゲートのキャパシタンス対ＮＭＯＳトランジスタのゲートのキャパシタンスの比率は、１よりも遙かに大きく、高い消去用の電圧はｎ型ウェルとｐ型ウェルの接合部破壊電圧に近づく。例えば、これは０．２５ミクロン技術に対しては、１３−１５ボルトである。ウェル即ちタブの破壊電圧は、デバイスの信頼性及びデータの保持能力を低下させる。
【０００６】
フローティングゲートの電荷を消去する別なアプローチは、ＰＭＯＳトランジスタを接地しながらＮＭＯＳトランジスタの離間したソース領域とドレイン領域に高い消去用電圧をかけることが必要である。ゲートのキャパシタンス比率によっては、この高い消去用電圧は、ＰＭＯＳトランジスタの接合部破壊電圧に近づき、通常これは、０．２５ミクロン技術に対しては７−９ボルトである。消去中にドレイン電圧が接合部破壊電圧に近づくとホールがフローティングゲートに注入され、その結果デバイスの信頼性とデータの保持能力が下がる。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、消去可能なメモリデバイスとデバイスの信頼性及びデータの保持能力を低下させることなくデバイス内のメモリセルを消去する方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明によれば、基板と基板内に形成されたメモリセルを有する電気的に消去可能なメモリデバイスが提供できる。本発明のメモリセルは、請求項１に記載した特徴を有する。即ち、基板と基板内に形成された複数のメモリセルとを有し、メモリセルは、基板内に第１導電型の第１領域と、第１領域内で離間して配置されたソース領域とソース領域とドレイン領域と、ソース領域とドレイン領域の間に形成されたチャネル上の上に形成されたゲートとを有する第１ＭＯＳトランジスタと、基板内で第１領域に横方向で隣接して形成された第２導電型の第２領域と、第２領域の上に形成された第１電極と、それらの間に形成された絶縁層と、第２領域内に形成され第２電極を形成する第１導電型の第３領域とを有するキャパシタと、第１ＭＯＳトランジスタのゲートと、キャパシタの第１電極とが接続されてフローティングゲートを構成し、第２領域が制御ゲートとして機能し、第１ＭＯＳトランジスタのソース領域とドレイン領域に第１極性の第１基準電圧をかけ、第２極性の第２基準電圧を第１領域にかけ、第２極性の第３基準電圧を第３領域に印加して、メモリセルの少なくとも１つを選択的に消去する消去回路とを有し、第１ＭＯＳトランジスタの接合部破壊電圧以上の電圧がかからない。言い換えると、メモリセルのフローティングゲートと制御ゲートは、ＣＭＯＳプロセスの間の単一ポリ層堆積ステップで形成される。
【０００９】
第１と第２の基準電圧が第１ＭＯＳトランジスタにバイアスをかけ、その結果、選択されたメモリセルを消去する第３基準電圧が第１ＭＯＳトランジスタの接合部破壊を引き起こすことはない。言い換えると、第１ＭＯＳトランジスタにかけられるバイアス電圧により、フローティングゲートの電荷を消去するためにメモリセルにかけられる消去用電圧を低下させる。更にまた、バイアス電圧が第１ＭＯＳトランジスタに印加された場合には、データを消去するのに必要な時間が大幅に短くなる。この本発明の特徴は、ゲートのキャパシタンス比率、即ち、キャパシタのキャパシタンス対第１ＭＯＳトランジスタのゲートのキャパシタンスの比率が１以上の時に特に利点がある。
【００１０】
さらに本発明は、請求項２に記載した特徴を有する。即ち、第１基準電圧の絶対値は、７ボルト以下である。さらに請求項３に記載した特徴を有する。即ち、第２基準電圧の絶対値は、０−２ボルトの範囲内である。 請求項４に記載した特徴を有する。即ち、第３基準電圧の絶対値は、３−７ボルトの範囲内である。電気的に消去可能なメモリデバイスの技術サイズに応じて、第３基準電圧は、第１ＭＯＳトランジスタの接合部破壊が第１基準電圧と第２基準電圧により引き起こされないようなものとなる。本発明は、請求項８に記載された特徴を有する。即ち、第１導電型は、Ｐ型で、第２導電型は、Ｎ型である。
【００１１】
本発明の他の態様は、電気的に消去可能なメモリデバイス内の単一ポリ層メモリセルを消去する方法を提供する。本発明は、請求項２２記載した特徴を有する。即ち、電気的に消去可能なメモリデバイス内の単一ポリ層メモリセルを消去する方法において、第１極性の第１基準電圧を、単一ポリ層のメモリセルの第１導電型の第１領域内の第１ＭＯＳトランジスタの離間したソース領域とドレイン領域に印加するステップと、第２極性の第２基準電圧を第１領域に印加するステップと、第２極性の第３基準電圧を第１領域に横方向で隣接する第２領域内のキャパシタの電極に印加するステップとを有する。
【００１２】
本発明は、請求項２３に記載した特徴を有する。即ち、第１基準電圧と第２基準電圧が第１ＭＯＳトランジスタにバイアスをかけ、その結果単一ポリ層のメモリセルを消去するための第３基準電圧は、第１ＭＯＳトランジスタの接合部破壊を引き起こさない。
【００１３】
【発明の実施の形態】
図１に本発明の電気的に消去可能なメモリデバイス１０を示す。電気的に消去可能なメモリデバイス１０は基板１２と基板１２内に形成された複数のメモリセルを有するが、１つのメモリセル１４のみを同図では示している。メモリセル１４は基板１２内に第１導電型の第１領域１６を有する。この実施例においては、第１領域１６はＮ型である。第１ＭＯＳトランジスタ１８が第１領域１６内に形成され、ソース領域２０とドレイン領域２２を有し、その間にチャネル２４が形成され、且つ、チャネル２４の上に第１領域１６を有する。絶縁層即ちゲート酸化物層２８がゲート２６とチャネル２４を分離している。ゲート酸化物層２８の厚さは、５−１２ｎｍである。
【００１４】
電気的に消去可能なメモリデバイス１０はさらに基板１２内に第１領域１６に横方向に隣接して、第２導電型の第２領域３０を有する。この実施例においては、第２領域３０はＰ型である。第１電極３４を有するキャパシタ３２が第２領域３０の上に形成され、そして絶縁層即ち酸化物層３６がそれらの間に形成される。キャパシタ３２の第２電極は、第１導電型の少なくとも１つの第３領域３８により第２領域３０内に形成される。第１ＭＯＳトランジスタ１８のゲート２６とキャパシタ３２の第１電極３４は、接続されてフローティングゲート４０を形成し、第２領域３０は制御ゲートとして機能する。
【００１５】
本発明のメモリデバイスは、特定の電圧を供給することによりメモリセルの少なくとも１つを選択的に消去する消去回路を有する。この消去回路は３種類の電圧ソースとスイッチ４２ａ−４２ｃで示されている。これらの電圧ソースは、オンチップあるいは外部回路、あるいはそれらの組み合わせで得られる。外部入力ピンが集積回路パッケージ内に具備され、外部電圧を取り入れるために集積回路のそれぞれのパッドに接続されている。
【００１６】
ここに示された実施例においては、スイッチ４２ａ−４２ｃが消去状態として示されている。従って、負の第１基準電圧が第１ＭＯＳトランジスタ１８のソース領域２０，ドレイン領域２２に第１電圧ソースとスイッチ４２ａにより与えられる。この第１基準電圧が７ボルト以下の絶対値を有する。
【００１７】
第２基準電圧が第１領域１６に第２電圧ソースとスイッチ４２ｂにより与えられる。この第２基準電圧の絶対値は、０−２ボルトの範囲である。第１領域１６内に第１領域に対し第２基準電圧を与えるＮ＋領域４４が形成されている。さらに正の第３基準電圧が第２領域３０内の第３領域３８に、第３電圧ソースとスイッチ４２ｃにより与えられる。第３基準電圧の絶対値は、３−７ボルトの範囲である。当業者は、様々な半導体領域を逆にしたり、或いは電圧ソースの極性を逆にすることも可能である。
【００１８】
電気的に消去可能なメモリデバイス１０は、それぞれの電圧ソースとスイッチ４２ａ−４２ｃからプログラム電圧Ｐ１−Ｐ３と読みとり電圧Ｒ１−Ｒ３を供給することが出来る。従ってこれらの電圧と関連する回路部分の説明は割愛する。
【００１９】
本発明の重要な特徴によれば、第１と第２の基準電圧が第１ＭＯＳトランジスタ１８にバイアスをかけて、その結果メモリセル１４を消去する第３の基準電圧は、第１ＭＯＳトランジスタの接合部破壊を引き起こすことはない。言い換えると、第１ＭＯＳトランジスタ１８に加えられたバイアス電圧により、フローティングゲート４０の電荷を取り除くためにメモリセル１４に加えられる消去電圧を低下させることが出来る。更にまた、バイアス電圧が第１ＭＯＳトランジスタ１８に加えられるとデータを消去するのに必要な時間は、図２に示すように大幅に低下する。
【００２０】
図２のグラフを参照するに、メモリセル１４に対する必要な消去電圧と消去時間との関係を第１ＭＯＳトランジスタ１８のソース領域２０，ドレイン領域２２にかかる様々なバイアス電圧レベルについて次に議論する。例えば、−２ボルトが図２の点５０で示されるようにソース領域２０，ドレイン領域２２にかけられたときには、５．６ボルトの消去電圧が消去時間が１０秒にする場合に必要である。−３ボルトが点５２に示すようにソース領域２０，ドレイン領域２２にかけられたときには、５．５ボルトの消去電圧が消去時間を７秒とするために必要である。同様に、−５ボルトが５４に示すようにソース領域２０，ドレイン領域２２にかけられたときには、５．５ボルトの消去電圧が消去時間を１秒とするために必要である。
【００２１】
第１ＭＯＳトランジスタ１８のソース領域２０，ドレイン領域２２にかけられる負のバイアス電圧がさらに絶対値が大きな負の値になる場合には、第１ＭＯＳトランジスタ１８を導通するのに必要な電圧、そしてそれ故にフローティングゲート４０の電荷を消去する電圧は低下する。斯くして第１ＭＯＳトランジスタ１８の接合部破壊を引き起こすことなくメモリセル１４を消去できるが、その理由は、第１ＭＯＳトランジスタ１８にバイアスをかけた結果必要とされる電圧が低下するからである。この本発明の特徴は、特にキャパシタンス比率、即ちキャパシタ３２のキャパシタス対第１ＭＯＳトランジスタ１８のゲート２６のキャパシタンスの比率が１以上の時に重要である。第１ＭＯＳトランジスタ１８にバイアスをかけることなくメモリセル１４を消去するのに必要な高い消去電圧が第１ＭＯＳトランジスタ１８の接合部破壊電圧（０．２５ミクロン技術に対しては７−９ボルト）に近づく。消去中に接合部破壊電圧に近づいたドレイン電圧は、ホールをフローティングゲートに注入し、斯くして、デバイスの信頼性とデータの保持能力を低下させる。
【００２２】
本発明の別の特徴は、電気的に消去可能なメモリデバイス１０内の単一ポリ層のメモリセル１４を消去する方法である。本発明の方法は、（Ａ）単一ポリ層のメモリセル１４の第１導電型の第１領域１６内の第１ＭＯＳトランジスタ１８のソース領域２０，ドレイン領域２２に第１極性の第１基準電圧を供給するステップと、（Ｂ）第１領域に第２極性の第２基準電圧を供給するステップと、（Ｃ）第１領域に横方向で隣接する第２領域内のキャパシタ３２の第１ＭＯＳトランジスタ１８に第２極性の第３基準電圧を供給するステップを含む。
【００２３】
第１基準電圧と第２基準電圧が第１ＭＯＳトランジスタ１８にバイアスをかけ、その結果単一ポリ層のメモリセル１４を消去する第３基準電圧は、第１ＭＯＳトランジスタ１８の接合部破壊を引き起こすことはない。
【図面の簡単な説明】
【図１】本発明によるＥＥＰＲＯＭの単一ポリメモリセルと消去回路の断面図。
【図２】様々なバイアス電圧に対する図１の単一ポリメモリセルの消去電圧と消去時間との関係を表すグラフ。
【符号の説明】
１０ 電気的に消去可能なメモリデバイス
１２ 基板
１４ メモリセル
１６ 第１領域
１８ 第１ＭＯＳトランジスタ
２０ ソース領域
２２ ドレイン領域
２４ チャネル
２６ ゲート
２８ ゲート酸化物層
３０ 第２領域
３２ キャパシタ
３４ 第１電極
３６ 酸化物層
３８ 第３領域
４０ フローティングゲート
４２ スイッチ
４４ Ｎ＋領域

Claims (8)

1. （１）基板、
   （２）前記基板内に形成された複数のメモリセルとを有し、
   前記メモリセルの各々は、
   （Ａ）前記基板内に形成された第１導電型の第１領域と、
   （Ｂ）前記第１領域内で離間して配置されたソース領域とドレイン領域と、前記ソース領域とドレイン領域の間のチャネル上に形成されたゲートとを有する第１ＭＯＳトランジスタと、
   （Ｃ）前記基板内で前記第１領域に横方向で隣接して形成された第２導電型の第２領域と、
   （Ｄ）前記第２領域の上に形成された第１電極と、それらの間に形成された絶縁層と、前記第２領域内に形成され第２電極を構成する第１導電型の第３領域とを有するキャパシタであって、
   前記第１ＭＯＳトランジスタのゲートと、前記キャパシタの第１電極とが接続されてフローティングゲートを構成し、
   （３）前記第１ＭＯＳトランジスタのソース領域とドレイン領域に第１極性の第１基準電圧をかけ、前記第１極性と逆の第２極性の第２基準電圧を前記第１領域にかけ、前記第２極性の第３基準電圧を前記第３領域にかけ、前記メモリセルの少なくとも１つを選択的に消去するように適合された消去回路であって、前記第１ＭＯＳトランジスタの接合部破壊電圧以上の電圧がかからないようになっている消去回路とを有し、
   ここで、前記第１導電型がＮ型の場合は、前記第２導電型がＰ型、前記第１極性が負、および前記第２極性が正であり、ならびに
   前記第１の導電型がＰ型の場合は、前記第２導電型がＮ型、前記第１極性が正、および前記第２極性が負である、ようになっていることを特徴とする電気的に消去可能なメモリデバイス。
2. （１）基板、
   （２）前記基板内に形成された複数の単一ポリ層メモリセルとを有する電気的に消去可能なメモリデバイスにおいて、
   （Ａ）前記基板内の第１導電型を有する第１領域内に形成され、離間して配置されたソース領域とドレイン領域を有する第１ＭＯＳトランジスタと、
   （Ｄ）前記基板内の第２導電型を有する第２領域の上に形成された第１電極と、それらの間に形成された絶縁層と、前記第２領域内に規定され第２電極を形成する第１導電型を有する第３領域とを有するキャパシタと、
   （３）前記第１ＭＯＳトランジスタのソース領域とドレイン領域に第１極性の第１基準電圧をかけ、前記第１極性と逆の第２極性の第２基準電圧を前記第１領域にかけ、第２極性の第３基準電圧を前記第３領域に印加して、前記単一ポリ層のメモリセルの少なくとも１つを選択的に消去するように適合された消去回路からなり、
   ここで、前記第１導電型がＮ型の場合は、前記第２導電型がＰ型、前記第１極性が負、および前記第２極性が正であり、
   前記第１の導電型がＰ型の場合は、前記第２導電型がＮ型、前記第１極性が正、および前記第２極性が負であり、
   前記第１ＭＯＳトランジスタのソース領域とドレイン領域がそれらの間にチャネルを規定し、
   前記第１ＭＯＳトランジスタは、前記チャネル上にゲートを有し、ならびに
   前記第１ＭＯＳトランジスタのゲートと前記キャパシタの第１電極とは接合されてフローティングゲートを形成する、ことを特徴とする電気的に消去可能なメモリデバイス。
3. 前記第１基準電圧と第２基準電圧が前記第１ＭＯＳトランジスタにバイアスをかけ、その結果単一ポリ層のメモリセルを消去するための第３基準電圧は、前記第１ＭＯＳトランジスタの接合部破壊を引き起こさないことを特徴とする請求項２記載のデバイス。
4. 前記第２領域は、前記第１領域と横方向で接していることを特徴とする請求項２記載のデバイス。
5. 前記第１基準電圧の絶対値は、７ボルト以下であり、
   前記第２基準電圧の絶対値は、０−２ボルトの範囲内であり、
   前記第３基準電圧の絶対値は、３−７ボルトの範囲内であり、
   前記メモリデバイスは、ＥＥＰＲＯＭデバイスであり、
   前記消去回路は、一時にメモリセルグループを消去するためにメモリセルのグループに接続され、
   前記第１導電型は、Ｐ型で、第２導電型は、Ｎ型であり、
   前記消去回路は、外部ソースから電圧を受領する少なくとも１つの入力を有することを特徴とする請求項２記載のデバイス。
6. 請求項１−５に記載されたデバイスの消去方法において、
   （Ａ）第１極性の第１基準電圧を、前記単一ポリ層のメモリセルの第１導電型の第１領域内の第１ＭＯＳトランジスタの離間したソース領域とドレイン領域に印加するステップと、
   （Ｂ）前記第１極性と逆の第２極性の第２基準電圧を、第１領域に印加するステップと、
   （Ｃ）第２極性の第３基準電圧を、第１領域に横方向で隣接する第２導電型を有する第２領域内のキャパシタの前記第１導電型を有する電極に印加するステップと
   ここで、前記第１導電型がＮ型の場合は、前記第２導電型がＰ型、前記第１極性が負、および前記第２極性が正であり、ならびに
   前記第１の導電型がＰ型の場合は、前記第２導電型がＮ型、前記第１極性が正、および前記第２極性が負である、ことを特徴とするデバイスの消去方法。
7. 前記第１基準電圧と第２基準電圧が前記第１ＭＯＳトランジスタにバイアスをかけ、その結果単一ポリ層のメモリセルを消去するための第３基準電圧は、前記第１ＭＯＳトランジスタの接合部破壊を引き起こさない
   ことを特徴とする請求項６記載のデバイスの消去方法。
8. 前記第１基準電圧の絶対値は、７ボルト以下であり、
   前記第２基準電圧の絶対値は、０−２ボルトの範囲内であり、
   前記第３基準電圧の絶対値は、３−７ボルトの範囲内であり、
   前記メモリデバイスは、ＥＥＰＲＯＭデバイスであり、
   単一ポリ層メモリセルのグループが、一時に消去され、
   前記第１導電型はＰ型で、第２導電型はＮ型であることを特徴とする請求項６に記載のデバイスの消去方法。

Images