JP4159120B2 - 非同期データをディジタル信号に挿入する方法及び装置 - Google Patents
非同期データをディジタル信号に挿入する方法及び装置 Download PDFInfo
- Publication number
- JP4159120B2 JP4159120B2 JP16745695A JP16745695A JP4159120B2 JP 4159120 B2 JP4159120 B2 JP 4159120B2 JP 16745695 A JP16745695 A JP 16745695A JP 16745695 A JP16745695 A JP 16745695A JP 4159120 B2 JP4159120 B2 JP 4159120B2
- Authority
- JP
- Japan
- Prior art keywords
- sample
- samples
- input source
- data
- bit rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0628—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing the input and output signals being derived from two separate clocks, i.e. asynchronous sample rate conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
- H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
- H04N7/0882—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital for the transmission of character code signals, e.g. for teletext
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
- H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
- H04N7/54—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous
Description
【０００１】
【発明の属する技術分野】
本発明は、第１のビットレートを有するディジタルデータを第１のビットレートより高い第２のビットレートを有するディジタルデータのストリームに挿入する方法及び装置に係る。本発明は、特に、テレテキストデータをディジタル化されたビデオ信号に挿入するため使用することができる。
【０００２】
【従来の技術】
従来、「アナログ」伝送中に、テレテキストデータは、垂直ブランキング間隔のラインの複合アナログビデオ信号に挿入されている。
画像圧縮装置において、画像に対応するデータと、テレテキストデータのような補足データは、別々のパケットで伝送することができる。テレテキスト機能の冗長性を回避するため圧縮信号復号器にテレテキスト復号器を組込む受像機の場合、テレテキストデータを含むアナログビデオ信号が受像機に供給される。
【０００３】
【発明が解決しようとする課題】
テレテキストデータのビットレートは、6.9375 Mbit/s であり、一方、CCIR 601 ディジタル標準規格に準拠するビデオ入力源の周波数は、ルミナンスに対し13.5 MHzである。
本発明は、第１のビットレートを有する第１の入力源からのディジタルデータを表わすサンプルを上記第１のビットレートよりも高い第２のビットレートを有する第２の入力源からのディジタル化された信号に挿入する方法及び装置の提供を目的とする。
【０００４】
【課題を解決するための手段】
本発明の目的を実現する第１のビットレートを有する第１の入力源からのディジタルデータを表わすサンプルを上記第１のビットレートよりも高い第２のビットレートを有する第２の入力源からのディジタル化された信号に挿入する方法は、上記第１の入力源の各データが上記第２のビットレートのサンプルの系列の中の少なくとも一つのサンプルと関連付けられる段階と、上記サンプルがその係数の組が上記関連付けによって先に生じた特定の位相誤差に関連付けられた多相フィルタに与えられる段階と、上記フィルタを通されたサンプルが上記ディジタル化された信号に含まれる段階とからなる。
【０００５】
上記の「フィルタを通されたサンプルが上記ディジタル化された信号に含まれる」における用語「含まれる」は、ディジタル化された信号のサンプルをフィルタリングされたサンプルで多重化することによって置き換えるということに限定されることはなく、特に、フィルタリングされたサンプルをディジタル化された信号のサンプルに付け加える場合も含んでいる。
【０００６】
本発明の一実施例において、多相フィルタの係数の組は、第１の入力源からの必要とされるデータの波形から得られる。
本発明の一実施例において、多相フィルタはフィルタリングで生じ得る結果が格納されたメモリを有し、メモリはフィルタのコンボリューションウィンドウの現在のサンプル毎に、最初にフィルタに関連付けられた位相誤差を表わすデータによってアドレスを指定され、次にコンボリューションウィンドウの内容を表わすデータによってアドレスを指定される。
【０００７】
本発明の一実施例において、そのビットレートが上記第２の入力源のビットレートであるサンプルと上記第１の入力源のデータの上記関連付けは、Ｑが次の式：
Ｑ＝Ｆｐ／Ｆｂ
〔式中、Ｆｂ及びＦｐは夫々上記第１及び第２の入力源のビットレートを表わす〕によって表わされる場合に、平均として実質的にＱ個のサンプルと関連付けられるよう実行される。
【０００８】
本発明の一実施例において、そのビットレートが上記第２の入力源のビットレートであるサンプルと上記第１の入力源のデータの上記関連付けは、Ｍ及びＮが式：
Ｆｐ／Ｆｂ＝Ｎ／Ｍ
に対する最小の整数値を表わす場合に、上記第１の入力源からのＭ個のデータがＮ個のサンプルと関連付けられるよう実行される。
【０００９】
本発明の一実施例において、上記第１の入力源によって送出された異なるデータの数に対する送出されたサンプルの数の比で表わされる現在の繰り返しレートが、比Ｆｐ／Ｆｂで表わされる理論的な繰り返しレートよりも小さい限り、上記第１の入力源からのデータは繰り返される。
本発明の一実施例において、上記第１の入力源からの同一の一定データを有する上記サンプルの中で、一つを除く全てが強制的にヌル値にされる。
【００１０】
本発明の一実施例において、その初期値に保たれた上記サンプルは、上記第１の入力源からの上記同一の一定データを有する上記最初のサンプルである。
本発明の一実施例において、上記第１の入力源によって送出された異なるデータの数に対する送出されたサンプルの数の比で表わされる現在の繰り返しレートが、比Ｆｐ／Ｆｂで表わされる理論的な繰り返しレートよりも大きくなるとき、上記第２の入力源からビットレートＦｐで送出される前記サンプルは上記第１の入力源からのデータを有し、他の全てのサンプルはヌル値を有する。
【００１１】
本発明の一実施例において、Ｘが最も近い整数に丸められた理論的な繰り返しレートを表わす場合に、あるサンプルはＸ回繰り返され、Ｘ回の繰り返しのないデータと関連付けられたサンプルの系列に続く最初のサンプルは、所謂位相ラプチャー(phase rupture) 、即ち、位相にずれかある。
本発明の一実施例において、多相フィルタに与えられるサンプルは、コンボリューションウィンドウ内で位相ラプチャーが生じないよう偏移される。
【００１２】
本発明の一実施例において、上記サンプルの系列が上記多相フィルタのコンボリューションウィンドウを通り、上記ウィンドウは「現在のサンプル」と呼ばれるサンプルを含み、
− 位相ラプチャーのあるサンプルが上記コンボリューションウィンドウに入力されない限り、上記サンプルの補正は行われることがなく、
− 位相ラプチャーのあるサンプルが上記現在のサンプルの左側にあるとき、そのサンプル及びその次のサンプルは左向きに１サンプル分がシフトされ、
− 位相ラプチャーのあるサンプルが上記現在のサンプルであるか、又は、上記現在のサンプルの右側にあるとき、その前のサンプルが右向きに１サンプル分がシフトされる。
【００１３】
本発明の一実施例において、上記第１の入力源はテレテキストデータの２値の入力源である。
本発明の一実施例において、上記ディジタル化された信号は、CCIR 601ディジタル標準規格に準拠する信号である。
本発明の一実施例において、上記必要とされる波形はテレテキスト仕様に定められたビットに対応するパルスに類似する。
【００１４】
本発明の一実施例において、上記係数の組は、Ｘが組の中の係数を表わし、Ｐが組に関連付けられた位相誤差を表わし、ｋが定数を表わし、ｍが組当たりの係数の数の関数である定数を表わす場合に、以下の式：
Ｃ（Ｐ，Ｘ）＝ｋ＊（０．５＋０．５Ｃｏｓ（π（ｍ＊Ｘ＋Ｆｐ＊Ｐ））
によって定められる。
【００１５】
その上、本発明の他の目的を実現する第１のビットレートを有する第１の入力源からのディジタルデータを表わすサンプルを上記第１のビットレートよりも高い第２のビットレートを有する第２の入力源からのディジタル化された信号に挿入する装置は、上記第１の入力源の各データを上記第２のビットレートの少なくとも一つのサンプルと関連付ける手段と、その係数の組が先に生じた位相誤差に依存する上記サンプルを多相フィルタリングする手段と、上記フィルタリングされたサンプルを上記ディジタル化された信号に含める手段とからなる。
【００１６】
本発明の一実施例において、上記関連付け手段は、上記第１の入力源からの各データと関連付けられるべきサンプル数を記憶する手段を有する。
本発明の一実施例において、同一のデータを有する全サンプルをその中の一つを除いて強制的にゼロにするデシメーション(decimation)手段であって、前記第１の入力源からの前記データを有するサンプルの系列のデシメーション手段を更に有する。
【００１７】
本発明の一実施例において、上記装置は、シフトレジスタと、上記フィルタに与えられるサンプルに位相ラプチャーが生じないよう制御された多重化手段を更に有する。
本発明の一実施例において、上記多相フィルタリング手段は、上記フィルタのコンボリューションウィンドウの内容と、各サンプルに関連付けられた位相誤差を利用してアドレスが指定され、上記フィルタリングで得ることができる結果を記憶する手段を有する。
【００１８】
本発明の他の目的を実現する第１のビットレートを有する第１のディジタルデータを表わすサンプルを上記第１のビットレートよりも高い第２のビットレートを有する第２の入力源からのディジタル化された信号に挿入する方法は、上記第１のデータの各々が上記第２のビットレートのサンプルの系列の中の少なくとも一つのサンプルと関連付けられる段階と、上記関連付けによって生じた位相誤差を補正する段階とからなる。
【００１９】
本発明の一実施例において、上記補正する段階は、その係数の各組が前記関連付けによって先に生じた特定の位相誤差に関連付けられた多相フィルタを使用して実行される段階を有する。
【００２０】
【発明の実施の形態】
添付図面を参照して以下の説明を読むことにより、本発明はより良く理解され、他の利点及び特徴が明らかになるであろう。
本発明の一実施例において、ディジタル化された信号は、CCIR 601ディジタル標準規格に準拠するビデオ信号であり、そのルミナンスに対するビットレートが（１３．５Ｍｂｙｔｅ／ｓに対応する）１３．５ＭＨｚである。テレテキスト情報は、ビットレートが６．９３７５Ｍｂｉｔ／ｓの２値信号である。
【００２１】
図１はテレテキスト仕様に準拠した値１のビットに対応するパルス形状を示す図である。先に説明した２値信号のビットは、従って、ディジタル化ビデオ信号のサンプルが含まれるよう処理される必要があるので、ディジタル化ビデオ信号がアナログ信号に再び変換された後、かかるビットに対応するサンプルはテレテキスト仕様によって規定されたパルスに非常に近似したパルスをアナログ領域に生じる。
【００２２】
以下の説明では、Ｆｐはディジタルビデオ入力源のビットレートを表わし、Ｆｂはテレテキストビットの入力源のビットレートを表わす。本例では、Ｆｐは２７ＭＨｚであり、成分Ｙ，Ｕ，Ｖは時分割多重化され、各成分Ｕ，Ｖは６．７５Ｍｂｙｔｅ／ｓのビットレートを有する場合を想定する。
図２は本発明による装置のブロック図である。２値入力源１は、ビットレートＦｂのビットの系列としてテレテキスト情報を供給する。上記データはバッファメモリ２に格納され、ディジタルビデオ入力源３のレートＦｐのサンプルのビット列をデシメータ及びシフトレジスタ４に供給するプロトコルを用いて読み出される。シフトレジスタ４は、ある数のビットをシーケンス再生器５に並列に供給する。シーケンス再生器５の機能については後述する。再生器５の出力に並列にあるビット数は、レジスタ４の出力と同数であり、フィルタ６のコンボリューションウィンドウに一致する。本実施例において、フィルタ６は多相フィルタである。フィルタ６の出力の信号は、ディジタルビデオ信号と同数のビットを用いて符号化された信号である。本実施例において、ディジタルビデオ信号は８ビットを用いて符号化される。
【００２３】
シーケンサ回路７は、回路４、５及び６を夫々制御する信号「デシメート」、「リストア」及び「フェーズ」を発生する。シーケンサはディジタル化ビデオ信号の水平及び垂直同期信号と同期されている。
フィルタリングされたサンプルは、マルチプレクサ８によってディジタル化信号に多重化される。
【００２４】
上記プロトコルの役目は、バッファメモリ２からの２値の値及びディジタルビデオ入力源からのサンプルに対し、できる限り同一の時間スケールを見つけることである。２進入力源のビットの出力がディジタルビデオ入力源よりも遅い場合、２進入力源からの所定のビットは、２個以上のサンプルと関連付けられよう上記プロトコルを用いてより多数の回数供給することができる。換言すれば、２進入力源からのビットは、周波数Ｆｐの少なくとも一つのサンプルに亘って時間的に「展開」することが可能である。
【００２５】
例えば、ＦｐとＦｂの比が３である場合、２進入力源からのビットは、周波数Ｆｐの３個のサンプルの間に正確に上記プロトコルによって繰り返される。
より一般的には、以下の式：
Ｆｐ／Ｆｂ＝Ｎ／Ｍ 又は Ｎ／Ｆｐ＝Ｍ／Ｆｂ
に対し二つの最小の整数Ｍ及びＮを定める。
【００２６】
一般的な場合、比Ｎ／Ｍは整数ではない。本発明の一実施例の場合、Ｎ＝１４４、Ｍ＝３７、又はＮ／Ｍ＝３．８９１８９が得られる。以下の説明では、この比を理論的繰り返しレートと呼ぶ。上記例において非整数であるこの理論的繰り返しレートは公称値であること、２進値の「部分的な」繰り返しが可能ではないのでこのレートをそのまま使用することは不可能であることが明らかである。従って、かかるレートを平均として考慮するため、ビットが４回以上繰り返される場合がある。
【００２７】
テレテキストの場合、テレテキストデータの１ビットは、４が比Ｎ／Ｍに最も近い整数であるならば、約４個のサンプルと関連付けられる。
プロトコルによって実行される展開は、周期Ｎ／Ｆｐが周期Ｍ／Ｆｂに一致する場合、周波数ＦｂのＭビットの各サイクル、或いは、周波数ＦｐのＮサンプルの各サイクルの後に平均としてＮ／Ｍと正確に一致する。理論的繰り返しレートの実質はＮ個のサンプルに亘って展開されたＭビットの平均として得られる。
【００２８】
上記実施例において、プロトコルは、プロトコルによって送出された各ビットのレベルで理論的繰り返しレートにかなり近似的に一致するよう設計されている。本明細書中に用いられる位相は、２進入力源からのビットの理論的位置と、それが関連付けられているサンプルとの間の遅延として定義されている。
本発明の一実施例において、プロトコルは以下の如く定められている：
開始
第１のビットの送出
現在の繰り返しレートの計算
もし、（現在の繰り返しレート＜理論的繰り返しレート）であるならば、
最後に送出されたビットを繰り返す
それ以外ならば、
次のビットの送出
終了
現在の繰り返しレートは、サイクルの開始以降に入力源によって送出されたサンプル数と、サイクルの開始以降にプロトコルによって送出された種々のビットの数の比として定められている。
【００２９】
上述のアルゴリズムは、特に簡単なプロトコルの例であるが、この他のプロトコルを使用してもよい。
上述のアルゴリズムに従うサイクルを以下の表１に示す。
【００３０】
【表１】
【００３１】
ビット１０、１９、２８及び３７は３回だけ繰り返され、一方、他の全てのビットは４回繰り返される。ビットを３回だけ繰り返すことにより、１列に４回現れる他のビットの繰り返しによって生じた位相誤差を繰り返しのない場合に対応する位相偏移を用いて補正し得るようになる。勿論、この補正はサイクルの最後ではじめて完全である。
【００３２】
次いで、最後のビットが実際的に次のサイクルの最初のビットである場合、ビット１１、２０、２９及び“３８”の最初の送出を１サンプルだけ進める。
図３は位相誤差がビット毎及びサンプル毎に累積する様子を示す図である。テレテキストデータのビットは、通常、１／Ｆｐ＝１４４．１４４ｎｓの間隔を有する。同図において、Ｂｉ（ｉ＝１，２，．．．，１３）は、１サイクルのｉ番目のビットを示している。４サンプルに亘って展開する場合、実効間隔は、実質的に４／Ｆｂ＝１４８．１４８ｎｓであり、４．００４ｎｓが長くなる。第３７サンプル、即ち、ビット１０に関連付けて示された最初のサンプルは、このビット上でΔ＝９×４．００４＝３６．０３６ｎｓの進みがある。上記プロトコルはビット１０番に４個ではなく３個のサンプルだけを関連付け、進みΔの部分的な回復を可能にさせる。周期が１／Ｆｂ＝３７．０３７ｎｓである場合、次のビット（１１番）の開始は、第４０サンプル上で３．００３ｎｓの進みがある。位相が正確に一致するのは、１４５番目のサンプル（次のサイクルの最初のサンプル）だけである。
【００３３】
以下の表２は上記プロトコルによって新しいビットが関連付けられたサイクルのサンプル毎の進みΔを示す。
【００３４】
【表２】
【００３５】
表２は位相ラプチャーに対応するサンプルに関連付けられた位相誤差（この例では、サンプル１、４０、７５及び１１０）を格納するだけで記憶することが可能である。他の全てのサンプルに対応する位相誤差は、ラプチャーのある最先のサンプルの位相誤差と、その二つのサンプル間の周期Ｆｐの数とから簡単に得られる。
【００３６】
例えば、サンプル３８に関連する位相誤差は、サンプル１の位相誤差（この例では０ｎｓ）と、各々に１．００１の誤差がある３７回の周期によって上記二つのサンプルが分割されることから得られ：即ち、全誤差は、（０＋３７）＊１．００１＝３７．０３７ｎｓである。
サンプル９４に関連する誤差は、（２＋９４−７５）＊１．００１＝２１．０２１ｎｓである。
【００３７】
従って、位相偏移は与えられた位置で巧妙に与えられる。
３回だけ繰り返されるビットの位置は、全てのサイクルに亘って同一である。本発明の他の実施例において、プロトコルの実際的な実装がビットの繰り返し回数をサイクルの開始に対するその数の関数として与える参照テーブルの形式で行われている。これにより、前述のアルゴリズムを直接実装する場合に必要とされる分割の計算が回避される。特に、３回しか繰り返されないビット数を記憶するだけで十分であり、メモリの著しい節約が得られる。
【００３８】
図４はサンプル内における第１の入力源からのデータの分布と、上記サンプルに対し実行されるデシメーションと、位相偏移を表わす信号の再生を示す図である。
同図の「プロトコルからの直列ビット」欄に示す如く、シフトレジスタ及びデシメータ４は、プロトコルから直列のビットを受ける。デシメータは以下の動作を実行する：サンプルの系列上に同一のビットを搬送し、一つを除いて全てのサンプルを強制的にゼロにする。本発明の一実施例において、ゼロに設定されていないサンプルの位置は、系列の中の最初のサンプルの位置であり：このサンプルを「有効」なサンプルと呼ぶ。同図の「デシメート信号」欄には、サンプルがシフトレジスタに入った後、デシメータがサンプルの系列に与える影響が示されている。Ｂｉの値は１又は０の何れでもよい。他の位置の値は強制的にゼロにされる。シフトレジスタはシリアル−パラレル変換を行うため使用される。この操作はシーケンス再生回路５により実行される処理のため必要である。
【００３９】
本発明の一実施例において、シーケンサ７が、プロトコルから来るサンプルを受け入れるか、或いは、強制的に０に設定されるべきであるかをシフトレジスタ４に対し示す「デシメート」信号を発生する。
本発明の一実施例において、プロトコルとデシメータの機能は、特に本発明の装置の動作を簡単な段階を用いて明らかにするため別個である。本発明の他の実施例において、プロトコルとデシメータの機能は統合され：プロトコルは、表１によって与えられた情報に依存して２又は３個のゼロが後に続くビットＢｉを送出する。
【００４０】
図５に示す如く、本発明の一実施例において、シフトレジスタは、Ｑ-4からＱ3 のように番号を付けられた８個の１ビットメモリからなり、Ｑ0 は現在のビットを表わしている。シーケンス再生回路５は、以下の如く接続された７台の双入力マルチプレクサ（９ａ乃至９ｇ）を有する。
【００４１】
【表３】
【００４２】
マルチプレクサの出力及びメモリＱ0 の出力は、アドレス符号器１０の入力に接続されている。マルチプレクサは、先にデシメートされていないサンプルの中で１サンプル先に進めることにより位相補正を受けたサンプルを示す信号「リストア」と呼ばれる２値信号の状態を使用することにより制御される。
図４の「リストア信号」欄には、デシメート信号に対するリストア信号の状態が示されている。本発明の一実施例の枠組みにおいて、リストア信号は、サンプル４０、７５、１１０及び“１４５”の場合に限り１である。
【００４３】
シーケンス再生器の役目は、フィルタのコンボリューションウィンドウに存在するサンプルを処理することにより、位相ラプチャーのないサンプルの系列をフィルタに供給することである。ビットが関連付けられたサンプルの存在は、コンボリューションウィンドウ内で避ける必要がある。かかるサンプルは、前の有効なサンプルに対する進みのため、多相フィルタによる関連するビットの処理に影響を与える。
【００４４】
本発明の一実施例において、コンボリューションウィンドウは８ビットからなる。
かかるウィンドウ内の位置Ｃに対しシフトレジスタ４のメモリと同様にＣ0 が現在のサンプルを表わすようＣ-4からＣ3 の番号を付ける。
図６はサンプルがコンボリューションウィンドウに入るとき生じる可能性のある別の例を示す。
【００４５】
位相ラプチャーのあるサンプルの位置は、信号「リストア」又は「Ｒ」によって示されている。シフトレジスタの内容はライン「Ｑ」で示され、一方、コンボリューションウィンドウ（マルチプレクサの出力にある）の内容は「Ｆ」で示されている。
時点Ｔ＋ｉに関連付けられた図６の中の八つの図は、位相ラプチャーのあるサンプルがシフトレジスタに送られた際にコンボリューションウィンドウの内容に与える影響を示している。
【００４６】
実行される処理は以下の如く要約することができる：
− 位相ラプチャーのあるサンプルがコンボリューションウィンドウに入力されない限り、マルチプレクサは透過性：即ち、ＱｉとＦｉの内容は同一である（図６の時点Ｔ）。
− 位相ラプチャーのあるサンプルが現在の位置の左側（位置−４乃至−１）にあるとき、その位相ラプチャーのあるサンプル及びそれ以降のサンプルは、左向きに１サンプル分シフトされ、ヌルサンプルがコンボリューションウィンドウ内の開放された位置に挿入される。かかるオフセットは、マルチプレクサ９ａ、９ｂ、９ｃ及び／又は９ｄを用いて行われる（図６の時点Ｔ乃至Ｔ＋３を参照のこと）。
【００４７】
− サンプルが現在の位置（位置０）、又は、現在の位置の右側（位置１乃至３）にあるとき、先行のサンプルは右向きに１サンプル分シフトされ、ヌルサンプルがコンボリューションウィンドウ内の開放された位置に挿入される（図６の時点Ｔ＋４乃至Ｔ＋７）。
【００４８】
前述の如く、本発明の一実施例のコンボリューションウィンドウは８ビットからなる。他のウィンドウサイズを使用してもよいことは明らかである。
コンボリューションウィンドウは、ディジタルビデオ信号に挿入する８ビット上に符号化されたサンプルを構成するための多相フィルタで使用される。
上記多相フィルタとは係数がサンプルとサンプルの間で変わるフィルタである。本実施例において、１サンプルが３９個の値（ｎが０と３８の間を変わる場合にｎ＊１．００１で表わされる）の中の位相誤差を取り得る場合、３９組の係数が必要である。
【００４９】
位相遷移を実行しない場合、約４倍の組数の係数が必要である。
係数の組はＲＯＭに格納されている。このメモリは、シーケンサにより発生された「フェーズ」信号によってアドレスを指定される。この信号は、現在のサンプル毎に、そのサンプルに関連付けられた位相誤差に対応する係数のアドレスを示す。
【００５０】
係数の組は、原理的に図１に示したようなパルス形状を有する曲線から得られる。実際上、コンボリューションウィンドウ内の有効なサンプルが「１」である場合、アナログ領域において、この信号が図１に示したパルスと同様のパルスを含むことを意味する。
かかる信号の形状は、応用に依存して異なることは明らかである。
【００５１】
テレテキスト仕様に対応する曲線である図１の曲線は、ある種の伝送要求を考慮して設計されている。本発明の一実施例の枠組みにおいて、テレテキスト情報の挿入は受像機で行われる。従って、伝送の拘束条件は同一ではない。
以下の説明では、係数の決定は図７の曲線の形状に基づいている。同図の曲線は縦軸の正方向に振幅の半分を平行移動され、最大の振幅が縦軸上で得られる余弦周期関数を示している。
【００５２】
係数の組は特定の位相誤差に対し定められ、この誤差はナノ秒単位の時間、即ち、ｎが０から３８の間を変わる場合のｎ＊１．００１ｎｓに対応する。各係数の組毎に、上記曲線はこの値から変換される。
本発明の一実施例において、係数は以下の如く定められる：
Ｃ（Ｐ，Ｘ）＝ｋ＊（０．５＋０．５Ｃｏｓ（π（０．２５Ｘ＋Ｆｐ＊Ｐ））
式中、ＦｐはＦｐ＝６．９７３ＭＨｚを表わし、Ｘは−４と３の間を変わり、Ｐはｎ＊１．００１ｎｓと一致し、ｎは０と３８の間を変わり、ｋは定数を表わす。
【００５３】
かくして計算された係数は多相フィルタによって使用される。
本発明の一実施例において、多相フィルタは、係数及び係数の和を含むＲＯＭ（図５に参照符号１１で示されている）を有する。
以下の表４は上記ＲＯＭの構成を示す。
【００５４】
【表４】
【００５５】
上記の表４には、コンボリューションウィンドウが取り得る１３の状態が示されている。本発明の一実施例の枠組みにおいて、ウィンドウに含まれているサンプルが１ビットだけに符号化される場合、多相フィルタは、本質的に係数の加算を行う必要がある。コンボリューションウィンドウが値「１」を有するサンプルを最大で２個しか含まない場合、所定の現在のサンプルに対し多くても１回の加算しか行う必要はない。加算の結果をＲＯＭに直接格納することにより、加算器が節約される。
【００５６】
コンボリューションウィンドウの１３の状態は、４ビット符号器（図５を参照のこと）によって符号化される。３９通りの位相は、シーケンサによって６ビットを用いて符号化される。得られた１０ビットは、そのサイズが３９×１３個の８ビット語であるＲＯＭのアドレスを指定するために使用される。
【００５７】
【発明の効果】
本発明は、ビットレートＦｐの第１の入力源からのデータが１ビットだけを用いて符号化される場合に限定されるものではないことは明らかである。
その上、本発明の一実施例において、４に近い比Ｆｐ／Ｆｂが得られる。このため、２値入力源からのデータの殆どは４個のサンプルと関連付けられる。データの中には３個のサンプルとしか関連付けられないデータが存在し、これによっって、データを１サンプル進めることによって生じた位相誤差を比較的大きい位相遷移により元に戻すことが可能になる。比Ｆｐ／Ｆｂの小数部が０．５よりも小さいような場合、データを１サンプル遅延させることによって補正が行われる。
【図面の簡単な説明】
【図１】テレテキスト仕様に準拠する実際のビットに対応するパルスを示す図である。
【図２】本発明による装置の機能的なブロック図である、
【図３】サイクルの一部の間の位相誤差の累積を示す図である。
【図４】サンプル内における第１の入力源からのデータの分布と、上記サンプルに対し実行されるデシメーションと、位相偏移を表わす信号の再生を示す図である。
【図５】シフトレジスタ及びコンボリューションウィンドウ内の位相偏移を防止するため実行される多重化の機能的なブロック図である。
【図６】位相ラプチャーのある１サンプルが入力されたコンボリューションウィンドウを示す図である。
【図７】フィルタの係数の組を定めるために使用される曲線を示す図である。
【符号の説明】
１ ２値入力源
２ バッファメモリ
３ ディジタルビデオ入力源
４ デシメータ及びシフトレジスタ
５ シーケンス再生器
６ 多相フィルタ
７ シーケンサ
８，９ａ，９ｂ，．．．，９ｇ マルチプレクサ
１０ アドレス符号器
１１ ＲＯＭ
【発明の属する技術分野】
本発明は、第１のビットレートを有するディジタルデータを第１のビットレートより高い第２のビットレートを有するディジタルデータのストリームに挿入する方法及び装置に係る。本発明は、特に、テレテキストデータをディジタル化されたビデオ信号に挿入するため使用することができる。
【０００２】
【従来の技術】
従来、「アナログ」伝送中に、テレテキストデータは、垂直ブランキング間隔のラインの複合アナログビデオ信号に挿入されている。
画像圧縮装置において、画像に対応するデータと、テレテキストデータのような補足データは、別々のパケットで伝送することができる。テレテキスト機能の冗長性を回避するため圧縮信号復号器にテレテキスト復号器を組込む受像機の場合、テレテキストデータを含むアナログビデオ信号が受像機に供給される。
【０００３】
【発明が解決しようとする課題】
テレテキストデータのビットレートは、6.9375 Mbit/s であり、一方、CCIR 601 ディジタル標準規格に準拠するビデオ入力源の周波数は、ルミナンスに対し13.5 MHzである。
本発明は、第１のビットレートを有する第１の入力源からのディジタルデータを表わすサンプルを上記第１のビットレートよりも高い第２のビットレートを有する第２の入力源からのディジタル化された信号に挿入する方法及び装置の提供を目的とする。
【０００４】
【課題を解決するための手段】
本発明の目的を実現する第１のビットレートを有する第１の入力源からのディジタルデータを表わすサンプルを上記第１のビットレートよりも高い第２のビットレートを有する第２の入力源からのディジタル化された信号に挿入する方法は、上記第１の入力源の各データが上記第２のビットレートのサンプルの系列の中の少なくとも一つのサンプルと関連付けられる段階と、上記サンプルがその係数の組が上記関連付けによって先に生じた特定の位相誤差に関連付けられた多相フィルタに与えられる段階と、上記フィルタを通されたサンプルが上記ディジタル化された信号に含まれる段階とからなる。
【０００５】
上記の「フィルタを通されたサンプルが上記ディジタル化された信号に含まれる」における用語「含まれる」は、ディジタル化された信号のサンプルをフィルタリングされたサンプルで多重化することによって置き換えるということに限定されることはなく、特に、フィルタリングされたサンプルをディジタル化された信号のサンプルに付け加える場合も含んでいる。
【０００６】
本発明の一実施例において、多相フィルタの係数の組は、第１の入力源からの必要とされるデータの波形から得られる。
本発明の一実施例において、多相フィルタはフィルタリングで生じ得る結果が格納されたメモリを有し、メモリはフィルタのコンボリューションウィンドウの現在のサンプル毎に、最初にフィルタに関連付けられた位相誤差を表わすデータによってアドレスを指定され、次にコンボリューションウィンドウの内容を表わすデータによってアドレスを指定される。
【０００７】
本発明の一実施例において、そのビットレートが上記第２の入力源のビットレートであるサンプルと上記第１の入力源のデータの上記関連付けは、Ｑが次の式：
Ｑ＝Ｆｐ／Ｆｂ
〔式中、Ｆｂ及びＦｐは夫々上記第１及び第２の入力源のビットレートを表わす〕によって表わされる場合に、平均として実質的にＱ個のサンプルと関連付けられるよう実行される。
【０００８】
本発明の一実施例において、そのビットレートが上記第２の入力源のビットレートであるサンプルと上記第１の入力源のデータの上記関連付けは、Ｍ及びＮが式：
Ｆｐ／Ｆｂ＝Ｎ／Ｍ
に対する最小の整数値を表わす場合に、上記第１の入力源からのＭ個のデータがＮ個のサンプルと関連付けられるよう実行される。
【０００９】
本発明の一実施例において、上記第１の入力源によって送出された異なるデータの数に対する送出されたサンプルの数の比で表わされる現在の繰り返しレートが、比Ｆｐ／Ｆｂで表わされる理論的な繰り返しレートよりも小さい限り、上記第１の入力源からのデータは繰り返される。
本発明の一実施例において、上記第１の入力源からの同一の一定データを有する上記サンプルの中で、一つを除く全てが強制的にヌル値にされる。
【００１０】
本発明の一実施例において、その初期値に保たれた上記サンプルは、上記第１の入力源からの上記同一の一定データを有する上記最初のサンプルである。
本発明の一実施例において、上記第１の入力源によって送出された異なるデータの数に対する送出されたサンプルの数の比で表わされる現在の繰り返しレートが、比Ｆｐ／Ｆｂで表わされる理論的な繰り返しレートよりも大きくなるとき、上記第２の入力源からビットレートＦｐで送出される前記サンプルは上記第１の入力源からのデータを有し、他の全てのサンプルはヌル値を有する。
【００１１】
本発明の一実施例において、Ｘが最も近い整数に丸められた理論的な繰り返しレートを表わす場合に、あるサンプルはＸ回繰り返され、Ｘ回の繰り返しのないデータと関連付けられたサンプルの系列に続く最初のサンプルは、所謂位相ラプチャー(phase rupture) 、即ち、位相にずれかある。
本発明の一実施例において、多相フィルタに与えられるサンプルは、コンボリューションウィンドウ内で位相ラプチャーが生じないよう偏移される。
【００１２】
本発明の一実施例において、上記サンプルの系列が上記多相フィルタのコンボリューションウィンドウを通り、上記ウィンドウは「現在のサンプル」と呼ばれるサンプルを含み、
− 位相ラプチャーのあるサンプルが上記コンボリューションウィンドウに入力されない限り、上記サンプルの補正は行われることがなく、
− 位相ラプチャーのあるサンプルが上記現在のサンプルの左側にあるとき、そのサンプル及びその次のサンプルは左向きに１サンプル分がシフトされ、
− 位相ラプチャーのあるサンプルが上記現在のサンプルであるか、又は、上記現在のサンプルの右側にあるとき、その前のサンプルが右向きに１サンプル分がシフトされる。
【００１３】
本発明の一実施例において、上記第１の入力源はテレテキストデータの２値の入力源である。
本発明の一実施例において、上記ディジタル化された信号は、CCIR 601ディジタル標準規格に準拠する信号である。
本発明の一実施例において、上記必要とされる波形はテレテキスト仕様に定められたビットに対応するパルスに類似する。
【００１４】
本発明の一実施例において、上記係数の組は、Ｘが組の中の係数を表わし、Ｐが組に関連付けられた位相誤差を表わし、ｋが定数を表わし、ｍが組当たりの係数の数の関数である定数を表わす場合に、以下の式：
Ｃ（Ｐ，Ｘ）＝ｋ＊（０．５＋０．５Ｃｏｓ（π（ｍ＊Ｘ＋Ｆｐ＊Ｐ））
によって定められる。
【００１５】
その上、本発明の他の目的を実現する第１のビットレートを有する第１の入力源からのディジタルデータを表わすサンプルを上記第１のビットレートよりも高い第２のビットレートを有する第２の入力源からのディジタル化された信号に挿入する装置は、上記第１の入力源の各データを上記第２のビットレートの少なくとも一つのサンプルと関連付ける手段と、その係数の組が先に生じた位相誤差に依存する上記サンプルを多相フィルタリングする手段と、上記フィルタリングされたサンプルを上記ディジタル化された信号に含める手段とからなる。
【００１６】
本発明の一実施例において、上記関連付け手段は、上記第１の入力源からの各データと関連付けられるべきサンプル数を記憶する手段を有する。
本発明の一実施例において、同一のデータを有する全サンプルをその中の一つを除いて強制的にゼロにするデシメーション(decimation)手段であって、前記第１の入力源からの前記データを有するサンプルの系列のデシメーション手段を更に有する。
【００１７】
本発明の一実施例において、上記装置は、シフトレジスタと、上記フィルタに与えられるサンプルに位相ラプチャーが生じないよう制御された多重化手段を更に有する。
本発明の一実施例において、上記多相フィルタリング手段は、上記フィルタのコンボリューションウィンドウの内容と、各サンプルに関連付けられた位相誤差を利用してアドレスが指定され、上記フィルタリングで得ることができる結果を記憶する手段を有する。
【００１８】
本発明の他の目的を実現する第１のビットレートを有する第１のディジタルデータを表わすサンプルを上記第１のビットレートよりも高い第２のビットレートを有する第２の入力源からのディジタル化された信号に挿入する方法は、上記第１のデータの各々が上記第２のビットレートのサンプルの系列の中の少なくとも一つのサンプルと関連付けられる段階と、上記関連付けによって生じた位相誤差を補正する段階とからなる。
【００１９】
本発明の一実施例において、上記補正する段階は、その係数の各組が前記関連付けによって先に生じた特定の位相誤差に関連付けられた多相フィルタを使用して実行される段階を有する。
【００２０】
【発明の実施の形態】
添付図面を参照して以下の説明を読むことにより、本発明はより良く理解され、他の利点及び特徴が明らかになるであろう。
本発明の一実施例において、ディジタル化された信号は、CCIR 601ディジタル標準規格に準拠するビデオ信号であり、そのルミナンスに対するビットレートが（１３．５Ｍｂｙｔｅ／ｓに対応する）１３．５ＭＨｚである。テレテキスト情報は、ビットレートが６．９３７５Ｍｂｉｔ／ｓの２値信号である。
【００２１】
図１はテレテキスト仕様に準拠した値１のビットに対応するパルス形状を示す図である。先に説明した２値信号のビットは、従って、ディジタル化ビデオ信号のサンプルが含まれるよう処理される必要があるので、ディジタル化ビデオ信号がアナログ信号に再び変換された後、かかるビットに対応するサンプルはテレテキスト仕様によって規定されたパルスに非常に近似したパルスをアナログ領域に生じる。
【００２２】
以下の説明では、Ｆｐはディジタルビデオ入力源のビットレートを表わし、Ｆｂはテレテキストビットの入力源のビットレートを表わす。本例では、Ｆｐは２７ＭＨｚであり、成分Ｙ，Ｕ，Ｖは時分割多重化され、各成分Ｕ，Ｖは６．７５Ｍｂｙｔｅ／ｓのビットレートを有する場合を想定する。
図２は本発明による装置のブロック図である。２値入力源１は、ビットレートＦｂのビットの系列としてテレテキスト情報を供給する。上記データはバッファメモリ２に格納され、ディジタルビデオ入力源３のレートＦｐのサンプルのビット列をデシメータ及びシフトレジスタ４に供給するプロトコルを用いて読み出される。シフトレジスタ４は、ある数のビットをシーケンス再生器５に並列に供給する。シーケンス再生器５の機能については後述する。再生器５の出力に並列にあるビット数は、レジスタ４の出力と同数であり、フィルタ６のコンボリューションウィンドウに一致する。本実施例において、フィルタ６は多相フィルタである。フィルタ６の出力の信号は、ディジタルビデオ信号と同数のビットを用いて符号化された信号である。本実施例において、ディジタルビデオ信号は８ビットを用いて符号化される。
【００２３】
シーケンサ回路７は、回路４、５及び６を夫々制御する信号「デシメート」、「リストア」及び「フェーズ」を発生する。シーケンサはディジタル化ビデオ信号の水平及び垂直同期信号と同期されている。
フィルタリングされたサンプルは、マルチプレクサ８によってディジタル化信号に多重化される。
【００２４】
上記プロトコルの役目は、バッファメモリ２からの２値の値及びディジタルビデオ入力源からのサンプルに対し、できる限り同一の時間スケールを見つけることである。２進入力源のビットの出力がディジタルビデオ入力源よりも遅い場合、２進入力源からの所定のビットは、２個以上のサンプルと関連付けられよう上記プロトコルを用いてより多数の回数供給することができる。換言すれば、２進入力源からのビットは、周波数Ｆｐの少なくとも一つのサンプルに亘って時間的に「展開」することが可能である。
【００２５】
例えば、ＦｐとＦｂの比が３である場合、２進入力源からのビットは、周波数Ｆｐの３個のサンプルの間に正確に上記プロトコルによって繰り返される。
より一般的には、以下の式：
Ｆｐ／Ｆｂ＝Ｎ／Ｍ 又は Ｎ／Ｆｐ＝Ｍ／Ｆｂ
に対し二つの最小の整数Ｍ及びＮを定める。
【００２６】
一般的な場合、比Ｎ／Ｍは整数ではない。本発明の一実施例の場合、Ｎ＝１４４、Ｍ＝３７、又はＮ／Ｍ＝３．８９１８９が得られる。以下の説明では、この比を理論的繰り返しレートと呼ぶ。上記例において非整数であるこの理論的繰り返しレートは公称値であること、２進値の「部分的な」繰り返しが可能ではないのでこのレートをそのまま使用することは不可能であることが明らかである。従って、かかるレートを平均として考慮するため、ビットが４回以上繰り返される場合がある。
【００２７】
テレテキストの場合、テレテキストデータの１ビットは、４が比Ｎ／Ｍに最も近い整数であるならば、約４個のサンプルと関連付けられる。
プロトコルによって実行される展開は、周期Ｎ／Ｆｐが周期Ｍ／Ｆｂに一致する場合、周波数ＦｂのＭビットの各サイクル、或いは、周波数ＦｐのＮサンプルの各サイクルの後に平均としてＮ／Ｍと正確に一致する。理論的繰り返しレートの実質はＮ個のサンプルに亘って展開されたＭビットの平均として得られる。
【００２８】
上記実施例において、プロトコルは、プロトコルによって送出された各ビットのレベルで理論的繰り返しレートにかなり近似的に一致するよう設計されている。本明細書中に用いられる位相は、２進入力源からのビットの理論的位置と、それが関連付けられているサンプルとの間の遅延として定義されている。
本発明の一実施例において、プロトコルは以下の如く定められている：
開始
第１のビットの送出
現在の繰り返しレートの計算
もし、（現在の繰り返しレート＜理論的繰り返しレート）であるならば、
最後に送出されたビットを繰り返す
それ以外ならば、
次のビットの送出
終了
現在の繰り返しレートは、サイクルの開始以降に入力源によって送出されたサンプル数と、サイクルの開始以降にプロトコルによって送出された種々のビットの数の比として定められている。
【００２９】
上述のアルゴリズムは、特に簡単なプロトコルの例であるが、この他のプロトコルを使用してもよい。
上述のアルゴリズムに従うサイクルを以下の表１に示す。
【００３０】
【表１】
ビット１０、１９、２８及び３７は３回だけ繰り返され、一方、他の全てのビットは４回繰り返される。ビットを３回だけ繰り返すことにより、１列に４回現れる他のビットの繰り返しによって生じた位相誤差を繰り返しのない場合に対応する位相偏移を用いて補正し得るようになる。勿論、この補正はサイクルの最後ではじめて完全である。
【００３２】
次いで、最後のビットが実際的に次のサイクルの最初のビットである場合、ビット１１、２０、２９及び“３８”の最初の送出を１サンプルだけ進める。
図３は位相誤差がビット毎及びサンプル毎に累積する様子を示す図である。テレテキストデータのビットは、通常、１／Ｆｐ＝１４４．１４４ｎｓの間隔を有する。同図において、Ｂｉ（ｉ＝１，２，．．．，１３）は、１サイクルのｉ番目のビットを示している。４サンプルに亘って展開する場合、実効間隔は、実質的に４／Ｆｂ＝１４８．１４８ｎｓであり、４．００４ｎｓが長くなる。第３７サンプル、即ち、ビット１０に関連付けて示された最初のサンプルは、このビット上でΔ＝９×４．００４＝３６．０３６ｎｓの進みがある。上記プロトコルはビット１０番に４個ではなく３個のサンプルだけを関連付け、進みΔの部分的な回復を可能にさせる。周期が１／Ｆｂ＝３７．０３７ｎｓである場合、次のビット（１１番）の開始は、第４０サンプル上で３．００３ｎｓの進みがある。位相が正確に一致するのは、１４５番目のサンプル（次のサイクルの最初のサンプル）だけである。
【００３３】
以下の表２は上記プロトコルによって新しいビットが関連付けられたサイクルのサンプル毎の進みΔを示す。
【００３４】
【表２】
表２は位相ラプチャーに対応するサンプルに関連付けられた位相誤差（この例では、サンプル１、４０、７５及び１１０）を格納するだけで記憶することが可能である。他の全てのサンプルに対応する位相誤差は、ラプチャーのある最先のサンプルの位相誤差と、その二つのサンプル間の周期Ｆｐの数とから簡単に得られる。
【００３６】
例えば、サンプル３８に関連する位相誤差は、サンプル１の位相誤差（この例では０ｎｓ）と、各々に１．００１の誤差がある３７回の周期によって上記二つのサンプルが分割されることから得られ：即ち、全誤差は、（０＋３７）＊１．００１＝３７．０３７ｎｓである。
サンプル９４に関連する誤差は、（２＋９４−７５）＊１．００１＝２１．０２１ｎｓである。
【００３７】
従って、位相偏移は与えられた位置で巧妙に与えられる。
３回だけ繰り返されるビットの位置は、全てのサイクルに亘って同一である。本発明の他の実施例において、プロトコルの実際的な実装がビットの繰り返し回数をサイクルの開始に対するその数の関数として与える参照テーブルの形式で行われている。これにより、前述のアルゴリズムを直接実装する場合に必要とされる分割の計算が回避される。特に、３回しか繰り返されないビット数を記憶するだけで十分であり、メモリの著しい節約が得られる。
【００３８】
図４はサンプル内における第１の入力源からのデータの分布と、上記サンプルに対し実行されるデシメーションと、位相偏移を表わす信号の再生を示す図である。
同図の「プロトコルからの直列ビット」欄に示す如く、シフトレジスタ及びデシメータ４は、プロトコルから直列のビットを受ける。デシメータは以下の動作を実行する：サンプルの系列上に同一のビットを搬送し、一つを除いて全てのサンプルを強制的にゼロにする。本発明の一実施例において、ゼロに設定されていないサンプルの位置は、系列の中の最初のサンプルの位置であり：このサンプルを「有効」なサンプルと呼ぶ。同図の「デシメート信号」欄には、サンプルがシフトレジスタに入った後、デシメータがサンプルの系列に与える影響が示されている。Ｂｉの値は１又は０の何れでもよい。他の位置の値は強制的にゼロにされる。シフトレジスタはシリアル−パラレル変換を行うため使用される。この操作はシーケンス再生回路５により実行される処理のため必要である。
【００３９】
本発明の一実施例において、シーケンサ７が、プロトコルから来るサンプルを受け入れるか、或いは、強制的に０に設定されるべきであるかをシフトレジスタ４に対し示す「デシメート」信号を発生する。
本発明の一実施例において、プロトコルとデシメータの機能は、特に本発明の装置の動作を簡単な段階を用いて明らかにするため別個である。本発明の他の実施例において、プロトコルとデシメータの機能は統合され：プロトコルは、表１によって与えられた情報に依存して２又は３個のゼロが後に続くビットＢｉを送出する。
【００４０】
図５に示す如く、本発明の一実施例において、シフトレジスタは、Ｑ-4からＱ3 のように番号を付けられた８個の１ビットメモリからなり、Ｑ0 は現在のビットを表わしている。シーケンス再生回路５は、以下の如く接続された７台の双入力マルチプレクサ（９ａ乃至９ｇ）を有する。
【００４１】
【表３】
マルチプレクサの出力及びメモリＱ0 の出力は、アドレス符号器１０の入力に接続されている。マルチプレクサは、先にデシメートされていないサンプルの中で１サンプル先に進めることにより位相補正を受けたサンプルを示す信号「リストア」と呼ばれる２値信号の状態を使用することにより制御される。
図４の「リストア信号」欄には、デシメート信号に対するリストア信号の状態が示されている。本発明の一実施例の枠組みにおいて、リストア信号は、サンプル４０、７５、１１０及び“１４５”の場合に限り１である。
【００４３】
シーケンス再生器の役目は、フィルタのコンボリューションウィンドウに存在するサンプルを処理することにより、位相ラプチャーのないサンプルの系列をフィルタに供給することである。ビットが関連付けられたサンプルの存在は、コンボリューションウィンドウ内で避ける必要がある。かかるサンプルは、前の有効なサンプルに対する進みのため、多相フィルタによる関連するビットの処理に影響を与える。
【００４４】
本発明の一実施例において、コンボリューションウィンドウは８ビットからなる。
かかるウィンドウ内の位置Ｃに対しシフトレジスタ４のメモリと同様にＣ0 が現在のサンプルを表わすようＣ-4からＣ3 の番号を付ける。
図６はサンプルがコンボリューションウィンドウに入るとき生じる可能性のある別の例を示す。
【００４５】
位相ラプチャーのあるサンプルの位置は、信号「リストア」又は「Ｒ」によって示されている。シフトレジスタの内容はライン「Ｑ」で示され、一方、コンボリューションウィンドウ（マルチプレクサの出力にある）の内容は「Ｆ」で示されている。
時点Ｔ＋ｉに関連付けられた図６の中の八つの図は、位相ラプチャーのあるサンプルがシフトレジスタに送られた際にコンボリューションウィンドウの内容に与える影響を示している。
【００４６】
実行される処理は以下の如く要約することができる：
− 位相ラプチャーのあるサンプルがコンボリューションウィンドウに入力されない限り、マルチプレクサは透過性：即ち、ＱｉとＦｉの内容は同一である（図６の時点Ｔ）。
− 位相ラプチャーのあるサンプルが現在の位置の左側（位置−４乃至−１）にあるとき、その位相ラプチャーのあるサンプル及びそれ以降のサンプルは、左向きに１サンプル分シフトされ、ヌルサンプルがコンボリューションウィンドウ内の開放された位置に挿入される。かかるオフセットは、マルチプレクサ９ａ、９ｂ、９ｃ及び／又は９ｄを用いて行われる（図６の時点Ｔ乃至Ｔ＋３を参照のこと）。
【００４７】
− サンプルが現在の位置（位置０）、又は、現在の位置の右側（位置１乃至３）にあるとき、先行のサンプルは右向きに１サンプル分シフトされ、ヌルサンプルがコンボリューションウィンドウ内の開放された位置に挿入される（図６の時点Ｔ＋４乃至Ｔ＋７）。
【００４８】
前述の如く、本発明の一実施例のコンボリューションウィンドウは８ビットからなる。他のウィンドウサイズを使用してもよいことは明らかである。
コンボリューションウィンドウは、ディジタルビデオ信号に挿入する８ビット上に符号化されたサンプルを構成するための多相フィルタで使用される。
上記多相フィルタとは係数がサンプルとサンプルの間で変わるフィルタである。本実施例において、１サンプルが３９個の値（ｎが０と３８の間を変わる場合にｎ＊１．００１で表わされる）の中の位相誤差を取り得る場合、３９組の係数が必要である。
【００４９】
位相遷移を実行しない場合、約４倍の組数の係数が必要である。
係数の組はＲＯＭに格納されている。このメモリは、シーケンサにより発生された「フェーズ」信号によってアドレスを指定される。この信号は、現在のサンプル毎に、そのサンプルに関連付けられた位相誤差に対応する係数のアドレスを示す。
【００５０】
係数の組は、原理的に図１に示したようなパルス形状を有する曲線から得られる。実際上、コンボリューションウィンドウ内の有効なサンプルが「１」である場合、アナログ領域において、この信号が図１に示したパルスと同様のパルスを含むことを意味する。
かかる信号の形状は、応用に依存して異なることは明らかである。
【００５１】
テレテキスト仕様に対応する曲線である図１の曲線は、ある種の伝送要求を考慮して設計されている。本発明の一実施例の枠組みにおいて、テレテキスト情報の挿入は受像機で行われる。従って、伝送の拘束条件は同一ではない。
以下の説明では、係数の決定は図７の曲線の形状に基づいている。同図の曲線は縦軸の正方向に振幅の半分を平行移動され、最大の振幅が縦軸上で得られる余弦周期関数を示している。
【００５２】
係数の組は特定の位相誤差に対し定められ、この誤差はナノ秒単位の時間、即ち、ｎが０から３８の間を変わる場合のｎ＊１．００１ｎｓに対応する。各係数の組毎に、上記曲線はこの値から変換される。
本発明の一実施例において、係数は以下の如く定められる：
Ｃ（Ｐ，Ｘ）＝ｋ＊（０．５＋０．５Ｃｏｓ（π（０．２５Ｘ＋Ｆｐ＊Ｐ））
式中、ＦｐはＦｐ＝６．９７３ＭＨｚを表わし、Ｘは−４と３の間を変わり、Ｐはｎ＊１．００１ｎｓと一致し、ｎは０と３８の間を変わり、ｋは定数を表わす。
【００５３】
かくして計算された係数は多相フィルタによって使用される。
本発明の一実施例において、多相フィルタは、係数及び係数の和を含むＲＯＭ（図５に参照符号１１で示されている）を有する。
以下の表４は上記ＲＯＭの構成を示す。
【００５４】
【表４】
上記の表４には、コンボリューションウィンドウが取り得る１３の状態が示されている。本発明の一実施例の枠組みにおいて、ウィンドウに含まれているサンプルが１ビットだけに符号化される場合、多相フィルタは、本質的に係数の加算を行う必要がある。コンボリューションウィンドウが値「１」を有するサンプルを最大で２個しか含まない場合、所定の現在のサンプルに対し多くても１回の加算しか行う必要はない。加算の結果をＲＯＭに直接格納することにより、加算器が節約される。
【００５６】
コンボリューションウィンドウの１３の状態は、４ビット符号器（図５を参照のこと）によって符号化される。３９通りの位相は、シーケンサによって６ビットを用いて符号化される。得られた１０ビットは、そのサイズが３９×１３個の８ビット語であるＲＯＭのアドレスを指定するために使用される。
【００５７】
【発明の効果】
本発明は、ビットレートＦｐの第１の入力源からのデータが１ビットだけを用いて符号化される場合に限定されるものではないことは明らかである。
その上、本発明の一実施例において、４に近い比Ｆｐ／Ｆｂが得られる。このため、２値入力源からのデータの殆どは４個のサンプルと関連付けられる。データの中には３個のサンプルとしか関連付けられないデータが存在し、これによっって、データを１サンプル進めることによって生じた位相誤差を比較的大きい位相遷移により元に戻すことが可能になる。比Ｆｐ／Ｆｂの小数部が０．５よりも小さいような場合、データを１サンプル遅延させることによって補正が行われる。
【図面の簡単な説明】
【図１】テレテキスト仕様に準拠する実際のビットに対応するパルスを示す図である。
【図２】本発明による装置の機能的なブロック図である、
【図３】サイクルの一部の間の位相誤差の累積を示す図である。
【図４】サンプル内における第１の入力源からのデータの分布と、上記サンプルに対し実行されるデシメーションと、位相偏移を表わす信号の再生を示す図である。
【図５】シフトレジスタ及びコンボリューションウィンドウ内の位相偏移を防止するため実行される多重化の機能的なブロック図である。
【図６】位相ラプチャーのある１サンプルが入力されたコンボリューションウィンドウを示す図である。
【図７】フィルタの係数の組を定めるために使用される曲線を示す図である。
【符号の説明】
１ ２値入力源
２ バッファメモリ
３ ディジタルビデオ入力源
４ デシメータ及びシフトレジスタ
５ シーケンス再生器
６ 多相フィルタ
７ シーケンサ
８，９ａ，９ｂ，．．．，９ｇ マルチプレクサ
１０ アドレス符号器
１１ ＲＯＭ
Claims (20)
- 第１のビットレートを有する第１の入力源からのディジタルデータを表わすサンプルを上記第１のビットレートよりも高い第２のビットレートを有する第２の入力源からのディジタル化された信号に挿入する方法であって、
上記第１の入力源の各データが、上記第２のビットレートのサンプルの系列の中の少なくとも一つのサンプルと関連付けられる段階と、
関連づけられた上記データを有する上記第２のビットレートのサンプルが、その係数の組が上記関連付けによって先に生じた位相誤差であって、上記第１の入力源のサンプルの位置と上記対応するデータが関連づけられた上記第２のビットレートのサンプルとの間の遅延に対応する位相誤差に関連付けられた多相フィルタに与えられる段階と、
上記フィルタを通されたサンプルが、上記ディジタル化された信号に含まれる段階とからなる方法。 - 前記多相フィルタはフィルタリングの係数が格納されたメモリを有し、
該メモリのアドレスは、上記フィルタのコンボリューションウィンドウの現在のサンプル毎に、この現在のサンプルに関連付けられた上記位相誤差を規定するデータと、この現在のサンプルの上記コンボリューションウィンドウの内容を規定するデータと、よりなる請求項１記載の方法。 - 上記第１の入力源のデータの、ビットレートが上記第２の入力源のビットレートであるサンプルとの上記関連付けは、上記第１の入力源のデータが、平均として、ほぼＱ個のサンプルと関連づけられ、ここで、Ｑ＝Ｆｐ／Ｆｂであり、Ｆｂ及びＦｐは夫々上記第１及び第２の入力源のビットレートであるよう実行される請求項１記載の方法。
- 上記第１の入力源のデータの、ビットレートが上記第２の入力源のビットレートであるサンプルとの上記関連付けは、上記第１の入力源のＭ個のデータがＮ個のサンプルと関連づけられ、ここで、ＭとＮはＦｐ／Ｆｂ＝Ｎ／Ｍとなる最小の整数値であり、Ｆｂ及びＦｐは夫々上記第１及び第２の入力源のビットレートであるよう実行される請求項１記載の方法。
- Ｎ個のサンプルに対応する１つのサイクルにおいて、前記サイクルの開始以降に上記第１の入力源によって送出された異なるデータの数に対する前記サイクルの開始以降に送出されたサンプルの数の比で表わされる現在の繰り返しレートが、比Ｎ／Ｍで表わされる理論的な繰り返しレートよりも小さい限り、上記第１の入力源からの関連づけられるべきデータが繰り返される請求項４記載の方法。
- 上記第１の入力源からの同一の一定データを有する上記サンプルの中で、一つを除く全てが強制的にヌル値にされる請求項５記載の方法。
- 強制的にヌル値にされない上記サンプルは、上記第１の入力源からの前記同一の一定データを有する上記最初のサンプルである請求項６記載の方法。
- 上記第１の入力源によって送出された異なるデータの数に対するビットレートＦｐで送出されたサンプルの数の比で表わされる現在の繰り返しレートが、比Ｆｐ／Ｆｂで表わされる理論的な繰り返しレートよりも大きくなるとき、上記第２の入力源のビットレートＦｐで送出される前記サンプルは上記第１の入力源からのデータを有し、他の全てのサンプルはヌル値を有する請求項１記載の方法。
- Ｘが最も近い整数に丸められた理論的な繰り返しレートを表わす場合に、あるサンプルがＸ回繰り返され、Ｘ回の繰り返しのないデータと関連付けられたサンプルの系列に続く最初のサンプルは、所謂位相ラプチャーである請求項８記載の方法。
- 前記多相フィルタに与えられるサンプルは、コンボリューションウィンドウ内で位相ラプチャーが生じないようオフセットされる請求項９記載の方法。
- 上記サンプルの系列がシフトレジスタに左から右に格納され、上記レジスタの各ビットメモリは上記多相フィルタ上記コンボリューションウィンドウ内のビットまたは位置に対応し、該ウィンドウは現在のサンプルと呼ばれるサンプルを含み、
上記サンプルが右に順次シフトされるとき、
− 位相ラプチャーのあるサンプルが上記コンボリューションウィンドウに入力されない限り、上記サンプルの補正は行われることがなく、
− 位相ラプチャーのあるサンプルが上記現在のサンプルの左側にあるとき、そのサンプル及びその次のサンプルが左向きに１サンプルをシフトされ、
− 位相ラプチャーのあるサンプルが上記現在のサンプルであるか、又は、上記現在のサンプルの右側にあるとき、その前のサンプルが右向きに１サンプルをシフトされる請求項９記載の方法。 - 前記第１の入力源はテレテキストデータの２値の入力源である請求項１記載の方法。
- 前記ディジタル化された信号は、CCIR 601ディジタル標準規格に準拠する信号である請求項１記載の方法。
- 前記係数の組は、Ｘが組の中の係数を表わし、Ｐが組に関連付けられた位相誤差を表わし、ｋが定数を表わし、ｍが組当たりの係数の数の関数である定数を表わす場合に、以下の式：
Ｃ（Ｐ，Ｘ）＝ｋ＊（０．５＋０．５Ｃｏｓ（π（ｍ＊Ｘ＋Ｆｐ＊Ｐ））
によって定められる請求項１記載の方法。 - 第１のビットレートを有する第１の入力源からのディジタルデータを表わすサンプルを上記第１のビットレートよりも高い第２のビットレートを有する第２の入力源からのディジタル化された信号に挿入する装置であって、
上記第１の入力源の各データを上記第２のビットレートの少なくとも一つのサンプルと関連付ける手段と、
関連づけられた上記データを有する上記第２のビットレートのサンプルを、その係数の組が上記関連づけにより先に生じた位相誤差であって、上記第１の入力源のサンプルの位置と上記対応するデータが関連づけられた上記第２のビットレートのサンプルとの間の遅延に対応する位相誤差に依存する、多相フィルタリングする手段と、
上記フィルタリングされたサンプルを上記ディジタル化された信号に含める手段とからなる、装置。 - 前記関連付け手段は上記第１の入力源からの各データと関連付けられるべきサンプル数を記憶する手段を有する請求項１５記載の装置。
- 同一のデータを有する全サンプルをその中の一つを除いて強制的にゼロにするデシメーション手段であって、前記第１の入力源からの前記データを有するサンプルの系列のデシメーション手段を更に有する請求項１６記載の装置。
- シフトレジスタと、上記フィルタに与えられるサンプルに位相ラプチャーが生じないよう制御された多重化手段を更に有する請求項１５記載の装置。
- 上記多相フィルタリング手段は、該フィルタのコンボリューションウィンドウの内容及び各サンプルに関連付けられた位相誤差を利用してアドレスが指定され、該フィルタリングで生じ得る結果を記憶する手段を有する請求項１５記載の装置。
- 係数の組は、Ｘが組の中の係数を表わし、Ｐが組に関連付けられた位相誤差を表わし、ｋが定数を表わす場合に以下の式：
Ｃ（Ｐ，Ｘ）＝ｋ＊（０．５＋０．５Ｃｏｓ（π（０．２５Ｘ＋Ｆｐ＊Ｐ））によって定められる請求項１５記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9408195A FR2722051B1 (fr) | 1994-07-01 | 1994-07-01 | Procede et dispositif de donnees asynchrones sur un signal numerique |
| FR9408195 | 1994-07-01 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007259082A Division JP4468428B2 (ja) | 1994-07-01 | 2007-10-02 | 非同期データをディジタル信号に挿入する方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265713A JPH08265713A (ja) | 1996-10-11 |
| JP4159120B2 true JP4159120B2 (ja) | 2008-10-01 |
Family
ID=9464938
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16745695A Expired - Lifetime JP4159120B2 (ja) | 1994-07-01 | 1995-07-03 | 非同期データをディジタル信号に挿入する方法及び装置 |
| JP2007259082A Expired - Lifetime JP4468428B2 (ja) | 1994-07-01 | 2007-10-02 | 非同期データをディジタル信号に挿入する方法及び装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007259082A Expired - Lifetime JP4468428B2 (ja) | 1994-07-01 | 2007-10-02 | 非同期データをディジタル信号に挿入する方法及び装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5970071A (ja) |
| EP (1) | EP0690623B1 (ja) |
| JP (2) | JP4159120B2 (ja) |
| KR (1) | KR100375868B1 (ja) |
| CN (1) | CN1066601C (ja) |
| BR (1) | BR9503063A (ja) |
| DE (1) | DE69510870T2 (ja) |
| FR (1) | FR2722051B1 (ja) |
| MY (1) | MY121555A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6970435B1 (en) * | 1998-06-15 | 2005-11-29 | International Business Machines Corporation | Data alignment compensator |
| DE19956937A1 (de) * | 1999-11-26 | 2001-05-31 | Philips Corp Intellectual Pty | Anordnung zur Rückgewinnung von Datenbits eines Datensignals |
| US7360231B2 (en) * | 2000-05-01 | 2008-04-15 | The Directv Group, Inc. | System for obtaining data regarding customer use of interactive television |
| US20020188950A1 (en) * | 2000-05-01 | 2002-12-12 | Hughes Electronics Corporation | Low speed data port for data transactions and information |
| US6889384B1 (en) * | 2000-11-08 | 2005-05-03 | The Directv Group, Inc. | Simplified interactive user interface for multi-video channel navigation |
| US7154916B2 (en) * | 2001-07-26 | 2006-12-26 | The Directv Group, Inc. | Method for real-time insertion of auxiliary data packets into DSS bitstream in the presence of one or more service channels |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3343473A1 (de) * | 1983-12-01 | 1985-06-13 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Dienstintegriertes, digitales nachrichtenuebertragungssystem |
| US4888768A (en) * | 1987-07-06 | 1989-12-19 | The Grass Valley Group, Inc. | Frame format for video codec |
| JP3089630B2 (ja) * | 1989-03-30 | 2000-09-18 | ソニー株式会社 | サンプリングレート変換装置 |
| US5182633A (en) * | 1991-04-12 | 1993-01-26 | Abekas Video Systems, Inc. | Video sample rate converter |
| EP0512619B1 (en) * | 1991-05-10 | 1997-08-13 | Koninklijke Philips Electronics N.V. | Sampling frequency converter |
| US5274372A (en) * | 1992-10-23 | 1993-12-28 | Tektronix, Inc. | Sampling rate conversion using polyphase filters with interpolation |
| US5323391A (en) * | 1992-10-26 | 1994-06-21 | Motorola, Inc. | Multi-channel digital transmitter and receiver |
-
1994
- 1994-07-01 FR FR9408195A patent/FR2722051B1/fr not_active Expired - Fee Related
-
1995
- 1995-06-20 US US08/492,600 patent/US5970071A/en not_active Expired - Lifetime
- 1995-06-21 EP EP95401468A patent/EP0690623B1/fr not_active Expired - Lifetime
- 1995-06-21 DE DE69510870T patent/DE69510870T2/de not_active Expired - Lifetime
- 1995-06-30 CN CN95107765A patent/CN1066601C/zh not_active Expired - Lifetime
- 1995-06-30 MY MYPI95001825A patent/MY121555A/en unknown
- 1995-07-01 KR KR1019950019430A patent/KR100375868B1/ko not_active IP Right Cessation
- 1995-07-03 JP JP16745695A patent/JP4159120B2/ja not_active Expired - Lifetime
- 1995-07-03 BR BR9503063A patent/BR9503063A/pt not_active IP Right Cessation
-
2007
- 2007-10-02 JP JP2007259082A patent/JP4468428B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0690623A1 (fr) | 1996-01-03 |
| US5970071A (en) | 1999-10-19 |
| EP0690623B1 (fr) | 1999-07-21 |
| DE69510870D1 (de) | 1999-08-26 |
| CN1118969A (zh) | 1996-03-20 |
| MY121555A (en) | 2006-02-28 |
| JPH08265713A (ja) | 1996-10-11 |
| KR100375868B1 (ko) | 2003-05-09 |
| FR2722051A1 (fr) | 1996-01-05 |
| JP4468428B2 (ja) | 2010-05-26 |
| KR960006589A (ko) | 1996-02-23 |
| JP2008054344A (ja) | 2008-03-06 |
| FR2722051B1 (fr) | 1996-08-02 |
| CN1066601C (zh) | 2001-05-30 |
| BR9503063A (pt) | 1996-03-12 |
| DE69510870T2 (de) | 2000-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0591970B1 (en) | Approximating sample rate conversion system | |
| JP4468428B2 (ja) | 非同期データをディジタル信号に挿入する方法及び装置 | |
| US4851909A (en) | Method and apparatus for maintaining audio/ video synchronism in a television signal read-out from a digital buffer memory by a reference signal | |
| US5335074A (en) | Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates | |
| US6005901A (en) | Arrangement for asynchronous decimation using a frequency ratio estimator and method thereof | |
| JP4630557B2 (ja) | イメージ情報及び同期情報を包含するビデオ信号を伝送する第１のビデオ装置のタイムベースとビデオ信号を受信する第２のビデオ装置のタイムベースとを同期させる方法 | |
| JPH0480424B2 (ja) | ||
| JP3858160B2 (ja) | ディジタル復調器におけるタイミング補間器 | |
| EP1974494B1 (en) | Nicam audio signal resampler | |
| WO1998056175A1 (en) | Video signal converter | |
| EP0660560A1 (en) | Clock signal regeneration method and apparatus | |
| US5613084A (en) | Interpolation filter selection circuit for sample rate conversion using phase quantization | |
| CA2115955C (en) | Method to synchronize video modulation using a constant time base | |
| JPS5825784A (ja) | テレビジヨン信号の較正に適用可能なサンプル信号の位相誤差を較正するデジタル手法と装置 | |
| JP3526053B2 (ja) | デイジタル映像信号処理装置 | |
| US6724430B2 (en) | Sampling frequency converter, sampling frequency conversion method, video signal processor, and video signal processing method | |
| JPH05199199A (ja) | スタッフ同期制御方式 | |
| US5815419A (en) | Data interpolating circuit | |
| JP3612465B2 (ja) | 画像符号化復号化装置 | |
| JP3953488B2 (ja) | 映像信号処理装置 | |
| JP3388331B2 (ja) | テレビジョン信号送信装置及び受信装置 | |
| JP3204684B2 (ja) | 信号レート制御装置 | |
| JP2001103502A (ja) | 位相情報検出回路および位相同期標本化クロック再生回路 | |
| KR100284423B1 (ko) | 디고스터 입력신호의 지터 보정방법 | |
| JP4715044B2 (ja) | テレビジョン信号の付加情報復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051124 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061227 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070403 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071002 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080715 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |