JP4155435B2

JP4155435B2 - 電子機器

Info

Publication number: JP4155435B2
Application number: JP2000104728A
Authority: JP
Inventors: 広人大石
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2000-04-06
Filing date: 2000-04-06
Publication date: 2008-09-24
Anticipated expiration: 2020-04-06
Also published as: JP2001292573A

Description

【０００１】
【発明の属する技術分野】
本発明は電源回路に関し、より詳細には、省エネモード（必要最小限の回路を動作可能とし不要な回路への電源供給をカットして待機する状態）で動作する電子機器（例えば、複写機、プリンタ等の画像形成装置）に適した電源回路として、効率の改善、消費電力の低減、回路の簡素化を図ったスイッチング方式によるコンバータを用いた電源回路に関する。
【０００２】
【従来の技術】
近年、地球環境保全の面から温暖化防止が叫ばれており、あらゆる製品や製造工程においても、リサイクルを含め省エネ、省資源への対応は必須の条件となってきている。とりわけ、省エネに関しては米国から提案されたエナジースターは今や米国内だけでなく、国際エナジースターとして日本にも導入され、その考え方はドイツの環境規制ＢＡＭ、北欧ノルディックスワン、スイスエナジー２０００等欧州の環境規制にも反映されている。日本では地球温暖化防止会議の検討結果を受けて通産省から省エネ法で複写機、家電製品、電子計算機等に関して特定機器の判断基準が公示され２００６年度のエネルギー消費効率目標が掲げられている。
こうした省エネの動きは、複写機、プリンタをはじめとする画像形成装置や、家電製品、パソコン等の電子機器においても重要な課題であり、効率改善、消費電力の低減を図るために、近年、電子機器用電源として主流となりつつある変換効率の高いスイッチング方式によるコンバータを持つ電源回路を搭載するようになってきている。
【０００３】
また、この種の電子機器においては、動作中のみならず、待機中（装置の大本の電源を投入した状態で、必要最小限の回路を動作可能とし不要な回路への電源供給をカットして本体の起動をスタンバイする状態）についても電力低減が必要であるとしている。背景として、最近のプリンタ、複写機等の画像形成装置は、その動作している時間よりも待機の時間が極めて長く、とくにパソコン用プリンタにおいては９０％以上の時間が待機状態といわれ、これが発端となって待機時の省エネを図るべくエナジスターが規定されたといわれている。かかる待機時の電力は、基本的には不要な電力であるため、スイッチング方式電源を採用している画像形成装置では、この不要な電力消費を減らすべく、待機時電力を必要としない部分に電力供給を停止する手段を備えたものが提案されている。具体的には、画像形成動作後、電力供給が不要となる周辺機やモータ制御部への電力供給を本体制御部からの指示に基づいてＦＥＴスイッチング素子を用いて電力供給を切り離す手段を設けるものが考えられている。なお、この電力供給を切り離す手段にパワーリレーを用いることが可能であるが、ＦＥＴスイッチング素子に比べ、パワーリレーでは形状が大きく、また信頼性に欠ける。
【０００４】
図５は、待機時の電力供給を切り離す手段としてＦＥＴスイッチング素子を用いた上述の電源回路の一例を示す。
例示する電源回路の回路構成は、図５に示すように、モータ、ソレノイド等を駆動するための駆動用出力（２４Ｖ）とＣＰＵ等制御回路に供給する制御用出力（５Ｖ）の２出力を持つ１石フォワード型スイッチング電源である。この例では、制御用出力をフィードバックして制御用出力（５Ｖ）の安定化をはかっている。具体的には、ＡＣ入力を整流回路１を通して整流し、ＰＷＭ（パルス幅変調）制御されたパルス入力がトランス２、整流回路４からなる回路により変換され出力される制御用出力をフィードバックし、この値に基づいて制御回路７２により決められたＰＷＭのデューティに従いＦＥＴ７のスイッチング動作を制御することにより定電圧が保たれる。
また、この例では駆動用出力（２４Ｖ）はトランス２、整流回路３からなる回路により変換されるが、この出力は、直接フィードバックせず、制御用出力（５Ｖ）のフィードバック制御に従うので、従属制御となり準安定化出力となる。
【０００５】
さらに、駆動用出力（２４Ｖ）回路出力部にはスイッチングＦＥＴ６が配置され、画像形成装置本体からの省エネ信号を受けて、ON／OFF制御回路５を介してスイッチングＦＥＴ６をON／OFFするように構成されている。
回路の動作としては、装置本体の動作（画像形成装置の場合、画像形成動作）が終了し、所定の時間が経過すると装置本体を必要最小限の回路を動作可能とするスリープ状態で待機させるように、本体の制御回路は電源回路に省エネ信号を発する。電源回路では、ON／OFF制御回路５が省エネ信号を受けて、スイッチングＦＥＴ６をOFFし、待機時に電力不要な回路への電源供給をカットする。これにより待機時の消費電力が低減されるというものである。
省エネモードからの復帰は、所定の操作キーからの指示信号或いは外部から入ってくるプリント信号により、本体の制御回路は待機状態から定常状態となると共に、電源回路に省エネ解除信号が入り、スイッチングＦＥＴ６をONさせて駆動用出力（２４Ｖ）が本体に供給され、本体の動作が可能となる。
【０００６】
【発明が解決しようとする課題】
例示した電源回路が画像形成装置に適用される場合、本体の動作にはモータ、ソレノイド等画像形成動作に必要な駆動用部品、ユニットの消費電流は最低でも５〜１０アンペアの大電流を必要とする。画像形成動作中、スイッチングＦＥＴ６は常時オンのため、このスイッチングＦＥＴ６での電力損失はかなりの電力損失となってしまう。
また、従属制御となる駆動用出力（２４Ｖ）は出力電流がない場合（無負荷状態）、電圧が上昇しこれを抑えるために、図５に示すように、ダミー抵抗Ｒを必要とし、ここでの電力損失が電源効率を悪くし、特に待機時においては全期間中にわたり損失が生じるので顕著に現れることになる。
本発明は、上述の従来技術の問題点に鑑みてなされたものであって、その目的は、必要最小限の回路を動作可能とし不要な回路への電源供給をカットする省エネモードで動作する電子機器に適した電源回路として、従来技術の問題点を改善し、省エネモード時の電力の消費をもさらに低減して、各種省エネ基準をクリアするばかりでなく、ひいては地球温暖化防止に貢献できる電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１の発明は、省エネ信号による電源の出力停止手段を備えた電子機器であって、ＡＣ入力を整流化し、さらにＰＷＭ変調した電圧を、制御用出力と駆動用出力に変換するトランスと、前記ＰＷＭ変調を行うために、ＰＷＭ動作するトランスＦＥＴと、前記トランスの駆動用出力を整流する複数のＦＥＴを備えた同期整流回路と、前記同期整流回路に備えられた前記複数のＦＥＴを、前記トランスの駆動用出力を整流するように、前記トランスＦＥＴと同期して駆動制御する同期整流制御回路と、を備え、前記トランスの駆動用出力に基づく電流がドレインに入力され、ソースから出力されるように配置されており、前記同期整流制御回路は、前記省エネ信号に基づいて前記同期整流回路に備えられた前記複数のＦＥＴをオフに切り替える制御を行うことを特徴とする電子機器である。
請求項２の発明は、請求項１に記載された電子機器において、前記トランスの制御用出力を整流する複数のＦＥＴを備えた同期整流回路と、前記同期整流回路に備えられた前記複数のＦＥＴを、前記トランスの制御用出力を整流するように、前記トランスＦＥＴと同期して駆動制御する同期整流制御回路と、を備えた電子機器である。
請求項３の発明は、請求項１又は２に記載された電子機器において、前記トランスの前記制御用出力端をＦＥＴを介して分岐し、前記ＦＥＴを前記省エネ信号に基づいてオフに切り替える制御を行う電子機器である。
【００１３】
【発明の実施の形態】
本発明を添付する図面とともに示す以下の実施例に基づき説明する。なお、以下の実施例の電源回路は、複写機、プリンタ等の画像形成装置に適用し得るものとしてその説明をする。
図１は、本発明による電源回路の第１の実施例の回路を示す。
この実施例の電源回路は、ＡＣ入力を整流する整流回路１と、整流後ＰＷＭ変調された１次側電圧を駆動用、制御用としてそれぞれ異なる２次側電圧に変換するトランス２と、スイッチングによりＰＷＭ動作するトランス駆動用ＦＥＴ７と、トランス駆動用ＦＥＴ７を制御しＰＷＭ動作させる制御回路７１と、トランス２の２次側出力を整流し駆動用電源の出力をする同期整流回路３０と、同期整流回路３０のＦＥＴを制御回路７１からの同期信号によって制御しそのON／OFF制御を行う同期整流制御回路３１と、トランス２の２次側出力を整流し制御用電源の出力をする整流回路４と、省エネ信号を受け同期整流制御回路３１に対しON／OFF制御信号を送ることにより同期整流回路３０のＦＥＴにスイッチング動作を行わせるON／OFF制御回路５を備えている。
【００１４】
画像形成装置の電源において、制御回路用の電圧はＣＰＵ、集積回路等の回路で構成されるため制御用出力としては、５Ｖ程度の比較的低い電圧が用いられ、これらの素子に見合った定電圧精度が要求される。具体的には３〜５％の精度が要求されるケースが多い。一方、モータ、ソレノイド等を駆動するため必要とされる駆動用出力は２４Ｖが供給され、この定電圧精度は１０％かこの前後のケースが多い。
第１の実施例では、定電圧制御は制御用出力５Ｖの出力電圧をスイッチング電源の制御回路、つまりスイッチングによりＰＷＭ動作するトランス駆動用ＦＥＴ７を制御し動作させる制御回路７１、にフィードバックしＰＷＭ制御をおこなって、制御用出力５Ｖの安定化をはかり画像形成装置の制御回路に供給している。また、駆動用出力２４Ｖの整流回路は同期整流回路３０で構成し、ここに採用した同期整流回路３０は、上記スイッチング電源のトランス駆動用ＦＥＴ７と同期させて、二次側の同期整流回路３０に配置したスイッチングＦＥＴをON・OFFさせて従来用いていたダイオード（図５）を置換した構成を採っている。一般に整流回路のダイオードの順方向電圧（Ｖｓａｔ）よりスイッチング素子ＦＥＴのオン電圧（Ｖｓａｔ）が小さいので、この置換により、スイッチング電源の効率を改善できるものであり、この点は、モータ、ソレノイド等本体の動作時において、スィッチング電源の変換効率改善に寄与する。
駆動用出力２４Ｖは、制御用出力５Ｖのフィードバックによる制御回路７１の従属制御となり、制御用出力５Ｖの負荷電流の影響は受けるものの、ＡＣ入力電圧の影響は受けず、準安定化出力となる。
【００１５】
また、本実施例では、従来技術における駆動用出力（２４Ｖ）の出力部に設けたスイッチングＦＥＴ（図５のスイッチングＦＥＴ６）をなくして、同期整流回路３０のスイッチングＦＥＴにこの機能を持たせようとするものである。画像形成動作時、モータ、ソレノイド等画像形成動作に必要な駆動用部品、ユニットの消費電流時に伴い発生していたスイッチングＦＥＴ６の電力損失（＝スイッチのオン電圧×２４Ｖ出力電流）はゼロとなり電源としての効率が向上し、画像形成動作中の消費電力が大きく低減できる。
さらに、整流回路を同期整流回路３０とすることで、従来整流回路で必要としていたダミー抵抗Ｒが不要となり、ここで常時消費していた数ワットの電力を無くすことが可能となり、特に省エネ時の消費電力低減に大きな効果をもたらすものである。
画像形成装置の画像形成動作が終了し、所定の時間を経過すると装置本体制御回路はスリープ状態となり必要最小限の回路で動作して待機状態となり、装置本体制御回路より消費電力低減のため、電源回路に省エネ信号を発する。電源回路では、ON／OFF制御回路５が省エネ信号を受けて、同期整流制御回路３１に同期整流OFF信号を出す。同期整流回路はこれによりスイッチング動作をOFFし、駆動用出力２４Ｖの画像形成装置本体への供給を停止する。これにより省エネ時の消費電力が低減されることになる。
省エネモードからの復帰は、所定のキー操作や外部パソコン等からのプリント信号により、装置本体制御回路はスリープ状態から定常状態となると共に、電源部のON／OFF制御回路５に省エネ解除信号が入り、同期整流回路３０のスィッチングＦＥＴをONさせ、同期整流ON信号を出す。これにより一次側のトランスを駆動するトランス駆動用ＦＥＴ７と同期して同期整流回路３０が動作し、駆動用出力２４Ｖが本体に供給され、画像形成動作が可能となる。
【００１６】
図２は、本発明による電源回路の第２の実施例の回路を示す。
この実施例の電源回路は、上記第１の実施例にさらに電源回路の効率を改善するために構成が変更、付加されている。第１の実施例において、二次側に設けた駆動用出力（２４Ｖ）の整流回路を同期整流回路３０としたが、この実施例においては、二次側に設けた制御用出力（５Ｖ）の整流回路も同期整流回路４０としたもので、この方式とすることにより、画像形成動作時のみならず、待機時も電源回路の効率を改善しようとするものである。
従って、この実施例の構成としては、図２に示されるように、トランス２の２次側出力を整流し制御用電源として出力をする整流回路を同期整流回路４０とし、同期整流回路４０のＦＥＴを制御回路７１からの同期信号によって制御し、そのON／OFF制御を行う同期整流制御回路４１を付加している。なお、その他の構成は、図１に示した第１の実施例と同一であり、同一の構成要素については、同じ参照番号や呼称を用い、先の説明を参照することとする。
【００１７】
駆動用出力２４Ｖ及び、制御用出力５Ｖの両系統の同期整流回路３０，４０のスイッチングＦＥＴをスィッチング電源の制御回路７１と同期整流制御回路３１，４１それぞれで同期をとって同期整流動作をさせる。
一般に整流回路のダイオードの順方向電圧（Ｖｓａｔ）よりスイッチング素子ＦＥＴのオン電圧（Ｖｓａｔ）が小さいので、この置換により制御用出力側においても、スイッチング電源の変換効率が改善される。
また、画像形成装置本体からの省エネ信号を受けた電源回路のON／OFF制御回路５は、同期整流制御回路３１に同期整流ON／OFF信号を出す。これに基づき、駆動用出力２４ＶのON／OFF制御をおこなうようにしたものである。同期整流回路３１はこれによりスィッチング動作をOFFし、駆動用出力２４Ｖの画像形成装置本体への供給を停止する。この結果、待機時の消費電力がさらに低減されることになる。
【００１８】
図３は、本発明による電源回路の第３の実施例の回路を示す。
この実施例の電源回路は、上記第１の実施例にさらに電源回路の効率を改善するための構成が付加されている。第１の実施例において、制御用出力は、省エネ時、画像形成動作時いずれも５Ｖ出力をしていたが、この実施例においては、制御用出力５Ｖの出力段に、第１の実施例にもある制御用出力５Ｖ端子に対して、並列となるようにスイッチングＦＥＴ８を備えた制御用出力Ｅの端子を設け、この端子を利用することにより省エネ時に不要な一部の制御回路への電力供給をカットし、省エネ時の消費電力のさらなる削減を図って電源回路の効率を改善しようとするものである。
構成としては、図３に示されるように、トランス２の２次側出力を整流し制御用電源出力を行う制御用出力端の一部を分岐し、そこにスイッチングＦＥＴ８を介して制御用出力Ｅ端子を設ける。また、スイッチングＦＥＴ８のON／OFF制御を画像形成装置本体から指令される省エネ信号を受け取るON／OFF制御回路５により行うようにする。なお、その他の構成は、図１に示した第１の実施例と同一であり、同一の構成要素については、同じ参照番号や呼称を用い、先の説明を参照することとする。
画像形成装置本体からの省エネ信号受けた電源回路のON／OFF制御回路５は、同期整流制御回路３１に同期整流ON／OFF信号を出し駆動用出力２４ＶをON／OFFするとともに、制御用出力５Ｖの回路の出力段に配置されたスイッチングＦＥＴ８もON／OFFし、駆動用出力２４Ｖと，制御用出力ＥをON／OFF制御するようにし、省エネ時に不要な制御回路の一部についても電力供給を停止させる。
【００１９】
図４は、本発明による電源回路の第４の実施例の回路を示す。
この実施例の電源回路は、上記第２の実施例にさらに電源回路の効率を改善するための構成が付加されている。第２の実施例において、制御用出力は、省エネ時、画像形成動作時いずれも５Ｖ出力をしていたが、この実施例においては、制御用出力５Ｖの出力段に、第２の実施例にもある制御用出力５Ｖ端子に対して、並列となるようにスイッチングＦＥＴ８を備えた制御用出力Ｅの端子を設け、この端子を利用することにより省エネ時に不要な一部の制御回路への電力供給をカットし、省エネ時の消費電力のさらなる削減を図って電源回路の効率を改善しようとするものである。
構成としては、図４に示されるように、トランス２の２次側出力を整流し制御用電源出力を行う制御用出力端を分岐し、分岐した一端にスイッチングＦＥＴ８を介して制御用出力Ｅ端子を設ける。また、スイッチングＦＥＴ８のON／OFF制御を画像形成装置本体から指令される省エネ信号を受け取るON／OFF制御回路５により行うようにする。なお、その他の構成は、図２に示した第２の実施例と同一であり、同一の構成要素については、同じ参照番号や呼称を用い、先の説明を参照することとする。
画像形成装置本体からの省エネ信号受けた電源回路のON／OFF制御回路５は、同期整流制御回路３１に同期整流ON／OFF信号を出し駆動用出力２４ＶをON／OFFするとともに、制御用出力５Ｖの回路の出力段に配置されたスイッチングＦＥＴ８もON／OFFし、駆動用出力２４Ｖと，制御用出力ＥをON／OFF制御するようにし、省エネ時に不要な制御回路の一部にについても電力供給を停止させる。この実施例によると、第１、２、３の実施例からさらに、画像形成動作中及び省エネ時あわせて総合的に電力低減と効率アップが図られて画像形成装置の省エネに寄与し得る。
上記実施例では、説明の都合上、制御用出力５Ｖ、駆動用出力２４Ｖ構成の２出力回路への適用例を示したが、本発明は出力電圧及び出力系統数の如何にかかわらず適用できる。
【００２０】
【発明の効果】
（１）請求項１の発明に対応する効果
省エネ信号による電源の出力停止手段を備えた電子機器であって、ＡＣ入力を整流化し、さらにＰＷＭ変調した電圧を、制御用出力と駆動用出力に変換するトランスと、前記ＰＷＭ変調を行うために、ＰＷＭ動作するトランスＦＥＴと、前記トランスの駆動用出力を整流する複数のＦＥＴを備えた同期整流回路と、前記同期整流回路に備えられた前記複数のＦＥＴを、前記トランスの駆動用出力を整流するように、前記トランスＦＥＴと同期して駆動制御する同期整流制御回路と、を備え、前記トランスの駆動用出力に基づく電流がドレインに入力され、ソースから出力されるように配置されており、前記同期整流制御回路は、前記省エネ信号に基づいて前記同期整流回路に備えられた前記複数のＦＥＴをオフに切り替える制御を行うようにしたことにより、先行技術にあった省エネ時の駆動用出力をオフするためのスイッチが不要となり、画像形成動作中のこのスイッチの電力損失がなくなり、電源の効率を大幅に向上させることができるものである。また、整流素子をダイオードとした場合に必要となるダミー抵抗Ｒが不要となるので、これによる常時損失もなくなり、省エネモード時に出力を停止して電子機器の消費電力を小さくする場合における電力低減に顕著な効果を奏する。
（２）請求項２の発明に対応する効果
上記（１）の効果に加えて、前記トランスの制御用出力を整流する複数のＦＥＴを備えた同期整流回路と、前記同期整流回路に備えられた前記複数のＦＥＴを、前記トランスの制御用出力を整流するように、前記トランスＦＥＴと同期して駆動制御する同期整流制御回路と、を備えたことにより、フィードバック制御を行っている制御用出力の変換回路の変換効率が向上し、電子機器本体の動作中及び省エネ時の低電力化が図れる。
（３）請求項３の発明に対応する効果
上記（１）又は（２）の効果に加えて、前記トランスの前記制御用出力端をＦＥＴを介して分岐し、前記ＦＥＴを前記省エネ信号に基づいてオフに切り替える制御を行うようにしたことにより、省エネ時に動作不要な制御回路の一部に電力供給を停止させることができ、この部分の無駄な消費電力が削減可能となり、さらに省エネ効果の向上に寄与し得る。
【図面の簡単な説明】
【図１】本発明による電源回路の第１の実施例の回路を示す。
【図２】本発明による電源回路の第２の実施例の回路を示す。
【図３】本発明による電源回路の第３の実施例の回路を示す。
【図４】本発明による電源回路の第４の実施例の回路を示す。
【図５】先行技術による電源回路の１例を示す。
【符号の説明】
２…トランス、３，４…整流回路、
５…ON／OFF制御回路、６，８…スイッチングＦＥＴ、
７…トランス駆動用ＦＥＴ、３０，４０…同期整流回路、
３１，４１…同期整流制御回路、７１…ＰＷＭ動作させる制御回路。

Claims

省エネ信号による電源の出力停止手段を備えた電子機器であって、
ＡＣ入力を整流化し、さらにＰＷＭ変調した電圧を、制御用出力と駆動用出力に変換するトランスと、
前記ＰＷＭ変調を行うために、ＰＷＭ動作するトランスＦＥＴと、
前記トランスの駆動用出力を整流する複数のＦＥＴを備えた同期整流回路と、
前記同期整流回路に備えられた前記複数のＦＥＴを、前記トランスの駆動用出力を整流するように、前記トランスＦＥＴと同期して駆動制御する同期整流制御回路と、
を備え、
前記同期整流回路に備えられた前記複数のＦＥＴのうち一つは、前記トランスの駆動用出力に基づく電流がドレインに入力され、ソースから出力されるように配置されており、前記同期整流制御回路は、前記省エネ信号に基づいて前記同期整流回路に備えられた前記複数のＦＥＴをオフに切り替える制御を行うことを特徴とする電子機器。
請求項１に記載された電子機器において、
前記トランスの制御用出力を整流する複数のＦＥＴを備えた同期整流回路と、
前記同期整流回路に備えられた前記複数のＦＥＴを、前記トランスの制御用出力を整流するように、前記トランスＦＥＴと同期して駆動制御する同期整流制御回路と、
備えた電子機器。
請求項１又は２に記載された電子機器において、
前記トランスの前記制御用出力端をＦＥＴを介して分岐し、前記ＦＥＴを前記省エネ信号に基づいてオフに切り替える制御を行う電子機器。