JPH11164476A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH11164476A JPH11164476A JP9329030A JP32903097A JPH11164476A JP H11164476 A JPH11164476 A JP H11164476A JP 9329030 A JP9329030 A JP 9329030A JP 32903097 A JP32903097 A JP 32903097A JP H11164476 A JPH11164476 A JP H11164476A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- main power
- circuit
- sub
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 主電源動作時には電力効率の低い副電源を停
止し、主電源より負荷に電力を供給することで電力効率
の改善を実現する電源装置を提供。 【解決手段】 制御回路６が出力状態となると、遅延回
路５から遅延信号ＣＴが出力されて主電源２が動作を始
め、第１出力電圧Ｖ１を生成して第１負荷７に電力を供
給し、この第１出力電圧Ｖ１でＰ／Ｇ回路４からパワー
グッド信号ＰＧが”Ｈ”出力され、パワーグッド信号Ｐ
Ｇが”Ｈ”出力されて副電源３が動作を停止し、副電源
３が動作を停止して第２負荷８にダイオードＤ１を介し
て主電源２の電力が供給される。その後、制御回路６が
未出力状態となると、Ｐ／Ｇ回路４のパワーグッド信号
ＰＧが”Ｌ”出力になって副電源３が動作を開始し、第
２出力電圧Ｖ２を生成して制御回路６が未出力状態とな
ると、遅延回路５で所定時間主電源２に遅延信号ＣＴが
供給されて主電源２が動作をし続ける。
止し、主電源より負荷に電力を供給することで電力効率
の改善を実現する電源装置を提供。 【解決手段】 制御回路６が出力状態となると、遅延回
路５から遅延信号ＣＴが出力されて主電源２が動作を始
め、第１出力電圧Ｖ１を生成して第１負荷７に電力を供
給し、この第１出力電圧Ｖ１でＰ／Ｇ回路４からパワー
グッド信号ＰＧが”Ｈ”出力され、パワーグッド信号Ｐ
Ｇが”Ｈ”出力されて副電源３が動作を停止し、副電源
３が動作を停止して第２負荷８にダイオードＤ１を介し
て主電源２の電力が供給される。その後、制御回路６が
未出力状態となると、Ｐ／Ｇ回路４のパワーグッド信号
ＰＧが”Ｌ”出力になって副電源３が動作を開始し、第
２出力電圧Ｖ２を生成して制御回路６が未出力状態とな
ると、遅延回路５で所定時間主電源２に遅延信号ＣＴが
供給されて主電源２が動作をし続ける。
Description
【０００１】
【発明の属する技術分野】本発明は、電源装置に係り、
特に、主電源動作時に副電源の動作を停止させ、主電源
より電源を供給する手段を設けた電源装置に関する。
特に、主電源動作時に副電源の動作を停止させ、主電源
より電源を供給する手段を設けた電源装置に関する。
【０００２】
【従来の技術】従来のリモコン回路やＦＡＸ回路等のよ
うな待機回路を備えた装置に使用される電源装置は、す
べての負荷が動作する際に使用する主電源と待機回路の
み動作させる副電源を備えており、待機時は副電源を動
作させ待機回路に電力を供給し、主電源を動作させる信
号を待機回路が出力すると主電源が動作し、かつ通常、
副電源が主電源に比べると供給電力は大幅に小さく、主
電源に比べると電力効率も低い傾向にあり、図３に示す
ように、整流平滑された入力電源１に基づき第１出力電
圧Ｖ１を生成する主電源２と、この主電源２に接続され
た第１負荷７と、主電源２が第１出力電圧Ｖ１を生成し
ていない時に第２出力電圧Ｖ２を生成する副電源３と、
この副電源３及び主電源２に接続された第２負荷８と、
第１出力電圧Ｖ１を検出してパワーグッド信号ＰＧを第
１負荷７及び副電源３に供給し、副電源３を停止するＰ
／Ｇ回路４と、主電源２が停止した時に制御信号ＲＴを
出力して副電源３が動作するよう制御する制御回路１０
６とで構成される。
うな待機回路を備えた装置に使用される電源装置は、す
べての負荷が動作する際に使用する主電源と待機回路の
み動作させる副電源を備えており、待機時は副電源を動
作させ待機回路に電力を供給し、主電源を動作させる信
号を待機回路が出力すると主電源が動作し、かつ通常、
副電源が主電源に比べると供給電力は大幅に小さく、主
電源に比べると電力効率も低い傾向にあり、図３に示す
ように、整流平滑された入力電源１に基づき第１出力電
圧Ｖ１を生成する主電源２と、この主電源２に接続され
た第１負荷７と、主電源２が第１出力電圧Ｖ１を生成し
ていない時に第２出力電圧Ｖ２を生成する副電源３と、
この副電源３及び主電源２に接続された第２負荷８と、
第１出力電圧Ｖ１を検出してパワーグッド信号ＰＧを第
１負荷７及び副電源３に供給し、副電源３を停止するＰ
／Ｇ回路４と、主電源２が停止した時に制御信号ＲＴを
出力して副電源３が動作するよう制御する制御回路１０
６とで構成される。
【０００３】また、従来の電源装置の動作は、図３に示
すように、整流平滑された入力電源１の入力電圧Ｖｉが
印加されると、副電源３が第２出力電圧Ｖ２を生成して
第２負荷８及び制御回路１０６に供給し、制御信号ＲＴ
が出力状態となると、主電源２が動作して第１出力電圧
Ｖ１を生成し、第１負荷７に供給して第１出力電圧Ｖ１
の正常出力でＰ／Ｇ回路４がパワーグッド信号ＰＧを第
１負荷７に”Ｈ”を出力する。
すように、整流平滑された入力電源１の入力電圧Ｖｉが
印加されると、副電源３が第２出力電圧Ｖ２を生成して
第２負荷８及び制御回路１０６に供給し、制御信号ＲＴ
が出力状態となると、主電源２が動作して第１出力電圧
Ｖ１を生成し、第１負荷７に供給して第１出力電圧Ｖ１
の正常出力でＰ／Ｇ回路４がパワーグッド信号ＰＧを第
１負荷７に”Ｈ”を出力する。
【０００４】従って、制御信号ＲＴが未出力状態となる
と、Ｐ／Ｇ回路４がパワーグッド信号ＰＧを”Ｌ”出力
とし、それとほぼ同時に制御信号ＲＴの未出力状態で主
電源２を停止させ、動作中に副電源３は、常に動作して
いる。
と、Ｐ／Ｇ回路４がパワーグッド信号ＰＧを”Ｌ”出力
とし、それとほぼ同時に制御信号ＲＴの未出力状態で主
電源２を停止させ、動作中に副電源３は、常に動作して
いる。
【０００５】
【発明が解決しようとする課題】従来の電源装置は、主
電源の動作時も電力効率の低い副電源が動作しており、
全体の電力効率を低下させ、特に、主電源の負荷が軽く
なる省電力モード動作時等では、全体の電力効率の低下
の原因となっていた。
電源の動作時も電力効率の低い副電源が動作しており、
全体の電力効率を低下させ、特に、主電源の負荷が軽く
なる省電力モード動作時等では、全体の電力効率の低下
の原因となっていた。
【０００６】そこで、本発明の目的は、主電源動作時に
は電力効率の低い副電源を停止し、主電源より負荷に電
力を供給することで電力効率の改善を実現する電源装置
を提供する。
は電力効率の低い副電源を停止し、主電源より負荷に電
力を供給することで電力効率の改善を実現する電源装置
を提供する。
【０００７】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明の電源装置は、整流平滑された入力電源に
基づき第１出力電圧を生成する主電源と、この主電源に
接続された第１負荷と、上記主電源が第１出力電圧を生
成していない時に第２出力電圧を生成する副電源と、こ
の副電源及び上記主電源に接続された第２負荷と、上記
第１出力電圧を検出してパワーグッド信号を上記第１負
荷及び上記副電源に供給し、上記副電源を停止するＰ／
Ｇ回路と、上記主電源が停止した時に制御信号を出力す
る制御回路と、この制御回路から制御信号が出力されて
上記副電源が動作するまでの期間に遅延信号を上記主電
源に送出し、上記主電源が動作し続けるよう遅延する遅
延回路とで構成されたことを特徴とする。
めに、本発明の電源装置は、整流平滑された入力電源に
基づき第１出力電圧を生成する主電源と、この主電源に
接続された第１負荷と、上記主電源が第１出力電圧を生
成していない時に第２出力電圧を生成する副電源と、こ
の副電源及び上記主電源に接続された第２負荷と、上記
第１出力電圧を検出してパワーグッド信号を上記第１負
荷及び上記副電源に供給し、上記副電源を停止するＰ／
Ｇ回路と、上記主電源が停止した時に制御信号を出力す
る制御回路と、この制御回路から制御信号が出力されて
上記副電源が動作するまでの期間に遅延信号を上記主電
源に送出し、上記主電源が動作し続けるよう遅延する遅
延回路とで構成されたことを特徴とする。
【０００８】
【発明の実施の形態】次に、本発明の一実施の形態によ
る電源装置を図面を参照して説明する。
る電源装置を図面を参照して説明する。
【０００９】図１は、本発明の一実施の形態による電源
装置のブロック構成図である。
装置のブロック構成図である。
【００１０】図２は、本発明の一実施の形態による電源
装置の各部信号波形図である。
装置の各部信号波形図である。
【００１１】本発明の一実施の形態による電源装置は、
図１に示すように、整流平滑された入力電源１に基づき
第１出力電圧Ｖ１を生成する主電源２と、この主電源２
に接続された第１負荷７と、主電源２が第１出力電圧Ｖ
１を生成していない時に第２出力電圧Ｖ２を生成する副
電源３と、この副電源３及び主電源２に接続された第２
負荷８と、第１出力電圧Ｖ１を検出してパワーグッド信
号ＰＧを第１負荷７及び副電源３に供給し、副電源３を
停止するＰ／Ｇ回路４と、主電源２が停止した時に制御
信号６１を出力する制御回路６と、この制御回路６から
制御信号６１が出力されて副電源３が動作するまでの期
間に遅延信号ＣＴを主電源２に送出し、主電源２が動作
し続けるよう遅延する遅延回路５と、副電源３が動作を
停止した時に主電源２から電力を供給するダイオードＤ
１と、Ｐ／Ｇ回路４から出力されたパワーグッド信号Ｐ
Ｇを遅延回路５へ供給するダイオードＤ２とで構成され
る。
図１に示すように、整流平滑された入力電源１に基づき
第１出力電圧Ｖ１を生成する主電源２と、この主電源２
に接続された第１負荷７と、主電源２が第１出力電圧Ｖ
１を生成していない時に第２出力電圧Ｖ２を生成する副
電源３と、この副電源３及び主電源２に接続された第２
負荷８と、第１出力電圧Ｖ１を検出してパワーグッド信
号ＰＧを第１負荷７及び副電源３に供給し、副電源３を
停止するＰ／Ｇ回路４と、主電源２が停止した時に制御
信号６１を出力する制御回路６と、この制御回路６から
制御信号６１が出力されて副電源３が動作するまでの期
間に遅延信号ＣＴを主電源２に送出し、主電源２が動作
し続けるよう遅延する遅延回路５と、副電源３が動作を
停止した時に主電源２から電力を供給するダイオードＤ
１と、Ｐ／Ｇ回路４から出力されたパワーグッド信号Ｐ
Ｇを遅延回路５へ供給するダイオードＤ２とで構成され
る。
【００１２】次に、本発明の一実施の形態による電源装
置の動作を図面を参照して説明する。
置の動作を図面を参照して説明する。
【００１３】本発明の一実施の形態による電源装置の動
作は、図１及び図２に示すように、制御回路６が出力状
態となると、遅延回路５から遅延信号ＣＴが出力されて
主電源２が動作を始め、第１出力電圧Ｖ１を生成して第
１負荷７に電力を供給し、この第１出力電圧Ｖ１でＰ／
Ｇ回路４からパワーグッド信号ＰＧが”Ｈ”出力され、
パワーグッド信号ＰＧが”Ｈ”出力されて副電源３が動
作を停止し、副電源３が動作を停止して第２負荷８に
は、主電源２からダイオードＤ１を介して電力が供給さ
れる。
作は、図１及び図２に示すように、制御回路６が出力状
態となると、遅延回路５から遅延信号ＣＴが出力されて
主電源２が動作を始め、第１出力電圧Ｖ１を生成して第
１負荷７に電力を供給し、この第１出力電圧Ｖ１でＰ／
Ｇ回路４からパワーグッド信号ＰＧが”Ｈ”出力され、
パワーグッド信号ＰＧが”Ｈ”出力されて副電源３が動
作を停止し、副電源３が動作を停止して第２負荷８に
は、主電源２からダイオードＤ１を介して電力が供給さ
れる。
【００１４】その後、制御回路６が未出力状態となる
と、Ｐ／Ｇ回路４から”Ｈ”出力されていたパワーグッ
ド信号ＰＧが”Ｌ”出力となり、パワーグッド信号ＰＧ
が”Ｌ”出力になって副電源３が動作を開始し、第２出
力電圧Ｖ２を生成して制御回路６が未出力状態となる
と、遅延回路５によって所定時間主電源２に遅延信号Ｃ
Ｔが供給され、主電源２が動作をし続けて停止すること
により、制御回路６及び第２負荷８に副電源３から電力
が供給される。
と、Ｐ／Ｇ回路４から”Ｈ”出力されていたパワーグッ
ド信号ＰＧが”Ｌ”出力となり、パワーグッド信号ＰＧ
が”Ｌ”出力になって副電源３が動作を開始し、第２出
力電圧Ｖ２を生成して制御回路６が未出力状態となる
と、遅延回路５によって所定時間主電源２に遅延信号Ｃ
Ｔが供給され、主電源２が動作をし続けて停止すること
により、制御回路６及び第２負荷８に副電源３から電力
が供給される。
【００１５】
【発明の効果】以上説明したように、本発明の電源装置
によれば、主電源停止時に電力を必要とするリモコン等
の待機回路のための副電源を備え、主電源動作時は主電
源から電力供給し電力効率の低い副電源を停止すること
により、電源の電力効率を改善でき、かつ副電源から電
力供給していた回路に主電源から電力供給することによ
り、主電源自体の電力効率を上げる効果がある。
によれば、主電源停止時に電力を必要とするリモコン等
の待機回路のための副電源を備え、主電源動作時は主電
源から電力供給し電力効率の低い副電源を停止すること
により、電源の電力効率を改善でき、かつ副電源から電
力供給していた回路に主電源から電力供給することによ
り、主電源自体の電力効率を上げる効果がある。
【図１】本発明の一実施の形態による電源装置のブロッ
ク構成図である。
ク構成図である。
【図２】本発明の一実施の形態による電源装置の各部信
号波形図である。
号波形図である。
【図３】従来の電源装置のブロック構成図である。
１ 入力電源 ２ 主電源 ３ 副電源 ４ Ｐ／Ｇ回路 ５ 遅延回路 ６ 制御回路 ７ 第１負荷 ８ 第２負荷 ６１ 制御信号 ＣＴ 遅延信号 Ｄ１ 主電源（ダイオード） Ｄ２ Ｐ／Ｇ回路（ダイオード） ＰＧ パワーグッド信号 Ｖ１ 第１出力電圧 Ｖ２ 第２出力電圧
Claims (1)
- 【請求項１】 整流平滑された入力電源に基づき第１出
力電圧を生成する主電源と、この主電源に接続された第
１負荷と、上記主電源が第１出力電圧を生成していない
時に第２出力電圧を生成する副電源と、この副電源及び
上記主電源に接続された第２負荷と、上記第１出力電圧
を検出してパワーグッド信号を上記第１負荷及び上記副
電源に供給し、上記副電源を停止するＰ／Ｇ回路と、上
記主電源が停止した時に制御信号を出力する制御回路
と、この制御回路から制御信号が出力されて上記副電源
が動作するまでの期間に遅延信号を上記主電源に送出
し、上記主電源が動作し続けるよう遅延する遅延回路と
で構成されたことを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9329030A JPH11164476A (ja) | 1997-11-28 | 1997-11-28 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9329030A JPH11164476A (ja) | 1997-11-28 | 1997-11-28 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11164476A true JPH11164476A (ja) | 1999-06-18 |
Family
ID=18216824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9329030A Pending JPH11164476A (ja) | 1997-11-28 | 1997-11-28 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11164476A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001075654A (ja) * | 1999-09-06 | 2001-03-23 | Sony Corp | 電子機器 |
| JP2001128446A (ja) * | 1999-08-16 | 2001-05-11 | Ngk Insulators Ltd | 電圧コンバータ |
| JP2006014509A (ja) * | 2004-06-25 | 2006-01-12 | Funai Electric Co Ltd | スイッチング電源装置 |
| US7191347B2 (en) * | 2002-12-31 | 2007-03-13 | International Business Machines Corporation | Non-disruptive power management indication method, system and apparatus for server |
| JP2010119207A (ja) * | 2008-10-31 | 2010-05-27 | Silitek Electronic (Guangzhou) Co Ltd | 電力割当装置 |
| CN102377233A (zh) * | 2010-08-04 | 2012-03-14 | 康舒科技股份有限公司 | 可自动切换待机电源供电路径的电源供应器 |
-
1997
- 1997-11-28 JP JP9329030A patent/JPH11164476A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001128446A (ja) * | 1999-08-16 | 2001-05-11 | Ngk Insulators Ltd | 電圧コンバータ |
| JP2001075654A (ja) * | 1999-09-06 | 2001-03-23 | Sony Corp | 電子機器 |
| US7191347B2 (en) * | 2002-12-31 | 2007-03-13 | International Business Machines Corporation | Non-disruptive power management indication method, system and apparatus for server |
| JP2006014509A (ja) * | 2004-06-25 | 2006-01-12 | Funai Electric Co Ltd | スイッチング電源装置 |
| JP2010119207A (ja) * | 2008-10-31 | 2010-05-27 | Silitek Electronic (Guangzhou) Co Ltd | 電力割当装置 |
| CN102377233A (zh) * | 2010-08-04 | 2012-03-14 | 康舒科技股份有限公司 | 可自动切换待机电源供电路径的电源供应器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7072189B2 (en) | Power supply | |
| US6434030B1 (en) | Arrangement having a switched-mode power supply and a microprocessor | |
| US7830675B2 (en) | Switching power supply device and method of starting the same | |
| US6297601B1 (en) | Apparatus and method for saving electric power in a display system | |
| US5555167A (en) | Power supply apparatus with a power-saving function | |
| US20060139966A1 (en) | TFT display with low loss construction of power supply | |
| JPH11164476A (ja) | 電源装置 | |
| US6424549B1 (en) | Low consumption converter directly connectable to the mains | |
| JP2717215B2 (ja) | 燃料電池給電システム | |
| JP3609608B2 (ja) | 電源装置 | |
| JPH05221590A (ja) | エレベータの制御装置 | |
| JPH0652970B2 (ja) | 電源システム | |
| US6327161B1 (en) | Power-saving circuit | |
| JPH06324767A (ja) | パーソナルコンピュータの電源装置 | |
| JP2000241477A (ja) | 被試験用直流電源装置の運転方法 | |
| JP2003266878A (ja) | 画像形成装置 | |
| JP2001292573A (ja) | 電子機器 | |
| KR100710259B1 (ko) | 영상기기의 전원 관리 방법 및 그 영상기기 | |
| JP2859022B2 (ja) | 電源制御システム | |
| JP2002315319A (ja) | スイッチング電源装置 | |
| JP2716721B2 (ja) | 太陽光発電システム | |
| JPH10285943A (ja) | 電力変換装置 | |
| JPH0895431A (ja) | 複写装置 | |
| JPH0526913Y2 (ja) | ||
| KR100327387B1 (ko) | 모니터의 전원회로 |