JP4152418B2 - プロセッシングユニットを用いた制御装置および制御方法 - Google Patents

Description

本発明は汎用のプロセッシングユニットを用いることができる制御装置および制御方法に関するものである。

ＮｉＮＨ電池やＬｉ電池などのバッテリーが組み込まれたポータブルな電子装置があり、これらのポータブル機器に内蔵されたバッテリーは、外付けの電源アダプタにより充電制御されるようになっている。充電制御する充電装置または充電回路としては、特開２００３−１８９４９７号公報に開示されているように、バッテリーの電流および電圧をモニタし、指定された電流あるいは電圧の値と比較して、その結果により充電用トランジスタのオンオフ時間をＰＷＭ制御する充電制御専用のアナログ回路をトランジスタ回路により構成することが知られている。

ノート型のパーソナルコンピュータ、ハンディタイプのプリンタなどのポータブルな電子装置においては、コンピュータあるいはプリンタのハウジングあるいは本体にバッテリーを内蔵し、本体と電源アダプタとを分離することにより本体をよりコンパクトで軽量にして携帯性を向上している。しかしながら、長時間にわたり使用するときや、充電する必要性が発生する可能性があるときは、本体と、それと分離された電源アダプタとを持ち運ぶ必要があり、必ずしも便利とはいえない。したがって、本体をサイズアップせずに、低コストで充電機能を内蔵することが可能になれば、携帯用の電子装置の利便性はさらに向上する。

本体に、充電機能および充電制御機能を内蔵しようとする場合、上述したような充電制御専用のアナログ回路を含む専用の装置を組み込むことは可能である。しかしながら、単に電源アダプタを本体に組み込んだだけになり、サイズアップを防止したり、コストダウンを図ることはできない。

充電制御のために、本体である電子装置の制御あるいはデータ処理のために内蔵された、マイクロコンピュータあるいはＣＰＵなどと称される汎用のプロセッサを共用することにより、サイズアップを防止し、コストダウンを図ることができる。電流および／あるいは電圧をモニタリングしてＰＷＭ制御の条件を求めるような論理演算処理は、ソフトウェアにより実現できるものであり、汎用のプロセッサにより充電制御は可能なはずである。さらに、プロセッサ、特に本体の一部あるいは全部を制御しているプロセッサを用いて充電制御をソフトウェア化することにより、多種多様な制御をフレキシブルに行うことができる。例えば、本体で実行されているジョブの状態により充電する条件を変えたり、本体に内蔵あるいは取り付けられている充電池の容量、種類、種別などにより充電する条件を変えたりすることが容易になる。

そこで、本発明においては、プリンタ、スキャナなどの周辺機器、または携帯電話、ＰＤＡ、ノート型コンピュータなどのモバイルな電子装置に搭載されている汎用のＣＰＵを用いて充電制御をすることが可能な制御装置および制御方法を提供することを目的としている。その際、非常に注意を払わなければいけないことは、上記のような電子装置あるいはデータ処理装置の制御に使用されている汎用のＣＰＵは、様々なプログラムにより様々なジョブを実行することである。したがって、実行するプログラムの完成度、実行中のジョブの条件、本体に内蔵されているディスクあるいは機能モジュールの障害など、様々な条件により、ＣＰＵは外部に対する応答を停止したり、ＣＰＵ自身が動作を停止（ハングアップ）したり、暴走する可能性が常にある。印刷処理、計算処理、通信処理などのデータ処理を実行中にＣＰＵがハングアップすると、通信が停止したり、計算が進まなかったり、印刷用紙を浪費したり、データを喪失するなどの不具合が発生するが、ほとんどの場合は、機器に損傷を与えることはなく、外部、例えばユーザに損傷を与えることはない。そして、適当な方法によりユーザがリセットすることにより、データ処理装置の機能を通常の状態に復帰させることができる。

しかしながら、バッテリーを充電したり、燃料電池の出力を制御する機能について考えると、ＣＰＵがハングアップすることは装置のみならずユーザにも容易には回復できない損傷を与える可能性がある。例えば、ＣＰＵがハングアップして充電が停止せずに継続するとバッテリーは過充電になり、バッテリーが損傷する。加えて過充電に伴なうバッテリーの発熱や、過充電によるバッテリーの破壊により本体が損傷したり、本体の外部にまで影響を与える可能性がある。したがって、このようなリスクを負ってまで、汎用のＣＰＵを用いて充電を行うことは好ましくない。

独立した充電用のアダプタにおいては、充電専用のＣＰＵまたはマイコンを用いて充電を制御することは可能である。充電専用のＣＰＵは、定期的および／または自動的にＣＰＵのリセットを繰り返すことにより、ＣＰＵの暴走やハングアップを防止したり、そのような状態が継続することを阻止できるからである。しかしながら、プリンタなどのデータ処理装置を制御するＣＰＵをむやみにリセットすることは、データ処理装置としての機能を損なうことになるために不可能である。例えば、パーソナルコンピュータのＣＰＵをリセットしたら、コンピュータにおいて実行中のジョブはリセットされ、データは喪失される。印刷の途中で、プリンタのＣＰＵがリセットされたら、印刷データは喪失され、プリントできない。

そこで、本発明においては、充電処理などフェイルセーフであることが要求される制御と、他の処理の制御、あるいはデータ処理に対して、汎用のＣＰＵを兼用できる制御装置および制御方法を提供することを目的としている。

本発明の制御装置は、レジスタ、ＲＡＭなどのメモリに書き込まれた制御情報を読み込んで動作する第１の機能ユニットと、制御情報をメモリに書き込むプロセッシングユニットと、プロセッシングユニットとは独立して動作し、メモリの制御情報をクリアする第２の機能ユニットとを有し、プロセッシングユニットは、定期的な書き込み要求に呼応して制御情報を書き込み、第２の機能ユニットは、先の書き込み要求が制御情報の未書き込みのために未取消で、次の書き込み要求を認識したときに、制御情報をクリアする制御装置を提供する。プロセッシングユニットを用いた本発明の制御方法は、プロセッシングユニットにより制御情報をメモリに書き込む制御工程と、第１の機能ユニットが、メモリに書き込まれた制御情報を読み込んで動作する第１の工程と、プロセッシングユニットとは独立して動作する第２の機能ユニットにより、メモリの制御情報をクリアする第２の工程とを有し、制御工程では、プロセッシングユニットは、定期的な書き込み要求に呼応して制御情報を書き込み、第２の工程では、先の書き込み要求が制御情報の未書き込みのために未取消で、次の書き込み要求を認識したときに、制御情報をクリアする。

本発明においては、プロセッシングユニットは制御情報をメモリに書き込み（制御工程）、第１の機能ユニットはメモリに書き込まれた制御情報を読み込んで動作する（第１の工程）。したがって、第１の機能ユニットは、制御情報がメモリにないと動作を停止したり、動作を最小限にしたり、動作を安全サイドなものに移行できる。プロセッシングユニットは、ハングアップしたり、暴走すると、次に予定された動作は行われない。このため、プロセッシングユニットがハングアップしたり、暴走すると、プロセッシングユニットにより制御情報がメモリに書き込まれない。したがって、プロセッシングユニットとは独立して動作する第２の機能ユニットにより制御情報をクリアしたときに（第２の工程）、プロセッシングユニットがハングアップしたり、暴走していると、制御情報がメモリに書き込まれない。このため、第１の機能ユニットは動作を停止するなどの、安全サイドに移行する。

このように、本発明においては、プロセッシングユニットがハングアップしたり、暴走した場合は、プロセッシングユニットに制御されずに、自動的に第１の機能ユニットは安全サイドの動作に移行し、フェイルセーフの機能が実現される。したがって、プロセッシングユニットを頻繁にリセットしなくても、ハングアップや暴走による不具合の発生を未然に防止することが可能となる。このため、電子装置の本体を制御したり、データ処理を行うための汎用のプロセッシングユニットを、充電処理などフェイルセーフであることが要求される制御に兼用できる。

したがって、本発明により、プロセッシングユニットにより制御されるデータ処理装置において、データ処理用のプロセッシングユニットによりフェイルセーフな制御が要求される機能を制御できる。すなわち、本発明により、フェイルセーフな第１の制御ユニットを制御するプロセッシングユニットを用いて、データ処理を行うための第３の機能ユニットを有する制御装置を提供できる。また、プロセッシングユニットにより、フェイルセーフに第１の制御ユニットを制御する制御工程に加えて、そのプロセッシングユニットによりデータ処理を行うデータ処理工程を有する制御方法を提供できる。

第１の機能ユニットの一形態は、充電装置を制御する充電制御ユニットである。制御工程において、プロセッシングユニットは充電制御のための情報を制御情報として書き込み、第１の工程では、第１の機能ユニットは、制御情報により指示されるデューティー比のパルス信号を、制御対象である充電装置に出力する。本発明の制御装置を用いることにより、バッテリーを充電する充電装置を備え、プロセッシングユニットを充電制御と他の処理の制御に兼用しながら、充電装置を安全に制御できる充電機能付きの電子装置を提供できる。また、本発明では、充電機能付きの電子装置の制御方法を提供でき、その制御方法は、プロセッシングユニットにより制御情報をメモリに書き込む制御工程と、第１の機能ユニットが、メモリに書き込まれた制御情報を読み込んで充電制御を行う第１の工程と、プロセッシングユニットとは独立して動作する第２の機能ユニットにより、制御情報をクリアする第２の工程とを有し、制御工程では、プロセッシングユニットは、定期的な書き込み要求に呼応して制御情報を書き込み、第２の工程では、先の書き込み要求が制御情報の未書き込みのために未取消で、次の書き込み要求を認識したときに、制御情報をクリアする。

第３の機能ユニットの一形態は、印刷機構を制御する印刷制御ユニットである。本発明は、印刷機能に加え、充電装置を有し、プリンタを制御するプロセッシングユニットを、充電機能の制御に兼用でき、充電機能を安全に制御できる、充電機能を内蔵したプリンタを提供する。

第２の機能ユニットがメモリ上の制御情報を、プロセッシングユニットによる処理とは独立してクリアすることにより、第１の機能ユニットの安全な動作を保証できる。しかしながら、第２の機能ユニットがメモリ上の制御情報をクリアするタイミングが、第１の機能ユニットの制御周期に対して遅いと、プロセッシングユニットの異常の影響を受ける可能性がある。一方、第２の機能ユニットがメモリ上の制御情報をクリアするタイミングが、第１の機能ユニットの制御周期に対して早いと、プロセッシングユニットが正常であるにも関わらず、第１の機能ユニットの動作が阻害される可能性がある。第１の機能ユニットがメモリにアクセスした後に、第２の機能ユニットが制御情報をクリアすることにより、そのような不具合は防止できる。したがって、第１の機能ユニットが第２の機能ユニットとしての機能を兼ね備えることが可能である。

第１の機能ユニットがメモリにアクセスするタイミングあるいは頻度と、プロセッシングユニットがメモリに制御情報を書き込むタイミングあるいは頻度とが対応していない場合は、第１の機能ユニットがメモリにアクセスした後に、制御情報をクリアしても、プロセッシングユニットが正常であるにも関わらず、第１の機能ユニットの動作が阻害される可能性がある。第２の機能ユニットにおいて、プロセッシングユニットによるメモリの制御情報の書き換えが未確認のときに制御情報をクリアすることにより、第１の機能ユニットの動作を不要に阻害せず、プロセッシングユニットが異常のときは第１の機能ユニットは安全に動作させることができる。

プロセッシングユニットが、定期的な書き込み要求に呼応して制御情報を書き込むので、第２の機能ユニットは、先の書き込み要求が制御情報の未書き込みのために未取消で、次の書き込み要求を認識したことにより、プロセッシングユニットによるメモリの制御情報の書き換えが未確認であると判断できる。したがって、第２の工程において、第２の機能ユニットが、制御情報をクリアすることにより、プロセッシングユニットが異常のときに第１の機能ユニットの動作を安全サイドに移行できる。データ処理などを実行中のプロセッシングユニットに対しては、割り込み信号により、第１の機能ユニット用の制御情報の書き込み要求を伝達することができる。

このように、本発明は、プロセッシングユニットからメモリに書き込まれた制御情報を介して制御される第１の機能ユニットと、プロセッシングユニットとは独立して動作する第２の機能ユニットとを用い、第２の機能ユニットによりメモリに書き込まれた制御情報をクリアすることにより、プロセッシングユニットにハングアップや暴走などの異常事態が発生したときは、第１の機能ユニットが確実に停止する、もしくは他の安全な動作が行えるようにしている。したがって、データ処理などに多用される汎用のプロセッサにより、フェイルセーフであることが要求される充電制御が可能となる。さらに、フェイルセーフな制御を可能とするための頻繁なリセットは不要なので、プロセッサをデータ処理とフェイルセーフな制御とに兼用でき、マルチタスクでデータ処理とフェイルセーフな制御とを実行できる。このため、プロセッシングユニットを共用した簡易な構成で、プリンタやノート型のパーソナルコンピュータなどのデータ処理装置あるいは電子装置に、充電機能などのフェイルセーフな制御が要求される機能を搭載することが可能となり、低コストで、さらに使い勝手のよい、モバイルな電子装置あるいはデータ処理装置を提供できる。

さらに、充電制御などのフェイルセーフな制御が要求される機能を、プロセッサによりデータ処理と同じレベルのソフトウェアで制御可能となる。したがって、制御のフレキシビリティは増大し、本体で実行されているジョブとの協調制御を行うことも容易となる。このため、本体の稼動状況、モジュールの構成などに合わせて、さらに木目細かなレベルで電力制御を行うことが可能となる。

本発明の制御装置を備えたプリンタの概略構成を示す図である。 図１の制御装置の充電制御ユニットの概略を示すブロック図である。 図１の充電制御ユニットの処理概要を示すフローチャートである。 図１のＣＰＵの処理概要を示すフローチャートである。

図１に、本発明の制御装置を備えたプリンタの概略構成を示してある。このプリンタ１は、制御装置１０と、それにより制御されるインクジェット方式の印刷機構４とを備えており、印刷用のデータφ１をホストであるパーソナルコンピュータ、または、コンパクトフラッシュ（登録商標）やメモリスティック（登録商標）などのストレージ（メディア）から受信し、印刷機構４によりプリントアウトする。ストレージから印刷データφ１を受信した場合、デジタルカメラをホストとして印刷データφ１を受信した場合は、２値化、色変換などのデータ処理を制御装置１０により実行する必要がある。一方、パーソナルコンピュータなどのハイパフォーマンスなホスト側から供給された印刷データφ１を単に出力するだけ、いわゆるホストベースプリンタとしてプリンタ１が動作するのであれば、上記のような複雑なデータ処理は不要であるが、ホスト側との通信を行なうためのデータ処理は必要である。したがって、制御装置１０は、所定のプログラムをロードしてデータ処理を行うＣＰＵ（プロセッサ、プロセッシングユニット）１５と、ＣＰＵ１５を用いてデータ処理を行うためのデータ処理ユニット１４とを備えている。データ処理ユニット１４には、プログラムを格納したＲＯＭ１７と、印刷データφ１をＵＳＢなどの転送手段を介して受信するインターフェイス３と、印刷データφ１の一時的な記憶領域となるＲＡＭ１６と、処理された印刷データφ１を印刷機構４に送り、印刷機構４の機構（メカ）を制御して印刷するためのプリンタ制御ユニット１９とが含まれる。

さらに、このプリンタ１は、制御装置１０および印刷機構４の駆動電源となる充電池（バッテリー）５と、家庭用のコンセントなどの外部電源２からバッテリー５を充電可能な充電装置６とを備えている。制御装置１０は、この充電装置６の制御を行う機構も内蔵しており、ＡＳＩＣ、ＬＳＩなどの集積回路装置として提供されている。

充電装置６は、外部電源２からコード８を介して供給される交流電力によりバッテリー５を充電する。そのため、充電装置６は、交流電力を整流し、さらに適当な電圧および電流に変換するスイッチング電源部１１と、バッテリー５の電圧と電流を検出するモニタ部１３とを備えている。スイッチング電源部１１からの出力は、バッテリー５に供給されると共に、制御装置１０および印刷機構４にも供給され、プリンタ１を外部電源２により稼動できるようになっている。スイッチング電源部１１は、ＰＷＭ制御により出力電圧および／または出力電流を制御する。ＰＷＭ制御するためデューティー比を含むＰＷＭ信号φ３は、制御装置１０からスイッチング電源部１１に供給される。モニタ部１３の検出出力φ２は、制御装置１０にフィードバックされる。制御装置１０は、検出出力φ２および他の条件に基づいてＰＷＭ信号φ３を生成する。

制御装置１０は、ＣＰＵ（プロセッシングユニット）１５と、ＣＰＵを稼動するためのプログラムが記録されたＲＯＭ１７と、ＲＡＭ１６と、データの入出力用のインターフェイス３と、プリンタ制御ユニット１９と、Ａ／Ｄコンバータ１８と、充電装置６を制御する充電制御ユニット２０と、これらを接続するバス２１とを備えている。Ａ／Ｄコンバータ１８は、充電装置６から供給されたモニタリング用のアナログデータφ２をデジタルデータに変換し、ＣＰＵ１５に供給する。ＲＯＭ１７には、印刷制御用のプログラムＰ１に加えて、バッテリー５の充電制御用のプログラムＰ２が記録されており、これらのプログラムＰ１およびＰ２が適当なタイミングでロードされてＣＰＵ１５により実行される。充電用プログラムＰ２によりＣＰＵ１５は、充電装置６のモニタリング用のデータφ２に基づき充電装置を制御するための信号φ５を生成する。

図２に、データ制御装置１０の充電制御ユニット２０の構成をさらに詳しく示してある。充電制御ユニット２０は、ＣＰＵ１５により、ＰＷＭ信号φ３のデューティー比を指示する１０ビットの制御情報φ５が書き込まれるメモリであるレジスタ２２と、レジスタ２２に書き込まれた制御情報φ５を読み込み、その制御情報φ５に対応したパルス幅のＰＷＭ信号φ３を充電装置６に供給する制御信号出力ユニット（第１の機能ユニット）３１と、レジスタ２２の制御情報φ５をクリアする異常検出ユニット（第２の機能ユニット）３２と、レジスタ２２に対してＣＰＵ１５が制御情報φ５を書き込むタイミングを指示し、書き込みの成否を判断するライト制御ユニット３３とを備えている。

制御信号出力ユニット３１は、レジスタ２２に書き込まれた制御情報φ５をラッチするラッチ回路３８と、ラッチされた制御情報φ５に基づいて設定されたパルス幅のＰＷＭ信号φ３を出力する出力回路３９とを備えている。制御情報φ５をラッチするタイミングと、ＣＰＵ１５がレジスタ２２に制御情報φ５を書き込むタイミングとによっては、出力されるＰＷＭ信号φ３のデューティー比が制御情報φ５と一致しなくなる可能性がある。したがって、ラッチ回路３８は、ライト制御部３３からのタイミング信号φ７に基づき動作する。また、出力回路３９は、ラッチするタイミングの周期φ８と、ＰＷＭ信号φ３のデューティー比φ５を比較して不整合な信号を出力しないようにしている。

ライト制御ユニット３３は、基礎クロックφ９を生成する１０ビットのカウンタ２７と、カウンタ２７をカウントアップする信号を生成する分周回路２８と、分周回路２８のｎ値をＣＰＵ１５から設定可能な８ビットのレジスタ２９とを備えている。分周回路２８は、システムクロックφ１２をｎ分周してカウンタ２７をカウントアップする信号を生成する。基礎クロックφ９は、書き込み要求の割り込み信号φ１１を発生させるタイミングを生成するためのクロック信号となる。さらに、ライト制御ユニット３３は、割り込みサイクルを発生させるタイマ３６と、カウンタ２７により生成された基礎クロックφ９をさらにｍ分周する分周回路３５と、制御情報φ５の書き込みを要求する割り込み信号φ１１を出力する割り込み制御機能２５とを備えている。タイマ３６により割り込みサイクルが発生して、基礎クロックφ９と同期したタイミングになると、分周回路３５からトリガ信号φ１３が出力され、そのトリガ信号φ１３により割り込み制御機能２５から制御情報φ５の書き込みを要求する割り込み信号φ１１が出力される。

ライト制御ユニット３３は、さらに、割り込み制御機能２５を制御するレジスタ３４を備えている。この割り込み制御レジスタ３４を介して、ＣＰＵ１５により、割り込み要因がクリアされる。割り込み制御機能２５からいったん割り込み信号φ１１が出力されると、制御レジスタ３４には割り込み要因が設定され、再度の割り込み信号φ１１の出力を禁止する設定になり、割り込み信号φ１１の出力は維持される。ＣＰＵ１５が制御情報φ５をレジスタ２２に書き込んだ後に、制御レジスタ３４の割り込み要因をクリアすると、割り込み信号φ１１はクリアされ、次の割り込み信号φ１１が出力可能な状態になる。

したがって、ＣＰＵ１５が制御情報φ５をメモリ２２に書き込んで、割り込み要因がクリアされるまで、ライト制御ユニット３３から制御情報φ５の書き込み要求の割り込み信号φ１１が出力される。それとは独立して、割り込みサイクルを規定するタイマ３６により制御情報φ５を書き込むタイミングを示すトリガ信号φ１３が出力される。すなわち、先の書き込み要求φ１３により出力された割り込み信号φ１１は、制御情報φ５が未書き込みの場合は、未取消となり、次の書き込み要求φ１３が出力される。

異常検出ユニット３２は、割り込み信号φ１１と、トリガ信号φ１３とが同時に出力されている状態になると、ＣＰＵ１５による制御情報φ５の書き換えが所定のタイミングで正常に行われないと判断することができる。したがって、異常検出ユニット３２は、割り込み信号φ１１と、トリガ信号φ１３とを同時に検出すると、ＣＰＵ１５によるメモリ（レジスタ）２２の制御情報φ５の書き換えが未確認であるとして、レジスタ２２の制御情報φ５をクリアする。レジスタ２２に制御情報φ５がない場合は、出力ユニット３１は、ＰＷＭ信号φ３を生成する際の基になる有意な情報がない、または制御情報φ５がゼロであると判断するので、出力ユニット３１は、デューティー比がゼロのＰＷＭ信号φ３を出力する。このため充電装置６は停止する。制御情報φ５として有意な情報がないときは、出力ユニット３１は、充電装置６を強制的に停止する信号を出力しても良い。割り込み信号φ１１およびトリガ信号φ１３が正論理の信号であるとすると、異常検出ユニット３２はアンドゲート回路により構成することが可能であり、ＣＰＵ１５の異常検出を、ＣＰＵ１５とは独立して動作する信頼性の高い回路により行うことができる。

したがって、本例の充電制御ユニット２０においては、ＣＰＵ１５とは独立した機構により、ＣＰＵ１５のハングアップ、暴走などの異常を検出することが可能である。このため、ＣＰＵ１５に異常が発生したと判断した場合は、充電制御ユニット２０により、充電装置６を強制的に停止できる。

図３に、充電制御ユニット２０における処理概要をフローチャートにより示してある。また、図４に、充電制御ユニット２０とは独立に動作するＣＰＵ１５の処理概要をフローチャートにより示してある。この充電制御ユニット２０は、ライト制御ユニット３３によりＣＰＵ１５を制御して制御情報φ５をレジスタ２２に書き込むプロセス４０と、出力ユニット３１によりレジスタ２２に書き込まれた制御情報φ５を読み込んでＰＷＭ信号φ３を充電装置６に供給するプロセス５０と、異常検出ユニット３２によりＣＰＵ１５の制御情報φ５の書き換えが未確認であるとレジスタ２２の制御情報φ５をクリアして充電装置６を停止するプロセス６０とを行う。

ライト制御ユニット３３は、ステップ４１において、各レジスタが初期化される。ステップ４２において、制御情報φ５を書き込むタイミング（ＰＷＭ割り込み要因発生）になると、ステップ４３において、単パルスのトリガ信号φ１３が出力される。トリガ信号φ１３が出力されると、ステップ４４において、割り込み制御機能２５は割り込み信号φ１１を出力し、割り込み要因が制御レジスタ３４にセットされる。ステップ４５において、制御レジスタ３４にセットされた割り込み要因がＣＰＵ１５により解除されると、ステップ４６において、割り込み信号φ１１は取り消される。

ＣＰＵ１５は、プリンタ１がリセットされると、ステップ７１で初期化される。次に、ステップ７２において、書き込み要求の割り込み信号φ１１がないと、ステップ７３において、データ処理ユニット１４を用いて印刷制御用のプログラムＰ１によりプリンタ１として要求されるデータ処理およびその他の制御を行う。ステップ７２において、割り込み信号φ１１を検出すると、ステップ７４において、充電制御用のプログラムＰ２により充電制御用の情報φ５をレジスタ２２に書き込み、ステップ７５において、制御レジスタ３４の割り込み要因をクリアする。

出力ユニット３１は、ステップ５１において、レジスタ２２の制御情報φ５をラッチするタイミングになると、ステップ５２において制御情報φ５をラッチする。ステップ５３において、制御情報φ５に基づきＰＷＭ信号φ３を生成して充電装置６に供給し、充電装置６を制御する。

異常検出ユニット３２は、ステップ６１において、トリガ信号φ１３の出力を検出し、ステップ６２において、割り込み信号φ１１の継続を検出すると、ＣＰＵ１５により制御情報φ５の書き換えが未確認（未保証）であり、所定のタイミングで行われなかったとして、ステップ６３において、レジスタ２２の制御情報φ５をクリアする。

この制御装置１０を備えたプリンタ１は、ＣＰＵ１５がなんらかの要因によりハングアップしたときは、ＣＰＵ１５とは独立した機構２０により、ＣＰＵ１５の動作とは関係なく、充電装置６を確実に停止することができる。したがって、ＣＰＵ１５を定期的にリセットするような方法を用いなくても、ＣＰＵ１５が暴走したときは充電装置６を停止するというフェイルセーフの思想にしたがって、安全かつ確実に充電装置６を制御する。このため、ＣＰＵ１５は、従来のプリンタと同様の方法（プログラム）により印刷処理を行い、その処理と並行して充電制御を安全に行うことができる。したがって、印刷処理などのデータ処理を汎用のＣＰＵ１５により行いながら、そのＣＰＵ１５をバッテリー５の充電装置６を制御するために兼用することが可能となり、１つのＣＰＵ１５により印刷制御と、充電制御を行うことができる。

１つのＣＰＵ１５により印刷制御と充電制御を行うことにより、充電機能を備えたコンパクトなプリンタをさらに低コストで提供できる。このため、充電用および／または外部電源用のアダプタを持ち歩く手間を省ける。また、１つのＣＰＵ１５により印刷処理と充電制御を行えることは、印刷処理と充電制御を１つのＡＳＩＣに組み込んで提供できることを意味し、それによるコストダウンと共に、印刷処理と充電制御の間の情報交換も容易にする。したがって、バッテリーの充電条件をさらに最適に管理して、バッテリーの寿命を延ばすことが可能となる。例えば、印刷中か否かと、バッテリー５の充電状態とを総合的に判断することにより、印刷中は印刷機構４の動作に適した電圧を充電装置６により生成し、印刷が行われていないときはバッテリー５の状態に適した電圧を充電装置６により生成できる。また、アドオンで複数のバッテリーが装着可能な機器もあるが、装着されているバッテリーの個数あるいは容量により、充電装置６の出力電流を変更するような制御も容易になる。

なお、上記ではプリンタを例に本発明を説明しているが、プリンタに限らず、スキャナ、携帯電話、ＰＤＡ、ノート型のコンピュータなどのバッテリーが搭載されたデータ処理型の機器あるいは一般に電子装置と称される機器に本発明を適用することが可能である。これらの機器に、本発明を適用することにより、本体の機能あるいは構成と一体化した充電装置あるいは充電機能を、機器本体に内蔵することが可能となり、充電機能を搭載したコンパクトな電子装置を低コストで提供できる。

Claims (11)

1. メモリに書き込まれた制御情報を読み込んで動作する第１の機能ユニットと、
   前記制御情報を前記メモリに書き込むプロセッシングユニットと、
   前記プロセッシングユニットとは独立して動作し、前記メモリの前記制御情報をクリアする第２の機能ユニットとを有し、
   前記プロセッシングユニットは、定期的な書き込み要求に呼応して前記制御情報を書き込み、
   前記第２の機能ユニットは、先の前記書き込み要求が前記制御情報の未書き込みのために未取消で、次の前記書き込み要求を認識したときに、前記制御情報をクリアする、制御装置。
2. 前記プロセッシングユニットを用いてデータ処理を行うための第３の機能ユニットを有する、請求項１に記載の制御装置。
3. 前記第１の機能ユニットは充電装置を制御する、請求項１に記載の制御装置。
4. 前記第１の機能ユニットは、前記制御情報により指示されるデューティー比のパルス信号を前記充電装置に出力する、請求項３に記載の制御装置。
5. 請求項１に記載の制御装置と、
   充電池を充電する充電装置とを有し、
   前記第１の機能ユニットは、前記充電装置を制御する、充電機能付き電子装置。
6. 請求項２に記載の制御装置と、
   印刷機構と、
   充電池を充電する充電装置とを有し、
   前記第１の機能ユニットは、前記充電装置を制御し、
   前記第３の機能ユニットは、前記印刷機構を制御する、プリンタ。
7. プロセッシングユニットにより制御情報をメモリに書き込む制御工程と、
   第１の機能ユニットが、前記メモリに書き込まれた制御情報を読み込んで動作する第１の工程と、
   前記プロセッシングユニットとは独立して動作する第２の機能ユニットにより、前記制御情報をクリアする第２の工程とを有し、
   前記制御工程では、前記プロセッシングユニットは、定期的な書き込み要求に呼応して前記制御情報を書き込み、
   前記第２の工程では、先の前記書き込み要求が前記制御情報の未書き込みのために未取消で、次の前記書き込み要求を認識したときに、前記制御情報をクリアする、プロセッシングユニットを用いた制御方法。
8. 前記プロセッシングユニットによりデータ処理を行うデータ処理工程を有する、請求項７に記載の制御方法。
9. 前記第１の機能ユニットは、充電制御を行い、
   前記制御工程における前記制御情報は、充電制御のための情報であり、
   前記第１の工程では、前記制御情報により指示されるデューティー比のパルス信号を充電装置に出力する、請求項７に記載の制御方法。
10. プロセッシングユニットにより制御情報をメモリに書き込む制御工程と、
    第１の機能ユニットが、前記メモリに書き込まれた制御情報を読み込んで充電制御を行う第１の工程と、
    前記プロセッシングユニットとは独立して動作する第２の機能ユニットにより、前記制御情報をクリアする第２の工程とを有し、
    前記制御工程では、前記プロセッシングユニットは、定期的な書き込み要求に呼応して前記制御情報を書き込み、
    前記第２の工程では、先の前記書き込み要求が前記制御情報の未書き込みのために未取 消で、次の前記書き込み要求を認識したときに、前記制御情報をクリアする、充電機能付き電子装置の制御方法。
11. プロセッシングユニットにより制御情報をメモリに書き込む制御工程と、
    前記プロセッシングユニットによりデータ処理を行うデータ処理工程と、
    第１の機能ユニットが、前記メモリに書き込まれた制御情報を読み込んで動作する第１の工程と、
    前記プロセッシングユニットとは独立して動作する第２の機能ユニットにより、前記制御情報をクリアする第２の工程とを有し、
    前記制御工程では、前記プロセッシングユニットは、定期的な書き込み要求に呼応して前記制御情報を書き込み、
    前記第２の工程では、先の前記書き込み要求が前記制御情報の未書き込みのために未取消で、次の前記書き込み要求を認識したときに、前記制御情報をクリアする、データ処理装置の制御方法。

Images