JP4148828B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4148828B2 JP4148828B2 JP2003129093A JP2003129093A JP4148828B2 JP 4148828 B2 JP4148828 B2 JP 4148828B2 JP 2003129093 A JP2003129093 A JP 2003129093A JP 2003129093 A JP2003129093 A JP 2003129093A JP 4148828 B2 JP4148828 B2 JP 4148828B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- flexible sheet
- sealing resin
- pad
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、フレキシブルシートを用いた小型の半導体装置に関する。
【０００２】
【従来の技術】
図５を参照して従来型の半導体装置１００の構成を説明する（下記特許文献１参照）。
【０００３】
同図に示す半導体装置１００では、実装基板としてのフレキシブルシート１０３の表面および裏面に、半導体素子が実装されることで装置が構成されている。
【０００４】
フレキシブルシート１０３の表面および裏面には、配線化された導電パターンが形成されている。フレキシブルシート１０３の上面には第1の半導体素子１０１Ａが実装され、裏面には第２の半導体素子１０１Ｂが実装されている。ここでは、金属細線１０６を介して、第1の半導体素子１０１Ａおよび第２の半導体素子１０１Ｂは、フレキシブルシートの配線と電気的に接続されている。第1の半導体素子１０１Ａおよび第２の半導体素子１０１Ｂは、それぞれ第1の封止樹脂１０２Ａおよび第２の封止樹脂１０２Ｂにより封止されている。
【０００５】
上記したような構成の半導体装置１００の製造方法としては、先ず、フレキシブルシート１０３の表面に第1の半導体素子１０１Ａを実装して、第1の封止樹脂１０２Ａにより封止を行う。次に、フレキシブルシート１０３を反転させて、第２の半導体素子１０１Ｂの実装および第２の封止樹脂１０２Ｂによる封止を行う。
【０００６】
【特許文献１】
特開２０００−３９２２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記した半導体装置１００では、フレキシブルシート１０３の両面に半導体素子の実装を行うため、両面に配線化された導電パターンを有するフレキシブルシートが必須であった。このことが、半導体装置１００のコストアップを招いていた。
【０００８】
更に、製造方法では、フレキシブルシート１０３を反転させる工程が必要になり、このことが、工程の複雑化を招いていた。
【０００９】
本発明は上記した問題を鑑みて成されたものであり、本発明の主な目的は、簡素化された構成および製造方法の導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体装置は、表面のみに導電パターンが設けられたフレキシブルシートと、前記フレキシブルシートの表面に実装された第１の半導体素子を被覆する第１の封止樹脂と、前記第１の半導体素子に接近した箇所の前記フレキシブルシートの表面に実装された第２の半導体素子を被覆する第２の封止樹脂とを具備し、前記導電パターンは、前記第１の半導体素子と接続される第１のパッドと、前記第２の半導体素子と接続される第２のパッドと、外部との接続を行う第３のパッドとを含み、前記第１の封止樹脂と前記第２の封止樹脂とが、接着樹脂を介して当接するように、前記フレキシブルシートは曲折されることを特徴とする。
【００１１】
本発明の半導体装置の製造方法は、第１のパッド、第２のパッドおよび第３のパッドを含む導電パターンが、表面のみに形成されたフレキシブルシートを用意する工程と、前記フレキシブルシートの表面に第１の半導体素子および第２の半導体素子を実装し、前記第１のパッドに前記第１の半導体素子を接続し、前記第２のパッドに前記第２の半導体素子を接続する工程と、前記第１の半導体素子および前記第２の半導体素子を、第１の封止樹脂および第２の封止樹脂にて封止する工程と、前記フレキシブルシートを曲折させて前記第１の封止樹脂および前記第２の封止樹脂を重ね合わせる工程と、を有することを特徴とする。
【００１２】
【発明の実施の形態】
先ず、図１を参照して本発明にかかる半導体装置１０Ａの構造を説明する。
【００１３】
本発明の半導体装置１０Ａは、表面に導電パターンが設けられたフレキシブルシート１３と、フレキシブルシート１３の表面に実装された第1の半導体素子１１Ａを被覆する第1の封止樹脂１２Ａと、第1の半導体素子１１Ａに接近した箇所のフレキシブルシート１３の表面に実装された第２の半導体素子１１Ｂを被覆する第２の封止樹脂１２Ｂとを具備し、第1の封止樹脂１２Ａと第２の封止樹脂１２Ｂとが重なり合うようにフレキシブルシート１３を曲折させる構成となっている。このような構成の半導体装置１０Ａの詳細を以下にて詳述する。
【００１４】
図１（Ａ）を参照して、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂは、例えばＩＣチップであり、フレキシブルシート１３に固着されて、フレキシブルシート１３の表面に形成された導電路と電気的に接続されている。ここでは、金属細線１６を介して、半導体素子１１とフレキシブルシート１３の導電路とが電気的に接続されている。また、半導体素子以外の素子をフレキシブルシート１３に実装することも可能である。また、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂは、フレキシブルシート１３が曲折できる程度以上に離間されて、フレキシブルシート１３の表面に固着されている。
【００１５】
第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂは、例えば熱硬化性樹脂からなり、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂを被覆している。本発明では、第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂは、両者共にフレキシブルシート１３の表面に形成されている。
【００１６】
フレキシブルシート１３は、例えばポリイミド系材料から成り、その表面には導電パターンが形成されている。フレキシブルシート１３には半導体素子１１が実装され、フレキシブルシートの表面に形成された導電パターンと半導体素子１１とが電気的に接続されている。即ち、フレキシブルシート１３は、第1の半導体素子１１Ａが実装される領域と、第２の半導体素子１１Ｂが実装される領域と、外部との接続を行うパッド１４Ｂが形成される領域とを有する。そして、これらの領域は、フレキシブルシート１３の片側のみに形成され、導電パターンより成る配線部１４Ａにて電気的に接続されている。また、フレキシブルシート以外の基板を用いることも可能である。具体的には、可撓性を有し、表面に形成される導電パターンとの絶縁処理が施されている基板であれば、材質にかかわらず全般的に用いることができる。
【００１７】
また、フレキシブルシート１３が曲折されることにより、第1の封止樹脂１２Ａと第２の封止樹脂１２Ｂとは、平面的に重ね合うようになる。ここでは、第1の半導体素子１１Ａが実装された箇所のフレキシブルシート１３の裏面に、第２の半導体素子１１Ｂが実装された箇所のフレキシブルシート１３の裏面が、接着樹脂１５を介して当接している。係る構成により、片面のみに導電パターンを有するフレキシブルシート１３を用いて、両面実装の半導体装置１０Ａを構成することができる。
【００１８】
ここでは、フレキシブルシート１３の裏面に、第３の半導体素子１１Ｃが実装される。具体的には、第１の半導体素子１１Ａが実装される箇所のフレキシブルシート１３の裏面に、第３の半導体素子１１Ｃが実装されている。第３の半導体素子１１Ｃとしては、例えば、ＣＣＤ（Charged Coupled Device）イメージセンサ等の固体撮像素子を採用することができる。
【００１９】
図１（Ｂ）を参照して、他の形態の半導体装置１０Ｄの構成を説明する。ここでは、第３の半導体素子１１Ｃは、第２の半導体素子１１Ｂが実装される箇所のフレキシブルシート１３の裏面に実装されている。
【００２０】
図１（Ｃ）は、第３の半導体素子１１Ｃが実装される箇所の拡大断面図である。同図を参照して、第1の半導体素子１１Ａまたは第２の半導体素子１１Ｂが実装される箇所のフレキシブルシート１３の裏面に、第３の半導体素子１１Ｃが実装されている。具体的には、第３の半導体素子１１Ｃが有するバンプ電極２０に対応する箇所のフレキシブルシート１３には開口部が設けられ、その開口部からパッド１４Ｄの裏面が露出している。そして、フレキシブルシート１３の開口部から露出するパッド１４Ｄの裏面に、バンプ電極２０を介して、第３の半導体素子１１Ｃが実装されている。
【００２１】
上記のように、第1または第２の半導体素子が実装される箇所のフレキシブルシート１３の裏面に、第３の半導体素子１１Ｃを実装することにより、第３の半導体素子１１Ｃの信頼性を向上させることができる。通常は、他の構成要素と比較すると半導体の熱膨張係数は極めて小さい。従って、この熱膨張係数の相違により、大きな熱応力が発生して、半導体素子と他の箇所との接続を行うバンプ電極２０にクラックが発生する場合がある。本発明では、樹脂封止される第１または第２の半導体素子と、第３の半導体素子１１Ｃとが、フレキシブルシート１３を介して極めて接近している。従って、両者の熱膨張係数は同じであることから、バンプ電極２０に作用する熱応力を軽減して、その信頼性を向上させることができる。
【００２２】
続いて、図２から図４を参照して、本発明にかかる半導体装置の製造方法を説明する。ここでは、一実施例として、図１に示す半導体装置１０Ａの製造方法を説明する。
【００２３】
本発明の半導体装置１０の製造方法は、表面に導電パターン１４を有するフレキシブルシート１３を用意する工程と、フレキシブルシート１３の表面に第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂを実装する工程と、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂを、第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂにて封止する工程と、フレキシブルシート１３を曲折させて第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂを重ね合わせる工程とを有する。このような各工程を以下にて説明する。
【００２４】
図２を参照して、ポリイミド樹脂等から成るフレキシブルシート１３を説明する。図２（Ａ）はフレキシブルシート１３の平面図であり、図２（Ｂ）は他の形態のフレキシブルシート１３の平面図である。
【００２５】
図２（Ａ）を参照して、フレキシブルシート１３には導電パターン１４が表面に形成されている。この導電パターンは、ボンディングパッド１４Ｃ、配線部１４Ａおよびパッド１４Ｂを構成している。ボンディングパッド１４Ｃは、載置予定の半導体素子の対応した領域を囲むように複数個が形成されている。本実施の形態では、２つの半導体素子が実装されるので、これらの半導体素子を囲むようにボンディングパッド１４Ｃが形成されている。配線部１４Ａは、ボンディングパッド１４Ｃ同士または、ボンディングパッド１４Ｃとパッド１４Ｂとを接続させる働きを有する。パッド１４Ｃは、フレキシブルシート１３の一端に複数個が形成され、外部との接続端子として機能する。
【００２６】
図２（Ｂ）を参照して、他の形態のフレキシブルシート１３を説明する。ここでは、フレキシブルシート１３はＬ字の形状を有す湾曲形状になっている。他の特徴は図２（Ａ）に示したものと同様である。
【００２７】
次に、図３を参照して、フレキシブルシート１３の表面に第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂを実装する。ここでは、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂが、フレキシブルシート１３の表面に固着され、金属細線１６を介して、ボンディングパッド１４Ｃと電気的に接続されている。本工程では、フレキシブルシート１３の表面のみに半導体素子１１が実装されるので、フレキシブルシート１３を裏面に反転させる工程を省くことができる。即ち、完成時に於いてはフレキシブルシート１３の両面に位置する第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂを、同時に実装することができる。
【００２８】
次に、図４を参照して、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂを、第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂにて封止する。本工程に於いて、第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂの形成は、例えば、トランスファーモールドで行うことができる。また、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂは、フレキシブルシート１３の同一面に実装されている。このことから、それらを被覆する第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂを、同時に形成することができる。
【００２９】
上記工程が終了した後に、フレキシブルシート１３を曲折させて第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂを重ね合わせる。このことで、図１や図１に示す半導体装置が完成する。
【００３０】
【発明の効果】
本発明の半導体装置によれば、曲折されたフレキシブルシート１３に、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂを実装している。そして、第３の半導体素子は、フレキシブルシート１３に設けた開口部を介して表面の導電パターンに実装されている。このことから、表面のみに導電パターンを有するフレキシブルシート１３を用いて、両面実装構造を得ることができる。
【００３１】
また、本発明の半導体装置によれば、表面のみに導電パターンを有するフレキシブルシート１３を用いて、表面に複数個の半導体素子の実装および封止を行うことで、半導体装置を製造することができる。また、フレキシブルシート１３の曲折および第３の半導体素子の実装は、最後の工程で行う。従って、フレキシブルシート１３を反転させる工程を省いて、両面実装の構造を有する半導体装置を製造することができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図２】 本発明の半導体装置の製造方法を示す平面図（Ａ）、平面図（Ｂ）である。
【図３】 本発明の半導体装置の製造方法を示す平面図（Ａ）、断面図（Ｂ）である。
【図４】 本発明の半導体装置の製造方法を示す平面図（Ａ）、断面図（Ｂ）である。
【図５】 従来の半導体装置を説明する断面図である。
【符号の説明】
１０ 半導体装置
１１Ａ 第1の半導体素子
１１Ｂ 第２の半導体素子
１２Ａ 第1の封止樹脂
１２Ｂ 第２の封止樹脂
１３ フレキシブルシート
１４Ａ 配線部
１４Ｂ パッド
１５ 接着樹脂
【発明の属する技術分野】
本発明は半導体装置に関し、特に、フレキシブルシートを用いた小型の半導体装置に関する。
【０００２】
【従来の技術】
図５を参照して従来型の半導体装置１００の構成を説明する（下記特許文献１参照）。
【０００３】
同図に示す半導体装置１００では、実装基板としてのフレキシブルシート１０３の表面および裏面に、半導体素子が実装されることで装置が構成されている。
【０００４】
フレキシブルシート１０３の表面および裏面には、配線化された導電パターンが形成されている。フレキシブルシート１０３の上面には第1の半導体素子１０１Ａが実装され、裏面には第２の半導体素子１０１Ｂが実装されている。ここでは、金属細線１０６を介して、第1の半導体素子１０１Ａおよび第２の半導体素子１０１Ｂは、フレキシブルシートの配線と電気的に接続されている。第1の半導体素子１０１Ａおよび第２の半導体素子１０１Ｂは、それぞれ第1の封止樹脂１０２Ａおよび第２の封止樹脂１０２Ｂにより封止されている。
【０００５】
上記したような構成の半導体装置１００の製造方法としては、先ず、フレキシブルシート１０３の表面に第1の半導体素子１０１Ａを実装して、第1の封止樹脂１０２Ａにより封止を行う。次に、フレキシブルシート１０３を反転させて、第２の半導体素子１０１Ｂの実装および第２の封止樹脂１０２Ｂによる封止を行う。
【０００６】
【特許文献１】
特開２０００−３９２２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記した半導体装置１００では、フレキシブルシート１０３の両面に半導体素子の実装を行うため、両面に配線化された導電パターンを有するフレキシブルシートが必須であった。このことが、半導体装置１００のコストアップを招いていた。
【０００８】
更に、製造方法では、フレキシブルシート１０３を反転させる工程が必要になり、このことが、工程の複雑化を招いていた。
【０００９】
本発明は上記した問題を鑑みて成されたものであり、本発明の主な目的は、簡素化された構成および製造方法の導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体装置は、表面のみに導電パターンが設けられたフレキシブルシートと、前記フレキシブルシートの表面に実装された第１の半導体素子を被覆する第１の封止樹脂と、前記第１の半導体素子に接近した箇所の前記フレキシブルシートの表面に実装された第２の半導体素子を被覆する第２の封止樹脂とを具備し、前記導電パターンは、前記第１の半導体素子と接続される第１のパッドと、前記第２の半導体素子と接続される第２のパッドと、外部との接続を行う第３のパッドとを含み、前記第１の封止樹脂と前記第２の封止樹脂とが、接着樹脂を介して当接するように、前記フレキシブルシートは曲折されることを特徴とする。
【００１１】
本発明の半導体装置の製造方法は、第１のパッド、第２のパッドおよび第３のパッドを含む導電パターンが、表面のみに形成されたフレキシブルシートを用意する工程と、前記フレキシブルシートの表面に第１の半導体素子および第２の半導体素子を実装し、前記第１のパッドに前記第１の半導体素子を接続し、前記第２のパッドに前記第２の半導体素子を接続する工程と、前記第１の半導体素子および前記第２の半導体素子を、第１の封止樹脂および第２の封止樹脂にて封止する工程と、前記フレキシブルシートを曲折させて前記第１の封止樹脂および前記第２の封止樹脂を重ね合わせる工程と、を有することを特徴とする。
【００１２】
【発明の実施の形態】
先ず、図１を参照して本発明にかかる半導体装置１０Ａの構造を説明する。
【００１３】
本発明の半導体装置１０Ａは、表面に導電パターンが設けられたフレキシブルシート１３と、フレキシブルシート１３の表面に実装された第1の半導体素子１１Ａを被覆する第1の封止樹脂１２Ａと、第1の半導体素子１１Ａに接近した箇所のフレキシブルシート１３の表面に実装された第２の半導体素子１１Ｂを被覆する第２の封止樹脂１２Ｂとを具備し、第1の封止樹脂１２Ａと第２の封止樹脂１２Ｂとが重なり合うようにフレキシブルシート１３を曲折させる構成となっている。このような構成の半導体装置１０Ａの詳細を以下にて詳述する。
【００１４】
図１（Ａ）を参照して、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂは、例えばＩＣチップであり、フレキシブルシート１３に固着されて、フレキシブルシート１３の表面に形成された導電路と電気的に接続されている。ここでは、金属細線１６を介して、半導体素子１１とフレキシブルシート１３の導電路とが電気的に接続されている。また、半導体素子以外の素子をフレキシブルシート１３に実装することも可能である。また、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂは、フレキシブルシート１３が曲折できる程度以上に離間されて、フレキシブルシート１３の表面に固着されている。
【００１５】
第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂは、例えば熱硬化性樹脂からなり、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂを被覆している。本発明では、第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂは、両者共にフレキシブルシート１３の表面に形成されている。
【００１６】
フレキシブルシート１３は、例えばポリイミド系材料から成り、その表面には導電パターンが形成されている。フレキシブルシート１３には半導体素子１１が実装され、フレキシブルシートの表面に形成された導電パターンと半導体素子１１とが電気的に接続されている。即ち、フレキシブルシート１３は、第1の半導体素子１１Ａが実装される領域と、第２の半導体素子１１Ｂが実装される領域と、外部との接続を行うパッド１４Ｂが形成される領域とを有する。そして、これらの領域は、フレキシブルシート１３の片側のみに形成され、導電パターンより成る配線部１４Ａにて電気的に接続されている。また、フレキシブルシート以外の基板を用いることも可能である。具体的には、可撓性を有し、表面に形成される導電パターンとの絶縁処理が施されている基板であれば、材質にかかわらず全般的に用いることができる。
【００１７】
また、フレキシブルシート１３が曲折されることにより、第1の封止樹脂１２Ａと第２の封止樹脂１２Ｂとは、平面的に重ね合うようになる。ここでは、第1の半導体素子１１Ａが実装された箇所のフレキシブルシート１３の裏面に、第２の半導体素子１１Ｂが実装された箇所のフレキシブルシート１３の裏面が、接着樹脂１５を介して当接している。係る構成により、片面のみに導電パターンを有するフレキシブルシート１３を用いて、両面実装の半導体装置１０Ａを構成することができる。
【００１８】
ここでは、フレキシブルシート１３の裏面に、第３の半導体素子１１Ｃが実装される。具体的には、第１の半導体素子１１Ａが実装される箇所のフレキシブルシート１３の裏面に、第３の半導体素子１１Ｃが実装されている。第３の半導体素子１１Ｃとしては、例えば、ＣＣＤ（Charged Coupled Device）イメージセンサ等の固体撮像素子を採用することができる。
【００１９】
図１（Ｂ）を参照して、他の形態の半導体装置１０Ｄの構成を説明する。ここでは、第３の半導体素子１１Ｃは、第２の半導体素子１１Ｂが実装される箇所のフレキシブルシート１３の裏面に実装されている。
【００２０】
図１（Ｃ）は、第３の半導体素子１１Ｃが実装される箇所の拡大断面図である。同図を参照して、第1の半導体素子１１Ａまたは第２の半導体素子１１Ｂが実装される箇所のフレキシブルシート１３の裏面に、第３の半導体素子１１Ｃが実装されている。具体的には、第３の半導体素子１１Ｃが有するバンプ電極２０に対応する箇所のフレキシブルシート１３には開口部が設けられ、その開口部からパッド１４Ｄの裏面が露出している。そして、フレキシブルシート１３の開口部から露出するパッド１４Ｄの裏面に、バンプ電極２０を介して、第３の半導体素子１１Ｃが実装されている。
【００２１】
上記のように、第1または第２の半導体素子が実装される箇所のフレキシブルシート１３の裏面に、第３の半導体素子１１Ｃを実装することにより、第３の半導体素子１１Ｃの信頼性を向上させることができる。通常は、他の構成要素と比較すると半導体の熱膨張係数は極めて小さい。従って、この熱膨張係数の相違により、大きな熱応力が発生して、半導体素子と他の箇所との接続を行うバンプ電極２０にクラックが発生する場合がある。本発明では、樹脂封止される第１または第２の半導体素子と、第３の半導体素子１１Ｃとが、フレキシブルシート１３を介して極めて接近している。従って、両者の熱膨張係数は同じであることから、バンプ電極２０に作用する熱応力を軽減して、その信頼性を向上させることができる。
【００２２】
続いて、図２から図４を参照して、本発明にかかる半導体装置の製造方法を説明する。ここでは、一実施例として、図１に示す半導体装置１０Ａの製造方法を説明する。
【００２３】
本発明の半導体装置１０の製造方法は、表面に導電パターン１４を有するフレキシブルシート１３を用意する工程と、フレキシブルシート１３の表面に第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂを実装する工程と、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂを、第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂにて封止する工程と、フレキシブルシート１３を曲折させて第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂを重ね合わせる工程とを有する。このような各工程を以下にて説明する。
【００２４】
図２を参照して、ポリイミド樹脂等から成るフレキシブルシート１３を説明する。図２（Ａ）はフレキシブルシート１３の平面図であり、図２（Ｂ）は他の形態のフレキシブルシート１３の平面図である。
【００２５】
図２（Ａ）を参照して、フレキシブルシート１３には導電パターン１４が表面に形成されている。この導電パターンは、ボンディングパッド１４Ｃ、配線部１４Ａおよびパッド１４Ｂを構成している。ボンディングパッド１４Ｃは、載置予定の半導体素子の対応した領域を囲むように複数個が形成されている。本実施の形態では、２つの半導体素子が実装されるので、これらの半導体素子を囲むようにボンディングパッド１４Ｃが形成されている。配線部１４Ａは、ボンディングパッド１４Ｃ同士または、ボンディングパッド１４Ｃとパッド１４Ｂとを接続させる働きを有する。パッド１４Ｃは、フレキシブルシート１３の一端に複数個が形成され、外部との接続端子として機能する。
【００２６】
図２（Ｂ）を参照して、他の形態のフレキシブルシート１３を説明する。ここでは、フレキシブルシート１３はＬ字の形状を有す湾曲形状になっている。他の特徴は図２（Ａ）に示したものと同様である。
【００２７】
次に、図３を参照して、フレキシブルシート１３の表面に第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂを実装する。ここでは、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂが、フレキシブルシート１３の表面に固着され、金属細線１６を介して、ボンディングパッド１４Ｃと電気的に接続されている。本工程では、フレキシブルシート１３の表面のみに半導体素子１１が実装されるので、フレキシブルシート１３を裏面に反転させる工程を省くことができる。即ち、完成時に於いてはフレキシブルシート１３の両面に位置する第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂを、同時に実装することができる。
【００２８】
次に、図４を参照して、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂを、第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂにて封止する。本工程に於いて、第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂの形成は、例えば、トランスファーモールドで行うことができる。また、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂは、フレキシブルシート１３の同一面に実装されている。このことから、それらを被覆する第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂを、同時に形成することができる。
【００２９】
上記工程が終了した後に、フレキシブルシート１３を曲折させて第1の封止樹脂１２Ａおよび第２の封止樹脂１２Ｂを重ね合わせる。このことで、図１や図１に示す半導体装置が完成する。
【００３０】
【発明の効果】
本発明の半導体装置によれば、曲折されたフレキシブルシート１３に、第1の半導体素子１１Ａおよび第２の半導体素子１１Ｂを実装している。そして、第３の半導体素子は、フレキシブルシート１３に設けた開口部を介して表面の導電パターンに実装されている。このことから、表面のみに導電パターンを有するフレキシブルシート１３を用いて、両面実装構造を得ることができる。
【００３１】
また、本発明の半導体装置によれば、表面のみに導電パターンを有するフレキシブルシート１３を用いて、表面に複数個の半導体素子の実装および封止を行うことで、半導体装置を製造することができる。また、フレキシブルシート１３の曲折および第３の半導体素子の実装は、最後の工程で行う。従って、フレキシブルシート１３を反転させる工程を省いて、両面実装の構造を有する半導体装置を製造することができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図２】 本発明の半導体装置の製造方法を示す平面図（Ａ）、平面図（Ｂ）である。
【図３】 本発明の半導体装置の製造方法を示す平面図（Ａ）、断面図（Ｂ）である。
【図４】 本発明の半導体装置の製造方法を示す平面図（Ａ）、断面図（Ｂ）である。
【図５】 従来の半導体装置を説明する断面図である。
【符号の説明】
１０ 半導体装置
１１Ａ 第1の半導体素子
１１Ｂ 第２の半導体素子
１２Ａ 第1の封止樹脂
１２Ｂ 第２の封止樹脂
１３ フレキシブルシート
１４Ａ 配線部
１４Ｂ パッド
１５ 接着樹脂
Claims (5)
- 表面のみに導電パターンが設けられたフレキシブルシートと、前記フレキシブルシートの表面に実装された第１の半導体素子を被覆する第１の封止樹脂と、前記第１の半導体素子に接近した箇所の前記フレキシブルシートの表面に実装された第２の半導体素子を被覆する第２の封止樹脂とを具備し、
前記導電パターンは、前記第１の半導体素子と接続される第１のパッドと、前記第２の半導体素子と接続される第２のパッドと、外部との接続を行う第３のパッドとを含み、
前記第１の封止樹脂と前記第２の封止樹脂とが、接着樹脂を介して当接するように、前記フレキシブルシートは曲折されることを特徴とする半導体装置。 - 前記フレキシブルシートの裏面に第３の半導体素子が実装されることを特徴とする請求項１記載の半導体装置。
- 前記第３の半導体素子は、固体撮像素子であることを特徴とする請求項２記載の半導体装置。
- 前記フレキシブルシートを部分的に開口して開口部が設けられ、前記導電パターンから成る第４のパッドの裏面が前記開口部から露出し、
前記第３の半導体素子は、前記開口部に露出する前記第４のパッドに接続されるバンプ電極を介して実装されることを特徴とする請求項２記載の半導体装置。 - 第１のパッド、第２のパッドおよび第３のパッドを含む導電パターンが、表面のみに形成されたフレキシブルシートを用意する工程と、
前記フレキシブルシートの表面に第１の半導体素子および第２の半導体素子を実装し、前記第１のパッドに前記第１の半導体素子を接続し、前記第２のパッドに前記第２の半導体素子を接続する工程と、
前記第１の半導体素子および前記第２の半導体素子を、第１の封止樹脂および第２の封止樹脂にて封止する工程と、
前記フレキシブルシートを曲折させて前記第１の封止樹脂および前記第２の封止樹脂を重ね合わせる工程と、を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003129093A JP4148828B2 (ja) | 2003-05-07 | 2003-05-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003129093A JP4148828B2 (ja) | 2003-05-07 | 2003-05-07 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004335709A JP2004335709A (ja) | 2004-11-25 |
| JP4148828B2 true JP4148828B2 (ja) | 2008-09-10 |
Family
ID=33505047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003129093A Expired - Fee Related JP4148828B2 (ja) | 2003-05-07 | 2003-05-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4148828B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100451611C (zh) * | 2005-10-21 | 2009-01-14 | 中国科学院上海光学精密机械研究所 | 快速测量光谱的分光光度计 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5549501B2 (ja) * | 2010-09-24 | 2014-07-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
2003
- 2003-05-07 JP JP2003129093A patent/JP4148828B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100451611C (zh) * | 2005-10-21 | 2009-01-14 | 中国科学院上海光学精密机械研究所 | 快速测量光谱的分光光度计 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004335709A (ja) | 2004-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7179686B2 (en) | Manufacturing method of semiconductor device | |
| JP4058642B2 (ja) | 半導体装置 | |
| KR101257551B1 (ko) | 스택된 마이크로전자 장치 및 스택된 마이크로전자 장치의 제조 방법 | |
| JP3644662B2 (ja) | 半導体モジュール | |
| US7473584B1 (en) | Method for fabricating a fan-in leadframe semiconductor package | |
| KR20060128745A (ko) | 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조방법 | |
| JP2000223653A (ja) | チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ | |
| JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2006507686A5 (ja) | ||
| TW200926363A (en) | Semiconductor device, lead frame, and microphone package therefor | |
| US20120133056A1 (en) | Semiconductor device, electronic apparatus and semiconductor device fabricating method | |
| JP4471600B2 (ja) | 回路装置 | |
| JP4148828B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007194441A (ja) | イメージセンサ用半導体装置およびその製造方法 | |
| JP2007150044A (ja) | 半導体装置 | |
| JP2005311099A (ja) | 半導体装置及びその製造方法 | |
| JP2004260065A (ja) | 混成集積回路装置 | |
| US20030234434A1 (en) | Semiconductor device | |
| JP2004273617A (ja) | 半導体装置 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JP2001358253A (ja) | Ｂｇａ型半導体装置 | |
| JP2568057B2 (ja) | 集積回路装置 | |
| JP2006210792A (ja) | 半導体装置 | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| JP2005159136A (ja) | Ｃｏｂ実装用の枠体、パッケージ実装用の枠体、及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |