JP4148048B2 - 信号伝送方法 - Google Patents
信号伝送方法 Download PDFInfo
- Publication number
- JP4148048B2 JP4148048B2 JP2003196489A JP2003196489A JP4148048B2 JP 4148048 B2 JP4148048 B2 JP 4148048B2 JP 2003196489 A JP2003196489 A JP 2003196489A JP 2003196489 A JP2003196489 A JP 2003196489A JP 4148048 B2 JP4148048 B2 JP 4148048B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power supply
- circuit
- data
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、複数の半導体装置に対し情報を伝送し、制御を行うための信号伝送方法に関するものである。
【0002】
【従来の技術】
ホストCPUが複数の半導体装置の制御を行うシステムの例を図10に示す。図10においてホストCPU50がスイッチ51を制御してバッテリー52の出力を電源線53に供給する。ホストCPUは信号線54により他のホストCPU55やサブCPU56などと通信するとともに、信号線54によりDC/DCコンバータ制御IC57,液晶ドライバ制御IC58,RAM59,ディスプレイ制御IC60などといった半導体装置に制御情報を送りその動きをコントロールする。
【0003】
また、図11はパワーマネージメントコントローラ61が複数のDC/DCコンバータを制御するシステムである。図10と共通する部分は同一符号を付して説明を省略し、異なる部分について説明する。複数のDC/DCコンバータ62〜67はそれぞれ異なる電圧を出力して他の半導体装置に供給するものであり、パワーマネージメントコントローラ61は信号線54を介して制御情報を送りその動きをコントロールする。
【0004】
図10,11における信号線54に関するインターフェース規格としてはIIC,SPI,マイクロLANなどが提案されているが、いずれもCLK,D,CE,W/Rといった複数の配線を必要としている。一方、ますます多くの半導体装置が使われる携帯電話などでは、上記配線のためにはプリント基板上に多くの配線面積が必要とするという課題がある。また、単一の周波数を用いるために雑音に弱い、信号の振幅が電源電圧であるため放射雑音も多く小型化を阻む原因となっている、といった課題もある。
【0005】
後半の課題に対しては、拡散符号系列によるスペクトル拡散通信が提案されている(例えば、非特許文献1,2)。この方式について、簡単に説明する。拡散符号系列とは、擬似的な乱数(PN:Pseudo−Noise)符号系列で拡散符号長の周期で繰り返し、他の拡散符号との相関が非常に低いという特徴をもっている。すなわち、拡散符号長をnビットとし、2つの拡散符号PN1,PN2を構成するnビットのデータをそれぞれb11,b12,・・・,b1nおよびb21,b22,・・・,b2n(b1i,b2iは0または1)とし、2つの拡散符号PN1,PN2の相関値をb1i,b2iの排他的論理和(Exclusibe−OR:b1iとb2iが等しいと1、等しくないと0となる関数)をi=1〜nについて総和をとったものと定義すると、PN1=PN2の場合は相関値は0となり、PN1=−PN2(−PN2はPN2を構成する各ビットb2iの0/1を反転させたもの)の場合はその相関値はnとなり、PN1とPN2が異なる拡散符号であるとその相関値はn/2もしくはn/2に近い値となる。相関値が0またはnとなる場合は相関が高く、相関値がn/2もしくはn/2に近い値となる場合は相関が低い。拡散符号系列にはM計列、Gold信号系列などがあり、M系列を発生させる回路はシフトレジスタを数段用いることにより簡単に実現できる。
【0006】
拡散符号による通信の原理を図12により説明する。DATA1が送信すべきデータであり、PN1が拡散符号である。拡散符号PN1はデータDATA1よりはるかに高速な信号である。データDATA1は拡散符号PN1により変調されて変調器68から送信される。実際は、データDATA1と拡散符号PN1の排他的論理和をとってDATA2として変調器68から出力される。実際の送信データDATA2において、元のデータDATA1がHだった部分は−PN1となっており、またLだった部分はPN1となっている。受信側は復調器69において送信データDATA2を拡散符号PN1により復調を行う。実際はDATA2と拡散符号の各ビットの排他的論理和の総和を計算し、それが第1の所定値以上であればデータとしてHが送信されたと判断し、総和が第2の所定値以下であればデータとしてLが送信されたと判断する。総和が第1の所定値と第2の所定値の中間の値である場合、そのデータは当該受信器に送られたものではないと判断する。上述の相関に関する説明から分かるように、送信側と受信側で同じ拡散符号PN1を用いる場合は送信データDATA1が受信側で再現でき、異なる拡散符号を用いる場合は再現できない。受信側は拡散符号により送信データが自分宛にものか否かを判断することができる。すなわち、受信側固有の拡散符号で送信データDATA2の復調動作を行ない、データが再現できた場合は自分宛のデータであると判断し、再現できない場合は他者宛のデータと判断すればよい。また、本方式は復調の際に拡散符号長分の総和をとるため、送信データDATA2において部分的にエラーが生じてもデータDATA1の再現が可能であり、ノイズ耐量が高いという特徴がある。
【0007】
【非特許文献1】
吉村隆治、外3名,「CDMA方式を用いた有線通信インタフェース」,電子情報通信学会論文誌,社団法人電子情報通信学会,1999年11月,Vol.J82−C−II,No.11,p.631−636
【0008】
【非特許文献2】
杉浦彰彦,「スペクトル拡散技術とCDMA通信技術の基礎」,雑誌インターフェース,CQ出版社,2000年2月号,p.59−74
【0009】
【発明が解決しようとする課題】
非特許文献1などに示されるCDMA方式を用いた有線通信インターフェースでも通信線としてはデータ線2本とクロック線1本の計3本を必要とし、配線面積に関する課題は解決されないままとなっている。
【0010】
そこで、本発明は上記課題を解決するためになされたものである、その目的は電源線に送信情報を重畳することより、配線面積が少なく、ノイズ耐量が高い、放射雑音が小さいなどといった特徴をもつ信号伝送方法を提供することにある。
【0011】
【課題を解決するための手段】
そこで上記課題を解決するために、請求項1に係る発明は、スイッチングトランジスタを有するスイッチング電源において、該スイッチングトランジスタのスイッチング周波数を伝送すべき信号に拡散符号を重畳させた信号により変調させることにより前記スイッチング電源の出力線に信号を重畳し、前記スイッチング周波数を決定する発振回路が定電流により容量を所定電圧値の間で充放電するものであり、前記伝送すべき信号に拡散符号を重畳させた信号中の連続したmビット(mは自然数)のデータにより前記定電流の値を変化させる信号伝送方法であることを特徴とする。
【0012】
請求項2に係る発明は、請求項1に係る発明において、前記スイッチング電源がDC−DCコンバータであることを特徴とする。
【0013】
請求項3に係る発明は、請求項2に係る発明において、前記スイッチング電源の出力線に第2のDC−DCコンバータが接続されていて、前記伝送すべき信号を該第2のDC−DCコンバータへの制御信号とすることにより該第2のDC−DCコンバータの制御を行うことを特徴とする。
【0014】
請求項4に係る発明は、請求項1ないし3のいずれかに係る発明において、前記スイッチング電源の出力線に重畳された信号の同期をとるための信号線を前記スイッチング電源の出力線とは別に設けることを特徴とする。
【0017】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
【0018】
【実施例1】
図1は、本発明に係る第1の実施形態を示す回路図である。図1において1は、バッテリー2の出力を受けて電源バス3へ信号を重畳した電源Vregを供給する周波数拡散PWM型DC/DCコンバータおよびバスコントローラを内蔵する制御回路である。また、制御回路1はホストCPUとの通信も行っている。電源バス3には2.5V電源を作るための第2のDC/DCコンバータ用制御IC4,液晶ドライバ制御IC5,ディスプレイ制御IC6,RAM7などが接続されている。これらの半導体装置には制御回路1から同期用信号線8も接続されている。同期用信号線8により、受信側の各半導体装置に制御回路1から電源バス3に重畳されるデータとの同期をとる信号(例えばデータの送信開始を示す信号など)が送信される。
【0019】
図2に周波数拡散PWM型DC/DCコンバータの構成例を示す。図2においてP型MOSトランジスタPMOS1、N型MOSトランジスタNMOS1、インダクタL、容量C0、抵抗R1,R2、コンパレータCMP1,CMP2、基準電圧Vref、発振回路OSCおよび駆動回路10は通常の同期整流方式の降圧型DC/DCコンバータを構成している。P型MOSトランジスタPMOS1のソースは電源VDD(バッテリー2の出力に相当)に接続され、ドレインは
N型MOSトランジスタNMOS1のドレインおよびインダクタLの一端に接続されている。N型MOSトランジスタNMOS1のソースは接地電位(GND)に接続されている。インダクタLの他端は容量C0の一端および抵抗R1,R2の一端に接続されるとともに、電源バス3に制御された電源電圧Vregとして出力される。抵抗R1,R2の接続点は出力電源Vregをフィードバックする信号VfbとしてコンパレータCMP1の反転入力部に接続される。コンパレータCMP1の非反転入力部には基準電圧Vrefが接続されており、VfbとVrefの比較結果に基づきコンパレータCMP1からエラー信号Verrが出力されてコンパレータCMP2の非反転入力部に接続される。コンパレータCMP2の反転入力部には発振回路OSCの出力である三角波Voscが接続されている。VerrとVoscの比較結果に基づきコンパレータCMP2から駆動信号Vdrvが出力され、駆動回路10に接続される。駆動回路10は駆動信号Vdrvに基づきP型MOSトランジスタPMOS1,N型MOSトランジスタNMOS1をオン・オフさせることにより、Vfb=Vrefとなるように出力電圧Vregを安定させる。ここで、図12においてDATA1とPN1からDATA2を生成したように、送信データを拡散符号で変調したデータを生成し、生成した変調データに基づき発振回路OSCの発振周波数(発振周期)を制御すれば、DC/DCコンバータのスイッチング周波数(周期)によりデータを送信することができる。スイッチング周波数は電源バス3上のリップルとして観察することができるから、受信側半導体装置本体11は図3に示すようにDCカットのための容量C1により電源バス3のリップル成分を取り出して増幅器AMP1で増幅した後、復調回路12により拡散符号PNを用いて復調することにより、自分宛の送信データを再現できるか、もしくは相関が低く他の半導体装置宛の信号と判断することができる。復調結果は半導体装置本体11に伝えられ、それが半導体装置本体11への制御信号である場合、半導体装置本体11はその制御信号により指示された動作を行う。
【0020】
図2の発振回路OSCの構成について、図4により説明を行う。図4は定電流回路20,21,30,31、P型MOSトランジスタPMOS2、N型MOSトランジスタNMOS2、スイッチSW1,SW2、容量CT、コンパレータCMP3,CMP4、基準電圧Vou,VolおよびフリップフロップFF1から構成されている。P型MOSトランジスタPMOS2のソースは定電流回路20に接続されるととともにスイッチSW1を介して定電流回路21にも接続されている。N型MOSトランジスタNMOS2のソースは定電流回路30に接続されるととともにスイッチSW2を介して定電流回路31にも接続されている。P型MOSトランジスタPMOS2とN型MOSトランジスタNMOS2のドレインは互いに接続されるとともに、容量CTの一端とコンパレータCMP3,CMP4の非反転入力部に接続されている。P型MOSトランジスタPMOS2とN型MOSトランジスタNMOS2のゲートにはフリップフロップFF1の出力Qが共通に接続されているため、2つのMOSトランジスタPMOS2,NMOS2は相補的な動作をする。コンパレータCMP3,CMP4の反転入力部にはそれぞれ基準電圧Vou,Vol(Vou>Vol)が接続され、コンパレータCMP3,CMP4の出力はそれぞれフリップフロップFF1のセット入力部Sおよびリセット入力部Rに接続される。2つのMOSトランジスタPMOS2,NMOS2は相補的な動作をするため、P型MOSトランジスタPMOS2がオン(導通)しているときは容量CTは定電流回路20単独または定電流回路20,21により充電され、容量CTの積分値、すなわち発振回路の三角波出力Voscは上昇していく。
N型MOSトランジスタNMOS2がオンしているときは容量CTは定電流回路30単独または定電流回路30,31により放電され、容量CTの積分値、すなわち発振回路の三角波出力Voscは下降していく。Voscが上昇しているときにその値が基準電圧Vouを超えるとコンパレータCMP3の出力がHとなって、フリップフロップFF1はセットされてその出力QがHとなり、今度はN型MOSトランジスタNMOS2がオンしてVoscは下降を始める。次に基準電圧Volを下回るとコンパレータCMP4の出力がLとなって、フリップフロップFF1はリセットされてその出力QがLになり(リセット入力はローアクティブ)、P型MOSトランジスタPMOS2がオンして再度Voscは上昇を開始する。このように、VoscはVouとVolの間で発振する信号する三角波となる。その発振周期は容量CTを充放電する定電流の値による。すなわち、スイッチSW1,SW2をオフさせた標準状態に比べ、スイッチSW1,SW2をオンさせて容量CTを充放電する電流値を大きくすると発振周期は短くなる。なお、定電流回路20,21,31,31に流れる定電流値をそれぞれi20,i21,i30,i31とするとi20>>i21、i30>>i31として、i20およびi30により基本周波数が定まり、i21やi31を付加しても発振周波数が基本周波数から大きくずれないうようにしておくとよい。
【0021】
上述の送信データを拡散符号で変調した送信データの各ビットデータを信号SELとしてSW1,SW2の制御に適用し、そのL/HによりスイッチSW1,SW2のオン・オフ制御を行えば、発振周期を送信データのL/Hに合わせて変更することができる。例えば送信データのビットがLのときスイッチSW1,SW2をオンすると、ビットのL/Hは発振周期の短/長に対応し、これが電源ラインに重畳されることになる。この様子を図5のタイミングチャートに示す。なお、Lのときにオンではなく、Hのときにオンとしてもよい。
【0022】
図5は発振回路OSCの出力Vosc約3周期分の信号を示す。実線はVoscの3周期ともSW1,SW2がオフで長周期である場合に関する信号を、破線はVoscの2周期目(2つ目の山)のみSW1,SW2がオンとなって短周期となった場合の信号を示す。VoscはコンパレータCMP2によりCMP1からのエラー信号出力Verrと比較され、Verr>VoscのときにHとなる駆動信号Vdrvが出力される。実線で示されるようにVoscが3周期とも長周期、すなわち送信データの対応するビットが3ビットともHの場合は、V drvの周期も長周期t0のままであるが、破線で示す送信データの2ビット目がLの場合は、t0より短い周期t1やt2といった周期となる。駆動信号VdrvがHだと図2のP型MOSトランジスタPMOS1がオンして容量C0に対する充電電流iLが増大し、駆動信号VdrvがLだと図2のN型MOSトランジスタNMOS1がオンして容量C0に対する充電電流iLが減少し、図5に示すiLの波形となる。図2には図示しない負荷へ供給される平均の負荷電流値をioaveとすれば、iL>ioaveのときは図2の容量C0を充電してその積分電圧値は上昇し、iL<ioaveのときは図2の容量C0を放電してその積分電圧値は下降するから、Vregの波形は図5に示すものになり、これが観察されるリップル波形となる。なお、厳密にはVregの波形は直線ではないが簡単化のために直線で示した。実線のVoscが3周期とも長周期の場合は、Vregのリップル周期もt0であるが、破線のようにVoscの2周期目が短周期であると、Vregのリップル周期もt3,t4と短くなる。図3において復調回路12は、容量C1および増幅器AMP1により得られたリップル信号の周期をチェックすることにより伝送されたデータの0/1判定を行ない、その結果に対し拡散符合PNを適用すれば、上述のように伝送された信号が自分宛かの判別および自分宛の場合そのデータの再現を実現できる。
【0023】
上述のように電源に重畳させた信号自体で自分宛のデータかどうかが判断できるので、従来技術で必要だったデータ線およびCE(Chip Enable)信号線は不要となり、配線面積を削減できる。また、情報がリップルの形で伝えられ、リップル自体の振幅は大きくはないので、情報を伝送することにより発生する放射雑音を小さくすることができる。さらに、復調データを送信データの複数ビットと拡散符号を形成する複数ビットの相関で決めることから、ノイズ耐量も高いものが得られる。
【0024】
【実施例2】
実施例1に示す方法だと、発振回路OSCの発振1周期にデータを1ビットしか送信できない。本発明に係る第2の実施形態として、発振1周期毎に1ビットではなくmビット送る方法について説明する。そのためには、送信すべきデータをmビットずつのデータに分割し、各mビットのデータにより発振回路OSCの発振周期を決めてやればよい。mビットのデータにより発振回路OSCの発振周期を決める回路を図6に示す。図6に示す回路は、図2において破線で囲った回路ブロック40を置き換えるものである。図2と共通する部分は同一符号を付して説明を省略し、異なる部分について説明する。図6は図4の回路ブロックに対し、定電流22〜2mおよび32〜3mとスイッチSW12〜SW1mおよびSW22〜SW2mを付加したものである。なお、スイッチSW11およびSW21はそれぞれ図2のスイッチSW1およびSW2に対応する。定電流2j,3j(j=2〜m)に流れる電流の大きさi2j,i3jをそれぞれ、i2j=i21×(1/2)j−1,i3j=i31×(1/2)j−1、上述のmビットのデータうちk番目のビットをbk(k=1〜m)とし、bkのL/HでSW1kおよびSW2kのオン・オフを決めれば(例えばLで双方オン,Hで双方オフ、この逆でもよい)、上述のmビットのデータにより容量CTを充放電する電流がそれぞれ2mとおりに変化する。これにより、図5のt0,t3,t4といったデータもより細かい動きをするようになる。これを検出するため、図3に示す復調器12の構成はより複雑なものになる。すなわち、送信するデータ量と復調器の複雑さはトレードオフの関係にあるが、どちらを選択するかは本発明を適用する個々の状況に応じて判断すればよい。
【0025】
【実施例3】
図7は、本発明に係る第3の実施形態を示す回路図である。図7に示す回路は制御回路1Aがバスコントローラではなくパワーマネージメントコントローラを内蔵するものであり、図1の液晶ドライバ制御IC5,ディスプレイ制御IC6,RAM7の部分を第3,4,5のDC/DCコンバータ用制御IC13,14,15に置き換えたものになっている。なお、図1と共通する部分は同一符号を付して説明を省略する。本実施例は制御回路中のパワーマネージメントコントローラが、電源バス3に重畳させた制御信号により複数のDC/DCコンバータ用制御ICを制御するものであるが、電源バス3への制御信号の重畳方法は実施例1または2のものと同じである。
【0026】
【実施例4】
図8は、本発明に係る第4の実施形態を示す回路図である。図8に示す回路は図1に示す回路から同期用信号線8をとりさったものとなっている。本実施例では同期用信号線がないため、受信側でそれぞれ同期補足回路(例えば、非特許文献2)を設けておく必要がある。これにより、同期用信号線8の配線面積を削減できる。但し、この場合は同期補足回路追加による回路規模増大、すなわち回路のレイアウト面積の増大とのトレードオフとなるが、どちらを選択するかは本発明を適用する個々の状況に応じて判断すればよい。
【0027】
【実施例5】
図9は、本発明に係る第5の実施形態を示す回路図である。図9に示す回路は図7に示す回路から同期用信号線8をとりさり、その配線面積を削減したものとなっている。本実施例においても同期補足回路追加による回路規模増大、すなわち回路のレイアウト面積の増大とのトレードオフとなっているが、どちらを選択するかは本発明を適用する個々の状況に応じて判断すればよい。
【0028】
【発明の効果】
上述した各実施形態によれば、伝送すべき信号に拡散符号を重畳し、そのデータに基づきスイッチング電源のスイッチング周期を変更させることにより電源バスを介して複数の半導体装置に信号を伝送するようにしたことから、データおよび送付先の半導体装置を選択するための配線を省略できる。また、通信が電源バスのリップルの形で伝送され、かつその周期が変動して一定周波数に集中することを防ぐことから、EMIを削減する効果も大きい。さらに、拡散符号を適用していることから、ノイズに強い信号伝送を実現することができる。
【図面の簡単な説明】
【図1】本発明に係る第1の実施形態を示す回路図である。
【図2】周波数拡散PWM型DC/DCコンバータの構成例を示す回路図である。
【図3】本発明の実施形態における受信側の構成例を示す回路図である。
【図4】発振回路OSCの構成例を示す回路図である。
【図5】本発明に係る第1の実施形態に関する動作を示すタイミングチャートである。
【図6】本発明に係る第2の実施形態を示す回路図である
【図7】本発明に係る第3の実施形態を示す回路図である。
【図8】本発明に係る第4の実施形態を示す回路図である。
【図9】本発明に係る第5の実施形態を示す回路図である。
【図10】第1の従来技術について説明するための回路図である。
【図11】第2の従来技術について説明するための回路図である。
【図12】拡散符号による通信の原理を説明するための図である。
【符号の説明】
1,1A 制御回路
2 バッテリー
3 電源バス
4,5,7 半導体装置
6,13,14,15 DC/DCコンバータ
8 同期用信号線
9 重畳回路
10 駆動回路
11 受信側半導体装置本体
12 復調回路
20〜2m 定電流回路
30〜3m 定電流回路
AMP1 増幅器
CMP1〜CMP4 コンパレータ
C0,C1,CT 容量
L インダクタ
R1,R2 抵抗
OSC 発振回路
PN 拡散符号
FF1 フリップフロップ
PMOS1,PMOS2 P型MOSトランジスタ
NMOS1,NMOS2 N型MOSトランジスタ
SW11〜SW1m,SW21〜SW2m スイッチ
Claims (4)
- スイッチングトランジスタを有するスイッチング電源において、該スイッチングトランジスタのスイッチング周波数を伝送すべき信号に拡散符号を重畳させた信号により変調させることにより前記スイッチング電源の出力線に信号を重畳し、
前記スイッチング周波数を決定する発振回路が定電流により容量を所定電圧値の間で充放電するものであり、前記伝送すべき信号に拡散符号を重畳させた信号中の連続したmビット(mは自然数)のデータにより前記定電流の値を変化させることを特徴とする信号伝送方法。 - 前記スイッチング電源がDC−DCコンバータであることを特徴とする請求項1に記載の信号伝送方法。
- 前記スイッチング電源の出力線に第2のDC−DCコンバータが接続されていて、前記伝送すべき信号を該第2のDC−DCコンバータへの制御信号とすることにより該第2のDC−DCコンバータの制御を行うことを特徴とする請求項2に記載の信号伝送方法。
- 前記スイッチング電源の出力線に重畳された信号の同期をとるための信号線を前記スイッチング電源の出力線とは別に設けることを特徴とする請求項1ないし3のいずれかに記載の信号伝送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003196489A JP4148048B2 (ja) | 2003-07-14 | 2003-07-14 | 信号伝送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003196489A JP4148048B2 (ja) | 2003-07-14 | 2003-07-14 | 信号伝送方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005033534A JP2005033534A (ja) | 2005-02-03 |
JP2005033534A5 JP2005033534A5 (ja) | 2005-11-04 |
JP4148048B2 true JP4148048B2 (ja) | 2008-09-10 |
Family
ID=34206960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003196489A Expired - Fee Related JP4148048B2 (ja) | 2003-07-14 | 2003-07-14 | 信号伝送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4148048B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102237059A (zh) * | 2010-05-07 | 2011-11-09 | 硅工厂股份有限公司 | 液晶显示器的升压型转换器 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4765375B2 (ja) * | 2005-04-06 | 2011-09-07 | 三菱電機株式会社 | 電力変換器の駆動回路 |
JP2007043565A (ja) | 2005-08-04 | 2007-02-15 | Fuji Electric Holdings Co Ltd | 信号伝送方法 |
JP4817045B2 (ja) * | 2005-10-31 | 2011-11-16 | 富士電機株式会社 | 分散型電源システム |
JP4760407B2 (ja) * | 2006-02-01 | 2011-08-31 | 富士電機株式会社 | 分散型電源システム |
JP4817051B2 (ja) * | 2006-02-07 | 2011-11-16 | 富士電機株式会社 | 分散電源システム |
JP4887847B2 (ja) * | 2006-03-15 | 2012-02-29 | 富士電機株式会社 | 電源システム |
JP5145704B2 (ja) * | 2006-11-28 | 2013-02-20 | 富士電機株式会社 | 電源制御回路 |
JP4811729B2 (ja) * | 2006-12-19 | 2011-11-09 | 富士電機株式会社 | スイッチングノイズを利用した通信装置 |
JP2011103509A (ja) * | 2009-11-10 | 2011-05-26 | Nec Engineering Ltd | データ通信システム |
US9363856B2 (en) | 2012-10-25 | 2016-06-07 | Koninklijke Philips N.V. | Driver device and driving method for driving a load, in particular an LED unit |
JP5987974B2 (ja) * | 2013-04-12 | 2016-09-07 | トヨタ自動車株式会社 | 電子装置 |
TWI727450B (zh) | 2019-10-04 | 2021-05-11 | 瑞昱半導體股份有限公司 | 電源供應電路以及運作方法 |
CN112732005A (zh) * | 2019-10-14 | 2021-04-30 | 瑞昱半导体股份有限公司 | 电源供应电路以及运行方法 |
-
2003
- 2003-07-14 JP JP2003196489A patent/JP4148048B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102237059A (zh) * | 2010-05-07 | 2011-11-09 | 硅工厂股份有限公司 | 液晶显示器的升压型转换器 |
CN102237059B (zh) * | 2010-05-07 | 2013-11-06 | 硅工厂股份有限公司 | 液晶显示器的升压型转换器 |
US8633923B2 (en) | 2010-05-07 | 2014-01-21 | Silicon Works Co., Ltd. | Boost converter using frequency-varying oscillation signal for liquid crystal display |
Also Published As
Publication number | Publication date |
---|---|
JP2005033534A (ja) | 2005-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007043565A (ja) | 信号伝送方法 | |
JP4148048B2 (ja) | 信号伝送方法 | |
JP7414412B2 (ja) | 動的に出力電圧を変更するスイッチングレギュレータ、及び、それを含む電源回路 | |
US9231463B2 (en) | Noise resistant regulator including an encoded control signal | |
CN100508343C (zh) | 利用数字调制的数字dc-dc转换器 | |
US8680830B2 (en) | Power supply device | |
US7969129B2 (en) | Semiconductor circuit and switching power supply apparatus | |
TWI551051B (zh) | 用於軟起動具有預充電輸出之電源轉換器之系統及方法 | |
WO2010083753A1 (zh) | 一种为无线网卡提供电源电压的电路及方法 | |
WO2004082110A3 (en) | Programmable peripheral power hub module | |
US8058860B2 (en) | Single pin multi-VID bit interface circuit for dynamic voltage change of a DC/DC converter | |
US20050001603A1 (en) | Pulse-skipping PFM DC-DC converter using a voltage mode control loop | |
KR20210111073A (ko) | 듀얼 핀 인터페이스를 갖는 멀티플 전력 관리 집적 회로들 및 장치 | |
EP3311477B1 (en) | Power supplier, power supply system, and voltage adjustment method | |
JP7386064B2 (ja) | 電源制御装置 | |
JP6255999B2 (ja) | Dc/dcコンバータ、スイッチング電源装置及び電子機器 | |
JP2011109812A (ja) | スイッチング素子の駆動方法及び電源装置 | |
JP4251021B2 (ja) | 電源装置及びそれを用いたハードディスク装置,ic | |
US10348200B2 (en) | Digital current sensor for on-die switching voltage regulator | |
CN115149928A (zh) | 工艺温度计电压不敏感高精度振荡器电路 | |
KR20150045567A (ko) | Dc-dc 컨버터 | |
CN102088243B (zh) | 用于确定电流的电路和方法 | |
Hwang et al. | A fast-transient boost converter with noise-reduction techniques for wireless sensor networks | |
Park et al. | Output noise reduction technique based on frequency hopping in a dc-dc converter for BLE applications | |
US20230213957A1 (en) | Voltage regulation circuit, device, and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050823 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070910 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4148048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |