WO2010083753A1 - 一种为无线网卡提供电源电压的电路及方法 - Google Patents

一种为无线网卡提供电源电压的电路及方法 Download PDF

Info

Publication number
WO2010083753A1
WO2010083753A1 PCT/CN2010/070273 CN2010070273W WO2010083753A1 WO 2010083753 A1 WO2010083753 A1 WO 2010083753A1 CN 2010070273 W CN2010070273 W CN 2010070273W WO 2010083753 A1 WO2010083753 A1 WO 2010083753A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
voltage
switch
electrically coupled
current
Prior art date
Application number
PCT/CN2010/070273
Other languages
English (en)
French (fr)
Inventor
赵启明
郎芸萍
丁华飞
Original Assignee
成都芯源系统有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 成都芯源系统有限公司 filed Critical 成都芯源系统有限公司
Publication of WO2010083753A1 publication Critical patent/WO2010083753A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade

Definitions

  • the present invention relates to power supply circuits and, in particular, to a circuit and method for providing a stable power supply voltage for a wireless network card. Background technique
  • Wireless network cards are commonly used in computers and the Internet.
  • Wireless network cartoons High-speed, two-way data transmission between the USB, PCIE or PCMCIA interface and the computer, and the computer also provides power to the wireless network card through these interfaces.
  • the output voltage is constant and the output current has a certain upper limit.
  • the output voltage is 5V and the maximum output current is 500mA.
  • the output current of the interface power supply exceeds its maximum output current, its output voltage will decrease and may cause harm to itself. Therefore, a power supply circuit needs to be electrically coupled between the interface power supply and the wireless network card to limit the output current of the interface power supply, and at the same time provide a stable power supply voltage for the wireless network card.
  • the conventional wireless network card power supply circuit uses a buck circuit as shown in FIG.
  • the input terminal of the buck circuit receives the voltage V in from the USB, PCIE or PCMCIA interface, and outputs the power supply voltage V required by the wireless network card through the on and off of the switch S. Ut .
  • the wireless network card In the data transmission, the wireless network card has a load characteristic that is pulsating due to the inherent characteristics of the included power amplifier, that is, the power consumed by it is small in most of the time, and the power consumed in the short period of time is large. Increase or even exceed the maximum power that the interface power supply can provide.
  • the time for transmitting one frame of data is divided into eight time segments, and the wireless network card needs a large current in the first time period when transmitting each frame of data, for example, 2A, and only needs to be in the remaining time period.
  • a small current such as 100 mA, has an average current of about 350 mA.
  • the instantaneous high current causes the output power of the power supply circuit during this period to be greater than the maximum power that the interface power supply can provide, thereby causing the wireless network card power supply voltage V.
  • Ut is lowered, as shown in Figure 2, the voltage is reduced from 3.8V to 3.2V.
  • the step-down circuit shown in FIG 1 requires a large output capacitance 0 ⁇ , e.g. 1500 ⁇ ⁇ 2000 ⁇ , the capacitive bulky, expensive, and poor voltage regulation.
  • the first method is to electrically couple a dedicated current limiting chip between the power supply circuit and the interface power supply. The method has many components, is expensive, and has low integration.
  • the second method is peak current limiting, which limits the current peak flowing through switch S, and turns off switch 8 when it is greater than a certain threshold.
  • the output current of the interface power supply is actually the average value of the current (discontinuity) flowing through the switch S, which has a great relationship with the switching duty ratio, so the same The peak value of the switching current does not necessarily correspond to the same interface power supply output current.
  • the third method is average current limiting, that is, limiting the average value of the current flowing through the switch S. The method samples the current flowing through the switch S, and obtains a signal related to the average value of the switching current through a series of conversions and limits the signal. size. In the third method, the conversion from the switching current to the signal related to the average value of the switching current takes time, so the dynamic response is not good, and the protection cannot be provided in time when the interface power output current is overcurrent.
  • a circuit for providing a power supply voltage to a wireless network card includes: a first switching circuit including at least one switch, receiving a first voltage, and converting it to a second voltage by switching The second voltage is greater than the first voltage; a storage capacitor is connected in parallel to the output of the first switching circuit; a second switching circuit is electrically coupled to the first switching circuit and the The storage capacitor includes at least one switch, receives the second voltage, and converts the second voltage into a third voltage by switching to power the wireless network card, wherein the third voltage is less than the first a second voltage; and an output capacitor connected in parallel to the output of the second switching circuit.
  • a method for providing a power supply voltage to a wireless network card includes: converting a first voltage to a second voltage by a first switching circuit, wherein the second voltage is greater than the first a voltage; a storage capacitor is connected in parallel to the output of the first switching circuit to receive the second voltage; and a second switching circuit is electrically coupled to The first switching circuit and the storage capacitor are configured to receive the second voltage, and output a third voltage to power the wireless network card, wherein the third voltage is less than the second voltage.
  • a circuit for powering a wireless network card comprising: an energy storage component for storing and releasing energy; a first switch circuit And charging, when the wireless network card is in the first state, charging the energy storage component by using an input voltage; and when the wireless network card is operating in the second state, releasing the energy storage component Electrical energy to supply power to the wireless network card, wherein the voltage provided to the wireless network card in the first state is higher than the voltage provided to the wireless network card in the second state.
  • the embodiment of the present invention increases the voltage of the storage capacitor by the boost function of the first switching circuit, so that it can store sufficient energy with a smaller capacitance to provide a stable power supply voltage output, and the storage capacitor
  • the discharge freewheeling and voltage regulation can make the output capacitor with smaller capacitance reach the effect of providing stable power supply voltage output. Therefore, the embodiment of the present invention can greatly reduce the capacitance of the storage capacitor and the output capacitor due to the improvement of the circuit structure, thereby reducing the volume and cost.
  • FIG. 1 is a circuit diagram of a conventional wireless network card power supply circuit
  • FIG. 2 is a schematic diagram of a wireless network card load characteristic
  • FIG. 3 is a block diagram of a circuit for providing a power supply voltage to a wireless network card in accordance with an embodiment of the present invention
  • FIG. 4 is a circuit diagram of a circuit for supplying a power supply voltage to a wireless network card according to an embodiment of the present invention (note that the two gate drive circuits in FIG. 4 are not labeled, and are not described in the detailed description);
  • FIG. 5 is a waveform diagram of the circuit of FIG. 4 according to an embodiment of the invention
  • FIG. 6 is a flow chart of a method for providing a power supply voltage to a wireless network card according to an embodiment of the invention. Concrete real
  • FIG. 3 is a block diagram of a circuit for providing a power supply voltage to a wireless network card, including a first switching circuit 301, a storage capacitor ( ⁇ , a second switching circuit 302, and an output capacitor C. ut .) a first switch, in accordance with an embodiment of the present invention.
  • the circuit is electrically coupled to the interface power source (USB, PCIE or PCMCIA, etc.) and receives the input voltage V in .
  • the first switch circuit 301 includes at least a water switch, and the input voltage ⁇ ⁇ is converted into a storage voltage V stOTage by switching .
  • the storage voltage V stOTage is greater than the input voltage V m .
  • the first switching circuit 301 can be any topology capable of implementing a boost function, such as a boost (BOOST) circuit, a buck-boost circuit, a CUK circuit, Flyback (FLYBACK) circuit and forward (FORWARD) circuit, etc.
  • the storage capacitor ( ⁇ . ⁇ is connected in parallel with the output of the first switching circuit 301, and the voltage across it is the storage voltage V stOTage , and the stored energy is c sto V stora.
  • the second switching circuit 302 is electrically coupled to the first switching circuit 301 and the storage capacitor ⁇ . ⁇ , receiving the storage voltage V stOTage.
  • the second switching circuit 302 includes at least one switch, the switch The switching converts the storage voltage V stOTage into an output voltage V. ut , which supplies power to the wireless network card, and the output voltage V. ut is smaller than the storage voltage V stOTage .
  • the second switching circuit 302 can be any topology capable of implementing a buck function. For example, a step-down circuit, a step-up circuit, a CUK circuit, a flyback circuit, and a forward circuit.
  • Ut is DC voltage.
  • the input voltage 1 : 1 is 5 ⁇
  • the storage voltage ⁇ is 12V
  • the output voltage is V.
  • Ut is 3.8V.
  • the control method of the switch in the first switch circuit 301 and the second switch circuit 302 can be any control method capable of providing a stable output voltage, including pulse width modulation (PWM) and pulse frequency modulation (PFM). , resonance conversion, etc., the implementation can be peak current control, average current control, hysteresis current control.
  • the switching frequencies of the first switching circuit 301 and the second switching circuit 302 may be equal or unequal.
  • the first switching circuit 301 limits current to its input current, ie, the output current of the interface power supply, in one embodiment, first When it is small, the first switching circuit 301 is in the energy storage circuit C-storage.
  • the first switching circuit 301 stops supplying energy for the storage capacitor ( ⁇ . ⁇ , and the energy stored in the storage capacitor C stOTage is transmitted To the wireless network card, to provide a stable power supply voltage for the wireless network card.
  • the storage capacitor C stOTage and the output capacitor C ut do not need to be very large.
  • the storage capacitor. ⁇ lOOuF, output capacitor C. ut is 44uF.
  • wireless network adaptation devices typically include circuitry for powering a wireless network card and a wireless network card as shown in FIG.
  • FIG. 4 is a circuit diagram of a circuit for providing a power supply voltage to a wireless network card, wherein the first switch circuit 301 is a boost circuit, the second switch circuit 302 is a buck circuit, and the first switch circuit 301 and the second are in accordance with an embodiment of the present invention.
  • the switching circuit 302 uses peak current control, and the first switching circuit 301 limits the output current.
  • the first switching circuit 301 includes an input capacitor C in , an inductor L1 , a switch S1 , a diode D1 , a first current sampling circuit 401 , a first voltage sampling circuit 402 , an error amplifier AMP1 , a comparator C0M1 , a comparator COM2 , and an RS flip-flop ffl .
  • the input capacitor C m is connected in parallel to the input end of the first switch circuit 301 , and one end of the inductor L1 is electrically coupled to an input end of the first switch circuit 301 and the input capacitor C m .
  • One end of the switch S1 is electrically coupled to the other end of the inductor L1, and the other end of the switch S1 is grounded.
  • the anode of the diode D1 is electrically coupled to the inductor L1 and the switch S1, and the cathode is electrically coupled to the storage capacitor (the first current sampling circuit 401 is electrically coupled to the switch S1, samples the current flowing through the switch SI, and generates a first current sampling signal I sensl representing the current.
  • the first voltage sampling circuit 402 is electrically coupled to the output of the first switching circuit 301, samples the stored voltage V stOTage , and generates a first representative of the storage voltage V storage a voltage sampling signal V sensl .
  • the non-inverting input of the comparator C0M1 is electrically coupled to the first current sampling circuit 401 to receive the first current sampling signal I sensl , and the inverting input of the comparator C0M1 receives a maximum input current a first threshold value V thl .
  • the inverting input terminal of the error amplifier AMP1 is electrically coupled to the first voltage sampling circuit 402 to receive the first voltage sampling signal V sensl , and the non-inverting input terminal of the error amplifier AMP1 receives a representative storage voltage.
  • the flip-flop ff1 includes two reset terminals and a set terminal. The set terminal of the RS flip-flop ff1 receives a first clock signal CLK1, the first reset terminal is electrically coupled to the output terminal of the comparator C0M1, and the second reset terminal is electrically The output terminal of the flip-flop ff1 is electrically coupled to the gate of the switch S1, and outputs a pulse width modulation signal to control the on and off of the switch S1.
  • the first switching circuit 301 further includes a gate drive circuit that receives the pulse width modulated signal and generates a gate drive signal to provide sufficient power to drive the switch S1 on and off.
  • the comparator COM1 when the current flowing through the switch S1 is greater than a threshold such that the first current sampling signal I sensl is greater than the first threshold V thl , the comparator COM1 outputs a high level to reset the RS flip-flop ff1 . Thereby, the switch S1 is turned off, and the current flowing through the switch S1 is prevented from continuing to increase, that is, the peak value of the current flowing through the switch S1 is limited. Due to the input capacitance ⁇ .
  • the current output by the interface power supply is the average value of the current flowing through the inductor L1, and the peak value of the current flowing through the inductor L1 is the peak value of the current flowing through the switch S1.
  • the average value of the current flowing through the inductor L1 is also limited (because the peak value of the inductor current differs from the average value by only one Small value), so that the interface power supply is fully protected.
  • the second switching circuit 302 includes a switch S2, a diode D2, an inductor L2, and an output capacitor C. Ut , a second current sampling circuit 403, a second voltage sampling circuit 404, an error amplifier AMP2, a comparator COM3, and an RS flip-flop ff2.
  • One end of the switch S2 is electrically coupled to the storage capacitor C stOTage
  • the cathode of the diode D2 is electrically coupled to the other end of the switch S2
  • the anode of the diode D2 is grounded.
  • the inductor L2 is electrically coupled to the cathode of the switch S2 and the diode D2. Output capacitor C.
  • the ut is connected in parallel to the output end of the second switch circuit 302. One end is electrically coupled to the other end of the inductor L2, and the other end is grounded.
  • the second current sampling circuit 403 is electrically coupled to the switch S2, samples the current flowing through the switch S2, and generates a second current sampling signal I sens2 representing the current.
  • the second voltage sampling circuit 404 is electrically coupled to the output of the second switching circuit to sample the output voltage V. Ut , and produces a representative output voltage V.
  • the second voltage of ut samples the signal V sens2 .
  • the inverting input of the error amplifier AMP2 is electrically coupled to the second voltage sampling circuit 404 to receive the second voltage sampling signal V sens2 , and the non-inverting input receives a representative output voltage V.
  • the third threshold of ut is V th3 .
  • the inverting input of the comparator COM3 is electrically coupled to the output of the error amplifier AMP2, and the non-inverting input is electrically coupled to the second current.
  • the sample circuit 404 receives the second current sample signal V sens2 .
  • the set terminal of the RS flip-flop ff2 receives a second clock signal CLK2, the reset terminal is electrically coupled to the output end of the comparator COM3, the output end of the RS flip-flop ff2 is electrically coupled to the gate of the switch S2, and the output pulse width modulation The signal controls the turn-on and turn-off of switch S2.
  • the second switching circuit 302 further includes a gate drive circuit that receives the pulse width modulated signal and generates a gate drive signal to provide sufficient power to drive the switch S2 on and off.
  • the first current sampling circuit 401 and the second current sampling circuit 403 can be any circuit that can perform current sampling, such as a sampling resistor, a current mirror, an amplifier, or a transformer.
  • the first voltage sampling circuit 402 and the second voltage sampling circuit 404 may be a resistor divider circuit or a capacitor divider circuit or the like. In one embodiment, the first voltage sampling circuit 402 and the second voltage sampling circuit 404 are resistor divider circuits.
  • the first current sampling circuit 401 includes a sampling resistor R sensl and an amplifier AMP3.
  • the sampling resistor R sens1 is electrically coupled between the switch S1 and the ground, and the AMP3 non-inverting input of the amplifier is electrically coupled to the sampling resistor R sensl and the switch S1, and the amplifier AMP3
  • the inverting input is grounded, and the output of the amplifier AMP3 outputs a first current sampling signal I sensl .
  • the second current sampling circuit 403 includes a sampling resistor R sens2 and an amplifier AMP4.
  • the sampling resistor R sensl is electrically coupled to one input of the second switching circuit 302 and the non-inverting input of the amplifier AMP4, and the other end is electrically coupled to the second.
  • Switch S2 and the inverting input of amplifier AMP4 the output of amplifier AMP4 outputs a second current sample in ⁇ Isens2.
  • an adder SUM1 is coupled between the first current sampling circuit 401 and the comparator COM2, and an input coupling of the adder SUM1 is coupled.
  • the first current sampling circuit 401 Connected to the first current sampling circuit 401 to receive the first current sampling signal I sensl , the other input receives a slope compensation signal (usually a sawtooth signal identical to the first clock signal CLK1 ), the output of the adder SUM1
  • the terminal is electrically coupled to the non-inverting input of the comparator COM2.
  • An adder SUM2 is coupled between the second current sampling circuit 403 and the comparator COM3.
  • One input of the adder SUM2 is electrically coupled to the second current sampling circuit 403 to receive the second current sampling signal I sens2 , and the other input
  • the terminal receives a slope compensation signal (usually a sawtooth signal identical to the second clock signal CLK2), and the output of the adder SUM2 is electrically coupled to the non-inverting input of the comparator COM3.
  • the switches S1 and S2 are both MOSFETs (metal oxide semiconductor field effect transistors), the diode D2 is replaced by the same rectifier switch S3, also the MOSFET, the switches S1, S2 S3, the first current sampling circuit 401, the second current sampling circuit 402, the error amplifiers AMP1, AMP2, the comparators C0M1, COM2, COM3, and the RS flip-flops ff1 and ff2 are integrated in the same package.
  • MOSFETs metal oxide semiconductor field effect transistors
  • FIG. 5 is a waveform diagram of the circuit of Figure 4, in accordance with an embodiment of the present invention.
  • the input voltage V in 5V
  • the storage voltage V stOTage 12V
  • Ut 3.8V
  • storage capacitor C sto rage 100uF
  • ut 44uF
  • wireless LAN valley current value is 0.1A
  • the peak value of 2.1A As can be seen from Fig. 5, when the wireless network card current changes from 0.1A to 2.1A, the voltage V is output. ut changes from the 3.9V 3.7V, the output voltage in the process V.
  • the peak-to-peak value of the ut change is only 200 mV, which is 5.3% of the rated value, and the input current 1 1 : 1 of the first switching circuit 301 is also limited to less than 500 mA.
  • FIG. 6 is a flow diagram of a method of providing a power supply voltage to a wireless network card, including steps 601, 602, and 603, in accordance with an embodiment of the present invention.
  • Step 601 converting a first voltage into a second voltage by a first switching circuit, wherein the second voltage is greater than the first voltage.
  • Step 602 Connect a storage capacitor to the output of the first switching circuit to receive the second voltage.
  • Step 603 A second switch circuit is electrically coupled to the first switch circuit and the storage capacitor to receive the second voltage, and a third voltage is output to the wireless network card, wherein the third voltage is less than the second voltage.
  • the first switching circuit limits the input current.
  • the first switching circuit is a boost circuit and the second switching circuit is a buck circuit. While the invention has been described with respect to the exemplary embodiments illustrated embodiments The present invention may be embodied in a variety of forms without departing from the spirit or scope of the invention. It is to be understood that the above-described embodiments are not limited to the details of the foregoing, but within the spirit and scope defined by the appended claims All changes and modifications that come within the scope of the claims and their equivalents are intended to be

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

一种为无线网卡提供电源电压的电路及方法 技术领域
本发明涉及电源电路， 特别地， 涉及一种为无线网卡提供稳定电 源电压的电路及方法。 背景技术
如今， 无线网卡被普遍应用于电脑与互联网的连接。 无线网卡通 过 USB， PCIE或 PCMCIA接口与电脑之间进行高速双向的数据传输， 同时电脑也通过这些接口为无线网卡提供电源。
对 USB , PCIE或 PCMCIA接口来说， 其输出电压值一定， 而输 出电流有一定的上限。 例如对 USB接口， 其输出电压为 5V， 最大输 出电流为 500mA。 当接口电源的输出电流超过其最大输出电流时， 其输出电压会减小， 并可能对其自身造成危害。 因此， 需要有电源电 路电耦接在接口电源和无线网卡之间， 限制接口电源的输出电流， 同 时为无线网卡提供稳定的电源电压。
传统的无线网卡电源电路采用如图 1所示的降压（BUCK)电路。 降压电路的输入端接收来自 USB、 PCIE或 PCMCIA接口的电压 Vin， 通过开关 S的导通与关断输出一无线网卡所需的电源电压 V。ut。
无线网卡在数据传输中， 由于所包含的功率放大器的固有特性， 其负载特性呈脉动状， 即在大部分时间内其消耗的功率较小， 而在周 期性的短时间内其消耗的功率大大增加，甚至超过接口电源所能提供 的最大功率。 如图 2所示， 传送一帧数据的时间被分为八个时间段， 无线网卡在传输每一帧数据时的第一个时间段需要一大电流， 例如 2A, 而在其余时间段仅需要一较小电流， 例如 100mA, 此时平均电 流约为 350mA。 瞬时的大电流使电源电路在该时段的输出功率大于 接口电源所能提供的最大功率， 从而导致无线网卡电源电压 V。ut降 低， 如图 2所示， 电压由 3.8V降低到 3.2V。
因此， 为了向无线网卡提供较稳定的电源电压 V。ut， 图 1所示的 降压电路需要很大的输出电容0^， 例如 1500μΡ~2000μΡ， 该电容体 积庞大， 价格昂贵， 且稳压效果不佳。 为了保护接口电源， 现有的限制接口电源输出电流， 即限制无线 网卡电源电路输入电流的方法有三种。第一种方法为在电源电路和接 口电源间电耦接一专用的限流芯片， 该方法元件多， 成本昂贵， 且集 成度不高。第二种方法为峰值电流限流， 即限制流过开关 S的电流峰 值， 当其大于某一阈值时关闭开关8。 由于图 1所示的降压电路存在 输入电容 Cm， 接口电源的输出电流实际上为流过开关 S的电流 （不 连续） 的平均值， 与开关占空比有很大关系， 所以相同的开关电流峰 值并不一定对应相同的接口电源输出电流。当开关占空比较小时， 很 大一部分接口电源输出电流可用范围被浪费。第三种方法为平均电流 限流， 即限制流过开关 S的电流平均值，该方法采样流过开关 S的电 流，通过一系列转换得到一与开关电流平均值相关的信号并限制该信 号的大小。第三种方法中从开关电流到该与开关电流平均值相关的信 号的转换需要时间， 所以其动态响应不佳， 在接口电源输出电流过流 时并不能及时地提供保护。
发明内容
本发明提供一种为无线网卡提供稳定电源电压的电路及方法。 依据本发明的一个方面提出的一种为无线网卡提供电源电压的 电路，包括： 一第一开关电路，包括至少一个开关， 接收一第一电压， 并通过开关切换将其转换为一第二电压，其中所述第二电压大于所述 第一电压； 一储能电容， 并联至所述第一开关电路的输出端； 一第二 开关电路， 电耦接至所述第一开关电路和所述储能电容， 包括至少一 个开关， 接收所述第二电压， 并通过开关切换将所述第二电压转换为 一第三电压， 为所述无线网卡供电， 其中所述第三电压小于所述第二 电压； 以及一输出电容， 并联至所述第二开关电路的输出端。
如本发明的优选实施例所述的为无线网卡提供稳定电源电压的 电路， 其中所述第一开关电路对输入电流进行限流。
依据本发明的另一方面提出的一种为无线网卡提供电源电压的 方法， 包括： 通过一第一开关电路将一第一电压转换为一第二电压， 其中所述第二电压大于所述第一电压；将一储能电容并联至所述第一 开关电路的输出端以接收所述第二电压；将一第二开关电路电耦接至 所述第一开关电路和所述储能电容以接收所述第二电压，并输出一第 三电压为所述无线网卡供电， 其中所述第三电压小于所述第二电压。
如本发明的优选实施例所述的为无线网卡提供稳定电源电压的 方法， 还包括通过所述第一开关电路对输入电流进行限流。
依据本发明的另一方面提出的一种为无线网卡供电的电路，所述 无线网卡工作在第一状态和第二状态， 所述电路包括： 储能元件， 储 存和释放能量； 第一开关电路， 在所述无线网卡工作在第一状态时， 利用输入电压对所述储能元件进行充电； 第二开关电路， 在所述无线 网卡工作在第二状态时， 释放所述储能元件中的电能， 以向所述无线 网卡供电，其中所述第一状态下向所述无线网卡提供的电压高于所述 第二状态下向所述无线网卡提供的电压。 本发明的实施例通过第一开关电路的升压功能， 提升储能电容 的电压， 从而使其能够以更小的电容量储存足够的能量， 以提供稳定 的电源电压输出， 而且因储能电容的放电续流和稳压作用， 可以使具 有更小电容量的输出电容达到提供稳定电源电压输出的效果。 因而， 本发明的实施例因电路结构的改进， 使储能电容、输出电容的电容量 可以大幅降低， 从而降低其体积和成本。 附图说明
图 1为现有的无线网卡电源电路的电路图；
图 2为无线网卡负载特性的示意图；
图 3 为根据本发明一实施例的为无线网卡提供电源电压的电路 的框图；
图 4 为根据本发明一实施例的为无线网卡提供电源电压的电路 的电路图 （注意： 图 4中的两个门极驱动电路没有附图标记， 并且在 具体实施方式部分没有描述） ；
图 5为根据本发明一实施例的图 4所示电路的波形图； 图 6 为根据本发明一实施例的为无线网卡提供电源电压的方法 的流程图。 具体实 式
下面将详细描述本发明的具体实施例。应当注意， 这里描述的实 施例只用于举例说明， 并不用于限制本发明。
图 3 为根据本发明一实施例的为无线网卡提供电源电压的电路 的框图，包括第一开关电路 301、储能电容(^^ 、第二开关电路 302 和输出电容 C。ut。 第一开关电路电耦接至接口电源 （USB、 PCIE或 PCMCIA等） ， 接收输入电压 Vin。 第一开关电路 301包括至少 -水 开关， 通过开关切换将输入电压 νιη转换为一储能电压 VstOTage， 该储 能电压 VstOTage大于输入电压 Vm。 第一开关电路 301可以是任何能实 现升压功能的拓扑， 例如升压 （BOOST ) 电路、 升 -降压 (BUCK-BOOST) 电路、 CUK 电路、 反激 （FLYBACK) 电路以及 正激（FORWARD) 电路等。 储能电容(^。^与第一开关电路 301的 输出端并联， 其两端的电压为储能电压 VstOTage， 储存的能量即为 csto Vstora 。第二开关电路 302电耦接至第一开关电路 301和储能电 容<^。^， 接收储能电压 VstOTage。 第二开关电路 302包括至少一个开 关， 通过开关切换将储能电压 VstOTage转换为一输出电压 V。ut， 为无线 网卡供电， 该输出电压 V。ut小于储能电压 VstOTage。 第二开关电路 302 可以是任何能实现降压功能的拓扑， 例如降压电路、 升 -降压电路、 CUK电路、 反激电路以及正激电路等。
输入电压 Vin、储能电压 Vstorage以及输出电压 V。ut均为直流电压。 在一个实施例中， 输入电压 1：1为5¥， 储能电压 ^^为 12V, 输出 电压 V。ut为 3.8V。 第一开关电路 301和第二开关电路 302中开关的 控制方法可以为任何可提供稳定输出电压的控制方法，包括脉冲宽度 调制 （PWM， pulse width modulation) 、 脉冲频率调制 （PFM， pulse frequency modulation) 、 谐振变换等， 实现方式可为峰值电流控制、 平均电流控制、滞环电流控制等。第一开关电路 301和第二开关电路 302的开关频率可相等， 也可不等。
在一个实施例中， 为了保护接口电源， 第一开关电路 301对其输 入电流， 即接口电源的输出电流， 进行限流， 在一个实施例中， 第一 较小时， 第一开关电路 301 在储能电 C - storage .台 ϋ匕- 匕」
1
- 2 C V 当无线网卡消耗的功率突然增: ：时，由于输入电流限流， 第一开关电路 301停止为储能电容(^。^提供能量，而储能电容 CstOTage 中储存的能量被传送至无线网卡，从而为无线网卡提供稳定的电源电 压。在这种情况下，储能电容 CstOTage和输出电容 C。ut均无需取得很大。 在一个实施例中， 储能电容。^^为 lOOuF, 输出电容 C。ut为 44uF。
通常，市面上所出售的无线网络适配装置包括了如图 3所示的为 无线网卡供电的电路和无线网卡。
图 4 为根据本发明一实施例的为无线网卡提供电源电压的电路 的电路图， 其中第一开关电路 301为升压电路， 第二开关电路 302为 降压电路，第一开关电路 301和第二开关电路 302均采用峰值电流控 制， 第一开关电路 301对输出电流进行限流。
第一开关电路 301包括输入电容 Cin、 电感 Ll、 开关 Sl、 二极管 Dl、 第一电流采样电路 401、 第一电压采样电路 402、 误差放大器 AMP1、 比较器 C0M1、 比较器 COM2以及 RS触发器 ffl。输入电容 Cm并联至第一开关电路 301的输入端， 电感 L1一端电耦接至第一开 关电路 301的一输入端和输入电容 Cm。开关 SI的一端电耦接至电感 L1的另一端， 开关 S1的另一端接地。 二极管 D1的阳极电耦接至电 感 L1和开关 Sl， 阴极电耦接至储能电容(^。^。 第一电流采样电路 401电耦接至开关 Sl， 采样流过开关 SI的电流， 并产生一代表该电 流的第一电流采样信号 Isensl。第一电压采样电路 402电耦接至第一开 关电路 301的输出端， 采样储能电压 VstOTage， 并产生一代表储能电压 Vstorage的第一电压采样信号 Vsensl。 比较器 C0M1 的正相输入端电耦 接至第一电流采样电路 401 以接收第一电流采样信号 Isensl， 比较器 C0M1的反相输入端接收一代表最大输入电流的第一阈值 Vthl。误差 放大器 AMP1 的反相输入端电耦接至第一电压采样电路 402 以接收 第一电压采样信号 Vsensl， 误差放大器 AMP1的正相输入端接收一代 表所需储能电压 VstOTage的第二阈值 Vth2 o比较器 COM2的反相输入端 电耦接至误差放大器 AMP1的输出端， 比较器 COM2的正相输入端 电耦接至第一电流采样电路 401 以接收第一电流采样信号 Isensl。 RS 触发器 ffl包括两个复位端和一个置位端， RS触发器 ffl的置位端接 收一第一时钟信号 CLK1 ,第一复位端电耦接至比较器 C0M1的输出 端， 第二复位端电耦接至比较器 COM2的输出端， 触发器 ffl的输出 端电耦接至开关 S1的门极，输出脉宽调制信号以控制开关 S1的导通 与关断。通常， 第一开关电路 301还包括门极驱动电路， 接收该脉宽 调制信号并据之产生门极驱动信号， 提供足够功率以驱动开关 S1的 导通与关断。
在第一开关电路 301中， 当流过开关 S1的电流大于一阈值， 使 第一电流采样信号 Isensl大于第一阈值 Vthl时， 比较器 COM1输出高 电平， 使 RS触发器 ffl复位， 从而关断开关 Sl， 避免流过开关 SI 的电流继续增大， 即限制了流过开关 S1的电流的峰值。 由于输入电 容^。的存在， 接口电源输出的电流为流过电感 L1的电流的平均值， 而流过电感 L1 的电流的峰值即为流过开关 S1 的电流的峰值。 当流 过开关 S1 的电流的峰值被限制， 即流过电感 L1 的电流的峰值被限 制时， 流过电感 L1的电流的平均值也被限制 （因为电感电流的峰值 与平均值仅相差一很小值） ， 从而使接口电源得到充分的保护。
第二开关电路 302包括开关 S2、二极管 D2、 电感 L2、输出电容 C。ut、 第二电流采样电路 403、 第二电压采样电路 404、 误差放大器 AMP2、 比较器 COM3、 以及 RS触发器 ff2。 开关 S2的一端电耦接 至储能电容 CstOTage， 二极管 D2的阴极极电耦接至开关 S2的另一端， 二极管 D2的阳极接地。 电感 L2—端电耦接至开关 S2和二极管 D2 的阴极。 输出电容 C。ut并联至第二开关电路 302的输出端， 一端电耦 接至电感 L2的另一端， 另一端接地。 第二电流采样电路 403电耦接 至开关 S2， 采样流过开关 S2的电流， 并产生一代表该电流的第二电 流采样信号 Isens2。第二电压采样电路 404电耦接至第二开关电路的输 出端， 采样输出电压 V。ut， 并产生一代表输出电压 V。ut的第二电压采 样信号 Vsens2。 误差放大器 AMP2的反相输入端电耦接至第二电压采 样电路 404以接收第二电压采样信号 Vsens2， 正相输入端接收一代表 所需输出电压 V。ut的第三阈值 Vth3。比较器 COM3的反相输入端电耦 接至误差放大器 AMP2 的输出端， 正相输入端电耦接至第二电流采 样电路 404以接收第二电流采样信号 Vsens2。 RS触发器 ff2的置位端 接收一第二时钟信号 CLK2,复位端电耦接至比较器 COM3的输出端， RS触发器 ff2的输出端电耦接至开关 S2的门极， 输出脉宽调制信号 以控制开关 S2的导通与关断。 通常， 第二开关电路 302还包括门极 驱动电路， 接收该脉宽调制信号并据之产生门极驱动信号， 提供足够 功率以驱动开关 S2的导通与关断。
第一电流采样电路 401和第二电流采样电路 403可以为任何可实 现电流采样的电路， 例如采样电阻、 电流镜、 放大器或变压器等。 第 一电压采样电路 402和第二电压采样电路 404可以为电阻分压电路或 电容分压电路等。在一个实施例中， 第一电压采样电路 402和第二电 压采样电路 404为电阻分压电路。第一电流采样电路 401包括采样电 阻 Rsensl和放大器 AMP3 ,采样电阻 Rsensl电耦接于开关 S1和地之间， 放大器的 AMP3同相输入端电耦接至采样电阻 Rsensl和开关 Sl，放大 器 AMP3的反相输入端接地， 放大器 AMP3的输出端输出第一电流 采样信号 Isensl。 第二电流采样电路 403包括采样电阻 Rsens2和放大器 AMP4, 采样电阻 Rsensl—端电耦接至第二开关电路 302的一输入端 和放大器 AMP4的同相输入端， 另一端电耦接至第二开关 S2和放大 器 AMP4的反相输入端， 放大器 AMP4的输出端输出第二电流采样 in ^ Isens2。
在一个实施例中， 为了在开关占空比大于 0.5时保证系统的稳定 性， 在第一电流采样电路 401 和比较器 COM2 之间耦接一加法器 SUM1 , 加法器 SUM1的一输入端电耦接至第一电流采样电路 401以 接收第一电流采样信号 Isensl， 另一输入端接收一斜率补偿信号（通常 为一与第一时钟信号 CLK1 同歩的锯齿波信号） ， 加法器 SUM1 的 输出端电耦接至比较器 COM2 的正相输入端。 在第二电流采样电路 403和比较器 COM3之间耦接一加法器 SUM2,加法器 SUM2的一输 入端电耦接至第二电流采样电路 403以接收第二电流采样信号 Isens2， 另一输入端接收一斜率补偿信号（通常为一与第二时钟信号 CLK2同 歩的锯齿波信号） ， 加法器 SUM2的输出端电耦接至比较器 COM3 的正相输入端。 在一个实施例中， 开关 S1和 S2均为 M0SFET (金属氧化物场 效应晶体管， metal oxide semiconductor field effect transistor) ， 二级 管 D2被替换为同歩整流开关 S3， 亦为 MOSFET, 开关 Sl、 S2 S3、 第一电流采样电路 401、第二电流采样电路 402、 误差放大器 AMP1、 AMP2、 比较器 C0M1、 COM2、 COM3、 RS触发器 ff 1与 ff2集成在 同一封装中。
图 5为根据本发明一实施例的图 4所示电路的波形图。其中输入 电压 Vin=5V,储能电压 VstOTage=12V,输出电压 V。ut=3.8V, 储能电容 Cstorage=100uF, 输出电容 C。ut=44uF， 无线网卡电流谷值为 0.1A, 峰 值为 2.1A。 由图 5可知， 当无线网卡电流由 0.1A变化为 2.1A时， 输出电压 V。ut由 3.9V变化为 3.7V, 在该过程中输出电压 V。ut变化的 峰-峰值仅为 200mV， 为额定值的 5.3%， 第一开关电路 301的输入电 流 11：1也被限制在小于 500mA。
图 6 为根据本发明一实施例的为无线网卡提供电源电压的方法 的流程图， 包括歩骤 601、 602和 603。
歩骤 601，通过一第一开关电路将一第一电压转换为一第二电压， 其中第二电压大于第一电压。
歩骤 602， 将一储能电容并联至第一开关电路的输出端以接收第 二电压。
歩骤 603， 将一第二开关电路电耦接至第一开关电路和储能电容 以接收第二电压， 并输出一第三电压为无线网卡供电， 其中第三电压 小于第二电压。
在一个实施例中， 第一开关电路对输入电流进行限流。
在一个实施例中，第一开关电路为升压电路， 而第二开关电路为 降压电路。 虽然已参照几个典型实施例描述了本发明， 但应当理解， 所用的 术语是说明和示例性、而非限制性的术语。 由于本发明能够以多种形 式具体实施而不脱离发明的精神或实质， 所以应当理解， 上述实施例 不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内 广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都 应为随附权利要求所涵盖。

Claims

1. 一种为无线网卡提供电源电压的电路， 包括： 一第一开关电路， 包括至少一个开关， 接收一第一电压， 并通过 开关切换将其转换为一第二电压，其中所述第二电压大于所述第一电 压；
一储能电容， 并联至所述第一开关电路的输出端；
一第二开关电路， 电耦接至所述第一开关电路和所述储能电容， 包括至少一个开关， 接收所述第二电压， 并通过开关切换将所述第二 电压转换为一第三电压， 为所述无线网卡供电， 其中所述第三电压小 于所述第二电压； 以及
一输出电容， 并联至所述第二开关电路的输出端。
2.如权利要求 1所述的电路， 其特征在于， 其中所述第一开关电 路对输入电流进行限流。
3.如权利要求 2所述的电路， 其特征在于， 其中所述第一开关电 路为一升压电路， 包括：
一输入电容， 并联至所述第一开关电路的输入端；
一第一电感，一端电耦接至所述第一开关电路的一输入端和所述 输入电容；
一第一开关， 一端电耦接至所述第一电感的另一端，所述第一开 关的另一端接地； 以及
一第二开关， 一端电耦接至所述第一电感和第一开关， 另一端电 耦接至所述储能电容。
4.如权利要求 3所述的电路， 其特征在于， 其中所述第一开关电 路还包括：
一第一电流采样电路， 电耦接至所述第一开关， 采样流过所述第 一开关的电流，并产生一代表流过所述第一开关的电流的第一电流采 样信号；
一限流电路， 电耦接至所述电流采样电路， 接收所述第一电流采 样信号并将所述第一电流采样信号与一第一阈值比较，当所述第一电 流采样信号大于所述第一阈值时， 产生一信号以断开所述第一开关。
5.如权利要求 4所述的电路， 其特征在于， 其中所述第二开关电 路为一降压电路， 包括：
一第三开关，一端电耦接至所述第二开关电路的一输入端和所述 储能电容；
一第四开关， 一端电耦接至所述第三开关的另一端，所述第四开 关的另一端接地；
一第二电感， 一端电耦接至所述第三开关和第四开关； 一输出电容， 并联至所述第二开关电路的输出端， 一端电耦接至 所述第二电感的另一端， 另一端接地。
6.如权利要求 5所述的电路， 其特征在于， 其中所述限流电路包 括一第一比较器，所述第一比较器的正相输入端电耦接至所述第一电 流采样电路以接收所述第一电流采样信号，所述第一比较器的反相输 入端接收所述第一阈值， 所述第一开关电路还包括：
一第一电压采样电路， 电耦接至所述第一开关电路的输出端， 采 样所述第二电压， 并产生一代表所述第二电压的第一电压采样信号； 一第一误差放大器，所述第一误差放大器的反相输入端电耦接至 所述第一电压采样电路以接收所述第一电压采样信号，所述第一误差 放大器的正相输入端接收一第二阈值；
一第二比较器，所述第二比较器的反相输入端电耦接至所述第一 误差放大器的输出端，所述第二比较器的正相输入端电耦接至所述第 一电流采样电路以接收所述第一电流采样信号；
一第一触发器， 包括两个复位端和一个置位端， 所述第一触发器 的置位端接收一第一时钟信号，所述第一触发器的第一复位端电耦接 至所述第一比较器的输出端，所述第一触发器的第二复位端电耦接至 所述第二比较器的输出端，所述第一触发器的输出端输出脉宽调制信 号以控制所述第一开关和第二开关的导通与关断。
7.如权利要求 6所述的电路， 其特征在于， 其中所述第二开关电 路还包括：
一第二电流采样电路， 电耦接至所述第三开关， 采样流过所述第 三开关的电流，并产生一代表流过所述第三开关的电流的第二电流采 样信号； 一第二电压采样电路， 电耦接至所述第二开关电路的输出端， 采 样所述第三电压， 并产生一代表所述第三电压的第二电压采样信号； 一第二误差放大器，所述第二误差放大器的反相输入端电耦接至 所述第二电压采样电路以接收所述第二电压采样信号，所述第二误差 放大器的正相输入端接收一第三阈值；
一第三比较器，所述第三比较器的反相输入端电耦接至所述第二 误差放大器的输出端，所述第三比较器的正相输入端电耦接至所述第 二电流采样电路以接收所述第二电流采样信号；
一第二触发器， 所述第二触发器的置位端接收一第二时钟信号， 所述第二触发器的复位端电耦接至所述第三比较器的输出端，所述第 二触发器的输出端输出脉宽调制信号以控制所述第三开关和第四开 关的导通与关断。
8.如权利要求 7所述的电路， 其特征在于， 其中所述第一开关电 路还包括一第一加法器，电耦接于所述第一电流采样电路和所述第二 比较器之间，所述第一加法器的一输入端电耦接至所述第一电流采样 电路以接收所述第一电流采样信号，所述第一加法器的另一输入端接 收一第一斜率补偿信号，所述第一加法器的输出端电耦接至所述第二 比较器的正相输入端。
9.如权利要求 8所述的电路， 其特征在于， 其中所述第二开关电 路还包括一第二加法器，电耦接于所述第二电流采样电路和所述第三 比较器之间，所述第二加法器的一输入端电耦接至所述第二电流采样 电路以接收所述第二电流采样信号，所述第二加法器的另一输入端接 收一第二斜率补偿信号，所述第一加法器的输出端电耦接至所述第三 比较器的正相输入端。
10. 如权利要求 9所述的电路， 其特征在于， 其中所述第一电 流采样电路包括一第一采样电阻和第一电流采样放大器，所述第一采 样电阻电耦接于所述第一开关和地之间，所述第一电流采样放大器的 同相输入端电耦接至所述第一采样电阻和第一开关，所述第一电流采 样放大器的反相输入端接地，所述第一电流采样放大器的输出端输出 所述第一电流采样信号。
11. 如权利要求 10所述的电路， 其特征在于， 其中所述第二电 流采样电路包括一第二采样电阻和第二电流采样放大器，所述第二采 样电阻一端电耦接至所述第二开关电路的一输入端和所述第二电流 采样放大器的同相输入端，另一端电耦接至所述第二开关和所述第二 电流采样放大器的反相输入端，所述第二电流采样放大器的输出端输 出所述第二电流采样信号。
12. 如权利要求 11所述的电路， 其特征在于， 其中所述第一开 关和第二开关均为金属氧化物半导体场效应晶体管。
13. 如权利要求 12所述的电路， 其特征在于， 其中所述第三开 关为金属氧化物半导体场效应晶体管， 所述第四开关为二极管。
14.如权利要求 13所述的电路，其特征在于，其中所述第一开关、 第二开关、 第三开关、 第一电流采样电路、 第二电流采样电路、 第一 误差放大器、 第二误差放大器、 第一比较器、 第二比较器、 第三比较 器、第一触发器、第二触发器、第一加法器与第二加法器集成在同一 封装中。
15.—种为无线网卡提供电源电压的方法， 包括：
通过一第一开关电路将一第一电压转换为一第二电压，其中所述 第二电压大于所述第一电压；
将一储能电容并联至所述第一开关电路的输出端以接收所述第 二电压；
将一第二开关电路电耦接至所述第一开关电路和所述储能电容 以接收所述第二电压， 并输出一第三电压为所述无线网卡供电， 其中 所述第三电压小于所述第二电压。
16. 如权利要求 15所述的方法， 其特征在于， 还包括通过所述 第一开关电路对输入电流进行限流。
17. 如权利要求 16所述的方法， 其特征在于， 所述第一开关电 路为升压电路， 所述第二开关电路为降压电路。
18.一种为无线网卡供电的电路， 所述无线网卡工作在第一状态 和第二状态， 所述电路包括：
储能元件， 储存和释放能量； 第一开关电路， 在所述无线网卡工作在第一状态时， 利用输入电 压对所述储能元件进行充电；
第二开关电路， 在所述无线网卡工作在第二状态时， 释放所述储 能元件中的电能， 以向所述无线网卡供电， 其中所述第一状态下向所 述无线网卡提供的电压高于所述第二状态下向所述无线网卡提供的 电压。
19. 如权利要求 18所述的电路， 所述第一开关电路包括至少一 个开关， 通过开关切换将所述输入电压转换成更高的电压， 并且对所 述储能元件进行充电。
20. 如权利要求 18所述的电路， 所述第二开关电路包括至少一 个开关， 通过开关切换将所述储能元件上的电压转换成更低的电压， 向所述无线网卡供电。
21 . 如权利要求 18所述的电路 ， 所述输入电压是从一主机的接 口上取得的。
22. 如权利要求 21所述的电路， 所述接口包括 USB、 PCIE和 PCMCIA。
23. 如权利要求 18所述的电路 ， 还包括并联在所述第二开关电 路的输出端的电容。
24. 如权利要求 18所述的电路， 其中所述储能元件是电容， 并 联在所述第一开关电路的输出端。
25. 如权利要求 18所述的电路， 其中所述第一开关电路和所述 第二开关电路均采用峰值电流控制。
26. 如权利要求 18 所述的电路， 其中所述第一开关电路对输入 电流进行限流。
27. 一种无线网络适配装置， 包括如权利要求 1或 18所述的电 路。
PCT/CN2010/070273 2009-01-21 2010-01-21 一种为无线网卡提供电源电压的电路及方法 WO2010083753A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200910058220.9 2009-01-21
CN200910058220A CN101783587A (zh) 2009-01-21 2009-01-21 一种为无线网卡提供电源电压的电路及方法

Publications (1)

Publication Number Publication Date
WO2010083753A1 true WO2010083753A1 (zh) 2010-07-29

Family

ID=42355544

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2010/070273 WO2010083753A1 (zh) 2009-01-21 2010-01-21 一种为无线网卡提供电源电压的电路及方法

Country Status (2)

Country Link
CN (1) CN101783587A (zh)
WO (1) WO2010083753A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103929058A (zh) * 2014-04-24 2014-07-16 安徽工业大学 基于耦合电感的两相交错并联变换器
CN104463311A (zh) * 2014-08-27 2015-03-25 北京中电华大电子设计有限责任公司 一种改善非接触卡强场调制波形和调制深度的电路
CN110233515A (zh) * 2018-03-06 2019-09-13 中移物联网有限公司 一种按压发电的能量存储电路及能量存储方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107612312B (zh) * 2009-04-21 2020-05-01 成都芯源系统有限公司 控制器及其开关电源和控制开关电源的方法
US9754871B2 (en) 2012-10-31 2017-09-05 Delta Electronics (Shanghai) Co., Ltd. Switch circuit package module
CN103795384B (zh) * 2012-10-31 2017-04-19 台达电子企业管理（上海）有限公司 开关电路封装模块
CN103840662B (zh) * 2012-11-23 2017-11-14 联创汽车电子有限公司 直流升压斩波电路
CN103701312A (zh) * 2013-12-29 2014-04-02 上海艾为电子技术有限公司 升压变换器的限流电路及方法
CN105406575A (zh) * 2015-12-29 2016-03-16 深圳市伊爱高新技术开发有限公司 Usb无线上网卡电源续流电路
CN107546977B (zh) * 2016-06-24 2019-12-03 辰芯科技有限公司 一种多相交错并联直流转换器
CN109494983A (zh) * 2017-09-13 2019-03-19 株洲中车时代电气股份有限公司 一种直流变换器
CN110854802B (zh) * 2018-08-20 2022-06-28 纬联电子科技(中山)有限公司 过电流保护电路以及其方法
US11205963B2 (en) 2019-09-18 2021-12-21 Delta Electronics, Inc. Multiphase buck converter with extended duty cycle range using multiple bootstrap capacitors
US11205958B2 (en) 2019-09-18 2021-12-21 Delta Electronics, Inc. Power conversion system
CN112532050B (zh) * 2019-09-18 2022-08-12 台达电子工业股份有限公司 电源转换系统
US11532428B2 (en) 2019-09-18 2022-12-20 Delta Electronics, Inc. Power conversion system and magnetic component thereof
US11309878B2 (en) 2019-09-18 2022-04-19 Delta Electronics, Inc. Power conversion system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2785247Y (zh) * 2004-11-26 2006-05-31 英华达(上海)电子有限公司 一种电压转换电路
CN1848577A (zh) * 2005-06-17 2006-10-18 华为技术有限公司 过流保护电路
US20080037297A1 (en) * 2006-08-14 2008-02-14 Agere Systems Inc. Digitally controlled current-mode switched power supply

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477132A (en) * 1992-01-10 1995-12-19 Space Systems/Loral, Inc. Multi-sectioned power converter having current-sharing controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2785247Y (zh) * 2004-11-26 2006-05-31 英华达(上海)电子有限公司 一种电压转换电路
CN1848577A (zh) * 2005-06-17 2006-10-18 华为技术有限公司 过流保护电路
US20080037297A1 (en) * 2006-08-14 2008-02-14 Agere Systems Inc. Digitally controlled current-mode switched power supply

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103929058A (zh) * 2014-04-24 2014-07-16 安徽工业大学 基于耦合电感的两相交错并联变换器
CN104463311A (zh) * 2014-08-27 2015-03-25 北京中电华大电子设计有限责任公司 一种改善非接触卡强场调制波形和调制深度的电路
CN110233515A (zh) * 2018-03-06 2019-09-13 中移物联网有限公司 一种按压发电的能量存储电路及能量存储方法
CN110233515B (zh) * 2018-03-06 2024-04-09 中移物联网有限公司 一种按压发电的能量存储电路及能量存储方法

Also Published As

Publication number Publication date
CN101783587A (zh) 2010-07-21

Similar Documents

Publication Publication Date Title
WO2010083753A1 (zh) 一种为无线网卡提供电源电压的电路及方法
US10530256B1 (en) Multi-level buck converter with reverse charge capability
US8416587B2 (en) Synchronous rectifier control circuits and methods of controlling synchronous rectifiers
US10305363B1 (en) Current doubling DC-DC converter with efficient sleep mode
US8058859B2 (en) Pulse frequency modulation methods and circuits
TWI397244B (zh) 具內部漣波補償之降壓型電源轉換器
JP4173442B2 (ja) 高速過渡負荷のための絶縁されたスイッチング・レギュレータ
US9559586B2 (en) Switch mode power supply, control circuit and associated control method
US8674669B2 (en) Switching regulator with a single inductor in a multiple output power supply configuration
CN102111070B (zh) 待机电流减少的调节器过电压保护电路
US7884590B2 (en) Voltage converter
CN101651416B (zh) 功率调节器及其输入电流平均值限制方法
US7791327B2 (en) Voltage converter
KR20090084292A (ko) 공진형 컨버터
TW201351861A (zh) 控制電源轉換裝置的方法及其相關電路
TW201206043A (en) Voltage converters
TWI309496B (en) Dc-dc converter and its control method, and switching regulator and its control method
US5483182A (en) Method and apparatus for a DC-DC converter an current limiting thereof
CN104124862B (zh) 无需环路补偿的高pfc恒流控制装置及电压变换器
US20110279155A1 (en) Slew rate PWM controlled charge pump for limited in-rush current switch driving
CN112653324B (zh) 一种无直接供电的升压转换器系统
CN204517683U (zh) 非隔离ac/dc调整器电路及开关电源
TWM534932U (zh) 電源供應裝置
TWI784455B (zh) 升降壓變換器控制系統
US6903914B1 (en) DC-DC converter having active transient response compensation circuit employing flyback inductor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10733226

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10733226

Country of ref document: EP

Kind code of ref document: A1