JP4142170B2 - 電気装置 - Google Patents
電気装置 Download PDFInfo
- Publication number
- JP4142170B2 JP4142170B2 JP27101798A JP27101798A JP4142170B2 JP 4142170 B2 JP4142170 B2 JP 4142170B2 JP 27101798 A JP27101798 A JP 27101798A JP 27101798 A JP27101798 A JP 27101798A JP 4142170 B2 JP4142170 B2 JP 4142170B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- bare chip
- electric device
- outer lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁性基板上に部品を搭載した電気装置にかかり、特に、パーソナルコンピュータや、各種のＡＶ機器、通信機器、ＯＡ機器に用いられる電源モジュールに適した技術に関する。
【０００２】
【従来の技術】
電源モジュールは、各種の電子機器に対して所定の電源を供給するものであり、例えばＡＣ電源をＤＣ電源に変換するＡＣ／ＤＣコンバータや、ＤＣ電源の電圧を変換するＤＣ／ＤＣコンバータ等がある。一般的に、電源モジュールは、絶縁性を有する基板の両面に各種部品が実装されており、基板に開孔されたスルーホール(貫通孔)を介して、基板両面の実装部品間や、実装部品とアウターリードの間が接続されており、全体は樹脂封止され、パッケージ内に収納されている。
【０００３】
ここで、図３に、従来の電源モジュールの一例の断面概念図を示す。
図示例の電源モジュール１２４において、電気絶縁性の基板１１２の両面には各種の電気部品１１４が実装されており、各々の電気部品１１４間、及び電気部品１１４とボンディングパッド１２８との間は、基板１１２上及びスルーホール１１６の内壁面に形成された導体パターン１１８を介して、互いに電気的に接続されている。
【０００４】
また、アウターリード１２０の先端部分は、基板１１２の表面と略同一平面上に、基板１１２の側方に隣接して配置されており、そのアウターリード１２０と基板１１２外周部に形成されたボンディングパッド１２８との間が、ボンディングワイヤー１２６によって、接続されている。基板１１２はその状態で、全体がモールド材料１２２によって樹脂封止されている。
【０００５】
このような電源モジュール１２４では、基板１１２とアウターリード１２０とを接続するために、アウターリード１２０と基板１１２とを離間させると共に、ボンディングパッド１２８を必要とする。そのため、電源モジュール全体の大きさが大きくなってしまう。
そこで従来技術でも、図４の符号１３０に示すように、ボンディングワイヤー１２６が不要な電源モジュールが提案されている。
【０００６】
この電源モジュール１３０は、アウターリード１２０の接続方法の違いを除いて、基本的に、図３に示した電源モジュール１２４と同じものであるが、この電源モジュール１３０においては、アウターリード１２０は、基板１１２上の導体パターン１１８に、直接半田付け固定されている。
【０００７】
しかしながら、従来のスルーホール１１６は、その内壁面にしか導体パターン１１８が形成されていないため、大電流を流すことができず、アウターリード１２０を大電流を扱う電気部品１１４と同じ面に配置する必要がある。
【０００８】
大電流を扱う電気部品１１４は大型であり、その周辺回路も同じ表面に配置する必要があるため、基板１１２の片面の必要面積が基板１１２の大きさを決定してしまい、裏面は有効活用されないという問題がある。
【０００９】
この場合、例えばスルーホール１１６の直径を大きくしたり、１ヶ所の接続に対し、複数個のスルーホール１１６を用いる等の改善策はあるが、スルーホール１１６一個当たりの抵抗値が大きく、しかも、大電流が導体パターン１１８を流れるときの損失が無視できず、解決が望まれている。
【００１０】
【発明が解決しようとする課題】
本発明は、上記従来技術の不都合を解決するために創作されたものであり、その目的は、部品の配置等の設計上の制限事項がなく、小型化が可能で電流の伝達効率も良い電源モジュールを提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、アウターリードと、複数の貫通孔が形成された電気絶縁性の基板と、前記貫通孔内に金属材料が充填されて構成されたスルーホールと、前記基板の両面に配置された複数の電気部品を有する電気装置であって、前記電気部品にはベアチップが含まれ、前記スルーホールの両面のうち、片面の直上には、表面と裏面の間を電流が流れるベアチップの裏面が、金属膜を介して固定され、反対側の面にはアウターリードが固定され、前記ベアチップが配置された前記スルーホールの面積は、前記ベアチップよりも大きくされたことを特徴とする電気装置である。
請求項２記載の発明は、請求項１記載の電気装置であって、前記金属材料は、前記貫通孔に充填された金属ペーストが焼成されて構成された電気装置であって、前記金属材料は、前記金属ペーストが焼成される際に膨張している電気装置である。
請求項３記載の発明は、請求項２記載の電気装置であって、前記金属膜は、前記電気部品を相互に接続する導体パターンであることを特徴とする電気装置である。
請求項４記載の発明は、請求項１乃至請求項３のいずれか１項記載の電気装置であって、前記ベアチップの表面は、ボンディングワイヤによって、前記金属膜から成る導体パターンに接続された電気装置である。
請求項５記載の発明は、請求項１乃至請求項４のいずれか１項記載の電気装置であって、前記金属材料は、銀ペースト又は銀合金ペーストが焼成されて形成されたことを特徴とする電気装置である。
【００１２】
本発明は上記のように構成されており、複数の貫通孔が形成された電気絶縁性の基板を有しており、各貫通孔内には金属材料が充填され、スルーホールが構成されている。
【００１３】
この基板の両面には、複数の電気部品が配置されており、それら電気部品のうち、少なくとも１個の電気部品は、そのスルーホール直上に配置されている。
その電気部品が大電流を流す場合、特に、電気部品がトランジスタ(バイポーラトランジスタ)、ダイオード、サイリスタ、ＧＴＯ等の半導体ベアチップである場合、スルーホールを通る電流は、その電気部品裏面に直接流出入できるので、金属材料が充填されたスルーホールが低抵抗であるため、損失を小さくすることができる。
【００１４】
スルーホールの両面には金属膜を設け、その金属膜に大電流を流す電気部品の裏面を半田等によって接続固定するとよい。電流は金属膜の厚み方向に流れるため、金属膜による損失は小さくて済む。金属膜は、電気部品間を接続する導体パターンを用いることができる。
貫通孔内を金属材料で充填するためには、貫通孔内を銀ペーストや銀合金ペースト等で充填した後、焼成すると良い。
【００１５】
【発明の実施の形態】
本発明の電気装置の一実施形態を、電源モジュールを例にとって説明する。
図１の電源モジュール１０は、絶縁性の基板１２を有しており、金属材料が充填されたスルーホール１６、２６が複数形成されている。該基板１２の表面及び裏面には、パターニングされた導体パターン(一般には、銀又は銅厚膜がパターニングされた金属配線膜)１８が形成されており、基板１２両面の導体パターン１８表面には、電気部品１４、２４が半田付け固定されている。特に、基板１２裏面の導体パターン１８には、アウターリード２０が半田付け固定されており、その状態で全体がモールド材料２２によって樹脂封止されている。
【００１６】
上記のような電気装置１０の製造工程を説明する。
まず、基板１２の所定の位置に、所望の大きさの貫通孔１５、２５を開孔する(図２(ａ))。ここでは符号１５で小径の貫通孔を示し、符号２５で大サイズの貫通孔を示す。この基板１２表面に、印刷法により、金属ペースト(銀ペーストや銀合金ペーストが望ましい。)を塗布し、貫通孔１５、２５内を金属ペーストで充填する(同図(ｂ))。
【００１７】
符号２１は、貫通孔１５、２５内部に充填された金属ペーストを示しており、符号２２は、基板１２表面に付着した金属ペースト被膜を示している。
次いで、基板１２の表面の金属ペースト被膜２２を焼成した後、除去すると、貫通孔１５、２５内が金属材料１１によって充填される(図２(ｃ))。
【００１８】
ここで、金属ペーストとしては、焼成後に体積が収縮するものを使用すると、スルーホール１６の内壁面から剥がれてしまう可能性があるため、焼成後に体積が膨張するものを用いるとよい。
【００１９】
続いて、銅薄膜等の金属膜を形成した後、パターニングし、基板１２の両面に導体パターン１８を形成する(図２(ｄ))。
【００２０】
このとき、貫通孔(図２(ｄ)以下は、貫通孔を示す符号１５、２５は省略する。)内に充填された金属材料１１上に、導体パターン１８が形成されるようにしておき、貫通孔内の金属材料１１によって基板１２の表面と裏面の導体パターン１８が電気的に接続されるようにしておくと、貫通孔と、その内部の金属材料１１と、その金属材料１１表面と裏面に位置する導体パターン１８とでスルーホール１６、２６が形成される。
【００２１】
次に、基板１２の両面の導体パターン１８上に電気部品１４、２４を半田付け固定する。同一面に位置する電気部品１４、２４間は導体パターン１８によって接続され、異なる面に位置する電気部品１４、２４のうち、小電流を扱う電気部品１４間は、スルーホール１６、２６と、そのスルーホール１６、２６と電気部品１４、２４とを接続する金属配線１８によって互いに接続され、後述するように、大電流を扱う電気部品２４は、大サイズのスルーホール２６を介して、反対側の面に配置された電気部品１４や、アウターリード２０に接続されている。
【００２２】
上記のようにして基板１２上に搭載される電気部品１４、２４には、例えば抵抗、コンデンサ、パワートランジスタ、ダイオード、集積回路、トランスばかりでなく、半導体ベアチップも含まれる。
【００２３】
半導体ベアチップは、ＭＯＳＦＥＴやバイポーラパワートランジスタ等の電力素子であり、特に半導体ベアチップから成る電気部品は、図１、図２では、符号２４で示されている。
【００２４】
大サイズで大電流用のスルーホール２６は、ベアチップ電気部品２４と略同じ大きさか、それよりも大面積に形成されており、該スルーホール２６の導体パターン１８上に、ベアチップ電気部品２４の裏面全部又はほとんどが半田付け固定される。
【００２５】
従来ではスルーホールが高抵抗であったため、アウターリードは、大電流を流すベアチップ電気部品と同じ面に接続する必要があったが、本発明では、上述したように、スルーホール１６、２６が低抵抗であるため、大電流を流すベアチップ電気部品２６が配置された表面とは反対側の裏面にアウターリード２０を配置し、大面積スルーホール２４を介して、そのベアチップ電気部品２４とアウターリード２０とを接続させている。
【００２６】
一般に、ベアチップ電気部品２４の裏面はトランジスタのドレインやコレクタにされており、表面はゲート及びソースや、ベース及びエミッタになっている。それらゲート及びソースやベース及びエミッタは、ボンディングワイヤー２８によって、導体パターン１８に接続されており、従って、ベアチップ電気部品２４に供給される電流は、ボンディングワイヤー２８とベアチップ電気部品２４内部及びベアチップ電気部品２４の裏面を通り、スルーホール２６に流れる(又はそれとは逆向きに流れる)。
【００２７】
この場合、電流は、ベアチップ部品２４と金属材料１１の間の導体パターン１８中を厚み方向に流れるので、損失が小さくなっている。
【００２８】
更に、この基板１２では、ベアチップ電気部品２４が接続された大面積スルーホール２６の反対側の面(裏面)にアウターリード２０先端を配置し、スルーホール２６表面の導体パターン１８に半田付け固定されており、アウターリード２０とベアチップ電気部品２４との間を流れる電流は、アウターリード２０から大面積スルーホール２６を通ってその裏面に直接流入(又はその逆方向で流出)するようになっている。従って、電流は、ベアチップ電気部品２４とアウターリード２０の間を最短距離で流れるため、電力損失は非常に小さくなる。
【００２９】
また、ベアチップ電気部品２４内で発生する熱は、大面積スルーホール２６内に充填された金属材料１１を通ってアウターリード２０に伝達され、該アウターリード２０によって放熱されるので、ベアチップ電気部品２４の温度上昇が小さくなっている。
そして、電気部品１４、２４及びアウターリード２０を半田付けした後、樹脂材料２２で封止すると、電気装置１０が得られる(図２(ｆ))。
【００３０】
以上説明したように、本発明の電気装置１０では、大電流を流す電気部品を配置する基板表面には、それを制御する回路等の他の部品を多数配置する必要があるが、本発明ではアウターリードを反対の面(裏面)に配置できるようになったため、裏面の面積を有効に活用できるようになった。その結果、基板１２の小型化が達成できた。
【００３１】
なお、この電気装置１０では、アウターリード２０が接続されていないスルーホール１６上にも、ベアチップ電気部品２４等の大電流を流す電気部品が半田付け固定することができる。その場合には、導体パターンに起因する損失を一層小さくすることができる。また、本発明において、大電流を流す電気部品は、ベアチップに限定されるものではない。
【００３２】
更に、本発明では、基板１２の表面だけではなく、裏面側の電気部品１４、２４をスルーホール１６、２６直上に半田付け固定してもよい。大電流を流す電気部品については、その裏面全部をスルーホール１６、２６の上に配置するのが好ましいが、電気部品の一部だけをスルーホール１６、２６の上に配置することもできる。
【００３３】
なお、スルーホール１６の内部の充填材料や導体パターン１８の配線材料も限定されるわけではなく、必要に応じて、抵抗値が小さく導電性の高い材料を適宜利用すればよい。また、必ずしも全体を樹脂２２で封止する必要もない。
【００３４】
基板１２については、例えばアルミナセラミックス等のように、熱伝達効率にすぐれたものが好ましく、スルーホール１６内部の充填材料や導体パターン１８の配線材料との密着性のよいものが好ましい。
【００３５】
以上、本発明の電気装置(電源モジュール)１０について詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。例えば、本発明は電源モジュール以外の電気装置に用いることも可能である。
【００３６】
【発明の効果】
以上詳細に説明した様に、本発明によれば、貫通孔内に、低抵抗の金属材料を充填してスルーホールを構成することにより、発熱量や電力損失が少なくなり、基板の上面側と下面側との間で大電流を流すことができる。従って、電気部品の基板上での位置決めが自由になる。
また、スルーホール直上に大電流を流す電気部品を配置すると、導体パターンの厚み方向に電流が流れ、しかも、スルーホールの直下にアウターリードを配置することにより、大電流を流す電気部品とアウターリードとを最短距離で接続することができる。従って、電力損失が小さくなるばかりでなく、基板裏面を有効活用できるため、基板を小型化できる。
【図面の簡単な説明】
【図１】本発明の電気装置の一実施例の断面概念図である。
【図２】(ａ)〜(ｆ)：本発明の一実施例の電気装置の製造工程図
【図３】従来の電源モジュールの一例の断面概念図
【図４】従来の電源モジュールの他の例の断面概念図
【符号の説明】
１０……電気装置(電源モジュール) １２……基板 １４、２４……電気部品 １６、２６……スルーホール １８……導体パターン ２０……アウターリード ２２……モールド材料
【発明の属する技術分野】
本発明は、絶縁性基板上に部品を搭載した電気装置にかかり、特に、パーソナルコンピュータや、各種のＡＶ機器、通信機器、ＯＡ機器に用いられる電源モジュールに適した技術に関する。
【０００２】
【従来の技術】
電源モジュールは、各種の電子機器に対して所定の電源を供給するものであり、例えばＡＣ電源をＤＣ電源に変換するＡＣ／ＤＣコンバータや、ＤＣ電源の電圧を変換するＤＣ／ＤＣコンバータ等がある。一般的に、電源モジュールは、絶縁性を有する基板の両面に各種部品が実装されており、基板に開孔されたスルーホール(貫通孔)を介して、基板両面の実装部品間や、実装部品とアウターリードの間が接続されており、全体は樹脂封止され、パッケージ内に収納されている。
【０００３】
ここで、図３に、従来の電源モジュールの一例の断面概念図を示す。
図示例の電源モジュール１２４において、電気絶縁性の基板１１２の両面には各種の電気部品１１４が実装されており、各々の電気部品１１４間、及び電気部品１１４とボンディングパッド１２８との間は、基板１１２上及びスルーホール１１６の内壁面に形成された導体パターン１１８を介して、互いに電気的に接続されている。
【０００４】
また、アウターリード１２０の先端部分は、基板１１２の表面と略同一平面上に、基板１１２の側方に隣接して配置されており、そのアウターリード１２０と基板１１２外周部に形成されたボンディングパッド１２８との間が、ボンディングワイヤー１２６によって、接続されている。基板１１２はその状態で、全体がモールド材料１２２によって樹脂封止されている。
【０００５】
このような電源モジュール１２４では、基板１１２とアウターリード１２０とを接続するために、アウターリード１２０と基板１１２とを離間させると共に、ボンディングパッド１２８を必要とする。そのため、電源モジュール全体の大きさが大きくなってしまう。
そこで従来技術でも、図４の符号１３０に示すように、ボンディングワイヤー１２６が不要な電源モジュールが提案されている。
【０００６】
この電源モジュール１３０は、アウターリード１２０の接続方法の違いを除いて、基本的に、図３に示した電源モジュール１２４と同じものであるが、この電源モジュール１３０においては、アウターリード１２０は、基板１１２上の導体パターン１１８に、直接半田付け固定されている。
【０００７】
しかしながら、従来のスルーホール１１６は、その内壁面にしか導体パターン１１８が形成されていないため、大電流を流すことができず、アウターリード１２０を大電流を扱う電気部品１１４と同じ面に配置する必要がある。
【０００８】
大電流を扱う電気部品１１４は大型であり、その周辺回路も同じ表面に配置する必要があるため、基板１１２の片面の必要面積が基板１１２の大きさを決定してしまい、裏面は有効活用されないという問題がある。
【０００９】
この場合、例えばスルーホール１１６の直径を大きくしたり、１ヶ所の接続に対し、複数個のスルーホール１１６を用いる等の改善策はあるが、スルーホール１１６一個当たりの抵抗値が大きく、しかも、大電流が導体パターン１１８を流れるときの損失が無視できず、解決が望まれている。
【００１０】
【発明が解決しようとする課題】
本発明は、上記従来技術の不都合を解決するために創作されたものであり、その目的は、部品の配置等の設計上の制限事項がなく、小型化が可能で電流の伝達効率も良い電源モジュールを提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、アウターリードと、複数の貫通孔が形成された電気絶縁性の基板と、前記貫通孔内に金属材料が充填されて構成されたスルーホールと、前記基板の両面に配置された複数の電気部品を有する電気装置であって、前記電気部品にはベアチップが含まれ、前記スルーホールの両面のうち、片面の直上には、表面と裏面の間を電流が流れるベアチップの裏面が、金属膜を介して固定され、反対側の面にはアウターリードが固定され、前記ベアチップが配置された前記スルーホールの面積は、前記ベアチップよりも大きくされたことを特徴とする電気装置である。
請求項２記載の発明は、請求項１記載の電気装置であって、前記金属材料は、前記貫通孔に充填された金属ペーストが焼成されて構成された電気装置であって、前記金属材料は、前記金属ペーストが焼成される際に膨張している電気装置である。
請求項３記載の発明は、請求項２記載の電気装置であって、前記金属膜は、前記電気部品を相互に接続する導体パターンであることを特徴とする電気装置である。
請求項４記載の発明は、請求項１乃至請求項３のいずれか１項記載の電気装置であって、前記ベアチップの表面は、ボンディングワイヤによって、前記金属膜から成る導体パターンに接続された電気装置である。
請求項５記載の発明は、請求項１乃至請求項４のいずれか１項記載の電気装置であって、前記金属材料は、銀ペースト又は銀合金ペーストが焼成されて形成されたことを特徴とする電気装置である。
【００１２】
本発明は上記のように構成されており、複数の貫通孔が形成された電気絶縁性の基板を有しており、各貫通孔内には金属材料が充填され、スルーホールが構成されている。
【００１３】
この基板の両面には、複数の電気部品が配置されており、それら電気部品のうち、少なくとも１個の電気部品は、そのスルーホール直上に配置されている。
その電気部品が大電流を流す場合、特に、電気部品がトランジスタ(バイポーラトランジスタ)、ダイオード、サイリスタ、ＧＴＯ等の半導体ベアチップである場合、スルーホールを通る電流は、その電気部品裏面に直接流出入できるので、金属材料が充填されたスルーホールが低抵抗であるため、損失を小さくすることができる。
【００１４】
スルーホールの両面には金属膜を設け、その金属膜に大電流を流す電気部品の裏面を半田等によって接続固定するとよい。電流は金属膜の厚み方向に流れるため、金属膜による損失は小さくて済む。金属膜は、電気部品間を接続する導体パターンを用いることができる。
貫通孔内を金属材料で充填するためには、貫通孔内を銀ペーストや銀合金ペースト等で充填した後、焼成すると良い。
【００１５】
【発明の実施の形態】
本発明の電気装置の一実施形態を、電源モジュールを例にとって説明する。
図１の電源モジュール１０は、絶縁性の基板１２を有しており、金属材料が充填されたスルーホール１６、２６が複数形成されている。該基板１２の表面及び裏面には、パターニングされた導体パターン(一般には、銀又は銅厚膜がパターニングされた金属配線膜)１８が形成されており、基板１２両面の導体パターン１８表面には、電気部品１４、２４が半田付け固定されている。特に、基板１２裏面の導体パターン１８には、アウターリード２０が半田付け固定されており、その状態で全体がモールド材料２２によって樹脂封止されている。
【００１６】
上記のような電気装置１０の製造工程を説明する。
まず、基板１２の所定の位置に、所望の大きさの貫通孔１５、２５を開孔する(図２(ａ))。ここでは符号１５で小径の貫通孔を示し、符号２５で大サイズの貫通孔を示す。この基板１２表面に、印刷法により、金属ペースト(銀ペーストや銀合金ペーストが望ましい。)を塗布し、貫通孔１５、２５内を金属ペーストで充填する(同図(ｂ))。
【００１７】
符号２１は、貫通孔１５、２５内部に充填された金属ペーストを示しており、符号２２は、基板１２表面に付着した金属ペースト被膜を示している。
次いで、基板１２の表面の金属ペースト被膜２２を焼成した後、除去すると、貫通孔１５、２５内が金属材料１１によって充填される(図２(ｃ))。
【００１８】
ここで、金属ペーストとしては、焼成後に体積が収縮するものを使用すると、スルーホール１６の内壁面から剥がれてしまう可能性があるため、焼成後に体積が膨張するものを用いるとよい。
【００１９】
続いて、銅薄膜等の金属膜を形成した後、パターニングし、基板１２の両面に導体パターン１８を形成する(図２(ｄ))。
【００２０】
このとき、貫通孔(図２(ｄ)以下は、貫通孔を示す符号１５、２５は省略する。)内に充填された金属材料１１上に、導体パターン１８が形成されるようにしておき、貫通孔内の金属材料１１によって基板１２の表面と裏面の導体パターン１８が電気的に接続されるようにしておくと、貫通孔と、その内部の金属材料１１と、その金属材料１１表面と裏面に位置する導体パターン１８とでスルーホール１６、２６が形成される。
【００２１】
次に、基板１２の両面の導体パターン１８上に電気部品１４、２４を半田付け固定する。同一面に位置する電気部品１４、２４間は導体パターン１８によって接続され、異なる面に位置する電気部品１４、２４のうち、小電流を扱う電気部品１４間は、スルーホール１６、２６と、そのスルーホール１６、２６と電気部品１４、２４とを接続する金属配線１８によって互いに接続され、後述するように、大電流を扱う電気部品２４は、大サイズのスルーホール２６を介して、反対側の面に配置された電気部品１４や、アウターリード２０に接続されている。
【００２２】
上記のようにして基板１２上に搭載される電気部品１４、２４には、例えば抵抗、コンデンサ、パワートランジスタ、ダイオード、集積回路、トランスばかりでなく、半導体ベアチップも含まれる。
【００２３】
半導体ベアチップは、ＭＯＳＦＥＴやバイポーラパワートランジスタ等の電力素子であり、特に半導体ベアチップから成る電気部品は、図１、図２では、符号２４で示されている。
【００２４】
大サイズで大電流用のスルーホール２６は、ベアチップ電気部品２４と略同じ大きさか、それよりも大面積に形成されており、該スルーホール２６の導体パターン１８上に、ベアチップ電気部品２４の裏面全部又はほとんどが半田付け固定される。
【００２５】
従来ではスルーホールが高抵抗であったため、アウターリードは、大電流を流すベアチップ電気部品と同じ面に接続する必要があったが、本発明では、上述したように、スルーホール１６、２６が低抵抗であるため、大電流を流すベアチップ電気部品２６が配置された表面とは反対側の裏面にアウターリード２０を配置し、大面積スルーホール２４を介して、そのベアチップ電気部品２４とアウターリード２０とを接続させている。
【００２６】
一般に、ベアチップ電気部品２４の裏面はトランジスタのドレインやコレクタにされており、表面はゲート及びソースや、ベース及びエミッタになっている。それらゲート及びソースやベース及びエミッタは、ボンディングワイヤー２８によって、導体パターン１８に接続されており、従って、ベアチップ電気部品２４に供給される電流は、ボンディングワイヤー２８とベアチップ電気部品２４内部及びベアチップ電気部品２４の裏面を通り、スルーホール２６に流れる(又はそれとは逆向きに流れる)。
【００２７】
この場合、電流は、ベアチップ部品２４と金属材料１１の間の導体パターン１８中を厚み方向に流れるので、損失が小さくなっている。
【００２８】
更に、この基板１２では、ベアチップ電気部品２４が接続された大面積スルーホール２６の反対側の面(裏面)にアウターリード２０先端を配置し、スルーホール２６表面の導体パターン１８に半田付け固定されており、アウターリード２０とベアチップ電気部品２４との間を流れる電流は、アウターリード２０から大面積スルーホール２６を通ってその裏面に直接流入(又はその逆方向で流出)するようになっている。従って、電流は、ベアチップ電気部品２４とアウターリード２０の間を最短距離で流れるため、電力損失は非常に小さくなる。
【００２９】
また、ベアチップ電気部品２４内で発生する熱は、大面積スルーホール２６内に充填された金属材料１１を通ってアウターリード２０に伝達され、該アウターリード２０によって放熱されるので、ベアチップ電気部品２４の温度上昇が小さくなっている。
そして、電気部品１４、２４及びアウターリード２０を半田付けした後、樹脂材料２２で封止すると、電気装置１０が得られる(図２(ｆ))。
【００３０】
以上説明したように、本発明の電気装置１０では、大電流を流す電気部品を配置する基板表面には、それを制御する回路等の他の部品を多数配置する必要があるが、本発明ではアウターリードを反対の面(裏面)に配置できるようになったため、裏面の面積を有効に活用できるようになった。その結果、基板１２の小型化が達成できた。
【００３１】
なお、この電気装置１０では、アウターリード２０が接続されていないスルーホール１６上にも、ベアチップ電気部品２４等の大電流を流す電気部品が半田付け固定することができる。その場合には、導体パターンに起因する損失を一層小さくすることができる。また、本発明において、大電流を流す電気部品は、ベアチップに限定されるものではない。
【００３２】
更に、本発明では、基板１２の表面だけではなく、裏面側の電気部品１４、２４をスルーホール１６、２６直上に半田付け固定してもよい。大電流を流す電気部品については、その裏面全部をスルーホール１６、２６の上に配置するのが好ましいが、電気部品の一部だけをスルーホール１６、２６の上に配置することもできる。
【００３３】
なお、スルーホール１６の内部の充填材料や導体パターン１８の配線材料も限定されるわけではなく、必要に応じて、抵抗値が小さく導電性の高い材料を適宜利用すればよい。また、必ずしも全体を樹脂２２で封止する必要もない。
【００３４】
基板１２については、例えばアルミナセラミックス等のように、熱伝達効率にすぐれたものが好ましく、スルーホール１６内部の充填材料や導体パターン１８の配線材料との密着性のよいものが好ましい。
【００３５】
以上、本発明の電気装置(電源モジュール)１０について詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。例えば、本発明は電源モジュール以外の電気装置に用いることも可能である。
【００３６】
【発明の効果】
以上詳細に説明した様に、本発明によれば、貫通孔内に、低抵抗の金属材料を充填してスルーホールを構成することにより、発熱量や電力損失が少なくなり、基板の上面側と下面側との間で大電流を流すことができる。従って、電気部品の基板上での位置決めが自由になる。
また、スルーホール直上に大電流を流す電気部品を配置すると、導体パターンの厚み方向に電流が流れ、しかも、スルーホールの直下にアウターリードを配置することにより、大電流を流す電気部品とアウターリードとを最短距離で接続することができる。従って、電力損失が小さくなるばかりでなく、基板裏面を有効活用できるため、基板を小型化できる。
【図面の簡単な説明】
【図１】本発明の電気装置の一実施例の断面概念図である。
【図２】(ａ)〜(ｆ)：本発明の一実施例の電気装置の製造工程図
【図３】従来の電源モジュールの一例の断面概念図
【図４】従来の電源モジュールの他の例の断面概念図
【符号の説明】
１０……電気装置(電源モジュール) １２……基板 １４、２４……電気部品 １６、２６……スルーホール １８……導体パターン ２０……アウターリード ２２……モールド材料
Claims (5)
- アウターリードと、
複数の貫通孔が形成された電気絶縁性の基板と、
前記貫通孔内に金属材料が充填されて構成されたスルーホールと、
前記基板の両面に配置された複数の電気部品を有する電気装置であって、
前記電気部品にはベアチップが含まれ、
前記スルーホールの両面のうち、片面の直上には、表面と裏面の間を電流が流れるベアチップの裏面が、金属膜を介して固定され、反対側の面にはアウターリードが固定され、
前記ベアチップが配置された前記スルーホールの面積は、前記ベアチップよりも大きくされたことを特徴とする電気装置。 - 前記金属材料は、前記貫通孔に充填された金属ペーストが焼成されて構成された電気装置であって、
前記金属材料は、前記金属ペーストが焼成される際に膨張している請求項１記載の電気装置。 - 前記金属膜は、前記電気部品を相互に接続する導体パターンであることを特徴とする請求項２記載の電気装置。
- 前記ベアチップの表面は、ボンディングワイヤによって、前記金属膜から成る導体パターンに接続された請求項１乃至請求項３のいずれか１項記載の電気装置。
- 前記金属材料は、銀ペースト又は銀合金ペーストが焼成されて形成されたことを特徴とする請求項１乃至請求項４のいずれか１項記載の電気装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27101798A JP4142170B2 (ja) | 1998-09-25 | 1998-09-25 | 電気装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27101798A JP4142170B2 (ja) | 1998-09-25 | 1998-09-25 | 電気装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101018A JP2000101018A (ja) | 2000-04-07 |
| JP4142170B2 true JP4142170B2 (ja) | 2008-08-27 |
Family
ID=17494259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27101798A Expired - Fee Related JP4142170B2 (ja) | 1998-09-25 | 1998-09-25 | 電気装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4142170B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003299866A1 (en) * | 2003-02-25 | 2004-09-28 | Tessera, Inc. | High frequency chip packages with connecting elements |
| JP5975180B2 (ja) | 2013-10-03 | 2016-08-23 | 富士電機株式会社 | 半導体モジュール |
| JP6488658B2 (ja) * | 2014-11-12 | 2019-03-27 | 株式会社デンソー | 電子装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3174393B2 (ja) * | 1992-04-24 | 2001-06-11 | シチズン時計株式会社 | 電子部品搭載用基板の製造方法 |
| JPH06232327A (ja) * | 1993-02-01 | 1994-08-19 | Nec Corp | フレキシブルプリンティングサーキットテープとこれを用いた半導体装置用パッケージ |
| US5991156A (en) * | 1993-12-20 | 1999-11-23 | Stmicroelectronics, Inc. | Ball grid array integrated circuit package with high thermal conductivity |
| JPH0878616A (ja) * | 1994-09-02 | 1996-03-22 | Fujitsu Ltd | マルチチップ・モジュール |
| JPH08274216A (ja) * | 1995-03-30 | 1996-10-18 | Ibiden Co Ltd | 電子部品搭載用基板及び電子部品搭載用基板の外部接続用のリードフレーム |
| JPH0955459A (ja) * | 1995-06-06 | 1997-02-25 | Seiko Epson Corp | 半導体装置 |
| JPH09153679A (ja) * | 1995-11-30 | 1997-06-10 | Kyocera Corp | 積層ガラスセラミック回路基板 |
| JPH10189818A (ja) * | 1996-12-25 | 1998-07-21 | Ibiden Co Ltd | 電子部品搭載用基板及びその製造方法 |
-
1998
- 1998-09-25 JP JP27101798A patent/JP4142170B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000101018A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4729244B2 (ja) | 半導体デバイス用非モールドパッケージ | |
| KR20000048725A (ko) | 샌드위치 디자인을 가진 마이크로일렉트로닉 부품 | |
| JPH04256342A (ja) | 半導体パッケージ | |
| US20230207440A1 (en) | Semiconductor device | |
| US7498195B2 (en) | Multi-chip semiconductor connector assembly method | |
| US5783466A (en) | Semiconductor device and method of manufacturing the same | |
| JPH11191603A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100711552B1 (ko) | 볼 그리드 어레이를 포함하는 파워 반도체 장착 패키지 | |
| JPH08306855A (ja) | 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法 | |
| JP4142170B2 (ja) | 電気装置 | |
| JP2001250890A (ja) | 半導体装置及びその製造方法 | |
| JP2801810B2 (ja) | 樹脂封止型半導体装置 | |
| CN112823416A (zh) | 表面安装式热缓冲器 | |
| US11915986B2 (en) | Ceramic semiconductor device package with copper tungsten conductive layers | |
| JP4667666B2 (ja) | チップアレイモジュール | |
| CN216161733U (zh) | 半导体电路 | |
| CN109963399A (zh) | 具有直接敷铜基板的电子组件 | |
| US20220208661A1 (en) | Qfn/qfp package with insulated top-side thermal pad | |
| US20210175149A1 (en) | Thermally conductive electronic packaging | |
| JPH0232558A (ja) | ハイブリッド集積回路製作方法 | |
| CN111739872A (zh) | 一种智能功率模块及其制造方法 | |
| JPH11220074A (ja) | 半導体装置 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| CN213692043U (zh) | 一种智能功率模块 | |
| JP2564645Y2 (ja) | 発熱部品を有する混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070215 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080612 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |