JP4141757B2

JP4141757B2 - 電子内視鏡装置

Info

Publication number: JP4141757B2
Application number: JP2002214702A
Authority: JP
Inventors: 一則阿部
Original assignee: Fujinon Corp
Current assignee: Fujinon Corp
Priority date: 2002-07-24
Filing date: 2002-07-24
Publication date: 2008-08-27
Anticipated expiration: 2022-07-24
Also published as: JP2004049770A

Description

【０００１】
【発明の属する技術分野】
本発明は電子内視鏡装置、特にスコープである電子内視鏡をプロセッサ装置に接続するものにおいて、これらの間で電源を供給すると共に映像信号を伝送し、かつこの映像信号を良好にサンプリング処理するための構成に関する。
【０００２】
【従来の技術】
電子内視鏡装置では、例えば固体撮像素子であるＣＣＤ（Charge Coupled Device）が搭載された電子内視鏡（スコープ）がプロセッサ装置にケーブル及びコネクタにて接続される。そして、このケーブル及びコネクタを介して、プロセッサ装置からスコープへ電源の供給、各種の制御信号の伝送が行われ、またスコープからプロセッサ装置へ映像信号及び各種の制御信号の伝送が行われる。
【０００３】
即ち、プロセッサ装置から電源（電力）線によって供給された直流電源によってスコープは駆動され、一方スコープのＣＣＤで撮像された映像信号が信号線（伝送線）を介してプロセッサ装置へ送られており、このプロセッサ装置にて映像信号に対し各種のカラー映像処理を施すことによって被観察体像がモニタに表示される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記電子内視鏡装置では、スコープとプロセッサ装置を接続するケーブルに電源線と複数の信号線を含んでおり、このケーブルコネクタにおいては多ピン構造となるため、いずれかの接続ピンで接触不良が生じたり、接続ピンが破損したりする恐れがあり、コスト的にも高くなるという問題があった。
【０００５】
また、近年では、スコープに搭載するＣＣＤの多画素化が進んでおり、多画素化された画素数の異なるＣＣＤを搭載する各種のスコープを、共通のプロセッサ装置に接続可能にすることが要請されている。この場合、スコープとプロセッサ装置で画素数に応じて異なる周波数の発振器を搭載しているが、発振周波数を分周させる等によりクロック信号を近似させ、映像処理においてはスコープ側の処理タイミングとプロセッサ装置側の処理タイミングを合わせることが行われる。しかし、特にＣＣＤから出力された画素信号をサンプリング処理する場合には、両者の処理タイミングの僅かなずれによって良好な映像信号が得られないという問題がある。
【０００６】
図５及び図６には、サンプリング回路に関する構成及び作用が示されており、スコープ側に配置されたＣＣＤ１には例えば相関二重サンプリング回路２が接続される。このサンプリング回路２は、サンプリング部３とホールド部４を有し、同期信号発生器（ＳＳＧ）５から出力され、ＣＣＤ１側の動作タイミングに同期させたタイミングパルス（サンプリングパルス）に基づいて動作制御される。例えば、図６（Ａ）の水平ライン信号に示されるように、上記ＣＣＤ１の出力は画素単位に降下する信号となるが、これが上記サンプリング回路２を通ると、図６（Ｂ）のように、画素単位の振幅がホールドされ、図６（Ａ）に示されるＣＣＤ出力振幅の包絡線からなる信号が映像信号として抽出される。
【０００７】
しかし、上記同期信号発振器５から出力されるタイミングパルスに、ＣＣＤ１側の出力（読出し）タイミングパルスとの位相ずれがあれば、サンプリングされる画素信号の振幅を正確に捉えることができなくなり、良好な映像信号が得られない結果となる。このような位相ずれは、同一周波数の発振器を用いる場合でも、温度条件、電子内視鏡の長さ（伝送路長）等によって生じることになる。
【０００８】
本発明は上記問題点に鑑みてなされたものであり、その目的は、電源線と信号線を共用化し、最小の本数にてスコープとプロセッサ装置を接続することが可能となり、また画素数の異なるＣＣＤを搭載するスコープを共通のプロセッサ装置に接続する場合等でも、正確なサンプリング処理によって良好な映像を形成することができる電子内視鏡装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、撮像素子を搭載する電子内視鏡がプロセッサ装置を含む本体側装置に接続され、この本体側装置から電子内視鏡へ電源を供給し、かつ上記撮像素子で得られた映像信号をサンプルホールドする電子内視鏡装置において、上記電子内視鏡と上記本体側装置との間を接続する電源（電力）／信号共用線と、上記本体側装置に設けられ、上記電源／信号共用線に電源を供給するための電源供給回路と、上記電源／信号共用線の供給電源上に上記撮像素子で得られた映像信号を重畳し、かつこの映像信号のフィールド（インターレース走査の場合）又はフレーム（ノンインターレース走査の場合）内の複数の水平走査ブランキング期間に電子内視鏡側基準パルスを重畳する電子内視鏡側波形重畳回路と、上記電源／信号共用線で供給される映像信号のフィールド又はフレーム内で上記電子内視鏡側基準パルスが重畳されない複数の水平走査ブランキング期間にプロセッサ側基準パルスを重畳するプロセッサ側波形重畳回路と、上記電源／信号共用線に重畳された映像信号及び電子内視鏡側基準パルスを分離するプロセッサ側分離回路と、このプロセッサ側分離回路から出力された電子内視鏡側基準パルスに同期した信号を形成するプロセッサ側同期信号発生器と、上記電源／信号共用線に重畳されたプロセッサ側基準パルスを分離する電子内視鏡側分離回路と、この電子内視鏡側分離回路から出力されたプロセッサ側基準パルスに同期した信号を形成する電子内視鏡側タイミングジェネレータ（同期信号発生回路として機能する）とを設けたことを特徴とする。
【００１０】
請求項２記載の発明は、上記プロセッサ側同期信号発生器に設けられる発振器の発振周波数は、上記電子内視鏡側タイミングジェネレータに設けられる発振器の発振周波数とは異なることを特徴とする。
請求項３記載の発明は、上記プロセッサ側同期信号発生器と電子内視鏡側タイミングジェネレータには、一方に水晶発振器を他方にＬＣＲ発振器を設けたことを特徴とする。
【００１１】
上記の構成によれば、電子内視鏡とプロセッサ装置が例えば１本の同軸ケーブル（又はアース線を含めて２本の電線）で接続され、この電源／信号共用線である同軸ケーブルにて、プロセッサ装置から電子内視鏡へ電源が供給されると共に、この電源／信号共用線の供給電源上（電源レベル）に波形重畳する形で電子内視鏡からプロセッサ装置へ映像信号が伝送される。
【００１２】
また、この映像信号には、１フィールド内（ノンインターレース走査の場合は１フレーム内となる）の第１水平（走査）ライン信号のブランキング期間（又はオプティカルブラック期間）に、１０パルス程度の電子内視鏡側クロック信号が電子内視鏡側基準パルスとして重畳され、次の第２水平（走査）ライン信号のブランキング期間に、１０パルス程度のプロセッサ装置側クロック信号がプロセッサ側基準パルスとして重畳され、その後も電子内視鏡側基準パルスとプロセッサ側基準パルスが交互に繰り返し重畳される。なお、上記とは逆に、先にプロセッサ側基準パルスを重畳し、その後にスコープ側基準パルスを重畳してもよい。
【００１３】
例えば、電子内視鏡が２７万画素の撮像素子を搭載し、プロセッサ装置が４１万画素の撮像素子の処理を基準とするように構成されている場合は、電子内視鏡が発振周波数１９．０６３２ＭＨｚのクロック信号を用い、プロセッサ装置が発振周波数２８．６３６３ＭＨｚのクロック信号を用いることになるので、この周波数２８．６３６３ＭＨｚを２／３分周した１９．０９０９ＭＨｚのパルスが上記プロセッサ側基準パルスとして重畳される。
【００１４】
また上記重畳処理と同時に、プロセッサ装置では、ＰＬＬ動作によって電子内視鏡側基準パルスに同期したクロック信号が形成され、電子内視鏡側でも、ＰＬＬ動作によってプロセッサ側基準パルスに同期したクロック信号が形成され、この同期したクロック信号が次の基準信号として出力される。そして、この同期クロック信号に基づいて形成された各種のタイミング信号により映像信号が処理される。このようにして、１フィールド内又は１フレーム内において双方で同期させた基準パルスを交互に繰り返して送信することにより、良好に同期がとれたタイミング信号が形成されるので、映像信号のサンプリングも正確に行われる。
【００１５】
更に、請求項３の構成によれば、水晶発振器に比較してＱ値幅の広いＬＣＲ発振器を設けることによって、位相の大きなずれに対しても良好に追従した同期動作が行われ、電子内視鏡とプロセッサ装置とで周波数の異なる発振器を搭載する場合でも、位相差を解消した良好な同期動作が実現できるという利点がある。
【００１６】
【発明の実施の形態】
図１及び図２には、実施例の電子内視鏡装置の構成が示されており、図１において、スコープ（電子内視鏡）Ａは電源／信号共用線である１本の同軸ケーブル１０によってプロセッサ装置Ｂに接続される。このスコープＡの先端部に、例えば２７万画素のＣＣＤ１２が設けられ、図示していないが、この先端部には光源装置からライトガイドを介して照明光が供給される。
【００１７】
また、このスコープＡには、上記ＣＣＤ１２を駆動するＣＣＤ駆動回路１３、直流（ＤＣ）電源を入力する電源受給回路１４、スイッチングレギュレータ等を有し上記電源受給回路１４からの供給電源により複数の電源電圧を形成する電源形成回路１５、上記同軸ケーブル１０の供給電源上に重畳された制御信号等を分離する波形分離回路１６、供給電源上に映像信号（インターレース走査）、制御信号を波形重畳し、かつこの映像信号の１フィールド内水平ライン信号のブランキング期間毎に後述するプロセッサ側基準パルスと交互にスコープ側基準パルスを重畳する波形重畳回路１７、プロセッサ側基準パルスの位相と発振信号の位相を比較する位相比較回路１８、画素単位のクロック信号（例えば周波数１９．０６３２ＭＨｚ）、水平同期（ＨＤ）信号、垂直同期（ＶＤ）信号、リセット信号等の信号を形成するタイミングジェネレータ（ＴＧ）１９が設けられる。
【００１８】
このタイミングジェネレータ１９は、２７万画素ＣＣＤ１２の駆動用周波数１９．０６３２ＭＨｚを発振する水晶発振器１９ａと可変容量ダイオード１９ｂを有し、上記スコープ側基準パルスとして上記周波数１９．０６３２ＭＨｚのクロック信号を出力し、また上記位相比較回路１８と共にＰＬＬ（Phase Locked Loop）を形成することによってプロセッサ側基準パルスに同期した信号を発生させる同期信号発生回路として機能する。更に、上記ＣＣＤ１２の出力信号を入力するバッファ２０及びスコープＡの各回路を統括制御するマイコン２１等が設けられている。
【００１９】
一方、プロセッサ装置Ｂには、スコープＡへＤＣ電源を供給するための電源供給回路２３、供給電源上において制御信号を重畳し、かつ１フィールド内水平ライン信号のブランキング期間毎に上記スコープ側基準信号と交互となるようにプロセッサ側基準パルスの波形を重畳する波形重畳回路２４、ＡＣ成分である上記映像信号やスコープ側基準パルスを分離する波形分離回路２５が設けられる。また、この波形分離回路２５の出力を入力するように、位相比較回路２６及び同期信号発生器（ＳＳＧ）２７が設けられており、この位相比較回路２６はスコープ側基準パルスの位相と発振信号の位相を比較し、その位相差に比例した電圧を発生させる。
【００２０】
上記同期信号発生器２７は、Ｌ（コイル）、Ｃ（コンデンサ）、Ｒ（抵抗）を組み合せて構成される周知のＬＣＲ発振器２７ａと可変容量ダイオード２７ｂ有し、例えば４１万画素ＣＣＤの駆動用の周波数２８．６３６３ＭＨｚを発生させると共に、このＬＣＲ発振器２７ａと可変容量ダイオード２７ｂの接続点に上記位相比較回路２６の出力電圧を入力し、ＰＬＬを形成することにより、上記スコープ側基準信号に同期させたクロック信号、水平同期（ＨＤ）信号、垂直同期（ＶＤ）信号等を発生させる。また、この同期信号発生器２７は、分周器を備え、クロック信号及びプロセッサ側基準パルスとして、発振周波数２８．６３６３ＭＨｚを２／３分周した１９．０９０９ＭＨｚを形成する。
【００２１】
更に、このプロセッサ装置Ｂには、各回路を統括制御するマイコン３１が設けられ、また上記波形分離回路２５から映像信号を入力し、相関二重サンプリングを行う相関二重サンプリング（ＣＤＳ）回路３２、Ａ／Ｄ変換器３３、映像信号に対しカラー映像形成のための各種処理を施すＤＳＰ（デジタルシグナルプロセッサ）回路３４、Ｄ／Ａ変換器３６、アンプ３７等が設けられる。
【００２２】
図２には、スコープＡの電源受給回路１４、波形分離回路１６及び波形重畳回路１７の具体的な回路が示されており、上記電源受給回路１４では、上記同軸ケーブル１０に繋がる供給電源線７０に直列接続され、高周波を阻止するチョークコイルＬ_１と、供給電源線７０に並列接続されるコンデンサＣ_１とから平滑回路を構成する。なお、この電源受給回路１４として全波整流回路を用いれば、更に安定した電圧が確保される。上記波形分離回路１６では、供給電源線７０からの入力に対し基準電位を与える基準電圧源（Ｒｅｆ．）１６Ａ、ＡＣ（交流）成分を抜き取るためのコンデンサＣ_２、抵抗Ｒ_１等が配置され、供給電源線７０からＡＣ成分、即ちプロセッサ装置Ｂから供給された制御信号を分離する。
【００２３】
次に、上記波形重畳回路１７では、供給電源線７０とアースとの間に、コイルＬ_２とトランジスタＴｒが配置され、このトランジスタＴｒのコレクタがコイルＬ_２の一端、エミッタがアースに接続され、このトランジスタＴｒのベースに、重畳信号として上記バッファ２０からの映像信号と上記タイミングジェネレータ１９からの基準クロックパルスが与えられる。また、上述した波形重畳回路１７と波形分離回路１６の構成は、プロセッサ装置Ｂでの波形重畳回路２４と波形分離回路２５の構成としても同様に用いられる。
【００２４】
実施例は以上の構成からなり、上記プロセッサ装置Ｂの電源を投入すると、電源供給回路２３から例えば１２Ｖ程度のＤＣ電源が同軸ケーブル１０を介してスコープＡへ供給される。一方、上記スコープＡでは、電源受給回路１４にて電源供給回路２３から供給されたＤＣ電源を受けると、電源形成回路１５により所定電圧の複数の電源が形成され、これが各回路へ供給される。
【００２５】
そして、上記ＤＣ電源がＣＣＤ駆動回路１３へ供給されると、このＣＣＤ駆動回路１３によってＣＣＤ１２が駆動され、被観察体が撮像される。このＣＣＤ１２から出力された撮像信号（映像信号）は、バッファ２０を介して波形重畳回路１７へ供給され、この波形重畳回路１７によって映像信号が供給電源上（７０）に重畳されることになり、この映像信号は同軸ケーブル１０を介してプロセッサ装置Ｂへ送られる。このとき、上記波形重畳回路１７には、マイコン２１の制御によって、タイミングジェネレータ１９から周波数１９．０６３２ＭＨｚの基準パルス（クロック信号）が１０パルス程度、入力され、この基準パルスが同期用信号として上記映像信号のフィールド内の複数の水平ライン信号のブランキング期間に繰り返して重畳される。
【００２６】
図３には、同軸ケーブル１０に供給された電源上に重畳される信号が示されており、供給電源上には、水平走査期間１Ｈ，２Ｈ，３Ｈ…の水平ライン（走査）信号Ｓ_a1，Ｓ_a2，Ｓ_a3 …からなる映像信号（四角部分は実質の映像部分）がフィールド単位（インターレース走査する場合）で重畳されるが、このフィールド内の例えば水平ライン信号Ｓ_a1，Ｓ_a3，Ｓ_a5 …のブランキング期間Ｂ_a1，Ｂ_a3，Ｂ_a5 …に、周波数１９．０６３２ＭＨｚのスコープ側基準パルスＳｅが１０パルス程度、重畳される。
【００２７】
一方、プロセッサ装置Ｂの波形分離回路２５では、上記同軸ケーブル１０を介して供給されるＡＣ成分が分離され、上記映像信号とスコープ側基準パルスＳｅが取り出され、この基準パルスＳｅは位相比較回路２６を介して同期信号発生器２７へ供給される。この同期信号発生回路２７では、ＬＣＲ発振器２７ａの発振周波数２８．６３６３ＭＨｚを２／３分周した周波数１９．０９０９ＭＨｚのプロセッサ側基準パルスＳｐが形成されており、この基準パルスＳｐと上記スコープ側基準パルスＳｅとが位相比較回路２６で比較され、この位相比較回路２６と同期信号発生器２７では、ＰＬＬが機能し可変容量ダイオード２７ｂに加えられる電圧が変化することによって基準パルスＳｅ（周波数１９．０６３２ＭＨｚ）に同期したクロック信号、そして水平同期信号、垂直同期信号等のタイミング信号が形成される。
【００２８】
ここで、図３で説明した水平ライン信号Ｓ_a1のブランキング期間Ｂ_a1から分離した基準パルスＳｅに着目すると、この基準パルスＳｅに同期して形成されたクロック信号は、プロセッサ側基準パルスＳｐとして、図３に示されるように、映像信号の１フィールド内の例えば水平ライン信号Ｓ_a2のブランキング期間Ｂ_a2に１０パルス程度が同期用信号として重畳される。このようにして、スコープＡ及びプロセッサ装置Ｂの双方とも、相手方の基準パルスに同期させながら、その同期させたクロック信号を基準パルスとして交互に伝送することになり、この結果プロセッサ装置Ｂ側では、水平ライン信号Ｓ_a2，Ｓ_a4，Ｓ_a6 …のブランキング期間Ｂ_a2，Ｂ_a4，Ｂ_a6 …に、基準パルスＳｐが重畳される。このような基準パルスＳｅ，Ｓｐの双方向の送信は、スコープＡから映像信号が出力される限りにおいて継続される。
【００２９】
図４には、上記の双方の基準パルスに基づいた全体の同期動作が示されており、まずステップ１０１にてスコープＡからスコープ側基準パルスＳｅが重畳・出力されると、プロセッサＢでは、ステップ１０２にて基準パルスＳｅが検出されたか否かが判定され、”Ｙ（YES）”のときはステップ１０３〜１０５にて位相比較回路２６による位相比較が行われる。即ち、このステップ１０３で位相が進んでいる場合はステップ１０４で比較結果である制御電圧を下げ、位相が遅れている場合はステップ１０５にて比較結果である制御電圧を上げることにより位相調整が行われ、この後ステップ１０６へ移行し、また上記ステップ１０３で位相が同一であるときにも、ステップ１０６へ移行する。このステップ１０６では、プロセッサ側基準パルスが供給電源上に重畳・出力される。なお、上記ステップ１０２にて基準パルスが検出されない”Ｎ（NO）”のときは、前回の位相比較動作の状態を継続させ、制御電圧の出力動作が行われる。
【００３０】
一方、上記のプロセッサ側基準パルスＳｐを入力したスコープＡでも、ステップ１０７にて位相比較回路１８による位相比較が行われ、位相変動が小さいとき及び位相が同一であるときは、ステップ１０８にてＰＬＬ動作が行われ、その後にはステップ１０１へ戻ってスコープ側基準パルスＳｅの重畳・出力が行われる。また、上記ステップ１０７にて位相変動が大きいときは更に位相比較を繰り返すようになっており、この場合はプロセッサ装置ＢでのＰＬＬ動作による位相調整を待つことになる。
【００３１】
このときの状態が、図３の水平走査期間９Ｈに示されており、スコープＡの位相比較で位相変動が大きい場合は、上記ステップ１０７を繰り返すので、水平ライン信号Ｓ_a9のブランキング期間Ｂ_a9には基準パルスＳｅが出力されない。そうすると、ステップ１０２では、“Ｎ”となり、次のプロセッサ側基準パルスＳｐが水平走査期間１０Ｈのブランキング期間Ｂ_a10に出力され、この基準パルスＳｐの位相との比較で変動が小さくなったときに、ＰＬＬ動作を行ってスコープ側基準パルスＳｅ（１１Ｈ）が出力される。
【００３２】
即ち、当該例のスコープＡでは、発振器としてＱ値幅の小さい水晶発振器１９ａを用いる関係から、位相変動が大きい場合にはＰＬＬ動作によって同期をとることが困難となるので、このＰＬＬ動作を実行せず、この大きい位相ずれはプロセッサ装置ＢのＬＣＲ発振器２７ａで調整するように構成している。このＬＣＲ発振器２７ａは、一般にＱ値幅が大きく、位相変動が大きい場合でも良好に追従することが可能となる。
【００３３】
このようにして、当該実施例では、スコープＡとプロセッサ装置Ｂが異なる周波数の発振器１９ａ，２７ａを持ち、クロック信号の周波数が異なる場合でも、双方間で良好に同期したクロック信号、その他のタイミング信号が形成される。また、温度変化や電子内視鏡の長さ等によって生じる同期クロック信号の位相ずれも解消され、これによってサンプリングのためのタイミング信号が良好に形成できることになる。
【００３４】
そうして、図１のプロセッサ装置Ｂの波形分離回路２５で分離された上記映像信号はＣＤＳ回路３２へ供給されており、ここで上記タイミング信号による相関二重サンプリング処理が施される。即ち、図５の場合と同様に、ＣＣＤ１２の出力信号は、スコープ側基準パルスＳｅに良好に同期したタイミング信号によって相関二重サンプリングされ、かつホールドされることにより、画素信号振幅の包絡線を正確に捉えた映像信号が形成される。
【００３５】
上記のＣＤＳ回路３２の出力は、デジタル信号に変換され、かつＤＳＰ３４によって各種のカラー映像処理が施され、このようにして形成された映像信号は、アナログ信号に変換された後にアンプ３７を介してモニタへ供給され、このモニタに被観察体のカラー画像が表示される。
【００３６】
上記実施例では、１フィールドの中において最初にスコープ側基準パルスＳｅを重畳し、次にプロセッサ側基準パルスＳｐを重畳したが、最初にプロセッサ側基準パルスＳｐを重畳し、次にスコープ側基準パルスＳｅを重畳してもよい。また、ノンインターレース走査の場合は、１フレーム中においてスコープ側基準パルスＳｅとプロセッサ側基準パルスＳｐを交互に重畳することになる。また、上記実施例とは逆に、スコープＡにＬＣＲ発振器を配置し、プロセッサ装置Ｂに水晶発振器を設けるようにしてもよい。
【００３７】
更に、当該例では、画素数の異なるＣＣＤ（２７万画素）を搭載したスコープＡをプロセッサ装置Ｂに接続する場合を説明したが、プロセッサ装置Ｂで標準となる画素数、例えば４１万画素のＣＣＤを搭載したスコープを接続する場合でも、同様の同期動作を行うことにより温度条件、電子内視鏡の長さ（伝送路長）等によって生じる基準パルスの位相ずれをなくし、正確な同期信号を得ることが可能となる。なお、上記電源／信号共用線１０は、照明光を供給するための光源装置に接続し、この光源装置から電源をスコープＡへ供給するとともに、信号伝送はプロセッサ装置Ｂとの間で行うように構成することもできる。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、電子内視鏡とプロセッサ装置との間に配設した電源／信号共用線によって電源を供給すると共に、この供給電源上に映像信号を重畳し、またこの映像信号のフィールド又はフレーム内の複数の水平走査ブランキング期間に、電子内視鏡側基準パルスとプロセッサ側基準パルスを交互に重畳し、電子内視鏡とプロセッサ装置では入力した相手方の基準パルスに同期したタイミング信号によって信号処理を行うようにしたので、電源線と信号線を共用化し、例えば同軸ケーブル１本にてスコープとプロセッサ装置を接続することができ、この結果、接続ピンの接触不良等もなくなり、製作コストも削減される。また、フィールド又はフレーム内で緻密な同期動作をしたタイミング信号を得ることができ、画素数の異なるＣＣＤが搭載された各種スコープをプロセッサ装置に接続する場合でも、サンプルホールドを正確に行い、良好な被観察体の映像を形成・表示することが可能となる。
【００３９】
また、請求項３の発明によれば、ＬＣＲ発振器が広いＱ値幅を持ち、位相の大きなずれに対しても良好に追従して同期動作が行われるので、電子内視鏡とプロセッサ装置とで発振周波数の異なる発振器を搭載する場合でも、同期信号の位相差を良好に解消することができる。
【図面の簡単な説明】
【図１】本発明の実施例に係る電子内視鏡装置の構成を示すブロック図である。
【図２】実施例の電源受給回路、波形分離回路及び波形重畳回路の具体的な構成を示す図である。
【図３】実施例において供給電源上に重畳される信号を示す図である。
【図４】実施例の電子内視鏡装置全体での基準パルスによる同期動作を示すフローチャートである。
【図５】ＣＣＤの撮像信号のサンプリングに関する構成を示す図である。
【図６】ＣＣＤの撮像信号のサンプリング処理を示す波形図である。
【符号の説明】
Ａ…スコープ（電子内視鏡）、Ｂ…プロセッサ装置、
１，１２…ＣＣＤ、１４…電源受給回路、
１６，２５…波形分離回路、
１７，２４…波形重畳回路、
１９…タイミングジェネレータ（ＴＧ）、
２１，３１…マイコン、２３…電源供給回路、
１８，２６…位相比較回路、
５，２７…同期信号発生器（ＳＳＧ）、
１９ａ…水晶発振器、２７ａ…ＬＣＲ発振器、
３２…ＣＤＳ回路、３４…ＤＳＰ回路。

Claims

撮像素子を搭載する電子内視鏡がプロセッサ装置を含む本体側装置に接続され、この本体側装置から電子内視鏡へ電源を供給し、かつ上記撮像素子で得られた映像信号をサンプルホールドする電子内視鏡装置において、
上記電子内視鏡と上記本体側装置との間を接続する電源／信号共用線と、
上記本体側装置に設けられ、上記電源／信号共用線に電源を供給するための電源供給回路と、
上記電源／信号共用線の供給電源上に上記撮像素子で得られた映像信号を重畳し、かつこの映像信号のフィールド又はフレーム内の複数の水平走査ブランキング期間に電子内視鏡側基準パルスを重畳する電子内視鏡側波形重畳回路と、
上記電源／信号共用線で供給される映像信号のフィールド又はフレーム内で上記電子内視鏡側基準パルスが重畳されない複数の水平走査ブランキング期間にプロセッサ側基準パルスを重畳するプロセッサ側波形重畳回路と、
上記電源／信号共用線に重畳された映像信号及び電子内視鏡側基準パルスを分離するプロセッサ側分離回路と、
このプロセッサ側分離回路から出力された電子内視鏡側基準パルスに同期した信号を形成するプロセッサ側同期信号発生器と、
上記電源／信号共用線に重畳されたプロセッサ側基準パルスを分離する電子内視鏡側分離回路と、
この電子内視鏡側分離回路から出力されたプロセッサ側基準パルスに同期した信号を形成する電子内視鏡側タイミングジェネレータとを設けたことを特徴とする電子内視鏡装置。
上記プロセッサ側同期信号発生器に設けられる発振器の発振周波数は、上記電子内視鏡側タイミングジェネレータに設けられる発振器の発振周波数とは異なることを特徴とする上記請求項１記載の電子内視鏡装置。
上記プロセッサ側同期信号発生器と電子内視鏡側タイミングジェネレータには、一方に水晶発振器を他方にＬＣＲ発振器を設けたことを特徴とする上記請求項２記載の電子内視鏡装置。