JP4138419B2 - ランダムパルス列発生回路 - Google Patents
ランダムパルス列発生回路 Download PDFInfo
- Publication number
- JP4138419B2 JP4138419B2 JP2002272540A JP2002272540A JP4138419B2 JP 4138419 B2 JP4138419 B2 JP 4138419B2 JP 2002272540 A JP2002272540 A JP 2002272540A JP 2002272540 A JP2002272540 A JP 2002272540A JP 4138419 B2 JP4138419 B2 JP 4138419B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse train
- random pulse
- frequency
- noise
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明が属する技術分野】
本発明は、ツェナーダイオードを利用してランダムパルス列を発生するランダムパルス列発生回路に関するものであり、特に、素子選別のための時間と労力とを軽減するとともに、温度変動などに対する安定化をはかったランダムパルス列発生回路に関するものである。
【０００２】
【従来の技術】
従来、ツェナーダイオードを利用したランダムパルス列発生装置が開発されてきた( 例えば、特許文献１，２，３参照) 。すなわち、図８に示すように、前段部分においてツェナーダイオードＺＤにツェナー電圧近傍のバイアス電圧が印加され、その端子電圧が利得制御機能付き増幅器２１，２２で増幅され、雑音電圧として出力される。
【０００３】
前段部分が発生した雑音電圧は、図９に示す構成の後段部分に供給され、電圧比較回路３０で所定の基準電圧Ｖref と比較され、周波数帯域が30MHz 程度の二値化雑音電圧が発生される。この二値化雑音電圧に対して20〜30％ほど低周波の20〜25MHz 程度のクロック信号で動作するサンプルホールド回路３１でサンプルホールドされ、クロック発生回路３２から供給されるクロック信号に同期したランダムな位置にパルスがまばらに出現するランダムパルス列が発生される。一例として、所定時間内に出現するランダムパルスの個数が偶数であるか奇数であるかが検出され、乱数として利用される。
【０００４】
図８の前段部分と図９の後段部分とによって構成されるランダムパルス列発生回路を乱数源として使用する場合、量産される回路間の特性のばらつきが小さく、かつ温度などの環境変化に対して安定であることが要求される。従来、回路間のばらつきや特性の安定化を図るために、同一の雑音発生特性を有するツェナーダイオードを選別して回路に組み込むという手法が採用されてきた。
【０００５】
しかしながら、ツェナーダイオードは、もともとは電圧の安定化などに利用され、雑音発生の用途が意識されていない。このため、市販の素子は雑音発生特性を意識して分類されてはいない。このため、多数の素子の中から、所望の雑音発生特性を有するものを選別する作業が必要になる。この選別の有効な基準の一つとして、雑音出力のバイアス電圧依存性が類似するか否かがある（例えば特許文献１）。
【０００６】
【特許文献１】
特開２０００−８８９１３
【特許文献２】
特開２００１−７７６３０
【特許文献３】
特開２００１−７７６３１
【０００７】
【発明が解決しようとする課題】
上述した雑音特性が類似するツェナーダイオードの選別は、多大な時間と労力がかかり、このためランダムパルス列発生回路の製造費用がかさむという問題がある。また、多大な労力と時間をかけて選別した素子群を組み込んだランダムパルス列発生回路でも、温度変化などによって雑音発生特性がばらついてしまうという問題がある。
【０００８】
従って、本発明の一つの目的は、選別に多大な労力と時間をかけなくとも素子間の雑音発生特性のばらつきを補償できるツェナーダイオードを用いたランダムパルス列発生回路を提供することにある。
【０００９】
本発明の他の目的は、温度変動などの動作環境の変動に対する特性の安定性を向上させたツェナーダイオードを用いたランダムパルス列発生回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記従来技術の課題を解決するため、本発明者は、ツェナーダイオードの雑音発生特性がたとえばらついたとしても回路構成を工夫することによって最終的な乱数の品質がばらつかないように抑圧する手法を考えた。この手法によれば、温度変動などに対する安定化の問題も同時に解決できる。
【００１１】
現在、乱数の品質の判定方法は確立されてはいないが、単位時間あたり出現するパルス個数の分布（分散）がある範囲内におさまるかどうかが有力な判定基準になり得ると考えられている。サンプルホールド回路は、低域通過の濾波機能を有する。このため、ランダムパルス列中に単位時間あたり出現するランダムパルスの個数（密度）は、次の三つの要因によって決定される。
(1) 雑音電圧の振幅と周波数成分
(2) 電圧比較回路の基準電圧Ｖref
(3) サンプリング時のクロック周波数
【００１２】
従って、上記従来技術の課題を解決する本第１の発明のランダムパルス列発生回路は、ツェナーダイオードを逆バイアス状態にしその端子電圧の交流成分を雑音電圧として出力する前段部分と、この雑音電圧と基準値との振幅を比較して二値化雑音を生成しサンプルホールドしてランダムパルス列を発生させ出力する後段部分とを備えている。さらに、このランダムパルス列発生回路は、出力されるランダムパルス列を可聴周波数帯域の信号になるように分周し、その周波数の高低に応じて基準値を変化させる帰還路を備えている。
【００１３】
本第２の発明のランダムパルス列発生回路は、出力されるランダムパルス列を分周し、その周波数の高低に応じてサンプルホールド時のクロック信号の周波数を変化させる帰還路を備えている。
【００１４】
本第３の発明のランダムパルス列発生回路は、出力されるランダムパルス列を分周し、その周波数の高低に応じて基準値を変化させる帰還路と、出力されるランダムパルス列を分周し、周波数の高低に応じてサンプルホールド時のクロック信号の周波数を変化させる帰還路とを備えている。
【００１５】
【発明の実施の形態】
各発明の好適な実施の形態によれば、サンプルホールド時のクロック信号の周波数は、二値化雑音の上限周波数よりも低い値に設定されている。
【００１６】
各発明の他の好適な実施の形態によれば、二値化雑音は雑音電圧が基準値以下の時にハイ状態になるように設定されている。
【００１７】
各発明の更に他の好適な実施の形態によれば、雑音電圧の周波数帯域は、ツェナーダイオードに印加するバイアス電流値によって調整されるように構成されている。
【００１８】
【実施例】
図１は、本第１の発明の一実施例のランダムパルス列発生回路の後段部分の構成を示す機能ブロック図であり、ＩＮは雑音電圧の入力端子、１０は電圧比較回路、１１は基準電圧発生回路、１３はサンプルホールド回路、１４はクロック発生回路、１５は分周回路、１６は周波数／電圧変換回路、ＯＵＴはランダムパルスの出力端子である。
【００１９】
この実施例のランダムパルス列発生回路の前段部分は、図８に示したものと同一の構成を有する。この前段部分で発生された雑音電圧は、図１の後段部分の入力端子ＩＮを通して、電圧比較回路１０の第１の入力端子に供給される。電圧比較回路１０の第２の入力端子には、基準電圧発生回路１１で発生された基準電圧Ｖref が供給される。電圧比較回路１０は、図２の波形図に例示するように、雑音電圧（ＣＨ２）が点線で示す基準電圧Ｖref 未満であれば“１”となり、基準電圧Ｖref 以上であれば“０”となる二値化雑音電圧（ＣＨ１）を出力する。
【００２０】
この実施例では、二値化雑音電圧の周波数帯域の最高値が30 MHz程度になるように、ツェナーダイオードの特性や、バイアス電流値が設定される。さらに、図８の前段部分の増幅回路の増幅特性が１MHz 〜30 MHzの範囲で増幅利得が増大するように設定される。図３は、ツェナーダイオードが発生する雑音電圧の周波数とバイアス電流値との関係を示すデータである。ツェナーダイオードは、９voltのツェナー電圧を有するものが選択されている。この例では、バイアス電流の好適な値は20μＡ程度である。
【００２１】
電圧比較回路１０から出力される二値化雑音電圧は、後段のサンプルホールド回路１３に供給され、その上限周波数30MHz よりも20〜30％ほど低い周波数20MHz 〜25MHz の周波数のクロック信号によってサンプルホールドされる。
【００２２】
図４の波形図は、ＣＨ１に二値化雑音電圧、ＣＨ２にクロック信号、ＣＨ３にサンプルホールドによって生成されたランダムパルス列を示している。すなわち、クロック信号の立ち上がりエッジで二値化雑音電圧がハイ状態であれば、これがクロック信号の１周期にわたってハイ状態にホールドされる。この結果、クロック信号と同期したランダムな位置にクロック信号の周期と等しい時間幅のパルスがまばらに配列されたランダムパルス列が生成される。このランダムパルス列の周波数は数MHz 程度であり、出力端子ＯＵＴに出力される。
【００２３】
サンプルホールド回路１３から出力されるランダムパルス列は、分周回路１５にも供給される。数MHz の周波数帯域のランダムパルス列に対して、分周回路１５から出力される分周済み信号がほぼ20kHz 以下の取り扱いの容易な可聴帯域の低周波分周信号となるように、分周比が100 分の１程度の値に設定される。
【００２４】
分周回路１５から出力される分周信号は、後段の周波数／電圧変換回路１６に供給され、周波数の高低に応じたレベルの電圧信号に変換される。この電圧信号は基準電圧発生回路１１に供給され、電圧信号のレベルに応じて増減する基準電圧Ｖref に変換される。この基準電圧Ｖref は、電圧比較回路１０の第２の入力端子に供給される。
【００２５】
サンプリング回路１３から出力されるランダムパルス列のパルスの密度が増加して周波数が上昇すると、分周回路１５から出力される分周信号の周波数も上昇する。これに伴い、周波数／電圧変換回路１６から出力される電圧信号のレベルが上昇する。この結果、基準電圧発生回路１１から出力される基準電圧Ｖref が低下せしめられる。基準電圧Ｖref が低下すると、電圧比較回路１０の第１の入力端子に供給される雑音電圧が基準電圧Ｖref 未満となる回数が減少する。
【００２６】
この結果、電圧比較回路１０から出力される二値化雑音信号のパルスの密度が減少し、サンプルホールド回路１３から出力されるランダムパルス列中に出現するパルスの密度も減少する。すなわち、ランダムパルス列のパルス密度が上昇しようとすると、これを妨げようとする負帰還が働き、ランダムパルス列の密度、すなわち周波数がほぼ一定の値に保持される。
【００２７】
これとは逆に、ランダムパルス列のパルス密度が低下しようとすると、これを高めようとする負帰還が働き、パルス密度、周波数がほぼ一定の範囲に保持される。すなわち、ランダムパルス列中に単位時間あたり出現するパルスの個数がほぼ一定の範囲内で、それぞれの出現位置がランダムに変化する。
【００２８】
図５にランダムパルス密度の温度依存性に関する実験データを示す。ランダムパルス発生回路が恒温槽の中に収容され、槽内の温度を変化させながらランダムパルスの密度の変化が計測される。横軸はランダムパルスの計測個数でもあり時間軸でもある。左側の縦軸はクロックパルス２５６周期の時間内に出現するランダムパルスの個数である。実線の曲線は恒温槽内の温度の変化の様子を示しており、右側の縦軸に温度の目盛りが示されている。
【００２９】
すなわち、まず、恒温槽内の温度は常温に保持されたのち、−１２°までの低温状態に移行され、続いて＋６４°までの高温状態に移行され、最後は常温に戻される。実験に供したランダムパルス発生回路は、図８に示す構成の前段部分と図９に示す構成の後段部分とから構成される従来の回路と、図８に示す前段部分と図１に示す構成の後段部分とから構成される本発明の実施例の回路である。いずれの回路でも、常温では、２５６クロック周期内に出現するランダムパルスの個数の平均値はほぼ１１である。従来の回路では、低温領域では１３個に変化し、高温領域で７個と変化する。これに対して、本実施例の回路では全温度範囲にわたってほぼ１１個とほとんど変化しないことが確認された
【００３０】
図６は、本第２の発明の一実施例のランダムパルス列発生回路の後段部分の構成を示す機能ブロック図であり、ＩＮは雑音電圧の入力端子、１０は電圧比較回路、１３はサンプルホールド回路、１４はクロック発生回路、１５は分周回路、１６は周波数／電圧変換回路、ＯＵＴはランダムパルスの出力端子である。
【００３１】
この実施例では、図８の構成の前段部分で発生された雑音電圧が入力端子ＩＮを介して電圧比較回路１０の第１の入力端子に供給される。電圧比較回路１０の第２の入力端子に供給される基準電圧Ｖref は、バイアス電圧Ｖccを抵抗器ｒ1 ，ｒ2 で分圧することによって作成される。
【００３２】
図１の回路と異なるのは、クロック発生回路１４が電圧制御発信器（ＶＣＯ）で構成されており、周波数／電圧変換回路１６から出力される電圧によってクロック周波数が変更される点である。サンプルホールド回路１３から出力されるランダムパルスの密度が増加すると、周波数／電圧変換回路１６から出力される電圧が増加し、クロック発生回路１４が発生するクロック信号の周波数が低下せしめられ、これに伴い、サンプルホールド回路１３から出力されるランダムパルスの密度が低下する。
【００３３】
逆に、サンプルホールド回路１３から出力されるランダムパルスの密度が減少すると、クロック信号の周波数が増加せしめられてランダムパルスの密度が増加する。このようにして、ランダムパルスの密度の変動が帰還作用によって抑圧され、パルス密度がほぼ一定の範囲に保たれる。
【００３４】
図７は、本第３の発明の一実施例のランダムパルス列発生回路の後段部分の構成を示す機能ブロック図であり、ＩＮは雑音電圧の入力端子、１０は電圧比較回路、１１は基準電圧発生回路、１３はサンプルホールド回路、１４はクロック発生回路、１５は分周回路、１６は周波数／電圧変換回路、ＯＵＴはランダムパルスの出力端子である。
【００３５】
この実施例は、図１の回路と図６の回路とを組み合わせた構成となっており、サンプルホールド回路１３から出力されるランダムパルスの密度の変動を、基準電圧Ｖref と、クロック周波数の両者を変化させることにより、抑圧するように構成されている。すなわち、サンプルホールド回路１３から出力されるランダムパルスの密度が増加すると、基準電圧発生回路１１から出力される基準電圧Ｖref が低下せしめられ電圧比較回路１０から出力される二値化雑音電圧の個数が減少せしめられる。これと同時に、クロック発生化１４から出力されるクロック信号の周波数が低下せしめられる。この結果、サンプルホールド回路１３から出力されるランダムパルスの密度が減少せしめられる。
【００３６】
【発明の効果】
以上詳細に説明したように、本発明のランダムパルス列発生回路は、雑音電圧を二値化する電圧比較回路の基準電圧、あるいは、サンプルホールド回路のクロック周波数をランダムパルスの密度に応じて変化させるという負帰還ループを形成する構成であるから、ツェナーダイオードの雑音発生特性がばらついたり、動作中に周囲温度が変化しても、これに起因するランダムパルスの密度の変動を回路的に抑圧でき、最終的な乱数の品質の変動を抑圧することが可能になるという大きな効果が奏される。
【００３７】
また、ツェナーダイオードの選別に多大な労力と時間をかけることなく素子間の雑音発生特性のばらつきを補償できるため、回路の製造費用を大幅に低減できるという利点がある。
【図面の簡単な説明】
【図１】本第１の発明のランダムパルス列発生回路の一実施例の後段部分の構成を示す機能ブロック図である。
【図２】図１の電圧比較回路１０に入力する雑音電圧と、これと基準電圧に基づき発生される二値化雑音電圧の波形を例示する波形図である。
【図３】図８の前段部分のツェナーダイオードに印加するバイアス電流値と、発生する雑音電圧の周波数成分の関係を示す実験データである。
【図４】図１のサンプルホールド回路１３に入力する二値化雑音電圧とクロック信号と、出力されるランダムパルス列の波形の関係を例示する波形図である。
【図５】図１のランダムパルス列発生回路のパルス密度の温度依存性を従来のランダムパルス列発生回路のそれと比較して示す実験データである。
【図６】本第２の発明のランダムパルス列発生回路の一実施例の後段部分の構成を示す機能ブロック図である。
【図７】本第３の発明のランダムパルス列発生回路の一実施例の後段部分の構成を示す機能ブロック図である。
【図８】従来および本発明のランダムパルス列発生回路の前段部分の構成を示す機能ブロックである。
【図９】従来のランダムパルス列発生回路の後段部分の構成を示す機能ブロックである。
【符号の説明】
１０ 電圧比較回路
１１ 基準電圧発生回路
１３ サンプルホールド回路
１４ クロック発生回路
１５ 分周回路
１６ 周波数／電圧変換回路
【発明が属する技術分野】
本発明は、ツェナーダイオードを利用してランダムパルス列を発生するランダムパルス列発生回路に関するものであり、特に、素子選別のための時間と労力とを軽減するとともに、温度変動などに対する安定化をはかったランダムパルス列発生回路に関するものである。
【０００２】
【従来の技術】
従来、ツェナーダイオードを利用したランダムパルス列発生装置が開発されてきた( 例えば、特許文献１，２，３参照) 。すなわち、図８に示すように、前段部分においてツェナーダイオードＺＤにツェナー電圧近傍のバイアス電圧が印加され、その端子電圧が利得制御機能付き増幅器２１，２２で増幅され、雑音電圧として出力される。
【０００３】
前段部分が発生した雑音電圧は、図９に示す構成の後段部分に供給され、電圧比較回路３０で所定の基準電圧Ｖref と比較され、周波数帯域が30MHz 程度の二値化雑音電圧が発生される。この二値化雑音電圧に対して20〜30％ほど低周波の20〜25MHz 程度のクロック信号で動作するサンプルホールド回路３１でサンプルホールドされ、クロック発生回路３２から供給されるクロック信号に同期したランダムな位置にパルスがまばらに出現するランダムパルス列が発生される。一例として、所定時間内に出現するランダムパルスの個数が偶数であるか奇数であるかが検出され、乱数として利用される。
【０００４】
図８の前段部分と図９の後段部分とによって構成されるランダムパルス列発生回路を乱数源として使用する場合、量産される回路間の特性のばらつきが小さく、かつ温度などの環境変化に対して安定であることが要求される。従来、回路間のばらつきや特性の安定化を図るために、同一の雑音発生特性を有するツェナーダイオードを選別して回路に組み込むという手法が採用されてきた。
【０００５】
しかしながら、ツェナーダイオードは、もともとは電圧の安定化などに利用され、雑音発生の用途が意識されていない。このため、市販の素子は雑音発生特性を意識して分類されてはいない。このため、多数の素子の中から、所望の雑音発生特性を有するものを選別する作業が必要になる。この選別の有効な基準の一つとして、雑音出力のバイアス電圧依存性が類似するか否かがある（例えば特許文献１）。
【０００６】
【特許文献１】
特開２０００−８８９１３
【特許文献２】
特開２００１−７７６３０
【特許文献３】
特開２００１−７７６３１
【０００７】
【発明が解決しようとする課題】
上述した雑音特性が類似するツェナーダイオードの選別は、多大な時間と労力がかかり、このためランダムパルス列発生回路の製造費用がかさむという問題がある。また、多大な労力と時間をかけて選別した素子群を組み込んだランダムパルス列発生回路でも、温度変化などによって雑音発生特性がばらついてしまうという問題がある。
【０００８】
従って、本発明の一つの目的は、選別に多大な労力と時間をかけなくとも素子間の雑音発生特性のばらつきを補償できるツェナーダイオードを用いたランダムパルス列発生回路を提供することにある。
【０００９】
本発明の他の目的は、温度変動などの動作環境の変動に対する特性の安定性を向上させたツェナーダイオードを用いたランダムパルス列発生回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記従来技術の課題を解決するため、本発明者は、ツェナーダイオードの雑音発生特性がたとえばらついたとしても回路構成を工夫することによって最終的な乱数の品質がばらつかないように抑圧する手法を考えた。この手法によれば、温度変動などに対する安定化の問題も同時に解決できる。
【００１１】
現在、乱数の品質の判定方法は確立されてはいないが、単位時間あたり出現するパルス個数の分布（分散）がある範囲内におさまるかどうかが有力な判定基準になり得ると考えられている。サンプルホールド回路は、低域通過の濾波機能を有する。このため、ランダムパルス列中に単位時間あたり出現するランダムパルスの個数（密度）は、次の三つの要因によって決定される。
(1) 雑音電圧の振幅と周波数成分
(2) 電圧比較回路の基準電圧Ｖref
(3) サンプリング時のクロック周波数
【００１２】
従って、上記従来技術の課題を解決する本第１の発明のランダムパルス列発生回路は、ツェナーダイオードを逆バイアス状態にしその端子電圧の交流成分を雑音電圧として出力する前段部分と、この雑音電圧と基準値との振幅を比較して二値化雑音を生成しサンプルホールドしてランダムパルス列を発生させ出力する後段部分とを備えている。さらに、このランダムパルス列発生回路は、出力されるランダムパルス列を可聴周波数帯域の信号になるように分周し、その周波数の高低に応じて基準値を変化させる帰還路を備えている。
【００１３】
本第２の発明のランダムパルス列発生回路は、出力されるランダムパルス列を分周し、その周波数の高低に応じてサンプルホールド時のクロック信号の周波数を変化させる帰還路を備えている。
【００１４】
本第３の発明のランダムパルス列発生回路は、出力されるランダムパルス列を分周し、その周波数の高低に応じて基準値を変化させる帰還路と、出力されるランダムパルス列を分周し、周波数の高低に応じてサンプルホールド時のクロック信号の周波数を変化させる帰還路とを備えている。
【００１５】
【発明の実施の形態】
各発明の好適な実施の形態によれば、サンプルホールド時のクロック信号の周波数は、二値化雑音の上限周波数よりも低い値に設定されている。
【００１６】
各発明の他の好適な実施の形態によれば、二値化雑音は雑音電圧が基準値以下の時にハイ状態になるように設定されている。
【００１７】
各発明の更に他の好適な実施の形態によれば、雑音電圧の周波数帯域は、ツェナーダイオードに印加するバイアス電流値によって調整されるように構成されている。
【００１８】
【実施例】
図１は、本第１の発明の一実施例のランダムパルス列発生回路の後段部分の構成を示す機能ブロック図であり、ＩＮは雑音電圧の入力端子、１０は電圧比較回路、１１は基準電圧発生回路、１３はサンプルホールド回路、１４はクロック発生回路、１５は分周回路、１６は周波数／電圧変換回路、ＯＵＴはランダムパルスの出力端子である。
【００１９】
この実施例のランダムパルス列発生回路の前段部分は、図８に示したものと同一の構成を有する。この前段部分で発生された雑音電圧は、図１の後段部分の入力端子ＩＮを通して、電圧比較回路１０の第１の入力端子に供給される。電圧比較回路１０の第２の入力端子には、基準電圧発生回路１１で発生された基準電圧Ｖref が供給される。電圧比較回路１０は、図２の波形図に例示するように、雑音電圧（ＣＨ２）が点線で示す基準電圧Ｖref 未満であれば“１”となり、基準電圧Ｖref 以上であれば“０”となる二値化雑音電圧（ＣＨ１）を出力する。
【００２０】
この実施例では、二値化雑音電圧の周波数帯域の最高値が30 MHz程度になるように、ツェナーダイオードの特性や、バイアス電流値が設定される。さらに、図８の前段部分の増幅回路の増幅特性が１MHz 〜30 MHzの範囲で増幅利得が増大するように設定される。図３は、ツェナーダイオードが発生する雑音電圧の周波数とバイアス電流値との関係を示すデータである。ツェナーダイオードは、９voltのツェナー電圧を有するものが選択されている。この例では、バイアス電流の好適な値は20μＡ程度である。
【００２１】
電圧比較回路１０から出力される二値化雑音電圧は、後段のサンプルホールド回路１３に供給され、その上限周波数30MHz よりも20〜30％ほど低い周波数20MHz 〜25MHz の周波数のクロック信号によってサンプルホールドされる。
【００２２】
図４の波形図は、ＣＨ１に二値化雑音電圧、ＣＨ２にクロック信号、ＣＨ３にサンプルホールドによって生成されたランダムパルス列を示している。すなわち、クロック信号の立ち上がりエッジで二値化雑音電圧がハイ状態であれば、これがクロック信号の１周期にわたってハイ状態にホールドされる。この結果、クロック信号と同期したランダムな位置にクロック信号の周期と等しい時間幅のパルスがまばらに配列されたランダムパルス列が生成される。このランダムパルス列の周波数は数MHz 程度であり、出力端子ＯＵＴに出力される。
【００２３】
サンプルホールド回路１３から出力されるランダムパルス列は、分周回路１５にも供給される。数MHz の周波数帯域のランダムパルス列に対して、分周回路１５から出力される分周済み信号がほぼ20kHz 以下の取り扱いの容易な可聴帯域の低周波分周信号となるように、分周比が100 分の１程度の値に設定される。
【００２４】
分周回路１５から出力される分周信号は、後段の周波数／電圧変換回路１６に供給され、周波数の高低に応じたレベルの電圧信号に変換される。この電圧信号は基準電圧発生回路１１に供給され、電圧信号のレベルに応じて増減する基準電圧Ｖref に変換される。この基準電圧Ｖref は、電圧比較回路１０の第２の入力端子に供給される。
【００２５】
サンプリング回路１３から出力されるランダムパルス列のパルスの密度が増加して周波数が上昇すると、分周回路１５から出力される分周信号の周波数も上昇する。これに伴い、周波数／電圧変換回路１６から出力される電圧信号のレベルが上昇する。この結果、基準電圧発生回路１１から出力される基準電圧Ｖref が低下せしめられる。基準電圧Ｖref が低下すると、電圧比較回路１０の第１の入力端子に供給される雑音電圧が基準電圧Ｖref 未満となる回数が減少する。
【００２６】
この結果、電圧比較回路１０から出力される二値化雑音信号のパルスの密度が減少し、サンプルホールド回路１３から出力されるランダムパルス列中に出現するパルスの密度も減少する。すなわち、ランダムパルス列のパルス密度が上昇しようとすると、これを妨げようとする負帰還が働き、ランダムパルス列の密度、すなわち周波数がほぼ一定の値に保持される。
【００２７】
これとは逆に、ランダムパルス列のパルス密度が低下しようとすると、これを高めようとする負帰還が働き、パルス密度、周波数がほぼ一定の範囲に保持される。すなわち、ランダムパルス列中に単位時間あたり出現するパルスの個数がほぼ一定の範囲内で、それぞれの出現位置がランダムに変化する。
【００２８】
図５にランダムパルス密度の温度依存性に関する実験データを示す。ランダムパルス発生回路が恒温槽の中に収容され、槽内の温度を変化させながらランダムパルスの密度の変化が計測される。横軸はランダムパルスの計測個数でもあり時間軸でもある。左側の縦軸はクロックパルス２５６周期の時間内に出現するランダムパルスの個数である。実線の曲線は恒温槽内の温度の変化の様子を示しており、右側の縦軸に温度の目盛りが示されている。
【００２９】
すなわち、まず、恒温槽内の温度は常温に保持されたのち、−１２°までの低温状態に移行され、続いて＋６４°までの高温状態に移行され、最後は常温に戻される。実験に供したランダムパルス発生回路は、図８に示す構成の前段部分と図９に示す構成の後段部分とから構成される従来の回路と、図８に示す前段部分と図１に示す構成の後段部分とから構成される本発明の実施例の回路である。いずれの回路でも、常温では、２５６クロック周期内に出現するランダムパルスの個数の平均値はほぼ１１である。従来の回路では、低温領域では１３個に変化し、高温領域で７個と変化する。これに対して、本実施例の回路では全温度範囲にわたってほぼ１１個とほとんど変化しないことが確認された
【００３０】
図６は、本第２の発明の一実施例のランダムパルス列発生回路の後段部分の構成を示す機能ブロック図であり、ＩＮは雑音電圧の入力端子、１０は電圧比較回路、１３はサンプルホールド回路、１４はクロック発生回路、１５は分周回路、１６は周波数／電圧変換回路、ＯＵＴはランダムパルスの出力端子である。
【００３１】
この実施例では、図８の構成の前段部分で発生された雑音電圧が入力端子ＩＮを介して電圧比較回路１０の第１の入力端子に供給される。電圧比較回路１０の第２の入力端子に供給される基準電圧Ｖref は、バイアス電圧Ｖccを抵抗器ｒ1 ，ｒ2 で分圧することによって作成される。
【００３２】
図１の回路と異なるのは、クロック発生回路１４が電圧制御発信器（ＶＣＯ）で構成されており、周波数／電圧変換回路１６から出力される電圧によってクロック周波数が変更される点である。サンプルホールド回路１３から出力されるランダムパルスの密度が増加すると、周波数／電圧変換回路１６から出力される電圧が増加し、クロック発生回路１４が発生するクロック信号の周波数が低下せしめられ、これに伴い、サンプルホールド回路１３から出力されるランダムパルスの密度が低下する。
【００３３】
逆に、サンプルホールド回路１３から出力されるランダムパルスの密度が減少すると、クロック信号の周波数が増加せしめられてランダムパルスの密度が増加する。このようにして、ランダムパルスの密度の変動が帰還作用によって抑圧され、パルス密度がほぼ一定の範囲に保たれる。
【００３４】
図７は、本第３の発明の一実施例のランダムパルス列発生回路の後段部分の構成を示す機能ブロック図であり、ＩＮは雑音電圧の入力端子、１０は電圧比較回路、１１は基準電圧発生回路、１３はサンプルホールド回路、１４はクロック発生回路、１５は分周回路、１６は周波数／電圧変換回路、ＯＵＴはランダムパルスの出力端子である。
【００３５】
この実施例は、図１の回路と図６の回路とを組み合わせた構成となっており、サンプルホールド回路１３から出力されるランダムパルスの密度の変動を、基準電圧Ｖref と、クロック周波数の両者を変化させることにより、抑圧するように構成されている。すなわち、サンプルホールド回路１３から出力されるランダムパルスの密度が増加すると、基準電圧発生回路１１から出力される基準電圧Ｖref が低下せしめられ電圧比較回路１０から出力される二値化雑音電圧の個数が減少せしめられる。これと同時に、クロック発生化１４から出力されるクロック信号の周波数が低下せしめられる。この結果、サンプルホールド回路１３から出力されるランダムパルスの密度が減少せしめられる。
【００３６】
【発明の効果】
以上詳細に説明したように、本発明のランダムパルス列発生回路は、雑音電圧を二値化する電圧比較回路の基準電圧、あるいは、サンプルホールド回路のクロック周波数をランダムパルスの密度に応じて変化させるという負帰還ループを形成する構成であるから、ツェナーダイオードの雑音発生特性がばらついたり、動作中に周囲温度が変化しても、これに起因するランダムパルスの密度の変動を回路的に抑圧でき、最終的な乱数の品質の変動を抑圧することが可能になるという大きな効果が奏される。
【００３７】
また、ツェナーダイオードの選別に多大な労力と時間をかけることなく素子間の雑音発生特性のばらつきを補償できるため、回路の製造費用を大幅に低減できるという利点がある。
【図面の簡単な説明】
【図１】本第１の発明のランダムパルス列発生回路の一実施例の後段部分の構成を示す機能ブロック図である。
【図２】図１の電圧比較回路１０に入力する雑音電圧と、これと基準電圧に基づき発生される二値化雑音電圧の波形を例示する波形図である。
【図３】図８の前段部分のツェナーダイオードに印加するバイアス電流値と、発生する雑音電圧の周波数成分の関係を示す実験データである。
【図４】図１のサンプルホールド回路１３に入力する二値化雑音電圧とクロック信号と、出力されるランダムパルス列の波形の関係を例示する波形図である。
【図５】図１のランダムパルス列発生回路のパルス密度の温度依存性を従来のランダムパルス列発生回路のそれと比較して示す実験データである。
【図６】本第２の発明のランダムパルス列発生回路の一実施例の後段部分の構成を示す機能ブロック図である。
【図７】本第３の発明のランダムパルス列発生回路の一実施例の後段部分の構成を示す機能ブロック図である。
【図８】従来および本発明のランダムパルス列発生回路の前段部分の構成を示す機能ブロックである。
【図９】従来のランダムパルス列発生回路の後段部分の構成を示す機能ブロックである。
【符号の説明】
１０ 電圧比較回路
１１ 基準電圧発生回路
１３ サンプルホールド回路
１４ クロック発生回路
１５ 分周回路
１６ 周波数／電圧変換回路
Claims (6)
- ツェナーダイオードを逆バイアス状態にしその端子電圧の交流成分を雑音電圧として出力する前段部分と、この雑音電圧と基準値との振幅を比較して二値化雑音を生成しサンプルホールドしてランダムパルス列を発生させ出力する後段部分とを備えたランダムパルス列発生回路において、
前記出力されるランダムパルス列を可聴周波数帯域の信号になるように分周し、その周波数の高低に応じて前記基準値を変化させる帰還路を備えたことを特徴とするランダムパルス列発生回路。 - ツェナーダイオードを逆バイアス状態にしその端子電圧の交流成分を雑音電圧として出力する前段部分と、この雑音電圧と基準値との振幅を比較して二値化雑音を生成しサンプルホールドしてランダムパルス列を発生させ出力する後段部分とを備えたランダムパルス列発生回路において、
前記出力されるランダムパルス列を分周し、その周波数の高低に応じて前記サンプルホールド時のクロック信号の周波数を変化させる帰還路を備えたことを特徴とするランダムパルス列発生回路。 - ツェナーダイオードを逆バイアス状態にしその端子電圧の交流成分を雑音電圧として出力する前段部分と、この雑音電圧と基準値との振幅を比較して二値化雑音を生成しサンプルホールドしてランダムパルス列を発生させ出力する後段部分とを備えたランダムパルス列発生回路において、
前記出力されるランダムパルス列を分周し、その周波数の高低に応じて前記基準値を変化させる帰還路と、
前記出力されるランダムパルス列を分周し、その周波数の高低に応じて前記サンプルホールド時のクロック信号の周波数を変化させる帰還路とを備えたことを特徴とするランダムパルス列発生回路。 - 請求項１乃至３のいずれかにおいて、
前記サンプルホールド時のクロック信号の周波数は、前記二値化雑音の上限周波数よりも低い値に設定されることを特徴とするランダムパルス列発生回路。 - 請求項１乃至３のいずれかにおいて、
前記二値化雑音は前記雑音電圧が前記基準値以下の時にハイ状態になることを特徴とするランダムパルス列発生回路。 - 請求項１乃至５のいずれかにおいて、
前記雑音電圧の周波数帯域は、前記ツェナーダイオードに印加するバイアス電流値によって調整されることを特徴とするランダムパルス列発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002272540A JP4138419B2 (ja) | 2002-09-19 | 2002-09-19 | ランダムパルス列発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002272540A JP4138419B2 (ja) | 2002-09-19 | 2002-09-19 | ランダムパルス列発生回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004112374A JP2004112374A (ja) | 2004-04-08 |
| JP2004112374A5 JP2004112374A5 (ja) | 2005-10-27 |
| JP4138419B2 true JP4138419B2 (ja) | 2008-08-27 |
Family
ID=32269528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002272540A Expired - Lifetime JP4138419B2 (ja) | 2002-09-19 | 2002-09-19 | ランダムパルス列発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4138419B2 (ja) |
-
2002
- 2002-09-19 JP JP2002272540A patent/JP4138419B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004112374A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6044269B2 (ja) | 自励発振型ｄ級アンプおよび自励発振型ｄ級アンプの自励発振周波数制御方法 | |
| CN106537767B (zh) | 限幅振荡电路 | |
| US5325073A (en) | Amplifying apparatus with ac/dc feedback circuit | |
| KR100433634B1 (ko) | 전압 제어 발진기를 위한 적응형 루프 이득 제어 회로 | |
| JP4138419B2 (ja) | ランダムパルス列発生回路 | |
| US20050029994A1 (en) | Pulse-width modulation circuit and switching amplifier using the same | |
| JP4272034B2 (ja) | ランダムパルス列発生回路 | |
| JP2003189116A (ja) | 駆動回路 | |
| US6680988B1 (en) | Non-linear extraction circuit and clock extraction circuit | |
| GB2202700A (en) | A phase-locked loop fm detection system | |
| JPH08274635A (ja) | 位相ロック回路 | |
| US7099788B2 (en) | Multiphase waveform generator capable of performing phase calibration and related phase calibration method | |
| JP2007068081A (ja) | Ｐｌｌ回路 | |
| US3946253A (en) | Pulse train generator | |
| JP2000221254A (ja) | ジッタ付加の方法および装置 | |
| JP2002185291A (ja) | 電圧制御発振器およびｐｌｌ回路 | |
| JP3326887B2 (ja) | パルス幅変調回路 | |
| JP2837593B2 (ja) | 位相ロックループ回路 | |
| US5089792A (en) | Phase locked loop with phase difference signal adjustment circuit | |
| JP2001006369A (ja) | 半導体インターフェースシステム及び半導体メモリ回路 | |
| JP4890233B2 (ja) | 信号変換回路 | |
| JP2837592B2 (ja) | 位相ロックループ回路の制御発振回路 | |
| JPH08102664A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP6891888B2 (ja) | スイッチング回路、自動利得制御回路および位相同期回路 | |
| JPH10215173A (ja) | 同期検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050908 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080605 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4138419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |