JPH10215173A - 同期検波回路 - Google Patents

Abstract

(57)【要約】 【課題】位相変調された信号を検波する同期検波回路に
おいて、過変調波による検波出力の歪みを十分に除去す
ることを特徴とする。 【解決手段】振幅変調された入力信号Ｓ１と位相基準信
号Ｓ４との位相を比較し、その位相差に応じた誤差信号
Ｓ２を発生すると共に制御信号Ｓ６に応じて動作が制御
される位相比較回路１３と、誤差信号Ｓ２を平滑して直
流化された出力信号Ｓ３を発生するループフィルタ回路
１４と、信号Ｓ３の直流電圧に応じた周波数で発振して
位相基準信号Ｓ４を発生する電圧制御発振回路１５と、
位相基準信号Ｓ４の位相を基準として入力信号Ｓ１を検
波する検波回路１１と、検波回路１１の検波出力信号Ｓ
５としきい値電圧Ｖref とを比較し、比較結果に応じて
位相比較回路１３の動作を制御する制御信号Ｓ６を発生
するコンパレータ１６とを具備している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は振幅変調波を検波
する検波回路に関する。

【０００２】

【従来の技術】例えばテレビジョンセット等の中間周波
段では、振幅変調波を検波するために同期検波回路が使
用されている。図１２は、テレビジョンセットで使用さ
れている従来の同期検波回路のブロック図である。

【０００３】所定周波数の搬送波で振幅変調された入力
信号Ｓ１は２分岐され、一方は検波回路１１に供給さ
れ、他方はＰＬＬ回路（Phase Locked Loop ）１２に供
給される。上記ＰＬＬ回路１２は、入力信号Ｓ１に含ま
れる搬送波を再生（抽出）するものであり、位相比較回
路１３、ループフィルタ回路１４及び電圧制御発振回路
（ＶＣＯ）１５とから構成されている。

【０００４】上記位相比較回路１３は、入力信号Ｓ１と
電圧制御発振回路１５から出力される位相基準信号Ｓ４
との位相差に応じた誤差信号Ｓ２を発生する。この誤差
信号Ｓ２は上記ループフィルタ回路１４に供給され、平
滑されて直流化される。このループフィルタ回路１４か
らの出力信号Ｓ３は電圧制御発振回路１５に供給され
る。電圧制御発振回路１５は、上記ループフィルタ回路
１４からの出力信号Ｓ３の電圧値に応じた周波数で発振
して前記位相基準信号Ｓ４を発生する。そして、この位
相基準信号Ｓ４は上記検波回路１１に供給されると共に
位相比較回路１３に供給される。

【０００５】ここで、上記位相基準信号Ｓ４の周波数
は、ＰＬＬ回路１２におけるＰＬＬループにより、先の
入力信号Ｓ１に含まれる搬送波の周波数と一致するよう
に制御されるので、上記検波回路１１ではこの位相基準
信号Ｓ４を基準として同期検波が行われ、検波出力信号
Ｓ５が得られる。

【０００６】

【発明が解決しようとする課題】上記したような動作
は、入力信号Ｓ１の変調度が１００％以下の場合に成立
するが、変調度が１００％を越えた過変調状態では検波
出力信号Ｓ５に歪みが生じる。

【０００７】図１３は、過変調信号が入力された場合に
検波出力に歪みが発生する様子を示す波形図である。振
幅変調波（入力信号Ｓ１）が過変調になると、位相の一
部が搬送波の位相に対して反転した部分（図１３中の
ａ）が生じる。従来の同期検波回路では、入力信号Ｓ１
から搬送波を再生するためのＰＬＬ回路１２内の位相比
較回路１３は常に位相比較を行っている。ＰＬＬ回路１
２では、過変調波の位相反転部分に対しても位相基準信
号Ｓ４の位相を合わせようとするために、再生搬送波の
位相と本来の入力搬送波の位相との間に誤差が生じる。
この結果、検波回路１１がこの位相誤差が生じた搬送再
生波を基準位相にして検波を行うので、検波出力信号Ｓ
５に歪み（図１３中のｂ）が発生する。

【０００８】このような過変調による検波出力の歪みの
影響は、ループフィルタ回路１４の時定数を大きくし、
ＰＬＬの応答を遅くすることによってある程度は低減可
能である。しかし、ループフィルタ回路１４の時定数を
大きくすることは、引き込み時間の増大や引き込み範囲
が狭くなる等の問題が生じるため、無制限に時定数を大
きくすることはできない。

【０００９】従って、従来の同期検波回路では過変調波
による検波出力の歪みを十分に除去することができない
という欠点がある。この発明は上記のような事情を考慮
してなされたものであり、その目的は、過変調波による
検波出力の歪みを十分に除去することができる同期検波
回路を提供することである。

【００１０】

【課題を解決するための手段】請求項１に係る同期検波
回路は、搬送波によって振幅変調された入力信号と位相
基準信号との位相を比較し、その位相差に応じた誤差信
号を発生すると共に制御信号に応じて位相比較動作が制
御される位相比較回路と、上記位相比較回路で発生され
る誤差信号を平滑して直流電圧を発生するフィルタ回路
と、上記フィルタ回路で発生される直流電圧に応じた周
波数で発振して上記位相基準信号を発生する電圧制御発
振回路と、上記位相基準信号の位相を基準として上記入
力信号を検波する検波回路と、上記検波回路の検波出力
信号と所定値の直流電圧とを比較し、その比較結果に応
じて上記位相比較回路の動作を制御する上記制御信号を
発生する電圧比較回路とを具備している。

【００１１】請求項２に係る同期検波回路は、請求項１
において位相比較回路が、電圧比較回路で発生される制
御信号に応じてその比較動作が停止／動作状態にされ
る。請求項３に係る同期検波回路は、搬送波によって振
幅変調された入力信号と位相基準信号との位相を比較
し、その位相差に応じた誤差信号を発生する位相比較回
路と、上記位相比較回路で発生される誤差信号を平滑し
て直流電圧を発生するフィルタ回路と、上記位相比較回
路とフィルタ回路との間に挿入され、制御信号に応じて
開閉制御されるスイッチ回路と、上記フィルタ回路で発
生される直流電圧に応じた周波数で発振して上記位相基
準信号を発生する電圧制御発振回路と、上記位相基準信
号の位相を基準として上記入力信号を検波する検波回路
と、上記検波回路の検波出力信号と所定値の直流電圧と
を比較し、その比較結果に応じて上記スイッチ回路を開
閉制御する上記制御信号を発生する電圧比較回路とを具
備している。

【００１２】請求項４に係る同期検波回路は、搬送波に
よって振幅変調された入力信号と位相基準信号との位相
を比較し、その位相差に応じた誤差信号を発生する位相
比較回路と、上記位相比較回路で発生される誤差信号を
平滑して直流電圧を発生するフィルタ回路と、上記位相
比較回路とフィルタ回路との間に挿入され、制御信号に
応じて利得が制御される増幅回路と、上記フィルタ回路
で発生される直流電圧に応じた周波数で発振して上記位
相基準信号を発生する電圧制御発振回路と、上記位相基
準信号の位相を基準として上記入力信号を検波する検波
回路と、上記検波回路の検波出力信号と所定値の直流電
圧とを比較し、その比較結果に応じて上記増幅回路の利
得を制御する上記制御信号を発生する電圧比較回路とを
具備している。

【００１３】請求項５に係る同期検波回路は、請求項４
において増幅回路が、電圧比較回路で発生される制御信
号に応じてその利得が段階的に変わるように制御され
る。請求項６に係る同期検波回路は、請求項４において
増幅回路が、電圧比較回路で発生される制御信号に応じ
てその利得が連続的に変わるように制御される。

【００１４】請求項７に係る同期検波回路は、請求項１
又は請求項３もしくは請求項４において電圧比較回路で
検波回路の検波出力信号と比較される直流電圧が、検波
回路で変調度が１００％もしくはその近傍の変調度の入
力信号を検波した際に得られる検波出力電圧に相当する
値に設定されている。

【００１５】

【発明の実施の形態】以下、図面を参照してこの発明を
実施の形態により説明する。図１はこの発明の同期検波
回路を、テレビジョンセットの中間周波段で使用される
同期検波回路に実施した、この発明の第１の実施の形態
による構成を示すブロック図である。所定周波数の搬送
波で振幅変調された入力信号Ｓ１は２分岐され、一方は
検波回路１１に供給され、他方はＰＬＬ回路１２に供給
される。上記ＰＬＬ回路１２は、入力信号Ｓ１に含まれ
る搬送波を再生するものであり、位相比較回路１３、ル
ープフィルタ回路１４及び電圧制御発振回路１５とから
構成されている。

【００１６】上記位相比較回路１３は、入力信号Ｓ１と
電圧制御発振回路１５から出力される位相基準信号Ｓ４
との位相差に応じたデューテイを持つパルス状の誤差信
号Ｓ２を発生する。また、上記位相比較回路１３には制
御信号入力端子が設けられており、位相比較回路１３の
位相比較動作はこの制御信号入力端子に供給される制御
信号Ｓ６に応じて制御されるようになっている。

【００１７】位相比較回路１３で発生された誤差信号Ｓ
２はループフィルタ回路１４に供給される。このループ
フィルタ回路１４は、例えば抵抗及びコンデンサ等で構
成されており、誤差信号Ｓ２を平滑して、直流電圧を発
生する。このループフィルタ回路１４からの出力信号Ｓ
３は電圧制御発振回路１５に供給される。電圧制御発振
回路１５は、ループフィルタ回路１４からの出力信号Ｓ
３の電圧値に応じた周波数で発振して前記位相基準信号
Ｓ４を発生する。そして、この位相基準信号Ｓ４は検波
回路１１及び位相比較回路１３に供給される。

【００１８】上記検波回路１１は、上記位相基準信号Ｓ
４を基準として入力信号Ｓ１の同期検波を行い、検波出
力信号Ｓ５を出力する。この実施の形態における同期検
波回路では、さらにコンパレータ（電圧比較回路）１６
が設けられている。このコンパレータ１６の一方入力端
子には検波回路１１からの検波出力信号Ｓ５が供給され
る。また、コンパレータ１６の他方入力端子には、検波
回路１１で搬送波を含まない入力信号Ｓ１（変調度１０
０％）を検波した際に得られる検波出力電圧に相当する
電圧Ｖref が供給される。そして、コンパレータ１６は
一方入力端子に供給される検波出力信号Ｓ５を上記電圧
Ｖref をしきい値として比較し、Ｓ５＜Ｖref のときは
論理１レベルとなり、反対にＳ５＞Ｖref のときは論理
０レベルとなるような制御信号Ｓ６を発生する。このコ
ンパレータ１６で発生される制御信号Ｓ６は、位相比較
回路１３の制御信号入力端子に供給される。そして、位
相比較回路１３は、この制御信号Ｓ６が論理０レベルの
ときは通常の位相比較動作を行い、論理１レベルのとき
は位相比較動作を停止する。

【００１９】次に上記のような構成でなる同期検波回路
の動作を、図２の波形図を用いて説明する。なお、動作
説明に当たって、上記検波回路１１は正変調に対応して
いるものとする。正変調とは、変調波の直流電位が上昇
したときに検波出力の振幅が大きくなるような変調方式
である。この場合、被変調波の振幅が大きくなったとき
検波出力の直流電位は上昇する。また、入力信号強度が
ＡＧＣアンプ（Automatic Gain Control Amp. ）等によ
って一定に保たれている場合、理想的な同期検波が行わ
れれば、入力信号Ｓ１の振幅と検波出力信号Ｓ５の直流
電位とは完全な比例関係になる。従って、検波出力信号
Ｓ５の電位を用いることによって入力信号Ｓ１の変調度
を検知することができる。

【００２０】過変調でない場合、検波出力信号Ｓ５の値
は、コンパレータ１６の他方入力端子に供給されている
しきい値電圧Ｖref よりも大きいために、コンパレータ
１６から出力される制御信号Ｓ６は論理０レベルとな
り、位相比較回路１３は通常の位相比較動作を行う。こ
のとき、位相基準信号Ｓ４の周波数は、ＰＬＬ回路１２
におけるＰＬＬループにより、入力信号Ｓ１に含まれる
搬送波の周波数と一致するように制御され、検波回路１
１ではこの位相基準信号Ｓ４を基準として同期検波が行
われ、検波出力信号Ｓ５が得られる。

【００２１】一方、過変調となり、位相が搬送波に対し
て反転する入力信号Ｓ１の部分（図２中のａ）では、検
波出力信号Ｓ５の値が搬送波零（変調度１００％）に対
するしきい値電圧Ｖref 以下となる。この期間、コンパ
レータ１６で発生される制御信号Ｓ６は論理１レベルと
なり、位相比較回路１３は位相比較動作を停止する。従
って、過変調波の位相反転部分は、実質的に位相比較回
路１３に入力されない。しかし、位相比較回路１３が位
相比較動作を停止していても、電圧制御発振回路１５へ
の制御入力電圧はループフィルタ回路１４により保持さ
れるため、電圧制御発振回路１５は位相比較回路１３の
動作が停止する直前の周波数で発振し続け、本来の搬送
波の位相に対し誤差のない再生搬送波が得られる。従っ
て、図２に示すように過変調の位相反転部分においても
歪みのない検波出力信号Ｓ５が得られる。

【００２２】また、検波出力信号Ｓ５の値が搬送波零に
対応する直流電圧（Ｖref ）以上に戻れば、コンパレー
タ１６から出力される制御信号Ｓ６が論理０レベルとな
り、位相比較回路１３は通常の位相比較動作を行い、元
の状態に戻る。

【００２３】このように上記実施の形態による同期検波
回路では、コンパレータ１６を設け、搬送波零（変調度
１００％）に対する電位Ｖref をしきい値として検波出
力信号Ｓ５を比較し、この比較結果に基づいて位相比較
回路１３の動作を制御するようにしているので、電圧制
御発振回路１５への制御電圧（ループフィルタ回路１４
からの出力信号Ｓ３）の位相反転部分に対する影響をな
くすことができ、この結果、過変調波により検波出力に
生じる歪みを十分に除去することができる。

【００２４】なお、上記実施の形態において、コンパレ
ータ１５のしきい値（Ｖref ）は、必ずしも搬送波零
（変調度１００％）に対応する値でなくてもよい。例え
ばコンパレータ１５のしきい値を変調度１００％の近傍
である９５％程度の変調時の検波出力信号Ｓ５の最低部
分に対応する直流電圧に設定すれば、搬送波が零となる
前に位相比較回路１３が動作を停止するようになるの
で、過変調波の位相反転部分による影響だけではなく、
搬送波振幅の低下による位相比較回路１３の不安定な動
作を取り除くことができる。

【００２５】また、検波出力信号Ｓ５の直流電位が搬送
波零に対応する検波出力信号電位以下になったときに、
位相比較回路１３の動作を完全に停止させなくても、位
相比較動作を十分に低下させる（パルス信号である位相
誤差信号Ｓ２のデューテイーを実際の位相差に対応した
デューテイーよりも小さくなるように制御する）ことに
より位相比較回路１３の出力による影響を無視できる程
度にすれば、入力信号Ｓ１の過変調部分における影響を
同様に低減させることができる。

【００２６】なお、上記説明では検波回路１１が正変調
に対応している場合であったが、検波回路１１が負変調
に対応している場合であっても良い。負変調とは、変調
波の直流電位が上昇したときに検波出力の振幅が小さく
なるような変調方式であり、この場合、被変調波の振幅
が大きくなったときに検波出力の直流電位は減少するの
で、正変調に対応した検波回路のときは逆に、検波出力
信号Ｓ５の直流電位が搬送波零に対応する検波出力電位
以上になったときに位相比較回路１３の位相比較動作を
停止もしくは完全に停止させずに位相比較動作を十分に
低下させるようにすれば良い。また、正変調に対応して
いる場合と同様に、コンパレータ１６のしきい値電圧Ｖ
ref は、搬送波零（変調度１００％）に対応する検波出
力信号電圧でなくとも、変調度１００％の近傍である９
５％程度の変調度に対応する検波出力信号電圧に相当す
る値に設定するようにしても良い。

【００２７】図３はこの発明の同期検波回路の第２の実
施の形態による構成を示すブロック図である。この実施
の形態による同期検波回路は、図１に示した第１の実施
の形態によるものと一部の構成が異なっているだけなの
で、その異なる箇所のみを説明する。

【００２８】この実施の形態による同期検波回路では、
コンパレータ１６で発生される制御信号Ｓ６に基づいて
位相比較回路１３の動作を制御する代わりに、位相比較
回路１３とループフィルタ回路１４との間にスイッチ回
路１７を新たに設け、コンパレータ１６からの制御信号
Ｓ６に基づいてスイッチ回路１７を開閉制御するように
したものである。なお、このスイッチ回路１７として、
例えば標準のＣＭＯＳロジックＩＣの形番「４０６６」
のものに内蔵されているようなアナログスイッチ回路を
用いることができる。

【００２９】すなわち、検波回路１１が正変調に対応し
ており、かつ過変調でない場合で、コンパレータ１６か
ら出力される制御信号Ｓ６が論理０レベルのとき、スイ
ッチ回路１７が閉じられる。この場合、位相基準信号Ｓ
４の周波数は、ＰＬＬ回路１２におけるＰＬＬループに
より、入力信号Ｓ１に含まれる搬送波の周波数と一致す
るように制御され、検波回路１１ではこの位相基準信号
Ｓ４を基準として同期検波が行われ、検波出力信号Ｓ５
が得られる。

【００３０】一方、過変調になったとき、コンパレータ
１６から出力される制御信号Ｓ６は論理１レベルとな
り、スイッチ回路１７は開放される。従って、位相比較
回路１３からの出力はループフィルタ回路１４に入力さ
れない。しかし、ループフィルタ回路１４に信号が入力
されなくとも、電圧制御発振回路１５への制御入力電圧
はループフィルタ回路１４により直前の値が保持されて
いるため、電圧制御発振回路１５はループフィルタ回路
１４への信号入力が遮断される直前の周波数で発振し続
け、本来の搬送波の位相に対し誤差のない再生搬送波が
得られる。従って、この実施の形態の場合にも、過変調
の位相反転部分においても歪みのない検波出力信号Ｓ５
を得ることができる。

【００３１】図４はこの発明の同期検波回路の第３の実
施の形態による構成を示すブロック図である。この実施
の形態による同期検波回路は、図１に示した第１の実施
の形態によるものと一部の構成が異なっているだけなの
で、その異なる箇所のみを説明する。

【００３２】この実施の形態による同期検波回路では、
コンパレータ１６で発生される制御信号Ｓ６に基づいて
位相比較回路１３の動作を制御する代わりに、位相比較
回路１３とループフィルタ回路１４との間に、コンパレ
ータ１６から出力される制御信号Ｓ６に応じて利得が制
御される増幅回路１８を新たに設けるようにしたもので
ある。

【００３３】上記増幅回路１８は、その利得が図５に示
すように、コンパレータ１６からの制御信号Ｓ６に基づ
いて２段階に変わるように構成されている。すなわち、
検波回路１１が正変調に対応しており、かつ過変調でな
い場合、コンパレータ１６から出力される制御信号Ｓ６
が論理０レベルのとき、増幅回路１８の利得は高い状態
になる。従って、この場合には、位相基準信号Ｓ４の周
波数が、ＰＬＬ回路１２におけるＰＬＬループにより、
入力信号Ｓ１に含まれる搬送波の周波数と一致するよう
に制御され、検波回路１１ではこの位相基準信号Ｓ４を
基準として同期検波が行われ、検波出力信号Ｓ５が得ら
れる。

【００３４】一方、過変調になったとき、コンパレータ
１６から出力される制御信号Ｓ６は論理１レベルとな
り、増幅回路１８の利得は低くされ、ほぼ０に近くな
る。従って、位相比較回路１３からの出力はループフィ
ルタ回路１４にほとんど入力されない。しかし、ループ
フィルタ回路１４に信号が入力されなくとも、電圧制御
発振回路１５への制御入力電圧はループフィルタ回路１
４によりその直前の値が保持されているため、電圧制御
発振回路１５はループフィルタ回路１４への信号入力が
なくなる直前の周波数で発振し続け、本来の搬送波の位
相に対し誤差のない再生搬送波が得られる。従って、こ
の実施の形態の場合にも、過変調の位相反転部分におい
ても歪みのない検波出力信号Ｓ５を得ることができる。

【００３５】図６はこの発明の同期検波回路の第４の実
施の形態による構成を示すブロック図である。この実施
の形態による同期検波回路は、図４に示した第３の実施
の形態によるものと一部の構成が異なっているだけなの
で、その異なる箇所のみを説明する。

【００３６】この実施の形態による同期検波回路では、
コンパレータ１６として、一方入力端子に供給される検
波出力信号Ｓ５としきい値電圧Ｖref とを比較してその
ときの電圧の大小関係に応じた論理信号を前記制御信号
Ｓ６として発生する代わりに、検波出力信号Ｓ５としき
い値電圧Ｖref との電圧差に応じた直流電圧を前記制御
信号Ｓ６として発生するように構成され、かつ増幅回路
１９としてその利得が図７に示すように、コンパレータ
１６からの制御信号Ｓ６の直流電圧に基づいて連続的に
変わるように構成されているものをそれぞれ使用するよ
うにしたものである。

【００３７】この実施の形態による同期検波回路でも、
過変調の位相反転部分においても歪みのない検波出力信
号Ｓ５を得ることができる。図８は上記各実施の形態で
使用されている位相比較回路１３の詳細な回路構成を示
している。この位相比較回路では、トランジスタＱ１〜
Ｑ８及び抵抗等によって構成された乗算回路を用いてい
る。なお、上記トランジスタＱ１〜Ｑ８のうち、トラン
ジスタＱ１〜Ｑ６は二重差動回路を構成し、トランジス
タＱ７は定電流源として動作する。トランジスタＱ１〜
Ｑ４のベースには前記電圧制御発振回路１５からの出力
信号Ｓ４が相補信号として入力され、トランジスタＱ
５、Ｑ６のベースには入力信号Ｓ１が相補信号として入
力され、信号Ｓ１とＳ４とが乗算される。そして、信号
Ｓ１とＳ４の位相差に応じて出力信号Ｓ２のデューティ
が変化し、この信号Ｓ２が前記ループフィルタ回路１４
に入力され、平均化（平滑化）されることにより、直流
電圧化された信号Ｓ３が得られる。

【００３８】ここで、制御信号Ｓ６、すなわちトランジ
スタＱ８のベース電位がハイレベルとなり、トランジス
タＱ８が導通状態になると、トランジスタＱ７のベース
電位がほぼ接地電位となる。従って、トランジスタＱ７
のコレクタには電流が流れなくなるので、位相比較回路
の動作が停止する。

【００３９】図９は図４に示した実施の形態で使用され
ている増幅回路１８の詳細な回路構成を示している。こ
の増幅回路は、トランジスタＱ１１〜Ｑ１８及び抵抗等
によって構成された可変利得増幅回路であり、この回路
の増幅率Ａｖは次式で与えられる。

【００４０】 Ａｖ＝（ＲL ／ＲE ）・（Ｉb ／Ｉa ） … １ ここで、制御信号Ｓ６、すなわちトランジスタＱ１８の
ベース電位がローレベル（論理０）のとき、トランジス
タＱ１７は定電流源として動作する。そのとき、トラン
ジスタＱ１５、Ｑ１６で構成される差動回路の共通エミ
ッタに流れる電流Ｉb の値は次式で与えられる。

【００４１】 Ｉb ＝Ｉb1＋Ｉb2 … ２ 従って、このとき、この増幅回路の増幅率ＡvLは次式で
与えられる。 ＡvL＝（ＲL ／ＲE ）・｛（Ｉb1＋Ｉb2）／Ｉa ｝ … ３ 制御信号Ｓ６がハイレベル（論理１）となり、トランジ
スタＱ１８が飽和状態になると、トランジスタＱ１７の
ベース電位はほぼ接地電位となる。このとき、トランジ
スタＱ１７のコレクタには電流が流れなくなり、トラン
ジスタＱ１５、Ｑ１６で構成される差動回路の共通エミ
ッタに流れる電流Ｉb の値は次式で与えられる。

【００４２】 Ｉb ＝Ｉb1 … ４ このとき、この増幅回路の増幅率ＡvHは次式で与えられ
る。 ＡvH＝（ＲL ／ＲE ）・（Ｉb1／Ｉa ｝ … ５ すなわち、制御信号Ｓ６が論理１のときの増幅率ＡvH
は、論理０のときの増幅率ＡvLよりも低くなる。

【００４３】図１０は図６に示した実施の形態で使用さ
れている増幅回路１９の詳細な回路構成を示している。
この増幅回路は、トランジスタＱ１１〜Ｑ１８及び抵抗
等によって構成された可変利得増幅回路であり、この回
路の増幅率Ａｖは、図９に示した回路の場合と同様に先
の１式で与えられる。

【００４４】ただし、この図１０の可変利得増幅回路で
は、トランジスタＱ１７、Ｑ１８が差動回路を構成して
いるので、トランジスタＱ１５、Ｑ１６により構成され
る差動回路の共通エミッタに流れる電流Ｉb の値が、制
御信号Ｓ６に応じて図１１に示すように連続的に変わる
ようになる。従って、この図１０に示される可変利得増
幅回路では、先の図７に示されるように、利得が連続的
に変化する。

【００４５】

【発明の効果】以上説明したようにこの発明によれば、
過変調波による検波出力の歪みを十分に除去することが
できる同期検波回路を提供することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態による同期検波回
路の構成を示すブロック図。

【図２】図１の同期検波回路の動作の一例を示す波形
図。

【図３】この発明の第２の実施の形態による同期検波回
路の構成を示すブロック図。

【図４】この発明の第３の実施の形態による同期検波回
路の構成を示すブロック図。

【図５】図４の同期検波回路内の増幅回路の利得特性を
示す図。

【図６】この発明の第４の実施の形態による同期検波回
路の構成を示すブロック図。

【図７】図６の同期検波回路内の増幅回路の利得特性を
示す図。

【図８】各実施の形態で使用されている位相比較回路の
詳細な回路図。

【図９】図４に示した実施の形態で使用されている増幅
回路の詳細な回路図。

【図１０】図６に示した実施の形態で使用されている増
幅回路の詳細な回路図。

【図１１】図１０の可変利得増幅回路においてトランジ
スタＱ１５、Ｑ１６により構成される差動回路の共通エ
ミッタに流れる電流Ｉb の値の変化を示す特性図。

【図１２】従来の同期検波回路のブロック図。

【図１３】図１２の従来回路において過変調信号が入力
された場合に検波出力に歪みが発生する様子を示す波形
図。

【符号の説明】

１１…検波回路、 １２…ＰＬＬ回路、 １３…位相比較回路、 １４…ループフィルタ回路、 １５…電圧制御発振回路、 １６…コンパレータ（電圧比較回路）、 １７…スイッチ回路、 １８、１９…増幅回路。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 搬送波によって振幅変調された入力信号
   と位相基準信号との位相を比較し、その位相差に応じた
   誤差信号を発生すると共に制御信号に応じて位相比較動
   作が制御される位相比較回路と、 上記位相比較回路で発生される誤差信号を平滑して直流
   電圧を発生するフィルタ回路と、 上記フィルタ回路で発生される直流電圧に応じた周波数
   で発振して上記位相基準信号を発生する電圧制御発振回
   路と、 上記位相基準信号の位相を基準として上記入力信号を検
   波する検波回路と、 上記検波回路の検波出力信号と所定値の直流電圧とを比
   較し、その比較結果に応じて上記位相比較回路の動作を
   制御する上記制御信号を発生する電圧比較回路とを具備
   したことを特徴とする同期検波回路。
2. 【請求項２】 前記位相比較回路は、前記電圧比較回路
   で発生される制御信号に応じてその比較動作が停止／動
   作状態にされることを特徴とする請求項１に記載の同期
   検波回路。
3. 【請求項３】 搬送波によって振幅変調された入力信号
   と位相基準信号との位相を比較し、その位相差に応じた
   誤差信号を発生する位相比較回路と、 上記位相比較回路で発生される誤差信号を平滑して直流
   電圧を発生するフィルタ回路と、 上記位相比較回路とフィルタ回路との間に挿入され、制
   御信号に応じて開閉制御されるスイッチ回路と、 上記フィルタ回路で発生される直流電圧に応じた周波数
   で発振して上記位相基準信号を発生する電圧制御発振回
   路と、 上記位相基準信号の位相を基準として上記入力信号を検
   波する検波回路と、 上記検波回路の検波出力信号と所定値の直流電圧とを比
   較し、その比較結果に応じて上記スイッチ回路を開閉制
   御する上記制御信号を発生する電圧比較回路とを具備し
   たことを特徴とする同期検波回路。
4. 【請求項４】 搬送波によって振幅変調された入力信号
   と位相基準信号との位相を比較し、その位相差に応じた
   誤差信号を発生する位相比較回路と、 上記位相比較回路で発生される誤差信号を平滑して直流
   電圧を発生するフィルタ回路と、 上記位相比較回路とフィルタ回路との間に挿入され、制
   御信号に応じて利得が制御される増幅回路と、 上記フィルタ回路で発生される直流電圧に応じた周波数
   で発振して上記位相基準信号を発生する電圧制御発振回
   路と、 上記位相基準信号の位相を基準として上記入力信号を検
   波する検波回路と、 上記検波回路の検波出力信号と所定値の直流電圧とを比
   較し、その比較結果に応じて上記増幅回路の利得を制御
   する上記制御信号を発生する電圧比較回路とを具備した
   ことを特徴とする同期検波回路。
5. 【請求項５】 前記増幅回路は、前記電圧比較回路で発
   生される制御信号に応じてその利得が段階的に変わるよ
   うに制御されるものである請求項４に記載の同期検波回
   路。
6. 【請求項６】 前記増幅回路は、前記電圧比較回路で発
   生される制御信号に応じてその利得が連続的に変わるよ
   うに制御されるものである請求項４に記載の同期検波回
   路。
7. 【請求項７】 前記電圧比較回路で前記検波回路の検波
   出力信号と比較される前記直流電圧は、前記検波回路で
   変調度が１００％もしくはその近傍の変調度の前記入力
   信号を検波した際に得られる検波出力電圧に相当する値
   に設定されていることを特徴とする請求項１又は請求項
   ３もしくは請求項４に記載の同期検波回路。