JP4134663B2 - Method for manufacturing plasma display panel - Google Patents

Method for manufacturing plasma display panel Download PDF

Info

Publication number
JP4134663B2
JP4134663B2 JP2002292179A JP2002292179A JP4134663B2 JP 4134663 B2 JP4134663 B2 JP 4134663B2 JP 2002292179 A JP2002292179 A JP 2002292179A JP 2002292179 A JP2002292179 A JP 2002292179A JP 4134663 B2 JP4134663 B2 JP 4134663B2
Authority
JP
Japan
Prior art keywords
substrate
stage
display panel
plasma display
dust
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002292179A
Other languages
Japanese (ja)
Other versions
JP2004127798A (en
Inventor
靖幸 赤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002292179A priority Critical patent/JP4134663B2/en
Publication of JP2004127798A publication Critical patent/JP2004127798A/en
Application granted granted Critical
Publication of JP4134663B2 publication Critical patent/JP4134663B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルの製造方法に関するものである。
【0002】
【従来の技術】
薄型の表示装置に使用されるプラズマディスプレイパネルは、例えば図4に示すように、間に放電空間1を形成するように対向して配置されたガラス製の前面側の基板2と背面側の基板3とを備えている。前面側の基板2上には走査電極4および維持電極5からなる表示電極対を複数配列しており、走査電極4および維持電極5を覆って誘電体層6を形成し、誘電体層6上に酸化マグネシウムからなる保護層7を形成している。
【0003】
また、背面側の基板3上には、走査電極4および維持電極5と直交する方向に複数のデータ電極8を形成し、データ電極8の間に位置するように隔壁9を形成している。隔壁9間の基板3上にはデータ電極8を覆うように蛍光体層10を形成している。なお、データ電極8を覆うように背面側の基板3上に下地誘電体層を形成し、その下地誘電体層上に隔壁9および蛍光体層10を形成する場合もある。
【0004】
放電空間1には、例えばネオンとキセノンの混合ガスからなる放電ガスが、400〜600Torrの圧力で封入されている。表示電極対を構成する走査電極4と維持電極5との間で表示放電を起こさせたときに発生する紫外線によって蛍光体層10を発光させることによりカラー画像を表示している(例えば、特許文献1参照)。
【0005】
【特許文献1】
特開2000−164145号公報
【0006】
【発明が解決しようとする課題】
このようなプラズマディスプレイパネルにおいては、前面側の基板2上に誘電体層6を形成する方法の1つとして、ステージに保持された基板2上にダイコータにより誘電体ペーストを塗布し、その後焼成する方法が用いられているが、この方法によって基板2上に誘電体層6を形成すると、図5に示すように誘電体層6の表面に窪み11が形成されることがあるという課題があった。このような窪み11が誘電体層6の表面に形成された状態でプラズマディスプレイパネルを構成すると、その窪み11の部分で発光輝度が大きくなることや耐圧不良となるために品質不良となってしまう。
【0007】
このような課題について実験、分析などを通じ鋭意検討を重ねた結果、誘電体層6の表面に窪み11が形成される原因については、図6に示すように、基板2上に誘電体ペーストを塗布する際、基板2を吸着保持しているステージ12と基板2との間にダスト13が挟まった状態になっていることが原因であることをつきとめた。すなわち、このようなダスト13が存在するため、基板2が上に凸状となった状態で基板2上に誘電体ペーストを塗布することになり、その結果、誘電体層6の表面に窪み11が形成されていた。特に、大画面が得られるプラズマディスプレイパネルのように、パネルを構成する基板2が大きくなると、製造工程においてダスト13が基板2に付着する可能性が高くなるため、誘電体層6の表面に窪み11が形成されやすくなり、ダスト13の影響による品質不良が発生しやすくなる。
【0008】
本発明は、このような現状に鑑みてなされたものであり、品質不良の発生を抑制できるプラズマディスプレイパネルの製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
この目的を達成するために、本発明は、基板を載せる面に、基板を保持する基板保持部と、載せた基板との間に空間を形成する複数の空間形成部とを有し、その複数の空間形成部を散在して配置するとともに前記空間形成部の周囲全体に前記基板保持部が存在するように構成したステージを用い、そのステージ上にプラズマディスプレイパネル用の基板を保持して基板に加工を行うことを特徴とするプラズマディスプレイパネルの製造方法である。
【0010】
また、本発明は、空間形成部の形状が円形または四角形であることを特徴とする
【0011】
【発明の実施の形態】
以下、本発明の一実施の形態によるプラズマディスプレイパネルの製造方法について、図1〜図3を用いて説明する。
【0012】
図1は、本発明の一実施の形態によるプラズマディスプレイパネルの製造方法を説明するための断面図であり、前面側の基板2上に誘電体層6を形成する工程であって、ダイコータによって、ステージ14上に保持された基板2上に誘電体ペースト15を塗布している状態を示している。プラズマディスプレイパネルは図4を用いて説明したものと同様な構成である。なお、誘電体ペースト15は基板2上に走査電極4および維持電極5を形成した後、それらを覆うように基板2上に塗布するのであるが、図1においては走査電極4および維持電極5を省略して示している。
【0013】
図1に示すように、ステージ14は、基板2を載せる面に、基板保持部16と凹部17とを有している。ステージ14上に基板2を載せたとき、基板2は基板保持部16で保持されることになり、凹部17は、基板2とステージ14との間に空間を形成する空間形成部であり、そこでは基板2とステージ14とが接触しないようになっている。また、基板保持部16の一部には、基板2を真空吸着するための吸着手段である貫通孔18が設けられ、貫通孔18は真空ポンプに接続されており、基板2は、真空ポンプで吸引することによりステージ14に吸着されて保持される。
【0014】
基板2上に誘電体層6を形成する際、まず、ステージ14に基板2を吸着して保持し、ペースト塗布手段19に誘電体ペースト15を供給しながらペースト塗布手段19を矢印20の方向に走行させることにより、誘電体ペースト15を基板2上に塗布する。誘電体ペースト15はペースト供給ポンプ(図示せず)によりペースト塗布手段19に供給され、ペースト塗布手段19の先端部から塗出される。このように、基板2上に誘電体ペースト15を塗布した後、焼成することにより、基板2上に誘電体層6が形成される。
【0015】
図2は、図1に示したステージ14の斜視図であり、破線21はステージ14上に吸着して保持する基板2の位置を表している。図2に示すように、ステージ14の表面(基板2を保持する面)には、貫通孔18の間にストライプ状の凹部17が複数形成されている。ステージ14の材料としては、ステンレス、アルミ合金や石材などが用いられる。
【0016】
前述したように、ステージ14上に基板2を載せたとき、凹部17では基板2の裏面とステージ14とは接触しない。したがって、このような凹部17を設けていないステージに比べて、基板2の裏面にダストが付着していても、ダストが凹部17の中に入り込む確率が高くなり、ステージ14と基板2とが接触する基板保持部16にダストが存在する確率を低下させることができる。したがって、ステージ14と基板2との間にダストが存在することによって誘電体層6に窪みが形成されるような品質不良の発生を抑制することができる。凹部17の形状はストライプ状に限らず、例えば格子状でもよい。すなわち、ステージ14上に基板2を保持したとき、ステージ14と基板2との非接触部分が存在するようにステージ14の表面に凹部を設けておけばよい。
【0017】
図2に示したステージ14において、例えば、幅が10mmであるストライプ状の凹部17を20mmのピッチで配列形成した場合、凹部17を形成していないステージに比べて、基板2とステージ14とが接触している基板保持部16の面積をほぼ半分に低下させることができる。このため、ダストの影響によって誘電体層6に窪みが形成されるような品質不良の発生を低減することができる。
【0018】
次に、本発明の一実施の形態におけるステージの他の例を図3に示す。ステージ22は、基板2を載せる面に、基板保持部16と凹部23とを有しており、基板2を真空吸着するための吸着手段である貫通孔18が基板保持部16の一部に形成されている。ステージ22の材料としては、ステンレス、アルミ合金や石材などが用いられる。破線21はステージ22上に吸着保持する基板2の位置を表している。凹部23は円形状であり、ステージ22の表面において、X方向およびY方向に等間隔で配置形成されている。ステージ22上に基板2を載せたとき、基板2は基板保持部16で保持されることになり、凹部23は、基板2とステージ22との間に空間を形成する空間形成部であり、そこでは基板2とステージ22とが接触しないようになっている。このため、凹部23を設けていないステージと比べると、基板2の裏面にダストが付着していても、このダストが凹部23の中に入り込む確率が高くなり、ステージ22と基板2とが接触する基板保持部16にダストが存在する確率を低下させることができる。したがって、ステージ22と基板2との間にダストが存在することによって誘電体層6に窪みが形成されるような品質不良の発生を抑制することができる。
【0019】
図3に示すステージ22の場合には、その表面のX方向およびY方向において均等配置されるように複数の凹部23が形成されている。このように、複数の凹部23はステージ22の表面内に散在して配置されており、凹部23の間は基板保持部16となっている。このような構成のステージ22に基板2を吸着保持した場合、基板2の全面において、ある程度の間隔で配置された基板保持部16により基板2が保持されることになる。このため、基板保持部16により基板2を保持したとき、基板2の全面にわたって所望の平坦性を得ることができる。特に基板2が大きくなると、凹部23が散在して配置されたステージ22を用いることで、基板2の全面にわたって所望の平坦性を効果的に得ることができる。
【0020】
また、ステージ22の表面に形成した円形状の凹部23について、例えばその直径を10mmとし、X方向およびY方向に中心間距離を15mmとして配置形成した場合、凹部23を形成していないステージに比べて、基板2とステージ22とが接触している基板保持部16の面積を2/3程度に低下させることができる。
【0021】
図3では円形状の凹部23をステージ22の表面に等間隔で配置しているが、等間隔で配置されていなくてもよく、凹部23は円形以外の形状、例えば四角形でもよい。また、凹部23の大きさ、配置間隔や配置パターンなどはダストの影響を低減する効果などを考慮して適宜設定すればよい。
【0022】
また、問題となるダストの大きさは、径が50〜100μm程度と想定されることから、ステージ14、22に設ける凹部17、23の深さが200μm程度であれば、ダストによる品質不良の発生を抑制することができる。もちろん、凹部17、23の深さがダストの径の大きさ以上であればダストによる品質不良の発生を抑制できるので、例えば、凹部17、23のかわりに貫通孔を形成した場合でもダストによる品質不良の発生を抑制することができる。ここで、凹部17、23をかなり深く形成した場合や凹部17、23のかわりに貫通孔を形成した場合には、ステージ14、22の強度が弱まる。特に、ダストの影響を低減するために凹部17、23や貫通孔が占める全面積を大きくした場合には、ステージ14、22の強度が弱まることになり、また、ステージ14、22の材料によっては凹部17、23や貫通孔の形成が困難になる。このため、凹部17、23の深さについては、想定されるダストの径の大きさ以上にするとともに、ステージ14、22の強度などを考慮して適宜設定すればよい。
【0023】
なお、本実施の形態ではダイコータにより前面側の基板2上に誘電体ペースト15を塗布する場合について説明したが、前面側の基板2上や背面側の基板3上に電極を形成するために印刷や露光を行うときなどのように、基板をステージ上に吸着保持して基板に加工を行うとき、本実施の形態によるステージを用いることにより、ダストの影響による品質不良の発生を抑制することができる。また、ステージ表面に基板を真空吸着するための吸着手段である溝が設けられた場合にも、ステージに凹部などの空間形成部を設けることにより、同様の効果を得ることができる。さらに、真空ポンプを用いて基板をステージに吸着保持するのでなく、単に基板をステージ上に載せて基板に加工を行う場合にも、ステージに凹部などの空間形成部を設けることにより、同様の効果を得ることができる。
【0024】
以上のように、凹部などの空間形成部を設けたステージ上に基板を保持し、その基板に加工を行うことにより、ステージと基板との接触部分にダストが存在する確率を低下させることができ、ダストの影響による品質不良の発生を抑制することができる。
【0025】
【発明の効果】
以上の説明から明らかなように、本発明によるプラズマディスプレイパネルの製造方法によれば、基板とステージとの間のダストの影響による品質不良の発生を抑制することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるプラズマディスプレイパネルの製造方法を説明するための断面図
【図2】同プラズマディスプレイパネルの製造方法で使用するステージの斜視図
【図3】同プラズマディスプレイパネルの製造方法で使用するステージの他の例を示す斜視図
【図4】従来のプラズマディスプレイパネルの要部を示す斜視図
【図5】従来のプラズマディスプレイパネルの製造方法において誘電体層の表面に窪みが形成された状態を示す断面図
【図6】従来のプラズマディスプレイパネルの製造方法において誘電体層の表面に窪みが形成される原因を説明するための断面図
【符号の説明】
2、3 基板
14、22 ステージ
16 基板保持部
17、23 凹部
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a plasma display panel.
[0002]
[Prior art]
For example, as shown in FIG. 4, a plasma display panel used in a thin display device includes a glass front substrate 2 and a rear substrate disposed so as to face each other so as to form a discharge space 1 therebetween. 3 is provided. A plurality of display electrode pairs including scan electrodes 4 and sustain electrodes 5 are arranged on the substrate 2 on the front side, and a dielectric layer 6 is formed to cover the scan electrodes 4 and the sustain electrodes 5. A protective layer 7 made of magnesium oxide is formed.
[0003]
On the back substrate 3, a plurality of data electrodes 8 are formed in a direction perpendicular to the scanning electrodes 4 and the sustain electrodes 5, and a partition wall 9 is formed so as to be positioned between the data electrodes 8. A phosphor layer 10 is formed on the substrate 3 between the barrier ribs 9 so as to cover the data electrodes 8. In some cases, a base dielectric layer is formed on the rear substrate 3 so as to cover the data electrodes 8, and the barrier ribs 9 and the phosphor layer 10 are formed on the base dielectric layer.
[0004]
In the discharge space 1, for example, a discharge gas made of a mixed gas of neon and xenon is sealed at a pressure of 400 to 600 Torr. A color image is displayed by causing the phosphor layer 10 to emit light by ultraviolet rays generated when a display discharge is caused between the scan electrode 4 and the sustain electrode 5 constituting the display electrode pair (for example, Patent Documents). 1).
[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 2000-164145
[Problems to be solved by the invention]
In such a plasma display panel, as one method for forming the dielectric layer 6 on the front substrate 2, a dielectric paste is applied to the substrate 2 held on the stage by a die coater, and then fired. Although the method is used, when the dielectric layer 6 is formed on the substrate 2 by this method, there is a problem that the depression 11 may be formed on the surface of the dielectric layer 6 as shown in FIG. . If the plasma display panel is configured with such a depression 11 formed on the surface of the dielectric layer 6, the emission luminance increases at the depression 11 and the breakdown voltage becomes poor, resulting in poor quality. .
[0007]
As a result of intensive studies on such problems through experiments, analyzes, etc., the cause of the formation of the depression 11 on the surface of the dielectric layer 6 is to apply a dielectric paste on the substrate 2 as shown in FIG. It was found that the dust 13 was sandwiched between the stage 12 holding the substrate 2 by suction and the substrate 2 during the process. That is, since such dust 13 exists, the dielectric paste is applied onto the substrate 2 in a state where the substrate 2 is convex upward, and as a result, the depression 11 is formed on the surface of the dielectric layer 6. Was formed. In particular, when the substrate 2 constituting the panel becomes large, such as a plasma display panel capable of obtaining a large screen, there is a high possibility that dust 13 will adhere to the substrate 2 in the manufacturing process. Therefore, the surface of the dielectric layer 6 is depressed. 11 is easily formed, and quality defects due to the influence of the dust 13 are likely to occur.
[0008]
The present invention has been made in view of such a current situation, and an object of the present invention is to provide a method of manufacturing a plasma display panel capable of suppressing the occurrence of quality defects.
[0009]
[Means for Solving the Problems]
In order to achieve this object, the present invention has, on a surface on which a substrate is placed, a substrate holding portion that holds the substrate and a plurality of space forming portions that form spaces between the placed substrates. The space forming portions are dispersedly arranged, and a stage configured so that the substrate holding portion is present all around the space forming portion is used, and a substrate for the plasma display panel is held on the stage to be mounted on the substrate. It is a manufacturing method of the plasma display panel characterized by performing processing.
[0010]
Further, the present invention is characterized in that the shape of the space forming portion is a circle or a rectangle .
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a method for manufacturing a plasma display panel according to an embodiment of the present invention will be described with reference to FIGS.
[0012]
FIG. 1 is a cross-sectional view for explaining a method of manufacturing a plasma display panel according to an embodiment of the present invention, which is a step of forming a dielectric layer 6 on a substrate 2 on the front surface side. The state where the dielectric paste 15 is applied on the substrate 2 held on the stage 14 is shown. The plasma display panel has the same configuration as that described with reference to FIG. The dielectric paste 15 is applied on the substrate 2 so as to cover the scan electrode 4 and the sustain electrode 5 after the scan electrode 4 and the sustain electrode 5 are formed on the substrate 2, but in FIG. It is omitted.
[0013]
As shown in FIG. 1, the stage 14 has a substrate holding portion 16 and a concave portion 17 on the surface on which the substrate 2 is placed. When the substrate 2 is placed on the stage 14, the substrate 2 is held by the substrate holding part 16, and the recess 17 is a space forming part that forms a space between the substrate 2 and the stage 14. The substrate 2 and the stage 14 are not in contact with each other. Further, a part of the substrate holding part 16 is provided with a through hole 18 that is a suction means for vacuum sucking the substrate 2, and the through hole 18 is connected to a vacuum pump. By being sucked, it is sucked and held on the stage 14.
[0014]
When the dielectric layer 6 is formed on the substrate 2, first, the substrate 2 is attracted and held on the stage 14, and the dielectric paste 15 is supplied to the paste application unit 19 while the paste application unit 19 is moved in the direction of the arrow 20. The dielectric paste 15 is applied on the substrate 2 by running. The dielectric paste 15 is supplied to the paste applying means 19 by a paste supply pump (not shown), and is applied from the tip of the paste applying means 19. As described above, the dielectric layer 15 is formed on the substrate 2 by applying the dielectric paste 15 on the substrate 2 and then baking it.
[0015]
FIG. 2 is a perspective view of the stage 14 shown in FIG. 1, and a broken line 21 represents the position of the substrate 2 that is sucked and held on the stage 14. As shown in FIG. 2, a plurality of stripe-shaped recesses 17 are formed between the through holes 18 on the surface of the stage 14 (the surface holding the substrate 2). As the material of the stage 14, stainless steel, aluminum alloy, stone, or the like is used.
[0016]
As described above, when the substrate 2 is placed on the stage 14, the back surface of the substrate 2 and the stage 14 are not in contact with each other in the recess 17. Accordingly, even if dust adheres to the back surface of the substrate 2 as compared with a stage not provided with such a recess 17, the probability that the dust will enter the recess 17 is increased, and the stage 14 and the substrate 2 are in contact with each other. It is possible to reduce the probability that dust is present in the substrate holding part 16 that performs the process. Therefore, it is possible to suppress the occurrence of poor quality such that a depression is formed in the dielectric layer 6 due to the presence of dust between the stage 14 and the substrate 2. The shape of the recess 17 is not limited to a stripe shape, and may be a lattice shape, for example. That is, when the substrate 2 is held on the stage 14, a recess may be provided on the surface of the stage 14 so that a non-contact portion between the stage 14 and the substrate 2 exists.
[0017]
In the stage 14 shown in FIG. 2, for example, when the stripe-shaped recesses 17 having a width of 10 mm are arranged and formed at a pitch of 20 mm, the substrate 2 and the stage 14 are compared with the stage in which the recesses 17 are not formed. The area of the substrate holding part 16 that is in contact can be reduced to almost half. For this reason, generation | occurrence | production of the quality defect that a hollow is formed in the dielectric material layer 6 by the influence of dust can be reduced.
[0018]
Next, another example of the stage according to the embodiment of the present invention is shown in FIG. The stage 22 has a substrate holding part 16 and a recess 23 on the surface on which the substrate 2 is placed, and a through hole 18 that is a suction means for vacuum-sucking the substrate 2 is formed in a part of the substrate holding part 16. Has been. As the material of the stage 22, stainless steel, aluminum alloy, stone, or the like is used. A broken line 21 represents the position of the substrate 2 to be sucked and held on the stage 22. The recesses 23 have a circular shape and are arranged and formed at equal intervals in the X direction and the Y direction on the surface of the stage 22. When the substrate 2 is placed on the stage 22, the substrate 2 is held by the substrate holding part 16, and the recess 23 is a space forming part that forms a space between the substrate 2 and the stage 22. The substrate 2 and the stage 22 are not in contact with each other. For this reason, compared with the stage which does not provide the recessed part 23, even if dust has adhered to the back surface of the board | substrate 2, the probability that this dust will enter into the recessed part 23 becomes high, and the stage 22 and the board | substrate 2 contact. The probability that dust exists in the substrate holding part 16 can be reduced. Therefore, it is possible to suppress the occurrence of a quality defect such that a depression is formed in the dielectric layer 6 due to the presence of dust between the stage 22 and the substrate 2.
[0019]
In the case of the stage 22 shown in FIG. 3, a plurality of recesses 23 are formed so as to be evenly arranged in the X and Y directions on the surface. As described above, the plurality of recesses 23 are scattered and arranged in the surface of the stage 22, and the substrate holding part 16 is formed between the recesses 23. When the substrate 2 is sucked and held on the stage 22 having such a configuration, the substrate 2 is held on the entire surface of the substrate 2 by the substrate holding portions 16 arranged at a certain interval. For this reason, when the substrate 2 is held by the substrate holding portion 16, desired flatness can be obtained over the entire surface of the substrate 2. In particular, when the substrate 2 becomes large, desired flatness can be effectively obtained over the entire surface of the substrate 2 by using the stage 22 in which the concave portions 23 are arranged in a scattered manner.
[0020]
Further, when the circular recess 23 formed on the surface of the stage 22 is arranged and formed, for example, with a diameter of 10 mm and a center distance of 15 mm in the X direction and the Y direction, compared to a stage in which the recess 23 is not formed. Thus, the area of the substrate holding part 16 where the substrate 2 and the stage 22 are in contact can be reduced to about 2/3.
[0021]
In FIG. 3, the circular recesses 23 are arranged at equal intervals on the surface of the stage 22, but they may not be arranged at equal intervals, and the recesses 23 may have a shape other than a circle, for example, a quadrangle. In addition, the size, arrangement interval, arrangement pattern, and the like of the recesses 23 may be set as appropriate in consideration of the effect of reducing the influence of dust.
[0022]
In addition, since the size of the dust in question is assumed to be about 50 to 100 μm in diameter, if the depth of the recesses 17 and 23 provided on the stages 14 and 22 is about 200 μm, quality defects due to dust occur. Can be suppressed. Of course, if the depth of the recesses 17 and 23 is equal to or larger than the diameter of the dust, it is possible to suppress the occurrence of defective quality due to dust. For example, even if through holes are formed instead of the recesses 17 and 23, the quality due to dust The occurrence of defects can be suppressed. Here, when the recesses 17 and 23 are formed considerably deep, or when a through hole is formed instead of the recesses 17 and 23, the strength of the stages 14 and 22 is weakened. In particular, when the total area occupied by the recesses 17 and 23 and the through holes is increased in order to reduce the influence of dust, the strength of the stages 14 and 22 will be weakened, and depending on the material of the stages 14 and 22 It becomes difficult to form the recesses 17 and 23 and the through holes. For this reason, the depths of the recesses 17 and 23 may be set as appropriate in consideration of the strength of the stages 14 and 22 and the like, as well as the size of the assumed dust diameter.
[0023]
In this embodiment, the case where the dielectric paste 15 is applied on the front substrate 2 by the die coater has been described. However, printing is performed to form electrodes on the front substrate 2 or the rear substrate 3. When the substrate is sucked and held on the stage and processed into the substrate, such as when performing exposure, etc., the use of the stage according to this embodiment can suppress the occurrence of quality defects due to the influence of dust. it can. Even when a groove, which is a suction means for vacuum suction of the substrate, is provided on the surface of the stage, the same effect can be obtained by providing a space forming portion such as a recess in the stage. Furthermore, the same effect can be obtained by providing a space forming portion such as a recess in the stage when the substrate is processed by simply placing the substrate on the stage instead of holding the substrate by suction using a vacuum pump. Can be obtained.
[0024]
As described above, by holding a substrate on a stage provided with a space forming part such as a recess and processing the substrate, the probability that dust is present at the contact portion between the stage and the substrate can be reduced. The occurrence of poor quality due to the influence of dust can be suppressed.
[0025]
【The invention's effect】
As is apparent from the above description, according to the plasma display panel manufacturing method of the present invention, it is possible to suppress the occurrence of quality defects due to the influence of dust between the substrate and the stage.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view for explaining a manufacturing method of a plasma display panel according to an embodiment of the present invention. FIG. 2 is a perspective view of a stage used in the manufacturing method of the plasma display panel. FIG. 4 is a perspective view showing a main part of a conventional plasma display panel. FIG. 5 is a perspective view showing a surface of a dielectric layer in a conventional plasma display panel manufacturing method. FIG. 6 is a cross-sectional view illustrating a state in which a dent is formed in the conventional plasma display panel manufacturing method. FIG. 6 is a cross-sectional view for explaining the cause of the formation of a dent on the surface of the dielectric layer.
2, 3 Substrate 14, 22 Stage 16 Substrate holder 17, 23 Recess

Claims (3)

基板を載せる面に、基板を保持する基板保持部と、載せた基板との間に空間を形成する複数の空間形成部とを有し、その複数の空間形成部を散在して配置するとともに前記空間形成部の周囲全体に前記基板保持部が存在するように構成したステージを用い、そのステージ上にプラズマディスプレイパネル用の基板を保持して基板に加工を行うことを特徴とするプラズマディスプレイパネルの製造方法。The surface on which the substrate is placed has a substrate holding portion that holds the substrate, and a plurality of space forming portions that form spaces between the placed substrates, and the plurality of space forming portions are scattered and arranged. What is claimed is: 1. A plasma display panel , comprising: a stage configured to have the substrate holding part around the space forming part; and holding the substrate for the plasma display panel on the stage and processing the substrate. Production method. 空間形成部の形状が円形または四角形であることを特徴とする請求項1に記載のプラズマディスプレイパネルの製造方法。 The method of manufacturing a plasma display panel according to claim 1, wherein the shape of the space forming portion is a circle or a rectangle . 基板保持部に、基板を真空吸着するための吸着手段を設けたことを特徴とする請求項1または2に記載のプラズマディスプレイパネルの製造方法。  The method for manufacturing a plasma display panel according to claim 1, wherein the substrate holding unit is provided with suction means for vacuum suction of the substrate.
JP2002292179A 2002-10-04 2002-10-04 Method for manufacturing plasma display panel Expired - Fee Related JP4134663B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002292179A JP4134663B2 (en) 2002-10-04 2002-10-04 Method for manufacturing plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002292179A JP4134663B2 (en) 2002-10-04 2002-10-04 Method for manufacturing plasma display panel

Publications (2)

Publication Number Publication Date
JP2004127798A JP2004127798A (en) 2004-04-22
JP4134663B2 true JP4134663B2 (en) 2008-08-20

Family

ID=32283516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002292179A Expired - Fee Related JP4134663B2 (en) 2002-10-04 2002-10-04 Method for manufacturing plasma display panel

Country Status (1)

Country Link
JP (1) JP4134663B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683688B1 (en) * 2004-11-04 2007-02-15 삼성에스디아이 주식회사 Apparatus for forming dielectric layer, and method for manufacturing plasma display panel using the same
KR100670313B1 (en) * 2005-03-18 2007-01-16 삼성에스디아이 주식회사 Manufacturing method for plasma display panel and the plasma display panel fabricated thereby
KR100626061B1 (en) 2005-03-18 2006-09-22 삼성에스디아이 주식회사 Plasma display panel

Also Published As

Publication number Publication date
JP2004127798A (en) 2004-04-22

Similar Documents

Publication Publication Date Title
JPH0955166A (en) Color plasma display panel and its manufacture
JP4350724B2 (en) Plasma display panel
JP4134663B2 (en) Method for manufacturing plasma display panel
TWI302328B (en)
JP2001118512A (en) Method for forming plasma display panel and partition
JP3289012B2 (en) Method of manufacturing roll punch for forming partition walls of plasma display panel
JP2007128888A (en) Flat display panel and its manufacturing method
JPH09320475A (en) Plasma display panel
JP4269968B2 (en) Manufacturing method of large display panel
JPH09129140A (en) Plane discharge type plasma display panel
JPH10241576A (en) Color plasma display panel
JP4221974B2 (en) Method for manufacturing plasma display panel
KR100332057B1 (en) Method Of Fabricating Mold For Forming Barrier Rib Of Plasma Display Panel
KR100447126B1 (en) Fabricating method of plasma display panel
KR100536194B1 (en) Plasma display panel
JP2000243303A (en) Structure for back side substrate of discharge type display device
KR100589411B1 (en) Plasma display panel
JP2005149873A (en) Plasma display panel
KR100667129B1 (en) Method for Manufacturing Plasma Display Panel
KR100692025B1 (en) Apparatus and Method for Cleaning of Residual Phosphor Particle for Manufacturing of Plasma Display Panel
JP2003178683A (en) Back plate and plasma display panel
JP2005050559A (en) Manufacturing method of display device
JP2002231143A (en) Gas discharge display device
JP2006150771A (en) Manufacturing method of large-sized display panel
JP2001143609A (en) Method of forming barrier rib in plasma display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050926

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees