JP4134625B2 - Ｐｗｍ電力変換装置および変換方法 - Google Patents
Ｐｗｍ電力変換装置および変換方法 Download PDFInfo
- Publication number
- JP4134625B2 JP4134625B2 JP2002221127A JP2002221127A JP4134625B2 JP 4134625 B2 JP4134625 B2 JP 4134625B2 JP 2002221127 A JP2002221127 A JP 2002221127A JP 2002221127 A JP2002221127 A JP 2002221127A JP 4134625 B2 JP4134625 B2 JP 4134625B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- loss
- pwm
- voltage
- voltage command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、直流電源を３相交流電源に変換してモータの可変速駆動や系統連係を行なうインバータ装置等のＰＷＭ電力変換装置および変換方法に関する。
【０００２】
【従来の技術】
モータの可変速駆動等を行うためにＰＷＭ制御を行うことにより直流電源を３相交流電源に変換するＰＷＭ電力変換装置が用いられている。このようなＰＷＭ電力変換装置では、直流電源をスイッチング素子を用いてスイッチングすることにより３相の各出力相をＰＷＭ制御している。
【０００３】
このようなＰＷＭ電力変換装置の構成を図６に示す。このＰＷＭ電力変換装置は、図６に示されるように、３相交流電源２０１と、整流器２０２と、平滑コンデンサ２０３と、正電圧母線と３相出力の各相との間、および負電圧母線と前記３相出力の各相との間にそれぞれ設けられた６つの半導体スイッチング素子２０４〜２０９を備えている。
【０００４】
また、図示されない制御手段は、入力された各相毎の電圧指令に基づいて６つの半導体スイッチング素子２０４〜２０９をそれぞれ制御することにより直流電圧を３相交流電圧に変換してモータ２１０の可変速駆動を行っている。
【０００５】
３相交流電源２０１からの３相交流電圧は整流器２０２により直流電圧に変換される。そして、この直流電圧は平滑コンデンサ２０３により平滑された後に、半導体スイッチング素子２０４〜２０９によりＰＷＭ制御されたモータ２１０に出力される。
【０００６】
しかし、半導体スイッチング素子２０４〜２０９においてスイッチングが行われる際にはスイッチング損が発生するため、このスイッチング損をできるだけ削減して効率を上げようとする２相変調方式が、例えば特許第３２２９０９４号公報等に提案されている。２相変調方式とは、３相インバータ装置の出力相のうちの１相をＰＷＭしないようにすることにより、スイッチング損を削減し能率の向上を図るようにした変調方式である。
【０００７】
図６に示すようなＰＷＭ電力変換装置において２相変調を行う場合、従来の２相変調方式では、３相の電圧指令の絶対値の大小関係を比較し、その絶対値の大きさが３つの電圧指令のうちの最大となる相をＰＷＭ休止相として選択する。そして、そのＰＷＭ休止相として選択された相に対する電圧指令の極性が正の場合には、その相のＰ側（正電圧母線側）の半導体スイッチング素子（２０４、２０５、２０６）をオンデューティ１００％区間でドライブし、その電圧指令の極性が負の場合にはＮ側（負電圧母線側）の半導体スイッチング素子（２０７、２０８、２０９）をオンデューティ１００％区間でドライブするという方式であった。
【０００８】
図７にこのような従来の２相変調ＰＷＭ方式の波形を示す。図７の例では、位相θが−３０度〜＋３０度の区間および１５０度〜２１０度の区間においてＵ相はＰＷＭ休止相として選択されている。そして、位相θが−３０度〜＋３０度の区間においてはＵ相の電圧指令の極性は正であるため、Ｐ側の半導体スイッチング素子２０４がオン状態となり、位相θが１５０度〜２１０度区間においてはＵ相の電圧指令の極性は負であるため、Ｎ側の半導体スイッチング素子２０７がオン状態となっている。このように半導体スイッチング素子のスイッチングをなくすことで素子に発生する損失を低下させている。
【０００９】
半導体スイッチング素子では、スイッチングを行っていないでただ単にオンさせているだけでもコンダクタンス損が発生する。図８に半導体スイッチング素子２０４に発生する損失特性をしめす。Ｕ相ではスイッチングが行われないため、半導体ロスは、半導体スイッチング素子のオン電圧によるコンダクタンス損になりほぼ流れる電流に比例する。この場合に発生する損失は下記の式（１）のようにあらわされる。
【００１０】
２相変調時の損失 Ｗlos1＝Ｗon×ＩＵ （１）
ここで、Ｗlos1[Ｗ：ワット]は半導体損失であり、Ｗonは単位電流当たりのオン電圧によるコンダクタンス損である。また、ＩＵは半導体スイッチング素子から流れる電流である。
【００１１】
スイッチング損はキャリア周波数が高いほど大きくなる。そのため、キャリア周波数が高い場合には、スイッチング損はコンダクタンス損よりも大きくなる。このようにキャリア周波数が高い場合にはスイッチング損がコンダクタンス損より大きくなるめ、従来の２相変調方式を用いることにより半導体スイッチング素子において発生する損失を削減することができる。しかし、キャリア周波数が低い場合でかつ３相の電圧指令が低い場合にはコンダクタンス損がスイッチング損よりも大きくなってしまい、半導体スイッチング素子をスイッチングをさせた方が全体の半導体損失を低く抑えることができる場合がある。
【００１２】
【発明が解決しようとする課題】
上述した従来のＰＷＭ電力変換装置では、発生する損失を削減して効率を上げるために２相変調方式を用いた場合、キャリア周波数が低くなりコンダクタンス損がスイッチング損よりも大きくなると、かえって全体の半導体損失を増加させてしまう場合があるという問題点があった。
【００１３】
本発明の目的は、キャリア周波数が低くかつ３相の電圧指令が低くなり、コンダクタンス損がスイッチング損よりも大きくなった場合でも、全体の半導体損失を増加させずに最小限に抑えることができる２相変調方式を用いたＰＷＭ電力変換装置および変換方法を提供することである。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明のＰＷＭ電力変換装置は、正電圧母線と３相出力の各相との間、および負電圧母線と前記３相出力の各相との間にそれぞれ設けられた６個の半導体スイッチング素子が備えられ、入力された各相毎の電圧指令に基づいて前記各半導体スイッチング素子をそれぞれ制御することにより直流電圧を３相交流電圧に変換するためのＰＷＭ電力変換装置において、
電圧指令の絶対値の大きさが３相の電圧指令のうちの最大となる相をＰＷＭ休止相とする２相変調方式を用いた場合に該ＰＷＭ休止相の半導体スイッチング素子において発生するコンダクタンス損を第１の損失として計算し、３相のうち電圧指令の絶対値の大きさが３相の電圧指令のうちの中間の大きさとなる相をＰＷＭ休止相とする２相変調方式を用いた場合に電圧指令の絶対値の大きさが最大になる相の半導体スイッチング素子において発生する第２の損失を、スイッチング損＋コンダクタンス損×オンデューティ時間／ＰＷＭ周期という式を用いて計算し、前記第２の損失が前記第１の損失より大きい場合には、電圧指令の絶対値の大きさが３相の電圧指令のうちの最大となる相をＰＷＭ休止相とする２相変調方式を選択し、前記第２の損失が前記第１の損失以下の場合には、電圧指令の絶対値の大きさが３相の電圧指令のうちの中間の大きさとなる相をＰＷＭ休止相とする２相変調方式を選択することを特徴とする。
【００１７】
本発明によれば、キャリア周波数が高くてスイッチング損がコンダクタンス損よりも大きい場合には、電圧指令の絶対値が最も大きな最大相を休止相として固定する従来の２相変調方式を用い、キャリア周波数が低くなりコンダクタンス損がスイッチング損よりも大きくなると、電圧指令の絶対値が中間の相を休止相として固定する本発明による２相変調方式を選択して使用する。そのため、２相変調方式を用いた際に、キャリア周波数が低くかつ３相の電圧指令が低くなり、コンダクタンス損がスイッチング損よりも大きくなった場合でも、全体の半導体損失を増加させずに最小限に抑えることができる。
【００１８】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１９】
本発明の一実施形態のＰＷＭ電力変換装置においても主回路構成は図６に示すような構成であり、半導体スイッチング素子２０４〜２０９の制御方法のみが異なるだけであるため、図６を参照して本発明の一実施形態のＰＷＭ電力変換装置について説明する。
【００２０】
従来のＰＷＭ電力変換装置における２相変調方式は図７に示したように最大相または最小相をオン状態としスイッチングをさせない方式であったが、本実施形態のＰＷＭ電力変換装置における２相変調方式では、最大相または最小相に対してスイッチングを行う。本実施形態のＰＷＭ電力変換装置における２相変調方式では、３相の電圧指令の絶対値の大小関係を比較し、その絶対値の大きさが中間となる相をＰＷＭ休止相として選択する。そして、そのＰＷＭ休止相として選択された相に対する電圧指令の極性が正の場合には、そのＰＷＭ休止相のＰ側（正電圧母線側）の半導体スイッチング素子（２０４、２０５、２０６）をオンデューティ１００％区間でドライブし、ＰＷＭ休止相として選択された相に対する電圧指令の極性が負の場合には、そのＰＷＭ休止相のＮ側（負電圧母線側）の半導体スイッチング素子（２０７、２０８、２０９）をオンデューティ１００％区間でドライブする。
【００２１】
図１にこのような２相変調方式を行う場合のＰＷＭ波形を示す。従来の２相変調方式を示した図７と比較して図１では位相θが−３０度から＋３０度の区間においてはＵ相のＰ側半導体スイッチング素子２０４はスイッチングされており、位相θが１５０度から２１０度の区間においてはＵ相のＮ側半導体スイッチング素子２０７はスイッチングされている。図２に位相θ＝０の時のスイッチング波形を示す。この場合Ｕ相のＰ側の半導体スイッチング素子のオン時間をΔｔとした場合のこのＰ側の半導体スイッチング素子に発生するロスは下記の式（２）のようになる。
【００２２】
Ｗlos2＝(Δt×Ｗon／Ｔpwm＋Ｗsw)×ＩＵ （２）
ここでＷlos2[Ｗ]は半導体損失であり、Ｗonは単位電流当たりのオン電圧によるコンダクタンス損であり、Ｗswは単位電流当たりのスイッチング損である。またＴpwmはキャリア周期（ＰＷＭ周期）である。
【００２３】
この式（２）において、Ｕ相電圧指令が小さいときにはΔｔはほとんど０であるためＷlos2は下記の式（３）のようになる。
【００２４】
Ｗlos2＝Ｗsw×ＩＵ （３）
この場合半導体損失はほとんどスイッチング損になる。
【００２５】
この場合の半導体スイッチング素子において発生するロスを図３に示す。
【００２６】
図３を参照すると、本実施形態による２相変調方式を用いるとスイッチング損がコンダクタンス損より小さい場合で電圧指令が小さい場合には半導体スイッチング素子に発生する損失を少なくすることができることがわかる。
【００２７】
図４にΔｔが無視できない場合の半導体スイッチング素子に発生するロスを示す。
【００２８】
そこで本発明では図１の２相変調方式と図７の２相変調方式を損失の発生する量に応じて使い分ける。
つまり次式のような半導体ロスの比較を行なう。
【００２９】
そして、Ｗon＜(Δt×Ｗon／Ｔpwm＋Ｗsw)の場合は図７に示したような２相変調方式を用い、
Ｗon≧(Δt×Ｗon／Ｔpwm＋Ｗsw)の場合は本発明方式の図１の２相変調方式を用いる。
【００３０】
次に、本実施形態のＰＷＭ電力変換装置の動作について図５のフローチャートを参照して説明する。図５に２相変調方式の選択を行うフローチャートを示す。
【００３１】
先ず、電圧指令Ｖｕ、Ｖｖ、Ｖｗが生成される（ステップ１０１）。次に、ＰＷＭを行わない場合のコンダクタンス損（Ｗlos1）を上記の式（１）を参照して計算する（ステップ１０２）。そして、ＰＷＭをする場合の半導体ロス（Ｗlos2）を上記の式（２）を参照して計算する（ステップ１０３）。
【００３２】
そして、ステップ１０２において算出したコンダクタンス損Ｗlos1と、ステップ１０３において算出した半導体ロスＷlos2との比較を行う（ステップ１０４）。
【００３３】
ステップ１０４において、半導体ロスＷlso2がコンダクタンス損Ｗlso1以下の場合、本実施形態における２相変調方式を用いてＰＷＭ波形を生成する（ステップ１０５）。逆に、ステップ１０４において、半導体ロスＷlso2がコンダクタンス損Ｗlso1よりも大きい場合、図７に示したような従来の２相変調方式を用いてＰＷＭ波形を生成する（ステップ１０６）。
【００３４】
本実施形態のＰＷＭ電力変換装置によれば、キャリア周波数が高くてスイッチング損のほうがコンダクタンス損よりも大きい場合には、図７に示したような従来の２相変調方式を用い、キャリア周波数が低くなりコンダクタンス損がスイッチング損よりも大きくなると、図１に示したような本実施形態による２相変調方式を選択して使用する。このような処理をＰＷＭ波形生成プログラムの中に組み込むことで損失を最小限にすることができる。
【００３５】
【発明の効果】
以上説明したように、本発明のＰＷＭ電力変換装置および方法によれば、２相変調方式を用いた際に、キャリア周波数が低くかつ３相の電圧指令が低くなり、コンダクタンス損がスイッチング損よりも大きくなった場合でも、全体の半導体損失を増加させずに最小限に抑えることができるという効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の３相ＰＷＭ電力変換装置における波形を示す図である。
【図２】損失を計算するためのＵ相ＰＷＭ波形を示す図である。
【図３】低周波でＵ相Ｐ側に発生する損失を示す図である。
【図４】Ｕ相Ｐ側に発生する損失を示す図である。
【図５】本発明の一実施形態の動作を示すフローチャートである。
【図６】３相ＰＷＭ電力変換装置の主回路構成図である。
【図７】従来の３相ＰＷＭ電力変換装置の波形である。
【図８】従来の３相ＰＷＭ電力変換装置においてＵ相Ｐ側に発生する損失を示す図である。
【符号の説明】
１０１〜１０６ ステップ
２０１ ３相交流電源
２０２ 整流器
２０３ 平滑コンデンサ
２０４〜２０９ 半導体スイッチング素子
２１０ モータ
【発明の属する技術分野】
本発明は、直流電源を３相交流電源に変換してモータの可変速駆動や系統連係を行なうインバータ装置等のＰＷＭ電力変換装置および変換方法に関する。
【０００２】
【従来の技術】
モータの可変速駆動等を行うためにＰＷＭ制御を行うことにより直流電源を３相交流電源に変換するＰＷＭ電力変換装置が用いられている。このようなＰＷＭ電力変換装置では、直流電源をスイッチング素子を用いてスイッチングすることにより３相の各出力相をＰＷＭ制御している。
【０００３】
このようなＰＷＭ電力変換装置の構成を図６に示す。このＰＷＭ電力変換装置は、図６に示されるように、３相交流電源２０１と、整流器２０２と、平滑コンデンサ２０３と、正電圧母線と３相出力の各相との間、および負電圧母線と前記３相出力の各相との間にそれぞれ設けられた６つの半導体スイッチング素子２０４〜２０９を備えている。
【０００４】
また、図示されない制御手段は、入力された各相毎の電圧指令に基づいて６つの半導体スイッチング素子２０４〜２０９をそれぞれ制御することにより直流電圧を３相交流電圧に変換してモータ２１０の可変速駆動を行っている。
【０００５】
３相交流電源２０１からの３相交流電圧は整流器２０２により直流電圧に変換される。そして、この直流電圧は平滑コンデンサ２０３により平滑された後に、半導体スイッチング素子２０４〜２０９によりＰＷＭ制御されたモータ２１０に出力される。
【０００６】
しかし、半導体スイッチング素子２０４〜２０９においてスイッチングが行われる際にはスイッチング損が発生するため、このスイッチング損をできるだけ削減して効率を上げようとする２相変調方式が、例えば特許第３２２９０９４号公報等に提案されている。２相変調方式とは、３相インバータ装置の出力相のうちの１相をＰＷＭしないようにすることにより、スイッチング損を削減し能率の向上を図るようにした変調方式である。
【０００７】
図６に示すようなＰＷＭ電力変換装置において２相変調を行う場合、従来の２相変調方式では、３相の電圧指令の絶対値の大小関係を比較し、その絶対値の大きさが３つの電圧指令のうちの最大となる相をＰＷＭ休止相として選択する。そして、そのＰＷＭ休止相として選択された相に対する電圧指令の極性が正の場合には、その相のＰ側（正電圧母線側）の半導体スイッチング素子（２０４、２０５、２０６）をオンデューティ１００％区間でドライブし、その電圧指令の極性が負の場合にはＮ側（負電圧母線側）の半導体スイッチング素子（２０７、２０８、２０９）をオンデューティ１００％区間でドライブするという方式であった。
【０００８】
図７にこのような従来の２相変調ＰＷＭ方式の波形を示す。図７の例では、位相θが−３０度〜＋３０度の区間および１５０度〜２１０度の区間においてＵ相はＰＷＭ休止相として選択されている。そして、位相θが−３０度〜＋３０度の区間においてはＵ相の電圧指令の極性は正であるため、Ｐ側の半導体スイッチング素子２０４がオン状態となり、位相θが１５０度〜２１０度区間においてはＵ相の電圧指令の極性は負であるため、Ｎ側の半導体スイッチング素子２０７がオン状態となっている。このように半導体スイッチング素子のスイッチングをなくすことで素子に発生する損失を低下させている。
【０００９】
半導体スイッチング素子では、スイッチングを行っていないでただ単にオンさせているだけでもコンダクタンス損が発生する。図８に半導体スイッチング素子２０４に発生する損失特性をしめす。Ｕ相ではスイッチングが行われないため、半導体ロスは、半導体スイッチング素子のオン電圧によるコンダクタンス損になりほぼ流れる電流に比例する。この場合に発生する損失は下記の式（１）のようにあらわされる。
【００１０】
２相変調時の損失 Ｗlos1＝Ｗon×ＩＵ （１）
ここで、Ｗlos1[Ｗ：ワット]は半導体損失であり、Ｗonは単位電流当たりのオン電圧によるコンダクタンス損である。また、ＩＵは半導体スイッチング素子から流れる電流である。
【００１１】
スイッチング損はキャリア周波数が高いほど大きくなる。そのため、キャリア周波数が高い場合には、スイッチング損はコンダクタンス損よりも大きくなる。このようにキャリア周波数が高い場合にはスイッチング損がコンダクタンス損より大きくなるめ、従来の２相変調方式を用いることにより半導体スイッチング素子において発生する損失を削減することができる。しかし、キャリア周波数が低い場合でかつ３相の電圧指令が低い場合にはコンダクタンス損がスイッチング損よりも大きくなってしまい、半導体スイッチング素子をスイッチングをさせた方が全体の半導体損失を低く抑えることができる場合がある。
【００１２】
【発明が解決しようとする課題】
上述した従来のＰＷＭ電力変換装置では、発生する損失を削減して効率を上げるために２相変調方式を用いた場合、キャリア周波数が低くなりコンダクタンス損がスイッチング損よりも大きくなると、かえって全体の半導体損失を増加させてしまう場合があるという問題点があった。
【００１３】
本発明の目的は、キャリア周波数が低くかつ３相の電圧指令が低くなり、コンダクタンス損がスイッチング損よりも大きくなった場合でも、全体の半導体損失を増加させずに最小限に抑えることができる２相変調方式を用いたＰＷＭ電力変換装置および変換方法を提供することである。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明のＰＷＭ電力変換装置は、正電圧母線と３相出力の各相との間、および負電圧母線と前記３相出力の各相との間にそれぞれ設けられた６個の半導体スイッチング素子が備えられ、入力された各相毎の電圧指令に基づいて前記各半導体スイッチング素子をそれぞれ制御することにより直流電圧を３相交流電圧に変換するためのＰＷＭ電力変換装置において、
電圧指令の絶対値の大きさが３相の電圧指令のうちの最大となる相をＰＷＭ休止相とする２相変調方式を用いた場合に該ＰＷＭ休止相の半導体スイッチング素子において発生するコンダクタンス損を第１の損失として計算し、３相のうち電圧指令の絶対値の大きさが３相の電圧指令のうちの中間の大きさとなる相をＰＷＭ休止相とする２相変調方式を用いた場合に電圧指令の絶対値の大きさが最大になる相の半導体スイッチング素子において発生する第２の損失を、スイッチング損＋コンダクタンス損×オンデューティ時間／ＰＷＭ周期という式を用いて計算し、前記第２の損失が前記第１の損失より大きい場合には、電圧指令の絶対値の大きさが３相の電圧指令のうちの最大となる相をＰＷＭ休止相とする２相変調方式を選択し、前記第２の損失が前記第１の損失以下の場合には、電圧指令の絶対値の大きさが３相の電圧指令のうちの中間の大きさとなる相をＰＷＭ休止相とする２相変調方式を選択することを特徴とする。
【００１７】
本発明によれば、キャリア周波数が高くてスイッチング損がコンダクタンス損よりも大きい場合には、電圧指令の絶対値が最も大きな最大相を休止相として固定する従来の２相変調方式を用い、キャリア周波数が低くなりコンダクタンス損がスイッチング損よりも大きくなると、電圧指令の絶対値が中間の相を休止相として固定する本発明による２相変調方式を選択して使用する。そのため、２相変調方式を用いた際に、キャリア周波数が低くかつ３相の電圧指令が低くなり、コンダクタンス損がスイッチング損よりも大きくなった場合でも、全体の半導体損失を増加させずに最小限に抑えることができる。
【００１８】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１９】
本発明の一実施形態のＰＷＭ電力変換装置においても主回路構成は図６に示すような構成であり、半導体スイッチング素子２０４〜２０９の制御方法のみが異なるだけであるため、図６を参照して本発明の一実施形態のＰＷＭ電力変換装置について説明する。
【００２０】
従来のＰＷＭ電力変換装置における２相変調方式は図７に示したように最大相または最小相をオン状態としスイッチングをさせない方式であったが、本実施形態のＰＷＭ電力変換装置における２相変調方式では、最大相または最小相に対してスイッチングを行う。本実施形態のＰＷＭ電力変換装置における２相変調方式では、３相の電圧指令の絶対値の大小関係を比較し、その絶対値の大きさが中間となる相をＰＷＭ休止相として選択する。そして、そのＰＷＭ休止相として選択された相に対する電圧指令の極性が正の場合には、そのＰＷＭ休止相のＰ側（正電圧母線側）の半導体スイッチング素子（２０４、２０５、２０６）をオンデューティ１００％区間でドライブし、ＰＷＭ休止相として選択された相に対する電圧指令の極性が負の場合には、そのＰＷＭ休止相のＮ側（負電圧母線側）の半導体スイッチング素子（２０７、２０８、２０９）をオンデューティ１００％区間でドライブする。
【００２１】
図１にこのような２相変調方式を行う場合のＰＷＭ波形を示す。従来の２相変調方式を示した図７と比較して図１では位相θが−３０度から＋３０度の区間においてはＵ相のＰ側半導体スイッチング素子２０４はスイッチングされており、位相θが１５０度から２１０度の区間においてはＵ相のＮ側半導体スイッチング素子２０７はスイッチングされている。図２に位相θ＝０の時のスイッチング波形を示す。この場合Ｕ相のＰ側の半導体スイッチング素子のオン時間をΔｔとした場合のこのＰ側の半導体スイッチング素子に発生するロスは下記の式（２）のようになる。
【００２２】
Ｗlos2＝(Δt×Ｗon／Ｔpwm＋Ｗsw)×ＩＵ （２）
ここでＷlos2[Ｗ]は半導体損失であり、Ｗonは単位電流当たりのオン電圧によるコンダクタンス損であり、Ｗswは単位電流当たりのスイッチング損である。またＴpwmはキャリア周期（ＰＷＭ周期）である。
【００２３】
この式（２）において、Ｕ相電圧指令が小さいときにはΔｔはほとんど０であるためＷlos2は下記の式（３）のようになる。
【００２４】
Ｗlos2＝Ｗsw×ＩＵ （３）
この場合半導体損失はほとんどスイッチング損になる。
【００２５】
この場合の半導体スイッチング素子において発生するロスを図３に示す。
【００２６】
図３を参照すると、本実施形態による２相変調方式を用いるとスイッチング損がコンダクタンス損より小さい場合で電圧指令が小さい場合には半導体スイッチング素子に発生する損失を少なくすることができることがわかる。
【００２７】
図４にΔｔが無視できない場合の半導体スイッチング素子に発生するロスを示す。
【００２８】
そこで本発明では図１の２相変調方式と図７の２相変調方式を損失の発生する量に応じて使い分ける。
つまり次式のような半導体ロスの比較を行なう。
【００２９】
そして、Ｗon＜(Δt×Ｗon／Ｔpwm＋Ｗsw)の場合は図７に示したような２相変調方式を用い、
Ｗon≧(Δt×Ｗon／Ｔpwm＋Ｗsw)の場合は本発明方式の図１の２相変調方式を用いる。
【００３０】
次に、本実施形態のＰＷＭ電力変換装置の動作について図５のフローチャートを参照して説明する。図５に２相変調方式の選択を行うフローチャートを示す。
【００３１】
先ず、電圧指令Ｖｕ、Ｖｖ、Ｖｗが生成される（ステップ１０１）。次に、ＰＷＭを行わない場合のコンダクタンス損（Ｗlos1）を上記の式（１）を参照して計算する（ステップ１０２）。そして、ＰＷＭをする場合の半導体ロス（Ｗlos2）を上記の式（２）を参照して計算する（ステップ１０３）。
【００３２】
そして、ステップ１０２において算出したコンダクタンス損Ｗlos1と、ステップ１０３において算出した半導体ロスＷlos2との比較を行う（ステップ１０４）。
【００３３】
ステップ１０４において、半導体ロスＷlso2がコンダクタンス損Ｗlso1以下の場合、本実施形態における２相変調方式を用いてＰＷＭ波形を生成する（ステップ１０５）。逆に、ステップ１０４において、半導体ロスＷlso2がコンダクタンス損Ｗlso1よりも大きい場合、図７に示したような従来の２相変調方式を用いてＰＷＭ波形を生成する（ステップ１０６）。
【００３４】
本実施形態のＰＷＭ電力変換装置によれば、キャリア周波数が高くてスイッチング損のほうがコンダクタンス損よりも大きい場合には、図７に示したような従来の２相変調方式を用い、キャリア周波数が低くなりコンダクタンス損がスイッチング損よりも大きくなると、図１に示したような本実施形態による２相変調方式を選択して使用する。このような処理をＰＷＭ波形生成プログラムの中に組み込むことで損失を最小限にすることができる。
【００３５】
【発明の効果】
以上説明したように、本発明のＰＷＭ電力変換装置および方法によれば、２相変調方式を用いた際に、キャリア周波数が低くかつ３相の電圧指令が低くなり、コンダクタンス損がスイッチング損よりも大きくなった場合でも、全体の半導体損失を増加させずに最小限に抑えることができるという効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の３相ＰＷＭ電力変換装置における波形を示す図である。
【図２】損失を計算するためのＵ相ＰＷＭ波形を示す図である。
【図３】低周波でＵ相Ｐ側に発生する損失を示す図である。
【図４】Ｕ相Ｐ側に発生する損失を示す図である。
【図５】本発明の一実施形態の動作を示すフローチャートである。
【図６】３相ＰＷＭ電力変換装置の主回路構成図である。
【図７】従来の３相ＰＷＭ電力変換装置の波形である。
【図８】従来の３相ＰＷＭ電力変換装置においてＵ相Ｐ側に発生する損失を示す図である。
【符号の説明】
１０１〜１０６ ステップ
２０１ ３相交流電源
２０２ 整流器
２０３ 平滑コンデンサ
２０４〜２０９ 半導体スイッチング素子
２１０ モータ
Claims (2)
- 正電圧母線と３相出力の各相との間、および負電圧母線と前記３相出力の各相との間にそれぞれ設けられた６個の半導体スイッチング素子が備えられ、入力された各相毎の電圧指令に基づいて前記各半導体スイッチング素子をそれぞれ制御することにより直流電圧を３相交流電圧に変換するためのＰＷＭ電力変換装置において、
電圧指令の絶対値の大きさが３相の電圧指令のうちの最大となる相をＰＷＭ休止相とする２相変調方式を用いた場合に該ＰＷＭ休止相の半導体スイッチング素子において発生するコンダクタンス損を第１の損失として計算し、電圧指令の絶対値の大きさが３相の電圧指令のうちの中間の大きさとなる相をＰＷＭ休止相とする２相変調方式を用いた場合に電圧指令の絶対値の大きさが最大になる相の半導体スイッチング素子において発生する第２の損失を、スイッチング損＋コンダクタンス損×オンデューティ時間／ＰＷＭ周期という式を用いて計算し、前記第２の損失が前記第１の損失より大きい場合には、電圧指令の絶対値の大きさが３相の電圧指令のうちの最大となる相をＰＷＭ休止相とする２相変調方式を選択し、前記第２の損失が前記第１の損失以下の場合には、電圧指令の絶対値の大きさが３相の電圧指令のうちの中間の大きさとなる相をＰＷＭ休止相とする２相変調方式を選択することを特徴とするＰＷＭ電力変換装置。 - 正電圧母線と３相出力の各相との間、および負電圧母線と前記３相出力の各相との間にそれぞれ設けられた６個の半導体スイッチング素子が備えられ、入力された各相毎の電圧指令に基づいて前記各半導体スイッチング素子をそれぞれ制御することにより直流電圧を３相交流電圧に変換するためのＰＷＭ電力変換方法において、
電圧指令の絶対値の大きさが３相の電圧指令のうちの最大となる相をＰＷＭ休止相とする２相変調方式を用いた場合に該ＰＷＭ休止相の半導体スイッチング素子において発生するコンダクタンス損を第１の損失として計算するステップと、
電圧指令の絶対値の大きさが３相の電圧指令のうちの中間の大きさとなる相をＰＷＭ休止相とする２相変調方式を用いた場合に電圧指令の絶対値の大きさが最大になる相の半導体スイッチング素子において発生する第２の損失を、スイッチング損＋コンダクタンス損×オンデューティ時間／ＰＷＭ周期という式を用いて計算するステップと、
前記第２の損失が前記第１の損失より大きい場合には、電圧指令の絶対値の大きさが３相の電圧指令のうちの最大となる相をＰＷＭ休止相とする２相変調方式を選択し、前記第２の損失が前記第１の損失以下の場合には、電圧指令の絶対値の大きさが３相の電圧指令のうちの中間の大きさとなる相をＰＷＭ休止相とする２相変調方式を選択するステップと
を備えたことを特徴とするＰＷＭ電力変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002221127A JP4134625B2 (ja) | 2002-07-30 | 2002-07-30 | Ｐｗｍ電力変換装置および変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002221127A JP4134625B2 (ja) | 2002-07-30 | 2002-07-30 | Ｐｗｍ電力変換装置および変換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004064911A JP2004064911A (ja) | 2004-02-26 |
| JP4134625B2 true JP4134625B2 (ja) | 2008-08-20 |
Family
ID=31941537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002221127A Expired - Fee Related JP4134625B2 (ja) | 2002-07-30 | 2002-07-30 | Ｐｗｍ電力変換装置および変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4134625B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4807325B2 (ja) * | 2006-11-14 | 2011-11-02 | 株式会社デンソー | モータ駆動装置及びモータ駆動方法 |
| JP2010154726A (ja) * | 2008-12-26 | 2010-07-08 | Fuji Electric Systems Co Ltd | 電力変換器の制御方法 |
| JP5428749B2 (ja) * | 2009-10-22 | 2014-02-26 | ダイキン工業株式会社 | インバータの制御方法 |
-
2002
- 2002-07-30 JP JP2002221127A patent/JP4134625B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004064911A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5377634B2 (ja) | 負荷駆動システムの制御装置 | |
| JP5928647B2 (ja) | 電力変換装置 | |
| JP6659190B2 (ja) | 電力変換装置、および電力変換システム | |
| CN103858330B (zh) | 用于电机的变流器以及用于控制功率开关的方法 | |
| CN106487287A (zh) | 一种无刷直流电机换相转矩波动抑制方法 | |
| JP2017077061A (ja) | 制御器および交流電動機駆動装置 | |
| CN106797187A (zh) | 电力转换装置、具备其的电动机驱动装置、鼓风机及压缩机、以及具备它们中的至少一方的空调机、冰箱和制冷机 | |
| TW200924366A (en) | Matrix converter | |
| JPH1118489A (ja) | 同期電動機の駆動制御装置 | |
| JP4423950B2 (ja) | 交流交流直接変換器の制御装置 | |
| CN107241029A (zh) | 一种窄脉冲控制方法、装置及系统 | |
| JP4059083B2 (ja) | 電力変換装置 | |
| JP4134625B2 (ja) | Ｐｗｍ電力変換装置および変換方法 | |
| JPH08251947A (ja) | 電力変換装置の回生制御装置 | |
| JPH11206130A (ja) | 電源装置 | |
| JP2006288035A (ja) | 電力変換システム | |
| JP3541887B2 (ja) | 電力変換装置 | |
| JP4622840B2 (ja) | 交流交流直接変換器の制御装置 | |
| JP4517762B2 (ja) | スイッチング制御方法、整流装置及び駆動システム | |
| JP7202244B2 (ja) | 電力変換装置 | |
| JP2016103886A (ja) | モータ制御装置 | |
| JPH05308778A (ja) | 電気自動車駆動用インバータ | |
| US10924034B2 (en) | Method for controlling a converter, control device for a converter and converter | |
| JP2014054037A (ja) | 一相変調式の可変速モータ駆動装置 | |
| JP4600731B2 (ja) | 交流交流直接変換装置の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |