JP4130444B2

JP4130444B2 - スイッチング電源装置

Info

Publication number: JP4130444B2
Application number: JP2005062958A
Authority: JP
Inventors: 勝夫櫻井
Original assignee: Toshiba Corp; Toshiba Solutions Corp
Current assignee: Toshiba Corp; Toshiba Digital Solutions Corp
Priority date: 2005-03-07
Filing date: 2005-03-07
Publication date: 2008-08-06
Anticipated expiration: 2025-03-07
Also published as: JP2006246686A

Description

本発明は、計測器用の電源装置に関し、特に、入力電圧範囲の広い電力量計用に好適なスイッチング電源装置に関する。

従来、計測器用の電源装置として、スイッチング電源装置が知られている。図２は、従来のスイッチング電源装置の回路構成を示す図である。このスイッチング電源装置は、大きく分けると、入力される交流を直流に変換する整流平滑部、トランスＴ１の１次側に配置された１次側回路およびトランスＴ１の２次側に配置された２次側回路から構成されている。

整流平滑部は、入力端子Ｐ０〜Ｐ３、フィルタ１１、整流回路１２およびコンデンサＣ１から構成されている。入力端子Ｐ０〜Ｐ３は、入力された単相、三相または中性線を有する三相交流電力をフィルタ１１に送る。フィルタ１１は、入力端子Ｐ０〜Ｐ３から入力された交流電力からノイズを除去し、整流回路１２に送る。

整流回路１２は、８個の整流ダイオードＤ１〜Ｄ８から構成されており、フィルタ１１からの交流電力を全波整流する。この整流回路１２の出力端子間にはコンデンサＣ１が接続されている。このコンデンサＣ１は、整流回路１２からの全波整流された脈流を含む直流を平滑化する。このコンデンサＣ１の両端電圧が１次側回路の直流入力電圧として使用される。

１次側回路は、主スイッチング素子Ｑ２、抵抗Ｒ１０、抵抗Ｒ１２、制御回路１３、起動回路１４、入力検出回路１９および整流平滑回路２０から構成されている。

主スイッチング素子Ｑ２は、例えばＮチャネルＭＯＳＦＥＴ（以下、単に「ＭＯＳＦＥＴ」という）から構成されており、そのドレインは１次巻線Ｎ１を介してコンデンサＣ１の正極端子に接続され、ソースは電流検出抵抗Ｒ１２を介してコンデンサＣ１の負極端子に接続され、ゲートは制御回路１３に接続されている。また、このＭＯＳＦＥＴのソース−ゲート間には、抵抗Ｒ１０が接続されている。電流検出抵抗Ｒ１２は、主スイッチング素子Ｑ２のソース−ドレイン間に流れる電流を検出するために設けられており、ソースに流れる電流の一部Ｉ−ＳＥＮＣＥを制御回路１３に送る。なお、電流検出抵抗Ｒ１２は、必要に応じて挿入される。

制御回路１３は、フライバックレギュレータのＰＷＭ（Pulse Width Modulation）制御回路やドライブ回路を含み、主スイッチング素子Ｑ２のオン／オフを制御する。すなわち、制御回路１３は、２次側回路からフィードバックされる出力電圧に応じたパルス幅を有する信号Ｆ−ＤＲＶを生成して主スイッチング素子Ｑ２のゲートに送り、主スイッチング素子Ｑ２をオン／オフさせてＰＷＭ制御を行う。この制御回路１３は、コンデンサＣ１の正極端子に接続された起動回路１４から供給される電圧により起動される。起動回路１４は、直列に接続された抵抗Ｒ１、Ｒ２およびＲ３から構成されている。

制御回路１３の電源ＶＣＣは、整流平滑回路２０から供給される。整流平滑回路２０は、トランスＴ１の補助巻線（３次巻線）Ｎ４の一端にアノードが接続されたダイオードＤ１３、補助巻線Ｎ４の他端に一端が接続された抵抗Ｒ１５、およびダイオードＤ１３のカソードと抵抗Ｒ１５の他端との間に接続されたコンデンサＣ８から構成されている。コンデンサＣ８の両端電圧が、制御回路１３の電源ＶＣＣとして該制御回路１３に供給される。

入力検出回路１９は、コンデンサＣ１の両端間に直列接続された入力検出用の分割抵抗Ｒ８およびＲ９、抵抗Ｒ９に並列に接続されたコンデンサＣ３、抵抗Ｒ８と抵抗Ｒ９の接続点にリファレンス端子が接続されたシャントレギュレータＩＣ１、シャントレギュレータＩＣ１のカソードに一端が接続された抵抗Ｒ１１、この抵抗Ｒ１１の他端と電源ＶＣＣとの間に接続された抵抗Ｒ１３、この抵抗Ｒ１３の両端に入力端子（フォトダイオード）が接続されたフォトカプラＤＳ１、およびフォトカプラＤＳ１の出力端子（フォトトランジスタ）に接続された抵抗Ｒ１４から構成されている。

また、２次側回路は、出力回路３０、出力検出回路３１およびフォトカプラＤＳ２から構成されている。出力回路３０は、２次巻線Ｎ３の一端にアノードが接続されたダイオードＤ１２、ダイオードＤ１２のカソードと２次巻線Ｎ３の他端との間に接続されたコンデンサＣ５およびＣ６、ダイオードＤ１２のカソードに一端が接続されたインダクタＬ２およびインダクタＬ２の他端と２次巻線Ｎ３の他端との間に接続されたコンデンサＣ７から構成されている。このコンデンサＣ７の両端に出力端子が設けられている。

出力検出回路３１は、コンデンサＣ６の両端の電圧を検出する。この出力検出回路３１で検出された電圧は、フォトカプラＤＳ２を介して１次側の制御回路１３にフィードバックされ、ＰＷＭ制御に使用される。

上記のように構成されるスイッチング電源装置の通常の動作を説明する。入力端子Ｐ０〜Ｐ３に入力された電圧は、整流回路１２によって全波整流され、コンデンサＣ１を介して１次側回路に供給される。

具体的には、コンデンサＣ１の両端電圧は、トランスＴ１の１次巻線Ｎ１、主スイッチング素子Ｑ２および抵抗Ｒ１２からなる直列回路に印加される。この状態で、主スイッチング素子Ｑ２が制御回路１３からの信号Ｆ−ＤＲＶに応じてスイッチング動作することにより、出力回路３０から所望の出力が得られる。

また、このスイッチング電源装置では、起動のために制御回路１３に電力を供給する必要があることから、コンデンサＣ１の正極端子から起動回路１４を介して制御回路１３に電力が供給される。この場合、起動回路１４の抵抗値は、最低入力電圧でも制御回路１３を起動できるように設定されるため、例えば電力量計用のスイッチング電源装置のように入力電圧の範囲が広い装置では、入力電圧が高いときに起動回路１４における電力損失が大きくなり、効率が大きく低下する。入力電圧は、例えば、ＡＣ１００Ｖ±１０％定格の機器ではＡＣ９０〜１１０Ｖを平滑した約１００Ｖ〜１５６Ｖ、ＡＣ１００−２４０Ｖ±１５％定格の機器で約９３〜３９０Ｖとなる。

一方、計測器の入力電圧の範囲としては、単相／三相、１００−２４０Ｖ、更に単一故障などの条件を考慮に入れて平滑電圧換算で３９Ｖ〜８８０Ｖと規定されている。例えば起動に１ｍＡを必要とした場合、起動に必要な電圧を１０Ｖとすると、起動抵抗で消費する電力の最大値は、ＡＣ１００Ｖ±１０％定格の機器では、「１５６²／（（１００−１０）／１ｍＡ）＝２７０ｍＷ」、ＡＣ１００−２４０Ｖ±１５％定格の機器では、「３９０²／（（９３−１０）／１ｍＡ）＝１．８３Ｗ」となる。また、計測器では、「８８０²／（（３９−１０）／１ｍＡ）＝２６．７Ｗ」となり、ＡＣ１００Ｖ±１０％定格の機器と比較すると、１００倍近い電力損失となる。

このような問題を解消する技術として、起動時のみ起動抵抗に電流を流し、それ以外は切り離す回路を備えたスイッチング電源装置が知られている（例えば、特許文献１参照）。

このスイッチング電源装置は、入力側の１次巻線と出力側の２次巻線とを備える変圧器と、１次巻線と直列に接続され、１次巻線への給電を入切する主スイッチング素子と、この主スイッチ素子の入切動作を制御するＲＣＣ制御回路と、スイッチング電源装置の起動時に、主スイッチング素子をオン動作させるため、主スイッチング素子に電圧を印加する起動回路とを備える。

スイッチング電源装置は、起動回路に直列に接続され、起動回路への給電を入切するスイッチ回路と、２次巻線からの出力電圧が所定電圧に達したことを検知する出力電圧検知回路と、この出力電圧検知回路の検知に基づいて、起動回路への給電をオフにするようにスイッチ回路を制御するスイッチ制御回路とを備えている。

このスイッチング電源装置によれば、主スイッチング素子のオン・オフ（入切）動作を制御する回路に影響を与えることなく、起動後に起動回路の消費電力を抑えることができる。
特開２００３−１１１３９７号公報

しかしながら、上述した特許文献１に開示されたスイッチング電源装置は、起動時のみ起動抵抗に電流を流し、それ以外は切り離す回路を実現するためには、切り離し用のスイッチ素子を別途設ける必要があり、コスト高を招くという問題がある。

また、上述した従来のスイッチング電源装置では、主スイッチング素子Ｑ２のドレイン−ソース間には、フライバックレギュレータであるため、下式（１）で示す電圧Ｖds（Ｑ２）が印加される。

Ｖds（Ｑ２）≒コンデンサＣ１の両端電圧＋出力電圧＊Ｎ１／Ｎ３・・・（１）
ここで、Ｎ１／Ｎ３はトランスＴ１の巻数比である。

トランスＴ１の巻数比はある程度の調整が可能であるが、一般的には、電圧Ｖds（Ｑ２）は、コンデンサＣ１の両端電圧の１．５〜２倍程度となる。これを計測器の仕様として用いられる電圧３９Ｖ〜８８０Ｖで考えると、主スイッチング素子Ｑ２には１５００Ｖ以上の耐圧が必要になるので、現状発売されている素子では選択肢が狭くなる。

また、上述した従来のスイッチング電源装置では、出力を保持できなくなる前にＰＯＷＥＲＦＡＩＬ信号を出力する必要があるために、入力検出回路１９によって、コンデンサＣ１の両端電圧（入力を全波整流した電圧）を検出している。従って、コンデンサＣ１の両端電圧を検出するための抵抗Ｒ８およびＲ９によって電力を消費するので、起動回路１４程ではないが、電力損失が大きくなり、また、電圧印加による安全性を考慮すると、多くの沿面距離が必要になるので、実装面積が大きくなってしまうという問題がある。

本発明は、上述した問題を解消するためになされたものであり、その課題は、主スイッチング素子の選択肢を広げることができるとともに、消費電力を小さくできる低コストで小型化が可能なスイッチング電源装置を提供することにある。

第１の発明に係るスイッチング電源装置は、上記課題を達成するために、トランスの１次巻線に直列に接続された主スイッチング素子と、主スイッチング素子をスイッチングさせてＰＷＭ制御を行う制御回路とを備えたスイッチング電源装置であって、入力された直流電流が起動抵抗と整流素子とを流れることにより発生された電圧によってオンする第１スイッチング素子、主電極が起動抵抗と整流素子との接続点に接続された第２スイッチング素子を含む起動回路と、第１スイッチング素子に直列に接続されたコンデンサを有し、第１スイッチング素子をスイッチングさせることにより、電源から入力された直流電圧より低い直流電圧をコンデンサに出力する降圧チョッパ回路とを備え、電源が投入されると、起動抵抗を介して第１スイッチング素子がオンしてコンデンサに電荷が充電され、制御回路は、コンデンサの両端電圧が制御回路の起動に必要な電圧に達した時に動作を開始し、第２スイッチング素子をオンさせて起動抵抗により第１スイッチング素子がオンするのを停止させ、第１スイッチング素子の制御電極に印加される制御信号により第１スイッチング素子がスイッチング動作を開始することにより降圧チョッパ回路から出力される電圧が印加される主スイッチング素子をスイッチングさせてＰＷＭ制御を行うことを特徴とする。

第２の発明に係るスイッチング電源装置は、第１の発明に係るスイッチング電源装置において、スイッチング素子および主スイッチング素子は、ＮチャネルＭＯＳＦＥＴから成り、降圧チョッパ回路は、直流が入力される端子間に配置され、且つ、スイッチング素子、コンデンサおよびインダクタの順で直列に接続された直列回路を含み、主スイッチング素子のソースは、コンデンサとインダクタとの接続点に接続されていることを特徴とする。

第３の発明に係るスイッチング電源装置は、第１または第２の発明に係るスイッチング電源装置において、降圧チョッパ回路の出力電圧を抵抗分割することにより得られる電圧に基づいて入力電圧の低下による出力電圧の低下を検出する入力検出回路を備えたことを特徴とする。

第１の発明に係るスイッチング電源装置によれば、起動回路での電力損失を少なくするために起動回路に使用されるスイッチング素子と、降圧チョッパ回路でスイッチングさせるために使用されるスイッチング素子とを兼用するように構成したので、起動回路での電力損失を少なくできるとともに、そのために使用する素子数を減らすことができる。

また、主スイッチング素子に降圧チョッパ回路の出力である低い電圧が印加されるように構成し、この主スイッチング素子をスイッチングさせてＰＷＭ制御するように構成したので、入力電圧が高い場合であっても、主スイッチング素子として耐圧の低いものを使用することができる。その結果、入力電圧範囲が広い電力量計であっても、耐圧の低い汎用の素子を使用することができ、素子の選択肢が広がる。

また、第２の発明に係るスイッチング電源装置によれば、スイッチング素子および主スイッチング素子をＮチャネルＭＯＳＦＥＴから構成し、降圧チョッパ回路は、直流が入力される端子間に配置された、スイッチング素子、コンデンサおよびインダクタの順で直列に接続された直列回路から構成し、つまり、降圧チョッパ回路の通常の構成からインダクタとコンデンサを入れ替えるように構成し、主スイッチング素子のソースは、コンデンサとインダクタとの接続点に接続したので、スイッチング素子および主スイッチング素子であるＮチャネルのＭＯＳＦＥＴのソース電位を安定させることができる。その結果、スイッチング素子を制御する降圧チョッパ回路と主スイッチング素子を制御する制御回路をフォトカプラ、パルストランスなどといった素子を使用しないで共通化することができる。これにより、部品点数も減らすことができる。

また、第３の発明に係るスイッチング電源装置によれば、入力検出回路において、入力電圧の低下による出力電圧の低下の検出は、降圧チョッパ回路の出力電圧を抵抗分割することにより得られる電圧に基づいて行うように構成したので、入力電圧の低下を検出する際、入力電圧を直接監視せずに検出することができる。その結果、入力検出回路における電力損失を低減でき、また、低電圧で入力電圧を検出できるので部品の実装が容易になるとともに小型化が可能になる。

以下、本発明の実施例に係るスイッチング電源装置を、図面を参照しながら詳細に説明する。

なお、以下では、背景技術の欄で説明した従来のスイッチング電源装置の構成と同一または相当する部分には、背景技術の欄で使用した符号と同一の符号を付して説明する。

図１は、本発明に係るスイッチング電源装置の回路構成を示す図である。このスイッチング電源装置は、大きく分けると、入力される交流を直流に変換する整流平滑部、トランスＴ２の１次側に配置された１次側回路およびトランスＴ２の２次側に配置された２次側回路から構成されている。

トランスＴ２は、1次巻線Ｎ１、この1次巻線Ｎ１に結合する2次巻線Ｎ３、1次巻線Ｎ１に結合する３次巻線Ｎ２を有する。

整流平滑部は、入力端子Ｐ０〜Ｐ３、フィルタ１１、整流回路１２およびコンデンサＣ１から構成されている。入力端子Ｐ０〜Ｐ３は、入力された単相、三相または中性線を有する三相交流電力をフィルタ１１に送る。フィルタ１１は、入力端子Ｐ０〜Ｐ３から入力された交流電力からノイズを除去し、整流回路１２に送る。整流回路１２は、８個の整流ダイオードＤ１〜Ｄ８から構成されており、フィルタ１１からの交流電力を全波整流する。この整流回路１２の出力端子間にはコンデンサＣ１が接続されている。このコンデンサＣ１は、整流回路１２からの全波整流された脈流を含む直流を平滑化する。このコンデンサＣ１の両端電圧が１次側回路の直流入力電圧として使用される。

１次側回路は、主スイッチング素子Ｑ２、抵抗Ｒ１０、抵抗Ｒ１２、制御回路１３ａ、起動回路１４ａ、降圧チョッパ回路１５、降圧チョッパ制御回路１６、ＶＣＣ電圧検出回路１７、整流平滑回路１８および入力検出回路１９から構成されている。

主スイッチング素子Ｑ２は、例えばＭＯＳＦＥＴから構成されており、そのドレインはトランスＴ２の１次巻線Ｎ１を介して降圧チョッパ回路１５の内部のコンデンサＣ２の正極端子に接続され、ソースは電流検出抵抗Ｒ１２を介してコンデンサＣ２の負極端子に接続され、ゲートは制御回路１３ａに接続されている。また、このＭＯＳＦＥＴのソース−ゲート間には、抵抗Ｒ１０が接続されている。電流検出抵抗Ｒ１２は、主スイッチング素子Ｑ２のソース−ドレイン間に流れる電流を検出するために設けられており、ソースに流れる電流の一部Ｉ−ＳＥＮＣＥを制御回路１３ａに送る。なお、電流検出抵抗Ｒ１２は、必要に応じて挿入される。

制御回路１３ａは、フライバックレギュレータのＰＷＭ制御回路やドライブ回路を含み、主スイッチング素子Ｑ２のオン／オフを制御する。すなわち、制御回路１３ａは、２次側回路からフィードバックされる出力電圧に応じたパルス幅を有する信号Ｆ−ＤＲＶを生成して主スイッチング素子Ｑ２のゲートに送り、主スイッチング素子Ｑ２をオン／オフさせてＰＷＭ制御を行う。この制御回路１３ａは、起動回路１４ａから供給される電源ＶＣＣにより起動される。

起動回路１４ａは、起動用のドロッパ回路として機能し、起動抵抗Ｒ４、ダイオードＤ９、抵抗Ｒ５、抵抗Ｒ６、抵抗Ｒ７、トランジスタＱ３およびトランジスタＱ１から構成されている。トランジスタＱ１は、例えばＭＯＳＦＥＴから構成されている。トランジスタＱ１のゲートは、降圧チョッパ制御回路１６の出力端子に接続されるとともに、ダイオードＤ９のカソードに接続されている。ダイオードＤ９のアノードは、起動抵抗Ｒ４を介してコンデンサＣ１の正極端子に接続されている。また、トランジスタＱ１のドレインはコンデンサＣ１の正極端子に接続され、ソースは制御回路１３ａの電源端子に接続されている。

このトランジスタＱ１のソースに接続されている方を正極（ＶＣＣ）とし、インダクタＬ１に接続されている方を負極（ＶＥＥ）とするコンデンサＣ２の両端電圧が電源として制御回路１３ａに供給される。

また、トランジスタＱ３は、例えばＮＰＮトランジスタから構成されており、そのコレクタは抵抗Ｒ５を介して起動抵抗Ｒ４とダイオードＤ９の接続点に接続され、エミッタは負極ＶＥＥに接続されている。また、トランジスタＱ３のベースは、正極ＶＣＣと負極ＶＥＥとの間に設けられ、直列に接続された抵抗Ｒ６と抵抗Ｒ７との接続点に接続されている。このトランジスタＱ３のベースには、該トランジスタＱ３をオフさせるための信号Ｄ−ＯＦＦが制御回路１３ａから供給される。

降圧チョッパ回路１５は、トランジスタＱ１、コンデンサＣ２、インダクタＬ１およびダイオードＤ１０から構成されている。トランジスタＱ１は、起動回路１４と共通に使用される。トランジスタＱ１のソース（正極ＶＣＣ）には、コンデンサＣ２の正極端子が接続され、負極端子（負極ＶＥＥ）は、インダクタＬ１を介してコンデンサＣ１の負極端子に接続されている。また、ダイオードＤ１０のカソードは正極ＶＣＣに接続され、アノードはコンデンサＣ１の負極端子に接続されている。

降圧チョッパ制御回路１６は、整流平滑回路１８からの供給される直流電源によって動作し、トランジスタＱ１のゲートドライブ回路として機能する。すなわち、降圧チョッパ制御回路１６は、ＶＣＣ電圧検出回路１７から送られてくる電源ＶＣＣの電圧に応じたパルス幅を有する信号Ｃ−ＤＲＶを生成してトランジスタＱ１のゲートに送り、トランジスタＱ１をオン／オフさせることによりＰＷＭ制御を行う。

また、降圧チョッパ制御回路１６は、スイッチング周波数を決めるクロックＣＬＫを内部で生成するとともに、このクロックＣＬＫを制御回路１３に送る。制御回路１３ａは、このクロックＣＬＫに同期してスイッチングする信号Ｆ−ＤＲＶを生成する。

ＶＣＣ電圧検出回路１７は、正極ＶＣＣとの電位差を検出し、降圧チョッパ制御回路１６に送る。整流平滑回路１８は、トランスＴ１の補助巻線（３次巻線）Ｎ２の一端にアノードが接続されたダイオードＤ１１、補助巻線Ｎ２の他端とダイオードＤ１１との間に接続されたコンデンサＣ４から構成されている。コンデンサＣ４の両端電圧が、降圧チョッパ制御回路１６の電源ＶＤＤとして、該降圧チョッパ制御回路１６に供給される。

入力検出回路１９は、コンデンサＣ２の両端間（正極ＶＣＣとの間）に直列接続された入力検出用の分割抵抗Ｒ８およびＲ９、抵抗Ｒ９に並列に接続されたコンデンサＣ３、抵抗Ｒ８と抵抗Ｒ９の接続点にリファレンス端子が接続されたシャントレギュレータＩＣ１、シャントレギュレータＩＣ１のカソードに一端が接続された抵抗Ｒ１１、この抵抗Ｒ１１の他端と電源ＶＣＣとの間に接続された抵抗Ｒ１３、この抵抗Ｒ１３の両端に入力端子（フォトダイオード）が接続されたフォトカプラＤＳ１、およびフォトカプラＤＳ１の出力端子（フォトトランジスタ）に接続された抵抗Ｒ１４から構成されている。

出力検出回路３１は、コンデンサＣ６の両端の電圧を検出する。この出力検出回路３１で検出された電圧は、フォトカプラＤＳ２を介して１次側の制御回路１３ａに送られる。

上記のように構成されるスイッチング電源装置の通常の動作を説明する。入力端子Ｐ０〜Ｐ３に入力された電圧は、整流回路１２によって全波整流され、コンデンサＣ１を介して１次側回路に供給される。具体的には、コンデンサＣ１の両端電圧は、降圧チョッパ回路１５に印加され、この降圧チョッパ回路１５で所定の電圧（電源ＶＣＣの電圧）まで降圧されてコンデンサＣ２の両端に出力される。コンデンサＣ２の両端電圧は、トランスＴ２の１次巻線Ｎ１、主スイッチング素子Ｑ２および抵抗Ｒ１２からなる直列回路に印加される。この状態で、主スイッチング素子Ｑ２が制御回路１３ａからの信号Ｆ−ＤＲＶに応じてスイッチング動作することにより、出力回路３０から所望の出力が得られる。

次に、スイッチング電源装置の起動時の動作を説明する。電源が投入されると、起動抵抗Ｒ４を介してトランジスタＱ１のゲートに電圧が印加される。これにより、トランジスタＱ１がオンしてコンデンサＣ２に電荷をチャージする。コンデンサＣ２の両端電圧は、分割抵抗Ｒ６とＲ７とにより抵抗分割されてトランジスタＱ３のベースに供給される。これにより、コンデンサＣ２には、トランジスタＱ３のＶｂｅと分割抵抗Ｒ６およびＲ７によって決まる電圧まで充電される。これによって、制御回路１３ａの起動に必要な電圧が得られ、制御回路１３ａは起動する。

制御回路１３ａの起動後は、制御回路１３ａは、信号Ｄ−ＯＦＦをトランジスタＱ３のベースに送ることによりトランジスタＱ３を強制的にオンさせる。これにより、抵抗Ｒ４からの電流がトランジスタＱ３を介して流れるので、トランジスタＱ１のゲートには電圧が印加されない。その結果、トランジスタＱ１は、降圧チョッパ制御回路１６からの信号Ｃ−ＤＲＶに従ってオン／オフする。

このように、トランジスタＱ１は、起動時には、制御回路１３ａの起動に必要な電流をドレイン−ソース間に流し、起動後は通常のチョッパとしてスイッチング動作を行うので、起動抵抗Ｒ４に起因する電力損失は発生しない。

また、起動抵抗Ｒ４は、電圧制御素子であるＭＯＳＦＥＴのゲート電圧を発生できればよいので、制御回路１３ａの起動に必要な電流に比べて格段に小さな電流で済む。従って、起動時に消費される電力を極めて小さくすることができる。また、トランジスタＱ１は、降圧チョッパ回路１５のスイッチング素子を兼ねているので、起動回路１４ａの電力損失を減らすための部品の追加は最小限とすることができる。

このスイッチング電源装置が起動されると、トランスＴ２の２次巻線Ｎ３、ダイオードＤ１２、コンデンサＣ５、コンデンサＣ６、インダクタＬ２およびコンデンサＣ７を介して出力が得られるとともに、トランスＴ２の補助巻線Ｎ２、ダイオードＤ１１およびコンデンサＣ４を介して降圧チョッパ制御回路１６に電力が供給される。これにより、降圧チョッパ制御回路１６が動作し、以後、コンデンサＣ２へは、降圧チョッパ回路１５から電力が供給される。

この場合、降圧チョッパ用のトランジスタＱ１を構成するＭＯＳＦＥＴのソース−ドレイン間に印加される電圧Ｖdsは、原理的にコンデンサＣ１の両端電圧以下となるため、背景技術の欄で説明した計測器の仕様に基づき考慮すると、９００〜１０００Ｖ程度の耐圧の素子が要求される。

従って、背景技術の欄で説明した従来のスイッチング電源装置で使用される主スイッチング素子Ｑ２に必要な耐圧より低くすることができ、スイッチング素子に選択肢の幅を広くすることができる。

なお、この実施例１に係るスイッチング電源装置の主スイッチング素子Ｑ２の耐圧については、降圧チョッパ回路１５によって得られるコンデンサＣ２の両端電圧（電源ＶＣＣの電圧）に拠るので、使用したい素子に合せて任意に設定することができる。

また、降圧チョッパ回路１５の構成を、トランジスタＱ１、コンデンサＣ２およびインダクタＬ１の順の直列回路としたので、降圧チョッパ用のトランジスタＱ１の基準となるソースの電位と主スイッチング素子Ｑ２の基準となるソースの電位の間は電源ＶＣＣの電圧で一定となる。これにより、各制御回路間の信号のやりとりが容易（フォトカプラやパルストランスといった絶縁素子が不要）となり回路の簡素化を図ることができる。

また、この実施例１に係るスイッチング電源装置では、スイッチング周波数を決めるクロックＣＬＫを共通とするように構成したので、発振回路が１つで済み、また、降圧チョッパ回路のトランジスタＱ１のスイッチングと主スイッチング素子Ｑ２のスイッチングを同期させることができる。

さらに、スイッチング電源装置の動作可能電圧範囲の下限として、電源ＶＣＣの電圧を分割抵抗Ｒ８およびＲ９によって検出するように構成したので、コンデンサＣ１の両端電圧を検出しないで、出力が低下する前にＰＯＷＥＲＦＡＩＬ信号を発生させることができる。

本発明は、例えば、ＡＣ−ＤＣコンバータ等のスイッチング電源装置に適用可能である。

本発明に係るスイッチング電源装置の回路構成を示す図である。従来のスイッチング電源装置の回路構成を示す図である。

符号の説明

１１フィルタ
１２整流回路
１３，１３ａ制御回路
１４，１４ａ起動回路
１５降圧チョッパ回路
１６降圧チョッパ制御回路
１７ＶＣＣ電圧検出回路
１８整流平滑回路
１９入力検出回路
３０出力回路
３１出力検出回路
Ｌ１、Ｌ２インダクタ
Ｃ１〜Ｃ８コンデンサ
ＩＣ１シャントレギュレータ
Ｑ１、Ｑ２トランジスタ
Ｄ１〜Ｄ１３ダイオード
Ｔ１，Ｔ２トランス
Ｎ１１次巻線
Ｎ２補助巻線
Ｎ３２次巻線
ＤＳ１、ＤＳ２フォトカプラ
Ｐ０〜Ｐ４入力端子
Ｒ１〜Ｒ１５抵抗

Claims

トランスの１次巻線に直列に接続された主スイッチング素子と、
前記主スイッチング素子をスイッチングさせてＰＷＭ制御を行う制御回路とを備えたスイッチング電源装置であって、
入力された直流電流が起動抵抗と整流素子とを流れることにより発生された電圧によってオンする第１スイッチング素子、主電極が前記起動抵抗と前記整流素子との接続点に接続された第２スイッチング素子を含む起動回路と、
前記第１スイッチング素子に直列に接続されたコンデンサを有し、前記第１スイッチング素子をスイッチングさせることにより、電源から入力された直流電圧より低い直流電圧を前記コンデンサに出力する降圧チョッパ回路とを備え、
前記電源が投入されると、前記起動抵抗を介して前記第１スイッチング素子がオンして前記コンデンサに電荷が充電され、
前記制御回路は、前記コンデンサの両端電圧が前記制御回路の起動に必要な電圧に達した時に動作を開始し、前記第２スイッチング素子をオンさせて前記起動抵抗により前記第１スイッチング素子がオンするのを停止させ、前記第１スイッチング素子の制御電極に印加される制御信号により前記第１スイッチング素子がスイッチング動作を開始することにより前記降圧チョッパ回路から出力される電圧が印加される前記主スイッチング素子をスイッチングさせてＰＷＭ制御を行うことを特徴とするスイッチング電源装置。
前記スイッチング素子および主スイッチング素子は、ＮチャネルＭＯＳＦＥＴから成り、前記降圧チョッパ回路は、直流が入力される端子間に配置され、且つ、前記スイッチング素子、前記コンデンサおよびインダクタの順で直列に接続された直列回路を含み、前記主スイッチング素子のソースは、前記コンデンサと前記インダクタとの接続点に接続されていることを特徴とする請求項１記載のスイッチング電源装置。
前記降圧チョッパ回路の出力電圧を抵抗分割することにより得られる電圧に基づいて入力電圧の低下による出力電圧の低下を検出する入力検出回路を備えたことを特徴とする請求項１または請求項２記載のスイッチング電源装置。