JP4130000B2 - 放射撮像装置 - Google Patents
放射撮像装置 Download PDFInfo
- Publication number
- JP4130000B2 JP4130000B2 JP28749997A JP28749997A JP4130000B2 JP 4130000 B2 JP4130000 B2 JP 4130000B2 JP 28749997 A JP28749997 A JP 28749997A JP 28749997 A JP28749997 A JP 28749997A JP 4130000 B2 JP4130000 B2 JP 4130000B2
- Authority
- JP
- Japan
- Prior art keywords
- imaging device
- radiation detection
- array
- common electrode
- radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005855 radiation Effects 0.000 title claims description 80
- 238000003384 imaging method Methods 0.000 title claims description 65
- 230000008878 coupling Effects 0.000 claims description 46
- 238000010168 coupling process Methods 0.000 claims description 46
- 238000005859 coupling reaction Methods 0.000 claims description 46
- 238000001514 detection method Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 26
- 230000006378 damage Effects 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 12
- 238000009825 accumulation Methods 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 5
- 239000007787 solid Substances 0.000 claims description 4
- 238000009434 installation Methods 0.000 claims description 2
- 230000002441 reversible effect Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 27
- 238000012360 testing method Methods 0.000 description 10
- 230000003068 static effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001012 protector Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000009528 severe injury Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Measurement Of Radiation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に、内部の能動構成素子を制御するために導電性伝送線のマトリクスを持つ、Ｘ線撮像装置（ｉｍａｇｅｒ）のような薄膜電子装置アレイに関するものであり、更に詳しくはこのような撮像装置に対する静電荷保護装置に関するものである。
【０００２】
【発明の背景】
撮像装置アレイは典型的には大きな基板上に形成され、薄膜トランジスタ（ＴＦＴ）アドレス線および光検出器の様な素子を含む多くの構成素子が、導電材料、半導体材料および絶縁材料の層を堆積しパターン形成することにより、基板上に形成される。撮像装置アレイは複数の行の画素を有し、更にアドレス線、および各々の画素内の光検出素子をアドレスして読み出すための関連するスイッチングＴＦＴを有する。各々のスイッチングＴＦＴは、フォトダイオードのようなそれぞれの光検出素子に電気的に結合される。光検出素子は、入射する光子を吸収して、その結果生じる電荷を蓄積する。ＴＦＴは、走査線を介してそのゲート線に供給されるバイアス電圧によって駆動されたとき導通して、光検出素子をデータ線に結合し、これにより光検出素子に蓄積された電荷を、データ線に結合された増幅器によって読み出すことができる。
【０００３】
フォトダイオード並びにそれらの関連するアドレス線およびスイッチング素子（例えば、ＴＦＴ）のような撮像装置アレイの構成素子は、典型的にはウェーハまたは基板上に製作され、それらは製作、組み立て、試験および装着の際に頻繁に取り扱われる。このようなアレイは典型的には、互いに電気絶縁しなければならない複数の導電性構成素子の層を有する。
【０００４】
撮像装置アレイの製作および試験の際、および使用していないときに、素子内の導電層相互の間に不所望な静電荷が生じることがある。アレイ内の構成素子上に誘起されたこのような電荷は、幾つかの素子の劣化または損傷を招く。損傷には、構成素子相互間または構成素子内の短絡などの明白な損傷があり、また構成素子の性能の変化のような微妙な損傷もある。このようなアレイにはアース・リングを設けることができ、アース・リングはアレイ取り囲んで、アレイの取扱い中にある種の電気的損傷からアレイを保護するように作用する。多量の静電荷がアレイ・パネルの縁部へ急速に伝達された場合、アース・リングはこの電荷を大きな区域にわたって拡散させる。アース・リングが設けられていない場合、電荷は最も近いアドレス線に伝達されて、そのアドレス線に大きな電圧を生じさせ、これによりアレイ内の１つ以上の素子に重大な損傷を引き起こす。幾つかの処理工程中、試験中または動作中、アース・リングはアース電位またはそれに近い一定電位に保持される。これがアース・リングという名称が付けられている理由である。
【０００５】
多くの製作工程では、アレイ内の電極に電荷を伝達する傾向のある処理が含まれる。このような処理の例としては、ウェーハ上に構造体を形成してパターン形成するために使用される反応性イオン・エッチング（ＲＩＥ）、スパッタリングおよび酸素プラズマ処理が挙げられる。この場合の電荷はゆっくりと伝達されるが、他の電極またはアースへの漏洩路を持たない電極上に優先的に蓄積する。アレイ内の走査線は、ＴＦＴのゲートにだけ接続されていて、従ってアレイの他の部分またはアースへの固有の導電路を持たないので、特に感受性が高い。例えば、電荷がアース・リングへ伝達され、数本の走査線がアース・リングへの電気的漏洩路を持っている場合、これらの走査線はより高い電圧に充電される傾向がある。５０ボルト程度の低い電圧差でも、撮像装置アレイの性能に永久的な損傷を引き起こすことがある。電荷は取扱い中にもアレイへ伝達されることがある。
【０００６】
静電荷の問題に対する何らかの解決策を提供し、この解決策は、電子構成素子の撮像装置アレイを静電圧放電による損傷から保護し、製造処理中に撮像装置アレイの試験および補修が出来るようにし、撮像装置を使用していないときのようにアレイに電圧が印加されていない期間の間の静電放電に対する保護を行い、また撮像装置の動作を何ら妨害しないような性質のものであるのが望ましい。
【０００７】
【発明の概要】
本発明によれば固体放射撮像装置アセンブリが提供され、この放射撮像装置アセンブリは、行および列に配置された複数の導電性のアドレス線を備えた、マトリクス形式に配置された複数の放射検出素子（例えば、光検出素子）のアレイを含むと共に、正規動作中に該アレイ内の各々の検出素子にバイアスを接続するために使用される共通電極を含む。共通電極はアドレス線から電気絶縁され且つアレイの上に配置される。アース・リングが放射検出素子のアレイを取り囲み、放射検出素子の製造中および放射検出素子の製造完了前にアース・リングと共通電極との間に電流制限結合回路が設けられる。アース・リングと共通電極との間のこの結合回路は、電荷を排出または転送して、組み立て期間、試験期間および不使用期間を含む製造中または製造後に蓄積しうる電位を平衡させるようにすることが出来る。結合回路は一対の逆極性で並列に接続された電界効果トランジスタで構成して、アレイのその後の製造、試験、補修、またはバイアス電圧が印加されていない不使用期間中におけるアレイ上の誘起電荷の蓄積を防止するようにすることが出来る。結合回路は、この代わりに、酸化インジウム錫（ＩＴＯ）または不純物添加非晶質シリコンのような製造プロセスで利用される材料から作られる抵抗で構成するか、又は該抵抗を付加する。
【０００８】
更に、製造中での静電荷の蓄積を最小にし且つ製造を容易にするために、その後の製造および試験中に撮像装置基板を保持し支持する導電性保護装置が設けられる。保護装置は取外し可能な端部カバーを含み、この端部カバーはアレイを部分的に包囲すると共に、アース・リングに接触するように基板の縁部の上に延在して、基板の周りに導電性殻体を形成し、これにより製造中および試験中における静電荷の蓄積を最小にする。
【０００９】
保護装置の底部を貫通するスロットを設けることにより、アレイを保護装置によって部分的に包囲し且つ支持しながら外部接続のためのコンタクト・パッドをアレイ内に付着させるために熱および圧力を加えるための工具を挿入できるようにする。
本発明の一態様によれば、動作期間中および動作していない期間中における静電荷の蓄積から保護されるＸ−Ｙアドレス式固体放射撮像装置が提供され、害装置は、行および列に配置された複数のアドレス線、マトリクス形式に配置されて前記アドレス線のそれぞれに結合された複数の放射検出素子、および前記アドレス線と前記放射検出素子との上に配置されて、前記アドレス線から電気絶縁され且つ前記放射検出素子に結合された共通電極を有している放射検出素子アレイを含む。また、前記マトリクス形式に配置された前記放射検出素子を囲むように配置されたアース・リング、並びに前記アース・リングと前記共通電極との間に電気的に結合されていて、前記共通電極と前記アース・リングとの間の電位を選択的に平衡化するように電気接続する結合回路を含む。
【００１０】
別の態様によれば、動作期間中および動作していない期間中における静電荷の蓄積から保護される固体放射撮像装置組立体が提供される。該組立体は、基板上に配置された放射検出素子アレイであって、マトリクス形式に配置されて複数の放射検出素子、および前記放射検出素子の上に配置されて、前記放射検出素子に電気的に結合された共通電極構造を有している放射検出素子アレイを含む。また、前記マトリクス形式に配置された前記放射検出素子を囲むように配置されたアース・リング、前記アース・リングと前記共通電極との間に電気的に結合されていて、前記共通電極と前記アース・リングとの間の電位を選択的に平衡化するように電気接続する結合回路、並びに前記基板を支持し、また前記光検出素子アレイと前記基板上に配置された複数のコンタクト・パッドとにアクセスできるようにする開口を構成するように、前記基板および前記光検出素子アレイの一部の周りに配置されている保護装置を含む。前記コンタクト・パッドは前記光検出素子アレイから延在していて、前記光検出素子アレイに対する電気コンタクトを構成している。前記保護装置は、組み立ておよび外部電気コンタクトの取付け中における静電荷による損傷を防止するように前記アース・リングに電気的に結合されている。
【００１１】
本発明の新規と考えられる特徴は特許請求の範囲に具体的に記載してあるが、本発明自体の構成、作用並びにその他の目的および利点は、添付の図面を参照した以下の説明から最も良く理解されよう。
【００１２】
【発明の実施の形態】
先ず図１を参照すると、固体放射撮像装置８は複数の放射検出素子または光検出素子を含む放射または光検出素子アレイ１０を有する。光検出素子アレイ１０の周りを囲む放射撮像装置８の外側縁部１２内には、基板９上のアース・リング１４が配置されている。光検出素子アレイ１０は、Ｘ方向すなわち水平方向に延在する複数のアドレス線（走査線１６と呼ばれる）、および走査線１６にほぼ直交するＹ方向に延在する複数のアドレス線（データ線２２と呼ばれる）を含む。これらの行および列をなすアドレス線は、走査線１６とデータ線２２との交差部分の間に位置する画素（例えば、３０で示す）のマトリクスを画成する。
【００１３】
各画素内には、放射または光検出素子（典型的には、フォトダイオードなど）３８が電界効果薄膜トランジスタ（ＴＦＴ）３１と共に配置されており、光検出素子３８はＴＦＴ３１に接続され、ＴＦＴ３１は該画素に関連した走査線１６とデータ線２２との間に接続されている。光検出素子３８は各々の画素３０に形成される。接続点３５は、光検出素子３８が共通電極３４（図２に簡略に示してある）に接続される場所を表す。共通電極３４は光検出素子アレイ１０内の画素３０の上に配置され且つ画素３０から絶縁されている。
【００１４】
単なる一例として示すと、光検出素子アレイ１０は１０インチ×光検出素子アレイ１０インチの基板９上に形成された約１０００×１０００画素のマトリクスを有する。動作について説明すると、ＴＦＴ３１（図１）のゲート電極が走査線１６によって駆動されて、ＴＦＴ３１が導通する。ＴＦＴ３１が導通すると、光検出素子３８がデータ線２２に結合されて、光検出素子３８に蓄積された電荷を読み出すことが出来るようになる。走査線の電位を変えることによってそれぞれのＴＦＴの行をオン／オフすることにより、画素の逐次的な走査が達成される。撮像装置が動作しているときは、共通電極３４は電圧バイアス源３３（図２）に接続されており、電圧バイアス源３３はアース電位とは異なるバイアスを供給する。
【００１５】
放射撮像装置８の光検出素子アレイ１０を製造および処理している間に、アース・リング１４に静電荷が収集される傾向がある。静電荷は、ＴＦＴ３１および光検出素子３８の製造中に種々の材料を堆積しエッチングするために使用されるプラズマに対する露出のような、製造プロセスに含まれる種々の処理工程または取扱いから生じ得る。アース・リングから走査線１６への静電荷の漏洩、或いはある電極への優先的な電荷の堆積があった場合、走査線は光検出素子アレイ１０の残りの部分の電極に対して電圧を生じることがある。もしこの電圧が充分大きくなった場合、ＴＦＴ３１および光検出素子３８のような種々の電子構成素子の上側層間に配置された誘電体絶縁材料または半導体材料が損傷を受け、これによりアレイが動作しなくなることがある。
【００１６】
本発明によれば、アース・リング１４は結合回路１００を介して共通電極３４に接続されて、アース・リング１４と共通電極３４との間の電位を選択的に平衡させる電流制限型回路を確立する。本明細書では、用語「選択的に平衡させる回路」および同様な用語は、アース・リング１４と共通電極３４との間に低電圧差（例えば、５ボルト以下）で比較的高い抵抗の接続（例えば、１０4 オーム以上）を構成するが、以下に詳しく述べるように、より一層高い電圧差ではより一層低い抵抗の接続を構成する回路を表す。従って本発明による結合回路１００は、電荷の平衡により、製造中および撮像装置の正規動作中の両方において光検出素子アレイ１０に対する静電荷保護を行う。アース・リング１４と共通電極３４との間の電圧はまた、各々の画素内のＴＦＴ３１とデータ線２２との間の電荷の漏洩により光検出素子アレイ１０内の他の構成素子に影響を及ぼすことがある。それぞれの走査線の全静電容量は、主に走査線−データ線間静電容量および走査線−共通電極間静電容量で構成される。従って（結合されている）データ線および共通電極の電位の変化は全ての走査線の電位に対応する変化を生じさせる。このように走査線およびデータ線は典型的には同じ電位にあり、内部電位または内部電界が発生されないのでパネルに対する損傷を防止する。
【００１７】
アース・リング１４は、必ずしも必要ではないが、典型的には、光検出素子アレイ１０の周りを囲み（すなわち完全に取り囲み）且つ結合回路を介して電気接続される以外は光検出素子アレイ１０の構成素子から電気的に隔離されるように配置される。アース・リング１４は典型的には、光検出素子アレイ１０導電性構成素子の製造に使用される種類の導電材料、例えばアルミニウム、クロム、モリブデンなどで構成される。
【００１８】
共通電極３４とアース・リング１４との間の結合回路１００の一実施態様が図２に示されており、これは共通電極３４とアース・リング１４との間の分路または接続体を構成する抵抗として示された抵抗素子１４６で構成されている。抵抗素子１４６は、典型的には、光検出素子アレイ１０の他の構成素子の製造に使用される種類の抵抗材料から形成された抵抗で構成される。例えば、酸化インジウム錫（ＩＴＯ）（これは典型的には共通電極３４のために使用される）または不純物添加非晶質シリコン（これはＴＦＴ３１に使用される）を使用して、所望の抵抗値を持つ抵抗を形成することが出来る。
【００１９】
この代わりに、結合回路１００は図３に示すようにＴＦＴ回路で構成することが出来る。この実施態様では、共通電極３４とアース・リング１４との間に第１の結合用ＴＦＴ２４８および第２の結合用ＴＦＴ２５０が並列に結合される。第１の結合用ＴＦＴ２４８のゲート２６０が接続体５０によりアース・リング１４に短絡され、また第２の結合用ＴＦＴ２５０のゲート２７０が接続体５５により共通電極３４に短絡される。従って、第１の結合用ＴＦＴ２４８および第２の結合用ＴＦＴ２５０が並列に逆向きに結合され、このため共通電極３４とアース・リング１４との間の電圧が正負の何れかの符号であっても、ＴＦＴの一方は該ＴＦＴの閾値電圧より高い電圧で導通する（各々のＴＦＴはほぼ同じ閾値電圧を持つように製造される）。結合回路１００のこのようなトランジスタ構成は、並列な一対の逆極性ダイオード接続のＦＥＴで構成される。トランジスタ構成の結合回路１００の１つの利点は、該回路が電圧の自乗に比例して導通する非常に非線形の電流対電圧特性を有することである。
【００２０】
この代わりに、結合回路１００は簡単な抵抗（例えば、図２の抵抗素子１４６）と図３のＴＦＴ回路との並列組合せで構成してもよい。簡単な抵抗素子１４６は（第１の結合用ＴＦＴ２４８および第２の結合用ＴＦＴ２５０の閾値電圧より低い）低電圧で導電を行い、またＴＦＴ回路はより高い電圧でより低い抵抗の導電を行う。このような組合せによる結合回路１００は図２および図３に点線の接続体で概略的に示されている。図２の抵抗素子１４６の大きさは典型的には低い電圧でコンダクタンスすなわち導電度が大きくなるように定められ、トランジスタ対は高い電圧で高いコンダクタンスを構成する。
【００２１】
結合回路１００は放射撮像装置８の製造工程中に静電荷保護を行い、また結合回路１００は所定の位置に接続したままにして置いて、放射撮像装置８のその後の試験および動作中に機能させることが出来る。結合回路１００の抵抗値は約１０ボルトで約１０4 乃至１０6 オームの範囲内になるように設計し製造して、アース・リング１４と共通電極３４との間に光検出素子アレイ１０ボルトのバイアスを印加して動作させたときの電流の流れが約１０乃至１００マイクロアンペアの許容範囲内になるようにする。
【００２２】
放射撮像装置８の製造期間、試験期間および給電していない待機動作期間中のように放射撮像装置８に動作バイアス電位が供給されていないときの結合回路１００の動作は、次のようになる。静電荷がアース・リング１４上に蓄積しているとき、静電荷は第１の結合用ＴＦＴ２４８および第２の結合用ＴＦＴ２５０にバイアス電圧を供給し、これらのＴＦＴの一方または他方を介して放電される。この場合、導通状態にバイアスされる特定のＴＦＴはアース・リング１４上に蓄積された静電荷の極性、従って正電荷バイアス電圧の符号によって定まる。ＴＦＴ２４８および２５０の逆接続により、結合回路１００の一方のＴＦＴが応答して、結合回路１００の動作がアース・リング１４上に蓄積された静電荷の極性に左右されないようにする。
【００２３】
放電または流出電流の大きさはＴＦＴの導通時の抵抗に依存し、結合回路のＴＦＴの大きさは導通状態での抵抗が１０4 乃至１０6 オーム程度になるように定められる。このようなＴＦＴ型の結合回路１００のＩＶ特性は線形で無いので、「抵抗」または同様な用語は、１０ボルト程度の特定の電圧における電流の大きさに対する目安を意味するに過ぎない。ＴＦＴ型の結合回路１００（図３）を通る電流は近似的に次式によって表すことが出来る。
【００２４】
Ｉ＝μｃ（Ｗ／Ｌ）（Ｖ−ＶT ）2
ここで、μはトランジスタの実効チャネル移動度、ｃはゲート誘電体の単位面積当りの静電荷容量（キャパシタンス）、ＷはＴＦＴチャネルの幅、ＬはＴＦＴチャネルの長さ、ＶT は閾値電圧である。典型的な非晶質シリコン・トランジスタでは、μは０．５ｃｍ2 ／Ｖ・秒の程度であり、ｃは２．５×１０-8Ｆ／ｃｍ2 の程度である。Ｗ＝５０ミクロンでＬ＝５ミクロンである場合、１０ボルトにおける電流は約２５マイクロアンペアであり、１０ボルトにおける抵抗は約４０００００オームである。
【００２５】
図２の受動抵抗素子１４６はまた、その後の補修中、および放射撮像装置８の待機動作を含む動作中、所定の位置に残して置くことが出来る。抵抗素子１４６は放射撮像装置８の製造において利用される任意の導電材料から形成することによって所望の抵抗値を持つように都合良く設けることが出来る。例えば、抵抗素子１４６は、典型的には、フォトダイオード（３８）に対する頂部コンタクトおよび共通電極３４の形成の際に容易に堆積およびパターン形成される酸化インジウム錫（ＩＴＯ）の蛇行した線で構成される。この代わりに、抵抗素子１４６は光検出素子アレイ１０に使用されるゲート金属で構成してもよい。更に代わりの実施態様では、抵抗素子１４６は光検出素子アレイのＴＦＴのソースおよびドレイン・コンタクトを形成するために使用される不純物添加シリコンで構成しても良い。抵抗素子１４６は、動作中に放射撮像装置８の共通バイアス回路から流れる電流を制限するのに充分な高い抵抗値を有し、電極撮像装置の製造後の所定の位置に残して置くことが出来る。抵抗素子１４６は、放射撮像装置８の製造の比較的早い段階で作ることが出来、従って基板９上の（典型的には、アレイのＴＦＴＴＦＴ３１と同時に堆積される）第１および第２の結合用ＴＦＴ２４８および２５０の堆積の前に遭遇する静電荷に対する保護を行う受動抵抗を提供する。
【００２６】
上記の代わりに、抵抗素子１４６は、放射撮像装置８の製造および初期の試験中のみ機能するように、放射撮像装置８の実際の使用の前に除去または開放される一時的な分路として設けることが出来る。例えば、製造プロセス中の特定の場合のみ静電荷保護が望ましいか必要である場合、低抵抗値（例えば、約１０3 オーム以下）の抵抗素子１４６が共通電極３４とアース・リング１４とを相互接続するために設けられる。結合用抵抗素子１４６の抵抗値を小さくするには、走査線やデータ線のための導電層、或いはアース・リング１４または共通電極３４を形成するために堆積される導電材料のような、製造プロセスにおいて利用される任意の導電層の長さを（上述の高抵抗接続を行うために使用される長さよりも）一層短くすればよい。このような低抵抗接続または直接接続を行うと、撮像装置の動作中にバイアス源から過大な電流が流れるので、放射撮像装置８の製造後で放射撮像装置の動作前に該接続は開放または切断しなければならない。このような導電路は正規のパネル動作の前にレーザなどの方法によって切断することが出来る。低抵抗の抵抗素子１４６の切断は容易に行えるが、その後の放射撮像装置の動作においては静電荷保護は失われる。この高導電度型の相互接続を結合回路１００と組み合わせてプロセスの終わり近くで除去して、処理中においてより強力な保護を行うようにすることが出来る。
【００２７】
従って本発明による結合回路１００は放射撮像装置８の製造および試験中、および放射撮像装置を含む設備のその後の不使用期間並びに補修期間中も、静電荷の電圧に対する改善された保護を行う。更に、本発明の回路は放射撮像装置の正規の動作を妨害しない。
本発明によれば、製造の後半の段階および試験中、特にアース・リング１４の外側の基板９の周縁部が除去された後で放射撮像装置８を支持し保護する（図４乃至７に示されているような）保護装置２００を設けることによって、放射撮像装置８が静電放電からを更に保護される。
【００２８】
図４乃至７を参照して説明すると、放射撮像装置８は保護装置２００によって部分的に包囲され且つ支持される。保護装置２００は、凹部２１７を持つ本体２１５を有する。凹部２１７は、絶縁基板９（その上に配置された光検出素子アレイ１０と共に）を挿入して保持するように適当な寸法を有する。カバープレート２２４が放射撮像装置８の上に配置され、カバープレート２２４は放射撮像装置８のアース・リング１４電気的に結合されるように配置される。カバープレート２２４は、典型的には、中央に位置決めされた放射撮像装置８の外側部分に対する枠を形成する本体２１５の側壁２２１上に支持される（すなわち、カバープレート２２４は、光検出素子アレイの構成素子にアクセスして試験し動作させることができるようにする中央開口区域２９０（図４）を光検出素子アレイの上に提供する）。カバープレート２２４の底縁区域２０３は、図４および５に示されているように、アース・リング１４に電気的に接触する。受入孔２１８（図５）を通る複数の締結具２２０が保護装置２００の本体２１５中のねじ孔２２３にねじ込まれ、これにより、読出し電子装置（図示していない）などと光検出素子アレイ１０のアドレス線との間を結合するために放射撮像装置上のコンタクト・パッド２１４のそれぞれに可撓性の外部コンタクト部材を取り付ける前および取り付けた後に放射撮像装置８の周囲にカバープレート２２４を選択的に取り付けおよび取外しすることが出来る。
【００２９】
カバープレート２２４は、図６に示されているように、コーナータブ２２６を有していていても良い。コーナータブ２２６はカバープレート２２４のかど（コーナー）から撮像装置のアレイの中心に向かって対角線状に延在し、絶縁基板９の上に位置するように配置され（図４および５参照）、カバープレート２２４とアース・リング１４との間に確実な電気的接触が得られるように締結具（例えば、ボルト）２２０の締め付け時に下向きの圧力を加えるのを補助する。コーナータブ２２６はコンタクト・パッド２１４の無い領域を通って延在する。保護装置２００とアース・リング１４との間の確実な電気的接触を更に向上させるため、本発明の一実施態様では、小さな導電性締結具２８５（図５）がカバープレート２２４から延在してアース・リング１４（図６参照）に直接接触するように位置決めされる。組み立てを容易にするために、本体２１５の凹部２１７は放射撮像装置８の寸法より僅かに大きく形成される。また、カバープレート２２４は２つ以上の部品（例えば保護装置２００の各辺に対して１つずつで、計４個の部品）で構成することが出来る。この代わりに、カバープレート２２４は本体２１５の上に配置することの出来る一体の組立体で構成してもよい。本体２１５の凹部２１７（図４参照）内での放射撮像装置８の適切な位置決めおよび位置合わせは、例えば、基板９上の整合マーク２８０（図１）を本体２１５上の位置合わせマークと目で見て揃えるなどの、適当な整合手段を用いることによって達成することが出来る。
【００３０】
保護装置２００はこのように放射撮像装置８を支持し、放射撮像装置８は、能動撮像アレイすなわち光検出素子アレイ１０の周りを囲むアース・リング１４と導電性の保護カバープレート２２４との間を電気接触した状態で、且つコンタクト・パッド２１４を外部コネクタへのその後の結合が可能なように露出させた状態で、保護装置２００内にクランプされる。絶縁基板９の端区域２４３（図１）は典型的には幅が約１ｃｍの比較的大きな場で構成され、その上にアース・リング１４が設けられる。保護装置２００は、アース・リング１４と接触すると共に、放射撮像装置８のその後の処理および試験中に基板のまわりに共通電極３４（以下に説明する）に回路接続される導電性殻体を形成して、その包囲した区域内での静電荷の発生を防止または最小にする。保護装置２００はまた、放射撮像装置８の保護を行い且つ放射撮像装置８の取扱いを容易にし、コンタクト・パッド２１４およびアース・リング１４の領域の周りに包囲体を構成する。アドレス線２２を含む導電路が露出される。本体２１５およびカバープレート２２４を含む包囲体により静電荷および損傷が容易に誘起されることはなく、アース・リング１４に対する電気接続により放射撮像装置８に損傷を起こすような静電荷の蓄積が防止または最小にされる。
【００３１】
読出しおよび制御用電子装置（図示していない）にアレイ上のアドレス線を結合するために放射撮像装置８の外部から典型的には数千もの数の電気コンタクト２２５が、基板９上のコンタクト・パッド２１４に対して熱および圧力による結着（ボンディング）により結合される。保護装置２００はその中に放射撮像装置８を支持しながらボンディングを行うためにサーモード（ｔｈｅｒｍｏｄｅ）システムを使用することが出来る。コンタクト・パッド２１４が配置されている基板９の下面に対するサーモード・システムの工具のアクセスは、コンタクト・パッド２１４のしたの区域で本体２１５を貫通するスロット２２２（図４）によって行える。異方性導電フィルムを介在配置した、カプトン（Ｋａｐｔｏｎ）の商標名でイーアイ・デュポン社から市販されているポリイミド上の銅のような、外部の電子装置に対する整列したサンドイッチ状の可撓性の結合を、コンタクト・パッド２１４に対して作ることが出来る。保護装置２００は可撓性回路の適用のためにコンタクト・パッド２１４の頂部にアクセスすることを可能とし、組立体のカバー２２４の上でのサーモード・システムの位置決めはコンタクト・パッド２１４が配置されている基板９の区域の上に延在しない。カバープレート２２４の中央開口区域２９０（図４）はコンタクト・パッド２１４に対するボンディングのためのアクセスを可能にするだけでなく、可撓性の撮像装置コンタクト組立体に対する損傷を起こすことなく頂部フレームの除去を可能にする。可撓性回路の取付け後、静電荷および静電損傷の可能性が大幅に低減し、これによりカバープレート２２４と除去することが出来、且つ放射撮像装置８をＸ線システムのような撮像装置に取り付けることが出来るようになる。この代わりに、放射撮像装置８は正規動作の際に保護装置２００内に残しておき、この場合、保護装置２００は放射撮像中の撮像装置のための有効なハウジングを構成する。
【００３２】
本発明を特定の実施態様について詳述したが、当業者には種々の変更および変形をなし得よう。従って、特許請求の範囲が本発明の真の精神および趣旨の範囲内にあるこの様な全ての変更および変形を包含するものとして記載してあることを理解されたい。
【図面の簡単な説明】
【図１】本発明による静電荷保護装置を含む、基板上の放射撮像装置アレイの一部分の平面図である。
【図２】本発明による結合回路の一実施態様の回路図である。
【図３】本発明による結合回路の別の実施態様の回路図である。
【図４】内部に図１の撮像装置アレイを支持した保護装置の断面図である。
【図５】図４の保護装置の一部分をより詳しく示す断面図であり、保護装置の本体とカバーとの位置決めを示す。
【図６】カバーを除いた図４の保護装置の上面図である。
【図７】カバーを所定位置に配置したときの、図６中の破線の円で囲んだ部分の拡大図である。
【符号の説明】
８ 固体放射撮像装置
９ 基板
１０ 光検出素子アレイ
１２ 外側縁部
１４ アース・リング
１６ 走査線
２２ データ線
３０ 画素
３１ 電界効果薄膜トランジスタ
３３ 電圧バイアス源
３４ 共通電極
３８ 光検出素子
１００ 結合回路
１４６ 抵抗素子
２００ 保護装置
２１４ コンタクト・パッド
２２４ カバープレート
２９０ 中央開口区域
【発明の属する技術分野】
本発明は一般に、内部の能動構成素子を制御するために導電性伝送線のマトリクスを持つ、Ｘ線撮像装置（ｉｍａｇｅｒ）のような薄膜電子装置アレイに関するものであり、更に詳しくはこのような撮像装置に対する静電荷保護装置に関するものである。
【０００２】
【発明の背景】
撮像装置アレイは典型的には大きな基板上に形成され、薄膜トランジスタ（ＴＦＴ）アドレス線および光検出器の様な素子を含む多くの構成素子が、導電材料、半導体材料および絶縁材料の層を堆積しパターン形成することにより、基板上に形成される。撮像装置アレイは複数の行の画素を有し、更にアドレス線、および各々の画素内の光検出素子をアドレスして読み出すための関連するスイッチングＴＦＴを有する。各々のスイッチングＴＦＴは、フォトダイオードのようなそれぞれの光検出素子に電気的に結合される。光検出素子は、入射する光子を吸収して、その結果生じる電荷を蓄積する。ＴＦＴは、走査線を介してそのゲート線に供給されるバイアス電圧によって駆動されたとき導通して、光検出素子をデータ線に結合し、これにより光検出素子に蓄積された電荷を、データ線に結合された増幅器によって読み出すことができる。
【０００３】
フォトダイオード並びにそれらの関連するアドレス線およびスイッチング素子（例えば、ＴＦＴ）のような撮像装置アレイの構成素子は、典型的にはウェーハまたは基板上に製作され、それらは製作、組み立て、試験および装着の際に頻繁に取り扱われる。このようなアレイは典型的には、互いに電気絶縁しなければならない複数の導電性構成素子の層を有する。
【０００４】
撮像装置アレイの製作および試験の際、および使用していないときに、素子内の導電層相互の間に不所望な静電荷が生じることがある。アレイ内の構成素子上に誘起されたこのような電荷は、幾つかの素子の劣化または損傷を招く。損傷には、構成素子相互間または構成素子内の短絡などの明白な損傷があり、また構成素子の性能の変化のような微妙な損傷もある。このようなアレイにはアース・リングを設けることができ、アース・リングはアレイ取り囲んで、アレイの取扱い中にある種の電気的損傷からアレイを保護するように作用する。多量の静電荷がアレイ・パネルの縁部へ急速に伝達された場合、アース・リングはこの電荷を大きな区域にわたって拡散させる。アース・リングが設けられていない場合、電荷は最も近いアドレス線に伝達されて、そのアドレス線に大きな電圧を生じさせ、これによりアレイ内の１つ以上の素子に重大な損傷を引き起こす。幾つかの処理工程中、試験中または動作中、アース・リングはアース電位またはそれに近い一定電位に保持される。これがアース・リングという名称が付けられている理由である。
【０００５】
多くの製作工程では、アレイ内の電極に電荷を伝達する傾向のある処理が含まれる。このような処理の例としては、ウェーハ上に構造体を形成してパターン形成するために使用される反応性イオン・エッチング（ＲＩＥ）、スパッタリングおよび酸素プラズマ処理が挙げられる。この場合の電荷はゆっくりと伝達されるが、他の電極またはアースへの漏洩路を持たない電極上に優先的に蓄積する。アレイ内の走査線は、ＴＦＴのゲートにだけ接続されていて、従ってアレイの他の部分またはアースへの固有の導電路を持たないので、特に感受性が高い。例えば、電荷がアース・リングへ伝達され、数本の走査線がアース・リングへの電気的漏洩路を持っている場合、これらの走査線はより高い電圧に充電される傾向がある。５０ボルト程度の低い電圧差でも、撮像装置アレイの性能に永久的な損傷を引き起こすことがある。電荷は取扱い中にもアレイへ伝達されることがある。
【０００６】
静電荷の問題に対する何らかの解決策を提供し、この解決策は、電子構成素子の撮像装置アレイを静電圧放電による損傷から保護し、製造処理中に撮像装置アレイの試験および補修が出来るようにし、撮像装置を使用していないときのようにアレイに電圧が印加されていない期間の間の静電放電に対する保護を行い、また撮像装置の動作を何ら妨害しないような性質のものであるのが望ましい。
【０００７】
【発明の概要】
本発明によれば固体放射撮像装置アセンブリが提供され、この放射撮像装置アセンブリは、行および列に配置された複数の導電性のアドレス線を備えた、マトリクス形式に配置された複数の放射検出素子（例えば、光検出素子）のアレイを含むと共に、正規動作中に該アレイ内の各々の検出素子にバイアスを接続するために使用される共通電極を含む。共通電極はアドレス線から電気絶縁され且つアレイの上に配置される。アース・リングが放射検出素子のアレイを取り囲み、放射検出素子の製造中および放射検出素子の製造完了前にアース・リングと共通電極との間に電流制限結合回路が設けられる。アース・リングと共通電極との間のこの結合回路は、電荷を排出または転送して、組み立て期間、試験期間および不使用期間を含む製造中または製造後に蓄積しうる電位を平衡させるようにすることが出来る。結合回路は一対の逆極性で並列に接続された電界効果トランジスタで構成して、アレイのその後の製造、試験、補修、またはバイアス電圧が印加されていない不使用期間中におけるアレイ上の誘起電荷の蓄積を防止するようにすることが出来る。結合回路は、この代わりに、酸化インジウム錫（ＩＴＯ）または不純物添加非晶質シリコンのような製造プロセスで利用される材料から作られる抵抗で構成するか、又は該抵抗を付加する。
【０００８】
更に、製造中での静電荷の蓄積を最小にし且つ製造を容易にするために、その後の製造および試験中に撮像装置基板を保持し支持する導電性保護装置が設けられる。保護装置は取外し可能な端部カバーを含み、この端部カバーはアレイを部分的に包囲すると共に、アース・リングに接触するように基板の縁部の上に延在して、基板の周りに導電性殻体を形成し、これにより製造中および試験中における静電荷の蓄積を最小にする。
【０００９】
保護装置の底部を貫通するスロットを設けることにより、アレイを保護装置によって部分的に包囲し且つ支持しながら外部接続のためのコンタクト・パッドをアレイ内に付着させるために熱および圧力を加えるための工具を挿入できるようにする。
本発明の一態様によれば、動作期間中および動作していない期間中における静電荷の蓄積から保護されるＸ−Ｙアドレス式固体放射撮像装置が提供され、害装置は、行および列に配置された複数のアドレス線、マトリクス形式に配置されて前記アドレス線のそれぞれに結合された複数の放射検出素子、および前記アドレス線と前記放射検出素子との上に配置されて、前記アドレス線から電気絶縁され且つ前記放射検出素子に結合された共通電極を有している放射検出素子アレイを含む。また、前記マトリクス形式に配置された前記放射検出素子を囲むように配置されたアース・リング、並びに前記アース・リングと前記共通電極との間に電気的に結合されていて、前記共通電極と前記アース・リングとの間の電位を選択的に平衡化するように電気接続する結合回路を含む。
【００１０】
別の態様によれば、動作期間中および動作していない期間中における静電荷の蓄積から保護される固体放射撮像装置組立体が提供される。該組立体は、基板上に配置された放射検出素子アレイであって、マトリクス形式に配置されて複数の放射検出素子、および前記放射検出素子の上に配置されて、前記放射検出素子に電気的に結合された共通電極構造を有している放射検出素子アレイを含む。また、前記マトリクス形式に配置された前記放射検出素子を囲むように配置されたアース・リング、前記アース・リングと前記共通電極との間に電気的に結合されていて、前記共通電極と前記アース・リングとの間の電位を選択的に平衡化するように電気接続する結合回路、並びに前記基板を支持し、また前記光検出素子アレイと前記基板上に配置された複数のコンタクト・パッドとにアクセスできるようにする開口を構成するように、前記基板および前記光検出素子アレイの一部の周りに配置されている保護装置を含む。前記コンタクト・パッドは前記光検出素子アレイから延在していて、前記光検出素子アレイに対する電気コンタクトを構成している。前記保護装置は、組み立ておよび外部電気コンタクトの取付け中における静電荷による損傷を防止するように前記アース・リングに電気的に結合されている。
【００１１】
本発明の新規と考えられる特徴は特許請求の範囲に具体的に記載してあるが、本発明自体の構成、作用並びにその他の目的および利点は、添付の図面を参照した以下の説明から最も良く理解されよう。
【００１２】
【発明の実施の形態】
先ず図１を参照すると、固体放射撮像装置８は複数の放射検出素子または光検出素子を含む放射または光検出素子アレイ１０を有する。光検出素子アレイ１０の周りを囲む放射撮像装置８の外側縁部１２内には、基板９上のアース・リング１４が配置されている。光検出素子アレイ１０は、Ｘ方向すなわち水平方向に延在する複数のアドレス線（走査線１６と呼ばれる）、および走査線１６にほぼ直交するＹ方向に延在する複数のアドレス線（データ線２２と呼ばれる）を含む。これらの行および列をなすアドレス線は、走査線１６とデータ線２２との交差部分の間に位置する画素（例えば、３０で示す）のマトリクスを画成する。
【００１３】
各画素内には、放射または光検出素子（典型的には、フォトダイオードなど）３８が電界効果薄膜トランジスタ（ＴＦＴ）３１と共に配置されており、光検出素子３８はＴＦＴ３１に接続され、ＴＦＴ３１は該画素に関連した走査線１６とデータ線２２との間に接続されている。光検出素子３８は各々の画素３０に形成される。接続点３５は、光検出素子３８が共通電極３４（図２に簡略に示してある）に接続される場所を表す。共通電極３４は光検出素子アレイ１０内の画素３０の上に配置され且つ画素３０から絶縁されている。
【００１４】
単なる一例として示すと、光検出素子アレイ１０は１０インチ×光検出素子アレイ１０インチの基板９上に形成された約１０００×１０００画素のマトリクスを有する。動作について説明すると、ＴＦＴ３１（図１）のゲート電極が走査線１６によって駆動されて、ＴＦＴ３１が導通する。ＴＦＴ３１が導通すると、光検出素子３８がデータ線２２に結合されて、光検出素子３８に蓄積された電荷を読み出すことが出来るようになる。走査線の電位を変えることによってそれぞれのＴＦＴの行をオン／オフすることにより、画素の逐次的な走査が達成される。撮像装置が動作しているときは、共通電極３４は電圧バイアス源３３（図２）に接続されており、電圧バイアス源３３はアース電位とは異なるバイアスを供給する。
【００１５】
放射撮像装置８の光検出素子アレイ１０を製造および処理している間に、アース・リング１４に静電荷が収集される傾向がある。静電荷は、ＴＦＴ３１および光検出素子３８の製造中に種々の材料を堆積しエッチングするために使用されるプラズマに対する露出のような、製造プロセスに含まれる種々の処理工程または取扱いから生じ得る。アース・リングから走査線１６への静電荷の漏洩、或いはある電極への優先的な電荷の堆積があった場合、走査線は光検出素子アレイ１０の残りの部分の電極に対して電圧を生じることがある。もしこの電圧が充分大きくなった場合、ＴＦＴ３１および光検出素子３８のような種々の電子構成素子の上側層間に配置された誘電体絶縁材料または半導体材料が損傷を受け、これによりアレイが動作しなくなることがある。
【００１６】
本発明によれば、アース・リング１４は結合回路１００を介して共通電極３４に接続されて、アース・リング１４と共通電極３４との間の電位を選択的に平衡させる電流制限型回路を確立する。本明細書では、用語「選択的に平衡させる回路」および同様な用語は、アース・リング１４と共通電極３４との間に低電圧差（例えば、５ボルト以下）で比較的高い抵抗の接続（例えば、１０4 オーム以上）を構成するが、以下に詳しく述べるように、より一層高い電圧差ではより一層低い抵抗の接続を構成する回路を表す。従って本発明による結合回路１００は、電荷の平衡により、製造中および撮像装置の正規動作中の両方において光検出素子アレイ１０に対する静電荷保護を行う。アース・リング１４と共通電極３４との間の電圧はまた、各々の画素内のＴＦＴ３１とデータ線２２との間の電荷の漏洩により光検出素子アレイ１０内の他の構成素子に影響を及ぼすことがある。それぞれの走査線の全静電容量は、主に走査線−データ線間静電容量および走査線−共通電極間静電容量で構成される。従って（結合されている）データ線および共通電極の電位の変化は全ての走査線の電位に対応する変化を生じさせる。このように走査線およびデータ線は典型的には同じ電位にあり、内部電位または内部電界が発生されないのでパネルに対する損傷を防止する。
【００１７】
アース・リング１４は、必ずしも必要ではないが、典型的には、光検出素子アレイ１０の周りを囲み（すなわち完全に取り囲み）且つ結合回路を介して電気接続される以外は光検出素子アレイ１０の構成素子から電気的に隔離されるように配置される。アース・リング１４は典型的には、光検出素子アレイ１０導電性構成素子の製造に使用される種類の導電材料、例えばアルミニウム、クロム、モリブデンなどで構成される。
【００１８】
共通電極３４とアース・リング１４との間の結合回路１００の一実施態様が図２に示されており、これは共通電極３４とアース・リング１４との間の分路または接続体を構成する抵抗として示された抵抗素子１４６で構成されている。抵抗素子１４６は、典型的には、光検出素子アレイ１０の他の構成素子の製造に使用される種類の抵抗材料から形成された抵抗で構成される。例えば、酸化インジウム錫（ＩＴＯ）（これは典型的には共通電極３４のために使用される）または不純物添加非晶質シリコン（これはＴＦＴ３１に使用される）を使用して、所望の抵抗値を持つ抵抗を形成することが出来る。
【００１９】
この代わりに、結合回路１００は図３に示すようにＴＦＴ回路で構成することが出来る。この実施態様では、共通電極３４とアース・リング１４との間に第１の結合用ＴＦＴ２４８および第２の結合用ＴＦＴ２５０が並列に結合される。第１の結合用ＴＦＴ２４８のゲート２６０が接続体５０によりアース・リング１４に短絡され、また第２の結合用ＴＦＴ２５０のゲート２７０が接続体５５により共通電極３４に短絡される。従って、第１の結合用ＴＦＴ２４８および第２の結合用ＴＦＴ２５０が並列に逆向きに結合され、このため共通電極３４とアース・リング１４との間の電圧が正負の何れかの符号であっても、ＴＦＴの一方は該ＴＦＴの閾値電圧より高い電圧で導通する（各々のＴＦＴはほぼ同じ閾値電圧を持つように製造される）。結合回路１００のこのようなトランジスタ構成は、並列な一対の逆極性ダイオード接続のＦＥＴで構成される。トランジスタ構成の結合回路１００の１つの利点は、該回路が電圧の自乗に比例して導通する非常に非線形の電流対電圧特性を有することである。
【００２０】
この代わりに、結合回路１００は簡単な抵抗（例えば、図２の抵抗素子１４６）と図３のＴＦＴ回路との並列組合せで構成してもよい。簡単な抵抗素子１４６は（第１の結合用ＴＦＴ２４８および第２の結合用ＴＦＴ２５０の閾値電圧より低い）低電圧で導電を行い、またＴＦＴ回路はより高い電圧でより低い抵抗の導電を行う。このような組合せによる結合回路１００は図２および図３に点線の接続体で概略的に示されている。図２の抵抗素子１４６の大きさは典型的には低い電圧でコンダクタンスすなわち導電度が大きくなるように定められ、トランジスタ対は高い電圧で高いコンダクタンスを構成する。
【００２１】
結合回路１００は放射撮像装置８の製造工程中に静電荷保護を行い、また結合回路１００は所定の位置に接続したままにして置いて、放射撮像装置８のその後の試験および動作中に機能させることが出来る。結合回路１００の抵抗値は約１０ボルトで約１０4 乃至１０6 オームの範囲内になるように設計し製造して、アース・リング１４と共通電極３４との間に光検出素子アレイ１０ボルトのバイアスを印加して動作させたときの電流の流れが約１０乃至１００マイクロアンペアの許容範囲内になるようにする。
【００２２】
放射撮像装置８の製造期間、試験期間および給電していない待機動作期間中のように放射撮像装置８に動作バイアス電位が供給されていないときの結合回路１００の動作は、次のようになる。静電荷がアース・リング１４上に蓄積しているとき、静電荷は第１の結合用ＴＦＴ２４８および第２の結合用ＴＦＴ２５０にバイアス電圧を供給し、これらのＴＦＴの一方または他方を介して放電される。この場合、導通状態にバイアスされる特定のＴＦＴはアース・リング１４上に蓄積された静電荷の極性、従って正電荷バイアス電圧の符号によって定まる。ＴＦＴ２４８および２５０の逆接続により、結合回路１００の一方のＴＦＴが応答して、結合回路１００の動作がアース・リング１４上に蓄積された静電荷の極性に左右されないようにする。
【００２３】
放電または流出電流の大きさはＴＦＴの導通時の抵抗に依存し、結合回路のＴＦＴの大きさは導通状態での抵抗が１０4 乃至１０6 オーム程度になるように定められる。このようなＴＦＴ型の結合回路１００のＩＶ特性は線形で無いので、「抵抗」または同様な用語は、１０ボルト程度の特定の電圧における電流の大きさに対する目安を意味するに過ぎない。ＴＦＴ型の結合回路１００（図３）を通る電流は近似的に次式によって表すことが出来る。
【００２４】
Ｉ＝μｃ（Ｗ／Ｌ）（Ｖ−ＶT ）2
ここで、μはトランジスタの実効チャネル移動度、ｃはゲート誘電体の単位面積当りの静電荷容量（キャパシタンス）、ＷはＴＦＴチャネルの幅、ＬはＴＦＴチャネルの長さ、ＶT は閾値電圧である。典型的な非晶質シリコン・トランジスタでは、μは０．５ｃｍ2 ／Ｖ・秒の程度であり、ｃは２．５×１０-8Ｆ／ｃｍ2 の程度である。Ｗ＝５０ミクロンでＬ＝５ミクロンである場合、１０ボルトにおける電流は約２５マイクロアンペアであり、１０ボルトにおける抵抗は約４０００００オームである。
【００２５】
図２の受動抵抗素子１４６はまた、その後の補修中、および放射撮像装置８の待機動作を含む動作中、所定の位置に残して置くことが出来る。抵抗素子１４６は放射撮像装置８の製造において利用される任意の導電材料から形成することによって所望の抵抗値を持つように都合良く設けることが出来る。例えば、抵抗素子１４６は、典型的には、フォトダイオード（３８）に対する頂部コンタクトおよび共通電極３４の形成の際に容易に堆積およびパターン形成される酸化インジウム錫（ＩＴＯ）の蛇行した線で構成される。この代わりに、抵抗素子１４６は光検出素子アレイ１０に使用されるゲート金属で構成してもよい。更に代わりの実施態様では、抵抗素子１４６は光検出素子アレイのＴＦＴのソースおよびドレイン・コンタクトを形成するために使用される不純物添加シリコンで構成しても良い。抵抗素子１４６は、動作中に放射撮像装置８の共通バイアス回路から流れる電流を制限するのに充分な高い抵抗値を有し、電極撮像装置の製造後の所定の位置に残して置くことが出来る。抵抗素子１４６は、放射撮像装置８の製造の比較的早い段階で作ることが出来、従って基板９上の（典型的には、アレイのＴＦＴＴＦＴ３１と同時に堆積される）第１および第２の結合用ＴＦＴ２４８および２５０の堆積の前に遭遇する静電荷に対する保護を行う受動抵抗を提供する。
【００２６】
上記の代わりに、抵抗素子１４６は、放射撮像装置８の製造および初期の試験中のみ機能するように、放射撮像装置８の実際の使用の前に除去または開放される一時的な分路として設けることが出来る。例えば、製造プロセス中の特定の場合のみ静電荷保護が望ましいか必要である場合、低抵抗値（例えば、約１０3 オーム以下）の抵抗素子１４６が共通電極３４とアース・リング１４とを相互接続するために設けられる。結合用抵抗素子１４６の抵抗値を小さくするには、走査線やデータ線のための導電層、或いはアース・リング１４または共通電極３４を形成するために堆積される導電材料のような、製造プロセスにおいて利用される任意の導電層の長さを（上述の高抵抗接続を行うために使用される長さよりも）一層短くすればよい。このような低抵抗接続または直接接続を行うと、撮像装置の動作中にバイアス源から過大な電流が流れるので、放射撮像装置８の製造後で放射撮像装置の動作前に該接続は開放または切断しなければならない。このような導電路は正規のパネル動作の前にレーザなどの方法によって切断することが出来る。低抵抗の抵抗素子１４６の切断は容易に行えるが、その後の放射撮像装置の動作においては静電荷保護は失われる。この高導電度型の相互接続を結合回路１００と組み合わせてプロセスの終わり近くで除去して、処理中においてより強力な保護を行うようにすることが出来る。
【００２７】
従って本発明による結合回路１００は放射撮像装置８の製造および試験中、および放射撮像装置を含む設備のその後の不使用期間並びに補修期間中も、静電荷の電圧に対する改善された保護を行う。更に、本発明の回路は放射撮像装置の正規の動作を妨害しない。
本発明によれば、製造の後半の段階および試験中、特にアース・リング１４の外側の基板９の周縁部が除去された後で放射撮像装置８を支持し保護する（図４乃至７に示されているような）保護装置２００を設けることによって、放射撮像装置８が静電放電からを更に保護される。
【００２８】
図４乃至７を参照して説明すると、放射撮像装置８は保護装置２００によって部分的に包囲され且つ支持される。保護装置２００は、凹部２１７を持つ本体２１５を有する。凹部２１７は、絶縁基板９（その上に配置された光検出素子アレイ１０と共に）を挿入して保持するように適当な寸法を有する。カバープレート２２４が放射撮像装置８の上に配置され、カバープレート２２４は放射撮像装置８のアース・リング１４電気的に結合されるように配置される。カバープレート２２４は、典型的には、中央に位置決めされた放射撮像装置８の外側部分に対する枠を形成する本体２１５の側壁２２１上に支持される（すなわち、カバープレート２２４は、光検出素子アレイの構成素子にアクセスして試験し動作させることができるようにする中央開口区域２９０（図４）を光検出素子アレイの上に提供する）。カバープレート２２４の底縁区域２０３は、図４および５に示されているように、アース・リング１４に電気的に接触する。受入孔２１８（図５）を通る複数の締結具２２０が保護装置２００の本体２１５中のねじ孔２２３にねじ込まれ、これにより、読出し電子装置（図示していない）などと光検出素子アレイ１０のアドレス線との間を結合するために放射撮像装置上のコンタクト・パッド２１４のそれぞれに可撓性の外部コンタクト部材を取り付ける前および取り付けた後に放射撮像装置８の周囲にカバープレート２２４を選択的に取り付けおよび取外しすることが出来る。
【００２９】
カバープレート２２４は、図６に示されているように、コーナータブ２２６を有していていても良い。コーナータブ２２６はカバープレート２２４のかど（コーナー）から撮像装置のアレイの中心に向かって対角線状に延在し、絶縁基板９の上に位置するように配置され（図４および５参照）、カバープレート２２４とアース・リング１４との間に確実な電気的接触が得られるように締結具（例えば、ボルト）２２０の締め付け時に下向きの圧力を加えるのを補助する。コーナータブ２２６はコンタクト・パッド２１４の無い領域を通って延在する。保護装置２００とアース・リング１４との間の確実な電気的接触を更に向上させるため、本発明の一実施態様では、小さな導電性締結具２８５（図５）がカバープレート２２４から延在してアース・リング１４（図６参照）に直接接触するように位置決めされる。組み立てを容易にするために、本体２１５の凹部２１７は放射撮像装置８の寸法より僅かに大きく形成される。また、カバープレート２２４は２つ以上の部品（例えば保護装置２００の各辺に対して１つずつで、計４個の部品）で構成することが出来る。この代わりに、カバープレート２２４は本体２１５の上に配置することの出来る一体の組立体で構成してもよい。本体２１５の凹部２１７（図４参照）内での放射撮像装置８の適切な位置決めおよび位置合わせは、例えば、基板９上の整合マーク２８０（図１）を本体２１５上の位置合わせマークと目で見て揃えるなどの、適当な整合手段を用いることによって達成することが出来る。
【００３０】
保護装置２００はこのように放射撮像装置８を支持し、放射撮像装置８は、能動撮像アレイすなわち光検出素子アレイ１０の周りを囲むアース・リング１４と導電性の保護カバープレート２２４との間を電気接触した状態で、且つコンタクト・パッド２１４を外部コネクタへのその後の結合が可能なように露出させた状態で、保護装置２００内にクランプされる。絶縁基板９の端区域２４３（図１）は典型的には幅が約１ｃｍの比較的大きな場で構成され、その上にアース・リング１４が設けられる。保護装置２００は、アース・リング１４と接触すると共に、放射撮像装置８のその後の処理および試験中に基板のまわりに共通電極３４（以下に説明する）に回路接続される導電性殻体を形成して、その包囲した区域内での静電荷の発生を防止または最小にする。保護装置２００はまた、放射撮像装置８の保護を行い且つ放射撮像装置８の取扱いを容易にし、コンタクト・パッド２１４およびアース・リング１４の領域の周りに包囲体を構成する。アドレス線２２を含む導電路が露出される。本体２１５およびカバープレート２２４を含む包囲体により静電荷および損傷が容易に誘起されることはなく、アース・リング１４に対する電気接続により放射撮像装置８に損傷を起こすような静電荷の蓄積が防止または最小にされる。
【００３１】
読出しおよび制御用電子装置（図示していない）にアレイ上のアドレス線を結合するために放射撮像装置８の外部から典型的には数千もの数の電気コンタクト２２５が、基板９上のコンタクト・パッド２１４に対して熱および圧力による結着（ボンディング）により結合される。保護装置２００はその中に放射撮像装置８を支持しながらボンディングを行うためにサーモード（ｔｈｅｒｍｏｄｅ）システムを使用することが出来る。コンタクト・パッド２１４が配置されている基板９の下面に対するサーモード・システムの工具のアクセスは、コンタクト・パッド２１４のしたの区域で本体２１５を貫通するスロット２２２（図４）によって行える。異方性導電フィルムを介在配置した、カプトン（Ｋａｐｔｏｎ）の商標名でイーアイ・デュポン社から市販されているポリイミド上の銅のような、外部の電子装置に対する整列したサンドイッチ状の可撓性の結合を、コンタクト・パッド２１４に対して作ることが出来る。保護装置２００は可撓性回路の適用のためにコンタクト・パッド２１４の頂部にアクセスすることを可能とし、組立体のカバー２２４の上でのサーモード・システムの位置決めはコンタクト・パッド２１４が配置されている基板９の区域の上に延在しない。カバープレート２２４の中央開口区域２９０（図４）はコンタクト・パッド２１４に対するボンディングのためのアクセスを可能にするだけでなく、可撓性の撮像装置コンタクト組立体に対する損傷を起こすことなく頂部フレームの除去を可能にする。可撓性回路の取付け後、静電荷および静電損傷の可能性が大幅に低減し、これによりカバープレート２２４と除去することが出来、且つ放射撮像装置８をＸ線システムのような撮像装置に取り付けることが出来るようになる。この代わりに、放射撮像装置８は正規動作の際に保護装置２００内に残しておき、この場合、保護装置２００は放射撮像中の撮像装置のための有効なハウジングを構成する。
【００３２】
本発明を特定の実施態様について詳述したが、当業者には種々の変更および変形をなし得よう。従って、特許請求の範囲が本発明の真の精神および趣旨の範囲内にあるこの様な全ての変更および変形を包含するものとして記載してあることを理解されたい。
【図面の簡単な説明】
【図１】本発明による静電荷保護装置を含む、基板上の放射撮像装置アレイの一部分の平面図である。
【図２】本発明による結合回路の一実施態様の回路図である。
【図３】本発明による結合回路の別の実施態様の回路図である。
【図４】内部に図１の撮像装置アレイを支持した保護装置の断面図である。
【図５】図４の保護装置の一部分をより詳しく示す断面図であり、保護装置の本体とカバーとの位置決めを示す。
【図６】カバーを除いた図４の保護装置の上面図である。
【図７】カバーを所定位置に配置したときの、図６中の破線の円で囲んだ部分の拡大図である。
【符号の説明】
８ 固体放射撮像装置
９ 基板
１０ 光検出素子アレイ
１２ 外側縁部
１４ アース・リング
１６ 走査線
２２ データ線
３０ 画素
３１ 電界効果薄膜トランジスタ
３３ 電圧バイアス源
３４ 共通電極
３８ 光検出素子
１００ 結合回路
１４６ 抵抗素子
２００ 保護装置
２１４ コンタクト・パッド
２２４ カバープレート
２９０ 中央開口区域
Claims (4)
- 動作期間中および動作していない期間中における静電荷の蓄積から保護されるＸ−Ｙアドレス式固体放射撮像装置において、行および列に配置された複数のアドレス線、マトリクス形式に配置されて前記アドレス線のそれぞれに結合された複数の放射検出素子、および前記アドレス線と前記放射検出素子との上に配置されて、前記アドレス線から電気絶縁され且つ前記放射検出素子に結合された共通電極を有している放射検出素子アレイ、前記マトリクス形式に配置された前記放射検出素子を囲むように配置されたアース・リング、並びに前記アース・リングと前記共通電極との間に電気的に結合されていて、前記共通電極と前記アース・リングとの間の電位を選択的に平衡化するように電気接続する結合回路を含んでいることを特徴とするＸ−Ｙアドレス式固体放射撮像装置。
- 前記結合回路が少なくとも２つの電界効果トランジスタを有している請求項１記載のＸ−Ｙアドレス式固体放射撮像装置。
- 前記結合回路が、アース・リングと前記共通電極との間に並列に結合された一対の逆極性の電界効果トランジスタを有している請求項２記載のＸ−Ｙアドレス式固体放射撮像装置。
- 動作期間中および動作していない期間中における静電荷の蓄積から保護される固体放射撮像装置組立体において、
基板上に配置された放射検出素子アレイであって、マトリクス形式に配置されて複数の放射検出素子、および前記放射検出素子の上に配置されて、前記放射検出素子に電気的に結合された共通電極構造を有している放射検出素子アレイ、
前記マトリクス形式に配置された前記放射検出素子を囲むように配置されたアース・リング、
前記アース・リングと前記共通電極との間に電気的に結合されていて、前記共通電極と前記アース・リングとの間の電位を選択的に平衡化するように電気接続する結合回路、並びに
前記基板を支持し、また前記光検出素子アレイと前記基板上に配置された複数のコンタクト・パッドとにアクセスできるようにする開口を構成するように、前記基板および前記光検出素子アレイの一部の周りに配置されている保護装置とを含み、
前記コンタクト・パッドは前記光検出素子アレイから延在していて、前記光検出素子アレイに対する電気コンタクトを構成しており、
前記保護装置が、組み立ておよび外部電気コンタクトの取付け中における静電荷による損傷を防止するように前記アース・リングに電気的に結合されていること、を特徴とする固体放射撮像装置組立体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/772,641 US5736732A (en) | 1996-12-23 | 1996-12-23 | Induced charge prevention in semiconductor imaging devices |
| US08/772641 | 1996-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10213664A JPH10213664A (ja) | 1998-08-11 |
| JP4130000B2 true JP4130000B2 (ja) | 2008-08-06 |
Family
ID=25095729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28749997A Expired - Fee Related JP4130000B2 (ja) | 1996-12-23 | 1997-10-21 | 放射撮像装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5736732A (ja) |
| EP (1) | EP0851500B1 (ja) |
| JP (1) | JP4130000B2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4632383B2 (ja) * | 1998-08-31 | 2011-02-16 | キヤノン株式会社 | 光電変換装置に用いられる半導体装置 |
| JP5030310B2 (ja) * | 1998-08-31 | 2012-09-19 | キヤノン株式会社 | 光電変換装置及びその製造方法 |
| US6545711B1 (en) * | 1998-11-02 | 2003-04-08 | Agilent Technologies, Inc. | Photo diode pixel sensor array having a guard ring |
| JP3462135B2 (ja) | 1999-01-14 | 2003-11-05 | シャープ株式会社 | 二次元画像検出器およびアクティブマトリクス基板並びに表示装置 |
| US6635577B1 (en) * | 1999-03-30 | 2003-10-21 | Applied Materials, Inc | Method for reducing topography dependent charging effects in a plasma enhanced semiconductor wafer processing system |
| DE19926582A1 (de) * | 1999-06-11 | 2000-12-14 | Philips Corp Intellectual Pty | Sensor |
| US6266391B1 (en) | 1999-08-31 | 2001-07-24 | General Electric Company | Artifact compensation system for matrix-addressed x-ray imaging panel |
| US6393098B1 (en) | 1999-08-31 | 2002-05-21 | General Electric Company | Amplifier offset and gain correction system for X-ray imaging panel |
| JP2002124710A (ja) * | 2000-10-17 | 2002-04-26 | Fujitsu Ltd | 超電導装置 |
| US6777685B2 (en) * | 2002-04-03 | 2004-08-17 | General Electric Company | Imaging array and methods for fabricating same |
| US6740884B2 (en) * | 2002-04-03 | 2004-05-25 | General Electric Company | Imaging array and methods for fabricating same |
| US6559506B1 (en) | 2002-04-03 | 2003-05-06 | General Electric Company | Imaging array and methods for fabricating same |
| JP3794368B2 (ja) * | 2002-10-29 | 2006-07-05 | セイコーエプソン株式会社 | Ｅｌ表示装置 |
| US7065177B2 (en) | 2002-11-14 | 2006-06-20 | General Electric Company | Method and apparatus for correcting a retained image artifact |
| US6946661B2 (en) * | 2002-12-23 | 2005-09-20 | Ge Medical Systems Global Technology Company, Llc | Methods and apparatus for X-ray image detector assemblies |
| US7532264B2 (en) * | 2004-10-28 | 2009-05-12 | Dpix Llc | On-substrate ESD protection for array based image sensors |
| US20080078938A1 (en) * | 2006-10-02 | 2008-04-03 | General Electric Company | X-ray detector |
| US8502898B2 (en) * | 2007-04-23 | 2013-08-06 | Micron Technology, Inc. | Method, apparatus, and system providing a rectilinear pixel grid with radially scaled pixels |
| US7687790B2 (en) * | 2007-06-07 | 2010-03-30 | General Electric Company | EMI shielding of digital x-ray detectors with non-metallic enclosures |
| US8383443B2 (en) | 2010-05-14 | 2013-02-26 | International Business Machines Corporation | Non-uniform gate dielectric charge for pixel sensor cells and methods of manufacturing |
| US8399847B2 (en) | 2010-11-11 | 2013-03-19 | General Electric Company | Ruggedized enclosure for a radiographic device |
| US9540232B2 (en) | 2010-11-12 | 2017-01-10 | MCube Inc. | Method and structure of MEMS WLCSP fabrication |
| US9276080B2 (en) * | 2012-03-09 | 2016-03-01 | Mcube, Inc. | Methods and structures of integrated MEMS-CMOS devices |
| CN103676345B (zh) * | 2012-09-20 | 2017-06-27 | 上海中航光电子有限公司 | 一种防静电显示面板 |
| US10036635B2 (en) | 2013-01-25 | 2018-07-31 | MCube Inc. | Multi-axis MEMS rate sensor device |
| US10046964B2 (en) | 2013-03-07 | 2018-08-14 | MCube Inc. | MEMS structure with improved shielding and method |
| US10913653B2 (en) | 2013-03-07 | 2021-02-09 | MCube Inc. | Method of fabricating MEMS devices using plasma etching and device therefor |
| JP6869064B2 (ja) * | 2017-03-22 | 2021-05-12 | 富士フイルム株式会社 | 放射線画像撮影装置 |
| CN107275328B (zh) * | 2017-07-25 | 2020-07-31 | 武汉华星光电技术有限公司 | 一种阵列基板和一种显示设备 |
| ES2895657T3 (es) | 2017-12-21 | 2022-02-22 | Fingerprint Cards Ab | Dispositivo de detección de huellas dactilares con estructura de compensación de bordes. |
| KR102659426B1 (ko) * | 2018-12-27 | 2024-04-19 | 엘지디스플레이 주식회사 | 디지털 엑스레이 검출기 |
| CN112271186B (zh) * | 2019-07-08 | 2024-02-06 | 夏普株式会社 | 有源矩阵基板及其检查方法 |
| US11673796B2 (en) * | 2021-03-09 | 2023-06-13 | Palo Alto Research Center Incorporated | Scalable high-voltage control circuits using thin film electronics |
| US12002888B2 (en) | 2021-03-09 | 2024-06-04 | Xerox Corporation | Switching device for driving an actuator |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2702131B2 (ja) * | 1987-06-12 | 1998-01-21 | キヤノン株式会社 | 画像読取装置及び該装置を有する画像情報読取装置 |
| JP2764139B2 (ja) * | 1989-10-20 | 1998-06-11 | ホシデン・フィリップス・ディスプレイ株式会社 | アクティブマトリックス液晶表示素子 |
| JP3357699B2 (ja) * | 1992-02-21 | 2002-12-16 | 株式会社東芝 | 液晶表示装置 |
| US5313319A (en) | 1992-06-17 | 1994-05-17 | General Electric Company | Active array static protection devices |
| GB9226890D0 (en) * | 1992-12-23 | 1993-02-17 | Philips Electronics Uk Ltd | An imaging device |
| US5679978A (en) * | 1993-12-06 | 1997-10-21 | Fujitsu Limited | Semiconductor device having resin gate hole through substrate for resin encapsulation |
-
1996
- 1996-12-23 US US08/772,641 patent/US5736732A/en not_active Expired - Lifetime
-
1997
- 1997-10-21 JP JP28749997A patent/JP4130000B2/ja not_active Expired - Fee Related
- 1997-10-23 EP EP97308469A patent/EP0851500B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0851500A2 (en) | 1998-07-01 |
| EP0851500A3 (en) | 1999-04-14 |
| US5736732A (en) | 1998-04-07 |
| EP0851500B1 (en) | 2011-10-12 |
| JPH10213664A (ja) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4130000B2 (ja) | 放射撮像装置 | |
| EP2869338B1 (en) | Esd protecting system and x ray flat plate detector | |
| US5132541A (en) | Sensor matrix | |
| JP2021114628A5 (ja) | 撮像装置及び電子機器 | |
| US5371351A (en) | Imaging device with electrostatic discharge protection | |
| US7105829B2 (en) | Radiation detector having radiation sensitive semiconductor | |
| US20090084938A1 (en) | Sensor panel and image detecting device | |
| JP2009094524A (ja) | アクティブマトリクス基板 | |
| US10338234B2 (en) | Radiographic image capturing device | |
| US6812494B2 (en) | Semiconductor device | |
| JP2019121804A (ja) | イメージセンサ | |
| US6593577B2 (en) | Electromagnetic wave detecting device | |
| US7633091B2 (en) | Structure for an image TFT array for an indirect X-ray sensor | |
| US7307301B2 (en) | Imaging array | |
| EP0744085B1 (en) | Electromagnetic radiation imaging device using thin film transistors | |
| JPH10214954A (ja) | 放射撮像装置 | |
| JP4977310B2 (ja) | ソリッドステート放射線イメージャの蓄積コンデンサアレイ | |
| US6856351B1 (en) | Device and method for reducing lag and blooming in amorphous silicon sensor arrays | |
| US5389775A (en) | Imager assembly with multiple common electrode contacts | |
| JP4478215B2 (ja) | 耐腐食性イメージング装置 | |
| US20050272240A1 (en) | Method and process intermediate for electrostatic discharge protection in flat panel imaging detectors | |
| JP3462041B2 (ja) | Ｘ線診断装置 | |
| US5463322A (en) | Method of locating common electrode shorts in an imager assembly | |
| US7145152B2 (en) | Storage capacitor design for a solid state imager | |
| US6617561B1 (en) | Low noise and high yield data line structure for imager |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |