JP4120101B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP4120101B2
JP4120101B2 JP19775699A JP19775699A JP4120101B2 JP 4120101 B2 JP4120101 B2 JP 4120101B2 JP 19775699 A JP19775699 A JP 19775699A JP 19775699 A JP19775699 A JP 19775699A JP 4120101 B2 JP4120101 B2 JP 4120101B2
Authority
JP
Japan
Prior art keywords
resin
heat
semiconductor device
lead frame
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19775699A
Other languages
English (en)
Other versions
JP2001024110A (ja
Inventor
久宜 竹中
伸一 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP19775699A priority Critical patent/JP4120101B2/ja
Publication of JP2001024110A publication Critical patent/JP2001024110A/ja
Application granted granted Critical
Publication of JP4120101B2 publication Critical patent/JP4120101B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、放熱板(ヒートスプレッダ)を内蔵する樹脂封止型半導体装置に関する。
【0002】
【従来の技術】
近年、ロジック回路とパワー素子の混在するチップの普及およびロジック回路の規模の増大等に伴う消費電力の上昇により、多ピンタイプのモールドパッケージの低熱抵抗化が望まれている。この目的のため、従来より半導体装置の樹脂成形を行う際に、熱伝導率のよいAlやCu等の金属からなる放熱板(ヒートスプレッダ)を金型内に投げ込み、樹脂で同時に成形するタイプの樹脂封止型半導体装置がある。この樹脂封止型半導体装置について図5、図6に基づいて説明する。図5(a)は樹脂封止型半導体装置の概略構成を示す平面図であり、図5(b)は図5(a)のB−B断面図であり、図6(a)は放熱板の平面図であり、図6(b)は図6(a)のC−C断面図である。なお、図5(a)では半導体チップ2とインナリード3bとを接続するワイヤ6を省略している。
【0003】
図5(a)(b)に示すように、この種の樹脂封止型半導体装置100は、一般に、パワーMOSFET等を含んだ半導体チップ2と、この半導体チップ2を搭載するアイランド部3aを有するリードフレーム3と、半導体チップ2の放熱を促進するための放熱板10′とをモールド樹脂5で封止したパッケージ形態を採用している。金型内に半導体チップ2、リードフレーム3、放熱板10′を配置した状態で、樹脂5を注入、充填することにより形成される。
【0004】
このような放熱板10′を内蔵する半導体装置100は、放熱板10′とリードフレーム3とが独立した別個の部品であり、放熱板10′は他の部品と固着しておらず、成形金型7に投げ込んだだけの構造であることから、「ドロップイン方式」のヒートスプレッダ内蔵型パッケージと呼ばれている。
【0005】
放熱板10′は、図6(a)(b)に示すように、半導体チップ2から発生した熱がリードフレーム3のアイランド部3aを介して伝達される熱伝達部10a′と、熱をパッケージ全体に広げて熱抵抗を下げる熱拡散部10b′と、放熱板が樹脂成形時に外部に露出しないように支える突出部10c′とから構成されている。図5(b)に示すように、通常はリードフレーム3のアイランド部3aをダウンセットすることによって、インナリード3bと放熱板10′との接触(ショート)を防止している。
【0006】
【発明が解決しようとする課題】
上記の製造方法は、樹脂封止型半導体装置を簡便で安価に作成することができるが、以下のような問題があった。すなわち、金型内への樹脂注入時には、放熱板10′が固定されていないため、樹脂成形時に放熱板10′が著しく傾くとインナリード3bと放熱板10′とが接触し、ショート不良を発生させる場合がある。また、インナリード3bと放熱板10′との接触を防ぐためにリードフレーム3の下方空間を大きくした場合には、図7に示すように、放熱板10′とアイランド部3aとの隙間が大きくなり熱抵抗が大きくなってしまい放熱性が悪くなるという問題があった。
【0007】
このような問題を防ぐため、特開平8−70016号公報に記載の半導体装置では、樹脂成形金型に凹部を設け、その部分に放熱板をはめ込むことにより樹脂注入時の放熱板の位置ずれを防止している。しかしながら、この方法では金型内での放熱板の浮き上がりを防止することはできず、放熱板がインナリードと接触してショートする可能性があった。また、金型に切り込みを作るため、成形物の型離れが悪くなるという問題がある。
【0008】
一方、特開昭61−194861号公報に記載の半導体装置では、半導体チップが配置されるアイランド部と、その下方の放熱板に突出部を設けることによって放熱板を固定しているが、この方法ではアイランド部周辺に突出部を設けるためにインナリードの形状に大きな制約が生じるという問題があった。
【0009】
そこで、本発明は上記点に鑑みて、金型を用いて樹脂を注入することにより形成される放熱板を内蔵型の樹脂封止型半導体装置において、放熱板とインナリードとのショートを防止するとともにインナリードからの熱伝達を効果的に行うことを可能とすることを目的とする。
【0010】
【課題を解決するための手段】
本発明は、従来においては、放熱板が平板形状であったため、金型内への樹脂注入時における挙動が不安定であるため上記問題が発生する点に着目してなされたものであり、請求項1に記載の発明では、放熱板(10)は、リードフレーム(3)の配置側の反対方向に折り曲げられ、先端に行くに従いリードフレーム(3)から離れるように形成された外縁部(10b)と、リードフレーム(3)の配置側の反対方向に突出した突出部(10c)を備え、外縁部(10b)の先端部より、突出部(10c)の先端部の方が、リードフレーム(3)から離れていることを特徴としている。
【0011】
放熱板(10)をこのような形状にすることにより、樹脂注入時における放熱板(10)の挙動を積極的に制御することができる。すなわち、樹脂の流れが放熱板(10)に対して下向きに働くことになり、樹脂成形の際に放熱板(10)の傾きや上昇を防止することができる。また、インナリード(3b)と放熱板(10)との間隔が大きくなるので、これらの接触を容易に防止できる。
【0012】
また、請求項2に記載の発明では、放熱板(10)は、リードフレーム(3)を介して半導体素子(2)に接触している熱伝達部(10a)を備えることを特徴としている。さらに、請求項3に記載の発明では、熱伝達部(10a)は、リードフレーム(3)側に突出する凸形状に構成されていることを特徴としている。
【0013】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0014】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は本発明の実施形態に係る樹脂封止型半導体装置(以下、半導体装置という)1の断面図である。本例の半導体装置1は、QFP(Quad Flat Package)であり、例えば、自動車におけるエンジン制御ECU、ABS用ECU等に用いられるドライバICあるいは電源ICのような電力用半導体装置に用いられる。
【0015】
ここで、図1に示す半導体装置1は、上記図5に示した半導体装置100において、放熱板の構成を変えたのみであるため、上記図5と同一部分については、図中、同一符号を付する。また、図2(a)は放熱板10の平面図であり、図2(b)は図2(a)のA−A断面図である。半導体装置1は平面矩形状となっている。
【0016】
半導体装置1は、放熱板10と、この放熱板10の上面に配置されたリードフレーム3と、半導体チップ(半導体素子)2とが収納され、これらの部材は、例えばエポキシ樹脂等からなるモールド樹脂5にて薄型矩形状に封止され一体化されている。
【0017】
リードフレーム3は、半導体チップ2を搭載するアイランド部3aと、アイランド部3a周囲からモールド樹脂5外部に引き出された複数本のリード部3b、3cとから構成されている。リード部3b、3cは、モールド樹脂5内に位置する部分であるインナリード3bと、モールド樹脂5外部に引き出された部分であるアウタリード3cとからなる。なお、アイランド部3aは、リードフレーム3のうちモールド樹脂5外部の図示しない部分と連結されている。
【0018】
そして、リードフレーム3のアイランド部3aには、半導体チップ2が、Agペースト等の導電性樹脂もしくは半田等の接着部材(図示せず)を介して搭載されている。半導体チップ2は、各インナリード3bとワイヤボンディングにより接続され、リード部3b、3c及びワイヤ6を介して、半導体チップ2と外部との電気信号のやり取りが可能となっている。
【0019】
上記放熱板10は、0.1〜0.5mm程度の板厚を有するアルミニウム合金あるいは銅合金等の熱伝導性に優れた材料から形成される。放熱板10は、図2(a)(b)に示すように、半導体チップ2から発生した熱がリードフレーム3のアイランド部3aを介して伝達される熱伝達部10aと、熱をパッケージ全体に広げて熱抵抗を下げる熱拡散部10bと、放熱板が樹脂成形時に外部に露出しないように支える突出部10cとから構成されている。熱拡散部10bは本発明でいう外縁部を構成する。
【0020】
放熱板10はプレス加工等にて形成される。熱伝達部10aは平板形状に形成され、熱拡散部10bは、パッケージ全体への熱の伝導性を高めるとともに、樹脂成形時に放熱板10下方への樹脂充填性を高めるために放射形状に形成され、突出部10cは、放熱板10が樹脂成形時に外部に露出しないように支持するため、熱伝達部10aからリードフレーム3が配置された側の反対方向(図1、図2(b)中下方)に突出形成されている。本実施形態では突出部10cの突出量を0.5mm程度としている。
【0021】
図1、図2(b)に示すように、熱拡散部10bは熱伝達部10aからリードフレーム3が配置された側の反対方向に折り曲げられている。このとき、熱拡散部10bの先端部が突出部10cより下方にならないようにする必要がある。上記のように本実施形態では、突出部10cの突出量は0.5mm程度なので、熱拡散部10bの折曲量は熱伝達部10aから0.1〜0.3mm程度としている。
【0022】
次に、上記構成の半導体装置1の製造方法について、金型7内への樹脂注入時の樹脂5の流れを示す図3を参照して述べる。なお、図3ではワイヤ6を省略している。まず、所定の温度に加熱された金型(成形金型)7の下型7bに放熱板10単体を落とし込む。その後、半導体チップ2が搭載され且つワイヤボンディングされたリードフレーム3を、アイランド部3aと放熱板10の熱伝達部10aとを当接させて、下型7bにセットする。
【0023】
そして、金型7の上型7aをセットし、金型7内にモールド樹脂5を軟化状態で注入、充填することで樹脂封止を行なう。まず、金型7の熱により粘度の下がったモールド樹脂5が、金型7の下型7bに設けられたゲート(注入口)8からキャビティ9内に注入、充填される。このとき、本実施形態の放熱板10は熱拡散部10bが下方に折り曲げられているので、樹脂の流れ方向は図3中矢印に示すように放熱板10に対して下向きになる。樹脂硬化後、アウタリード3cに半田を付ける表面処理等を行い、最後に、このアウタリード3cを所定の形状に加工することにより、半導体装置1が完成する。
【0024】
以上のように本実施形態の放熱板によれば、樹脂注入時における放熱板の挙動を積極的に制御することが可能となる。すなわち、通常、放熱板10とインナリード3aとの接触は、金型内への樹脂注入時に放熱板10が傾いたり上昇することにより発生する。これに対し、本実施形態のように放熱板10の熱拡散部10bを下方に折り曲げることによって、図3に示すように、金型内での樹脂の流れが放熱板10に対して下向きになり、放熱板の下方に樹脂が入り込む際にも放熱板には確実に下向きの力が働くことになる。従って、本実施形態の放熱板では、従来の平面形状の放熱板のように金型内で傾いたり上昇することを防止できる。
【0025】
また、放熱板10が何らかの原因で傾いたまま金型内にセットされた場合であっても、上記のような形状であれば突出部10cと熱拡散部10bの先端部が金型内で移動を制限されることになり、従来の平面形状の放熱板に比較して金型内での傾きを大幅に小さくすることができる。
【0026】
また、放熱板10とインナリード3bとの接触(ショート)は、放射状形状の熱拡散部10bの先端部で最も発生しやすいが、本実施形態では、熱拡散部10bの先端に行くに従いインナリード3bから離れるように形成されているので、放熱板10とインナリード3bとの接触を容易に防止できる。
【0027】
また、半導体装置1の樹脂の厚さは薄い方が熱抵抗を低下させることができるので、放熱板10を配置する下型7bは、可能な限り薄くすることが求められる。しかし、樹脂厚を薄くした場合に、アイランド部3aと放熱板10との間隔を大きくすることのみでインナリード3bとのショートを防止すると、放熱板10下方の樹脂厚が薄くなってしまい、樹脂の未充填等の成形不良を起こしやすい。これに対し、本実施形態のように熱拡散部10bの先端を下方に折り曲げ加工した場合は、アイランド部3aと放熱板10との隙間を小さくすることができるので、放熱板10下方において樹脂厚が薄い部分を最小限にすることができ、樹脂の未充填等を防止できる。さらに、アイランド部3aと放熱板10との間隔を小さくできることは、熱抵抗低下の観点からも有効である。
【0028】
(他の実施形態)
なお、リードフレームのアイランド部に接する熱伝達部を上記実施形態の放熱板のように平板形状でなく、図4に示すような凸形状にして、さらに熱拡散部10bの下方への折り曲げを組み合わせることにより、樹脂厚の厚い半導体装置にも容易に対応することが可能になる。
【図面の簡単な説明】
【図1】本実施形態の半導体装置の断面図である。
【図2】(a)は図1の半導体装置における放熱板の平面図であり、(b)は(a)のA−A断面図である。
【図3】図1の半導体装置の製造時における樹脂の流れを示す断面図である。
【図4】本実施形態の半導体装置の変形例を示す断面図である。
【図5】(a)は従来の半導体装置の概略構成を示す平面図であり、(b)は(a)のB−B断面図である。
【図6】(a)は図5の半導体装置における放熱板の平面図であり、(b)は(a)のC−C断面図である。
【図7】従来の半導体装置の断面図である。
【符号の説明】
1…半導体装置、2…半導体チップ、3…リードフレーム、3a…アイランド部、3b…インナリード、3c…アウタリード、10…放熱板、10a…熱伝達部、10b…熱拡散部(外縁部)、10c…突出部。

Claims (3)

  1. 放熱板(10)の一面に、半導体素子(2)が搭載されたリードフレーム(3)が配置され、これら放熱板(10)、半導体素子(2)及びリードフレーム(3)が樹脂(5)で封止されてなる樹脂封止型半導体装置において、
    前記放熱板(10)は、前記リードフレーム(3)の配置側の反対方向に折り曲げられ、先端に行くに従い前記リードフレーム(3)から離れるように形成された外縁部(10b)と、前記リードフレーム(3)の配置側の反対方向に突出した突出部(10c)を備え、
    前記外縁部(10b)の先端部より前記突出部(10c)の先端部の方が、前記リードフレーム(3)から離れていることを特徴とする樹脂封止型半導体装置。
  2. 前記放熱板(10)は、前記リードフレーム(3)を介して前記半導体素子(2)に接触している熱伝達部(10a)を備えることを特徴とする請求項1に記載の樹脂封止型半導体装置。
  3. 前記熱伝達部(10a)は、前記リードフレーム(3)側に突出する凸形状に構成されていることを特徴とする請求項1または2に記載の樹脂封止型半導体装置。
JP19775699A 1999-07-12 1999-07-12 樹脂封止型半導体装置 Expired - Fee Related JP4120101B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19775699A JP4120101B2 (ja) 1999-07-12 1999-07-12 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19775699A JP4120101B2 (ja) 1999-07-12 1999-07-12 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2001024110A JP2001024110A (ja) 2001-01-26
JP4120101B2 true JP4120101B2 (ja) 2008-07-16

Family

ID=16379834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19775699A Expired - Fee Related JP4120101B2 (ja) 1999-07-12 1999-07-12 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP4120101B2 (ja)

Also Published As

Publication number Publication date
JP2001024110A (ja) 2001-01-26

Similar Documents

Publication Publication Date Title
US5753969A (en) Resin sealed semiconductor device including a die pad uniformly having heat conducting paths and circulating holes for fluid resin
US5331205A (en) Molded plastic package with wire protection
JP2556294B2 (ja) 樹脂封止型半導体装置
KR100373566B1 (ko) 히트 스프레더에 결합되며 반도체 소자가 탑재되는아일랜드를 구비하는 수지-봉지형 반도체 장치
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
US5796160A (en) Resin-sealed semiconductor device
JP4273592B2 (ja) 樹脂封止型半導体装置の製造方法
KR20040087924A (ko) 반도체 장치를 수지 밀봉하는 방법, 수지-밀봉형 반도체장치 및 반도체 장치를 수지 밀봉하기 위한 성형 다이
JP4120101B2 (ja) 樹脂封止型半導体装置
JP3702655B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001156235A (ja) 樹脂封止型半導体装置およびその製造方法
JP3023303B2 (ja) 半導体装置の成形方法
JP4396028B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2765507B2 (ja) 樹脂封止型半導体装置の製造方法
JP3687347B2 (ja) 樹脂封止型半導体装置
JPH0637126A (ja) レジンモールド型半導体装置及びその製法
KR19990086280A (ko) 반도체 패키지
JP2755719B2 (ja) 樹脂封止型半導体装置の製造方法
JP4126811B2 (ja) 樹脂封止型半導体装置の製造方法
JP2577879B2 (ja) 半導体装置
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法
JP3816636B2 (ja) Bga型半導体装置
KR200337333Y1 (ko) 반도체 패키지 제조시의 히트 스프레드 유동방지구조
JPH0521649A (ja) 半導体装置
KR100539580B1 (ko) 반도체 패키지의 구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080414

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees