JP4106901B2 - デジタル変調装置及びデジタル変調方法 - Google Patents
デジタル変調装置及びデジタル変調方法 Download PDFInfo
- Publication number
- JP4106901B2 JP4106901B2 JP2001374235A JP2001374235A JP4106901B2 JP 4106901 B2 JP4106901 B2 JP 4106901B2 JP 2001374235 A JP2001374235 A JP 2001374235A JP 2001374235 A JP2001374235 A JP 2001374235A JP 4106901 B2 JP4106901 B2 JP 4106901B2
- Authority
- JP
- Japan
- Prior art keywords
- dsv
- algorithm
- code word
- codeword
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、pビットの入力データ語を複数の符号化テーブルを用いてqビット(ただし、q>p)からなる少なくとも一つ以上の符号語に変換し、且つ、該一つ以上の符号語をこれより前に符号化した符号語列とランレングス制限規則を満たして接続して少なくとも一つ以上の符号語列を生成した時に、DSV制御用として予め用意した複数のアルゴリズムのうちで所望のアルゴリズムを選択し、この所望のアルゴリズムで一つ以上の符号語列に対してDSVの絶対値が最小となるように制御するように構成したデジタル変調装置及びデジタル変調方法に関するものである。
【0002】
【従来の技術】
CD−R/RWやDVD−R/RW、DVD−RAM等に代表される光ディスクなどの記録媒体に情報信号を記録する際には、サーボ信号を生成するためや基準クロックを生成するため等の理由により、記録すべき情報信号を光ディスクに記録するのに適した変調信号に変調して記録する必要があり、一般的にpビットの入力データ語を複数の符号化テーブルを用いてqビット(ただし、q>p)からなる少なくとも一つ以上の符号語に変換し、且つ、一つ以上の符号語をこれより前に符号化した符号語列とランレングス制限規則を満たして接続して少なくとも一つ以上の符号語列を生成した時に、少なくとも一つ以上の符号語列に対してDSV(Digital Sum Value) の絶対値が最小となる符号語を選択した後に、DSVの絶対値が最小となる符号語列を変調して得た変調信号を光ディスクなどの記録媒体に記録している。
【0003】
このような変調方式の代表的なものとしては、最小ランレングス(=最小反転間隔とも呼称する)を3T(T=チャネルビットの周期)、最大ランレングス(=最大反転間隔とも呼称する)を11Tとしたものに、例えば、CD(コンパクトディスク)やMD(ミニディスク)などに用いられているEFM(Eight to Fourteen Modulation:8−14変調)方式やDVD(デジタルバーサタイルディスク)などに用いられているEFM+(8−16変調)方式等がある。
【0004】
まず、CD(コンパクト・ディスク)に用いられているEFM変調では、入力した8ビット(1バイト)のディジタルデータを、最小ランレングスが3T、最大ランレングスが11Tになるラン長制限を満たすような14ビットのランレングスリミテッドコード(符号語)に変換し、且つ、変換した符号語の間にDSV(Digital Sum Value) 制御用及びランレングス制限規則保持用として3ビットの接続ビットを付加したものをEFM変調信号として生成している。
【0005】
この際、最小ランレングスが3Tでは、符号語中の論理値「1」と「1」との間に「0」の数が最小でd=2個含まれており、一方、最大ランレングスが11Tでは、符号語中の論理値「1」と「1」との間に「0」の数が最大でk=10個含まれている。そして、変調された信号の直流成分や低周波成分を減少させるためにDSV制御用及びランレングス制限規則保持用として設けた3ビットの接続ビットを14ビットの符号語の間に接続しても、EFM変調信号は最小ランレングスが3T、最大ランレングスが11Tになるランレングス制限規則RLL(d,k)=RLL(2,10)を満たしている。
【0006】
次に、DVD(デジタル・バーサタイル・ディスク)に用いられているEFM+方式では、入力した8ビットのディジタルデータを16ビットの符号語に変換し、この符号語同士を接続ビットを用いることなく直接接続して、最小ランレングスが3T、最大ランレングスが11Tのランレングス制限規則RLL(2,10)を満足するように8−16変調する方式である。
【0007】
一般的に、上記したEFM(8−14変調)方式やEFM+(8−16変調)方式などにより、光ディスクに記録するための変調信号を生成する場合、低域成分の制御を行なう。低域成分が変調信号に含まれると、凹凸状のピット列でデータ記録が行なわれる光ディスクにおいては、再生時に、この低域成分が光ピックアップのサーボ信号に漏れ込み、当該サーボに悪影響を及ぼすためである。
【0008】
この際、変調信号の低域成分の制御は、一般的に、入力データ語を変換した一つの符号語内でCDS(Codeword Digital Sum)を演算し、且つ、符号語同士を複数接合した符号語列内でDSV(Digital Sum Value) の絶対値が最小となるように制御している。
【0009】
ここで、図3(a),(b)はDSVの演算を説明するための図である。上記したCDS(Codeword Digital Sum)は一つの符号語内のDSVと等価であり、DSV(Digital Sum Value) は、図3(a),(b)に示したように、符号語列の開始時点から現時点までをNRZI(Non Return Inverted) 変換した後の波形がH(ハイ)レベルの時に“1”(正極性)とし、L(ロー)レベルの時に“−1”(負極性)として積分した積分値である。ここでは右側に示した現時点の符号語に対してこれより前に符号化して左側に示した符号語とを接続した例を示している。この際、NRZI変換では、データビット“1”で極性反転を行うために、符号語が同一ビットパターンであっても、接続する直前のビットが図3(a)に示したように“1”の場合と、図3(b)に示したように“0”の場合とで波形が反転するものである。
【0010】
ここで、従来例の一例として、8−16変調方式の変調規則について簡単に説明する。
【0011】
図4は8−16変調方式に用いられる複数の符号化テーブルを説明するため図であり、(a)はメインテーブルを示し、(b)はサブテーブルを示した図、
図5は図4に示した複数の符号化テーブルを用いて、低域成分を抑制するようなコードワードを選択していくためのフローチャートである。
【0012】
図4(a),(b)に示した如く、8−16変調方式に用いられる複数の符号化テーブルは、記録すべきpビット=8ビットのデータシンボル(=入力データ語)をqビット=16ビットのコードワード(=符号語)に変換するためのものである。尚、以下の説明では、符号化テーブルの図示に合わせて入力データ語をデータシンボルとして記し、符号語をコードワードと記して説明する。
【0013】
上記した複数の符号化テーブルは、図4(a)に示したメインテーブルと、図4(b)に示したサブテーブルとが用意されている。メインテーブルは、8ビットで示される0〜255のデータシンボルと、各データシンボルに対応する16ビットのコードワードとから構成されている。一方、サブテーブルは、8ビットで示される0〜87のデータシンボルと、各データシンボルに対応する16ビットのコードワードとから構成されている。
【0014】
また、メインテーブル及びサブテーブル中には、各データシンボルに対応して状態情報となるステートSt1,ステートSt2,ステートSt3,ステートSt4のそれぞれコードワードが存在する。更に、各コードワードの右側にはネクストステートと呼ぶコードが付加されている。これはこのコードワードの次にはネクストステートで指定されたコードワードを使用するように指示するものである。
【0015】
次に、図4(a),(b)に示したメインテーブルとサブテーブルとを用いて、低域成分を抑制するようなコードワードを選択していく動作について、図4,図5を併用して説明する。
【0016】
図5に示した如く、まず、ステップS1では、変換開始直後、処理を行おうとする領域がセクタの先頭(又はECCブロックの先頭)であるか否か判断する。尚、セクタの先頭ごとに処理する場合はDVD−RAMの場合であり、DVD−RやDVD−RWでは1セクタごとではなく1ECC(誤り訂正符号)ブロックである16セクタごとに処理している。
【0017】
ここで、セクタの先頭(又はECCブロックの先頭)である場合(YESの場合)には、ステップS2でDSVの初期値として“0”がセットされて、ステップS3に進む。一方、セクタの先頭(又はECCブロックの先頭)でない場合(NOの場合)にはステップS2をスキップして、ステップS3に進む。
【0018】
次に、ステップS3では、記録すべきデータシンボル(=入力データ語)が87以下であるか否かを判断する。ここで、データシンボルが87以下の場合(YESの場合)にはステップS4に進み、一方、データシンボルが87より大きい場合(NOの場合)には後述のステップS9に移行する。
【0019】
次に、ステップS4では、ステップS3でデータシンボルが87以下であると判断されたため、メインテーブル及びサブテーブルを用いてデータシンボルをそれぞれコードワード(=符号語)に変換して、ステップS5に進む。この際、メインテーブル及びサブテーブル中でどのステートSt1〜St4のテーブルを用いるかは、その前のコードワード変換時に決定されるネクストステートの情報に基づいて決定する。尚、変換開始後の最初のデータ選択時にはネクストステートを“1”に設定している。
【0020】
次に、ステップS5では、データシンボルに対してメインテーブル及びサブテーブルでネクストステートの情報に基づいて選択した各コードワードに対してNRZI変換を行う。この際、選択した各コードワードに接続する前のコードワードの最下位ビットが“0”であるか“1”であるかを確認してからNRZI変換している。そしてメインテーブルで変換したコードワードをNRZI変換したものからCDS(コードワード毎に求めたDSV)を計算し、これをCDSmainとする。同様に、サブテーブルで変換したコードワードをNRZI変換したものからCDS(コードワード毎に求めたDSV)を計算し、これをCDSsub とする。そして、CDSmain及びCDSsub を得た後に、ステップS6に進む。
【0021】
次に、ステップS6では、メインテーブル及びサブテーブルを用いて変換した各コードワードに対して、現在の各コードワードとこれより前に符号化したコードワード列(=符号列)との接続部でのラン長を計算し、そのラン長が所定の制限規則(2T以上11以下)、言い換えるとランレングス制限規則RLL(d,k)=RLL(2,10)を満たしているか否かを判断している。そして、ラン長が所定の制限規則を満たしている場合(YESの場合)には次のステップS7に進み、一方、ラン長が所定の制限規則を満たしていない場合(NOの場合)にはステップS8で現在のコードワードを破棄した上でステップS11へ進む。
【0022】
次に、ステップS7では、これまでのコードワード列で積算されたDSV値にCDSmainを加算した値の絶対値と、これまでのコードワード列で積算されたDSVにCDSsub を加算した値の絶対値とを比較する。そして、これまでのDSVにCDSmainを加算した値の絶対値が、これまでのDSVにCDSsub を加算した値の絶対値以下の場合(YESの場合)にはステップS11へ進み、一方、これまでのDSVにCDSmainを加算した値の絶対値が、これまでのDSVにCDSsub を加算した値の絶対値よりも大きい場合(NOの場合)にはステップS13へ進む。
【0023】
一方、ステップS9では、ステップS3でデータシンボルが87より大きいと判断されたため、メインテーブルを用いてデータシンボルをコードワードに変換して、ステップS10に進む。この場合、メインテーブル中でどのステートSt1〜St4のテーブルを用いるかは、その前のコードワード変換時に決定されるネクストステートの情報に基づいて決定する。尚、変換開始後の最初のデータ選択時にはネクストステートを“1”に設定している。
【0024】
次に、ステップS10では、メインテーブルで変換したコードワードをNRZI変換したものからCDS(コードワード毎に求めたDSV)を計算し、これをCDSmainとする。尚、ここでNRZI変換してCDSmainを計算する場合には、接続する前のコードワードの最下位ビットが“0”であるか“1”であるかを確認してからNRZI変換している。そして、CDSmainを得た後に、ステップS11へと進む。
【0025】
次に、ステップS11及びステップS12は、メインテーブルを用いて変換した場合であり、ステップS11では、ステップS7でこれまでのDSVにCDSmainを加算したものを新たなDSVとするか、又は、ステップS10で演算したCDSmainにこれまでのDSVを加算したものを新たなDSVとし、この後、ステップS12でメインテーブルで変換したコードワードを記録すべきコードワードとして選択して、ステップ15に進む。
【0026】
一方、ステップS13及びステップS14は、サブテーブルを用いて変換した場合であり、ステップS13では、ステップS7でこれまでのDSVにCDSsub を加算したものを新たなDSVとし、この後、ステップS14でサブテーブルで変換したコードワードを記録すべきコードワードとして選択して、ステップ15に進む。
【0027】
次に、ステップS15では、ステップS12又はステップS14を処理した後、1セクタ(又は1ECCブロック)に書き込まれるべきデータシンボルすべてに対して処理を行ったか否かを判断する。そして、1セクタ分(又は1ECCブロック分)のデータシンボルすべてに対して処理を終えるまで上記の処理(S1〜S15)を繰り返すことによって、NRZI信号の低域成分を抑制しながら変調を行っている。
【0028】
【発明が解決しようとする課題】
ところで、従来例で図5を用いて説明したコードワード選択のアルゴリズムはあくまで一例であって、実際には複数のアルゴリズムが存在する。
【0029】
図6はDSV制御を簡易に行う際のアルゴリズムAを説明するための図、
図7はDSV制御をきめ細かく行う際のアルゴリズムBを説明するための図である。
【0030】
図6は前述の従来例における、コードワード選択の部分のみに関するアルゴリズムである。これをアルゴリズムAとする。図7に示すアルゴリズムは前述したアルゴリズムをより複雑化したものであるが、前述のアルゴリズムよりもさらにDSV値を抑制しようとするものである。これをアルゴリズムBとする。
【0031】
まず、図6に示したアルゴリズムAについて簡略に説明すると、データシンボル(=入力データ語)が87以下か否かを問い、データシンボルが87以下の場合にはメインテーブル(Main)及びサブテーブル(Sub)を用いてデータシンボルをコードワード(=符号語)に変換して、メインテーブル側のコードワードとサブテーブル側のコードワードとの間でDSVの絶対値を比較する。そして、DSVの絶対値がMain<Subならばメインテーブル側のコードワードを選択し、Main>Subならばサブテーブル側のコードワードを選択し、更に、Main=Subならばメインテーブル側のコードワードを選択している。
【0032】
一方、データシンボルが87より大きい場合にはメインテーブル(Main)を用い、この一つ前のコード変換時に指定されたネクストステートの情報に基づいてメインテーブル中のステートがSt2orSt3であるか、それともステートがSt1orSt4かであるかを問う。そして、St2orSt3である場合には、メインテーブル中のSt2orSt3のコードワードをそのまま選択する。また、ステートがSt1orSt4である場合にはラン長を問い、ステートSt1でラン長が満足されていればそのままステートSt1のコードワードを選択し、ステートSt1でラン長が満足されてなく且つステートSt4でラン長が満足されていればそのままステートSt4のコードワードを選択し、更に、ステートSt1,St4共にラン長が満足されていればDSVの絶対値を比較する。そして、ステートSt1,St4共にラン長が満足されていて、DSVの絶対値がステートSt1<ステートSt4ならばステートSt1のコードワードを選択し、ステートSt1>ステートSt4ならばステートSt4のコードワードを選択し、更に、ステートSt1=ステートSt4ならばステートSt1のコードワードを選択している。
【0033】
次に、図7に示したアルゴリズムBについて簡略に説明すると、データシンボル(=入力データ語)が87以下か否かを問い、データシンボルが87以下の場合にはメインテーブル(Main)及びサブテーブル(Sub)を用いてデータシンボルをコードワード(=符号語)に変換して、メインテーブル側のコードワードとサブテーブル側のコードワードとの間でDSVの絶対値を比較する。そして、DSVの絶対値がMain<Subならばメインテーブル側のコードワードを選択し、Main>Subならばサブテーブル側のコードワードを選択し、更に、Main=Subならば図6に示した場合とは異なって、▲1▼DSVが同じ、又は直前のDSVが0である場合と、▲2▼DSVが異なり、かつ直前のDSVが0でない場合とに分岐される。ここで、上記した▲1▼項であればNRZI変換した時の反転回数を問い、反転回数がMain>Subならばメインテーブル側のコードワードを選択し、反転回数がMain<Subならばサブテーブル側のコードワードを選択し、反転回数がMain=Subならばメインテーブル側のコードワードを選択している。一方、上記した▲2▼項であればDSVの極性を問い、Main選択で極性が反転すればメインテーブル側のコードワードを選択し、Sub選択で極性が反転すればサブテーブル側のコードワードを選択している。
【0034】
一方、データシンボルが87より大きい場合にはメインテーブル(Main)を用い、この一つ前のコード変換時に指定されたネクストステートの情報に基づいてメインテーブル中のステートがSt2orSt3であるか、それともステートがSt1orSt4かであるかを問う。そして、St2orSt3である場合には、メインテーブル中のSt2orSt3のコードワードをそのまま選択する。また、ステートがSt1orSt4である場合にはラン長を問い、ステートSt1でラン長が満足されていればそのままステートSt1のコードワードを選択し、ステートSt1でラン長が満足されてなく且つステートSt4でラン長が満足されていればそのままステートSt4のコードワードをを選択し、更に、ステートSt1,St4共にラン長が満足されていればDSVの絶対値を比較する。そして、ステートSt1,St4共にラン長が満足されていて、DSVの絶対値がステートSt1<ステートSt4ならばステートSt1のコードワードを選択し、ステートSt1>ステートSt4ならばステートSt4のコードワードを選択し、更に、ステートSt1=ステートSt4ならば図6に示した場合とは異なって、▲3▼DSVが同じ、又は直前のDSVが0である場合と、▲4▼DSVが異なり、かつ直前のDSVが0でない場合とに分岐される。ここで、上記した▲3▼項であればステートSt1のコードワードを選択し、一方、上記した▲4▼項であればDSVの極性を問い、ステートSt1選択で極性が反転すればステートSt1のコードワードを選択し、ステートSt4選択で極性が反転すればステートSt4のコードワードを選択している。
【0035】
上記したアルゴリズムA,Bのうちで、アルゴリズムAは、簡潔であり回路化も容易であるというメリットがあるが、入力するデータシンボル列(=入力データ語列)のパターンによってはDSV値が正方向あるいは負方向に必要以上に大きくなってしまう可能性もある。
【0036】
これに対して、アルゴリズムBの方はアルゴリズムAに比べると、DSV制御をきめ細かく制御でき、DSVの抑制という点では断然有利ではあるものの、回路が複雑化するために全体の消費電力等が増大するといったようなデメリットもある。
【0037】
そこで本発明は、上述した従来技術に鑑みてなされ、DVD−RやDVD−RWなどのように追記記録を行う可能性のある光ディスクに対しても、DSVが急激に変化して、直流成分の瞬間的な変動を生じ、サーボを不安定にさせることを極力抑えつつ、装置の消費電力等についても考慮した上で、符号語を生成するデジタル変調装置を提供することを目的とする。また急激な直流成分の変動によって、再生信号をシンボル「0」と「1」の2値化を行う際のオートスライスが追従できなくなる問題を解決し、正確なデータの記録を行うことができる符号語を生成するデジタル変調装置及びデジタル変調方法を提供することを目的とする。
【0038】
【課題を解決するための手段】
本発明は上記課題に鑑みてなされたものであり、請求項1記載の発明は、pビットの入力データ語を複数の符号化テーブルを用いてqビット(ただし、q>p)からなる少なくとも一つ以上の符号語に変換し、且つ、該少なくとも一つ以上の符号語をこれより前に符号化した符号語列とランレングス制限規則を満たすように接続した後に、DSV制御を行った際、DSV(Digital Sum Value)の絶対値が最小となる符号語列を変調して変調信号を得るように構成されたデジタル変調装置において、
第1のアルゴリズムと前記第1のアルゴリズムよりも深い判断階層を有する第2のアルゴリズムとが予め用意され、且つ、前記第1のアルゴリズムを選択する第1のアルゴリズム選択信号及び前記第2のアルゴリズムを選択する第2のアルゴリズム選択信号のいずれか一方が入力された時に、入力された前記第1のアルゴリズム選択信号或いは前記第2のアルゴリズム選択信号に対応したアルゴリズムを選択して、前記DSV制御を行うDSV制御部を備えたことを特徴とするデジタル変調装置である。
【0039】
また、請求項2記載の発明は、pビットの入力データ語を複数の符号化テーブルを用いてqビット(ただし、q>p)からなる少なくとも一つ以上の符号語に変換し、且つ、該少なくとも一つ以上の符号語をこれより前に符号化した符号語列とランレングス制限規則を満たすよう接続した後に、DSV制御を行った際、DSV(Digital Sum Value)の絶対値が最小となる符号語列を変調して変調信号を得るデジタル変調方法において、
第1のアルゴリズムと前記第1のアルゴリズムよりも深い判断階層を有する第2のアルゴリズムとがDSV制御部内に予め用意されており、
前記第1のアルゴリズムを選択する第1のアルゴリズム選択信号及び前記第2のアルゴリズムを選択する第2のアルゴリズム選択信号のいずれか一方が前記DSV制御部に入力された時に、該DSV制御部内で入力された前記第1のアルゴリズム選択信号或いは前記第2のアルゴリズム選択信号に対応したアルゴリズムを選択して、前記DSV制御を行うことを特徴とするデジタル変調方法である。
【0041】
【発明の実施の形態】
以下に本発明に係るデジタル変調装置及びデジタル変調方法の一実施例を新たな図1,図2と、先に用いた図3〜図7とを参照して詳細に説明する。
【0042】
図1は本発明に係るデジタル変調装置を示したブロック図である。
【0043】
図1に示した本発明に係るデジタル変調装置10は、pビットのデータシンボル(=入力データ語)Dsを複数の符号化テーブルを用いてqビット(ただし、q>p)からなる少なくとも一つ以上のコードワード(=符号語)Cdに変換し、且つ、該一つ以上のコードワードCdをこれより前に符号化したコードワード列(=符号語列)とランレングス制限規則を満たして接続して少なくとも一つ以上のコードワード列を生成した時に、該少なくとも一つ以上のコードワード列に対してDSV(Digital Sum Value) の絶対値が最小となるコードワードCdをDSV制御部により選択した後に、DSVの絶対値が最小となるコードワード列を変調して得た変調信号MoをCD−R/RWやDVD−R/RW、DVD−RAM等に代表される光ディスクなどの記録媒体(図示せず)に記録するように構成した際、DSV制御用として予め用意した複数のアルゴリズムのうちで所望のアルゴリズムを選択できるように構成されている。
【0044】
図1に示した如く、デジタル変調装置10は、タイミング制御信号Tmを生成するタイミング生成回路11と、変換すべきデータシンボル(=入力データ語)Dsを入力した際にROM13を制御して、入力したデータシンボルDsと対応する少なくとも一つ以上のコードワード(=符号語)CdをROM13に格納した複数の符号化テーブルから読み出すROMコントローラ12と、ネクストステートNsの情報を入出力すると共に、少なくとも一つ以上のコードワードCdに対してDSV制御された最終のコードワードCdを選択するステート/コードワードセレクタ14と、8−16変調時にROM13から読み出した少なくとも一つ以上のコードワードCdをDSV制御するためにラン長判定回路15,NRZI変換/DSV演算回路16,DSVレジスタ17,DSV比較回路18とを有するDSV制御部19と、必要に応じて設けられたDSV基準値判定回路20と、ステート/コードワードセレクタ14で選択された最終のコードワードCdに対してNRZI変換するNRZI変換回路21と、NRZI変換したNRZI信号Nrをパラレル/シリアル変換して変調信号Moを出力するパラレル/シリアル変換回路22とで構成されている。
【0045】
尚、この実施例では先に図4(a),(b)を用いて説明したメインテーブル及びサブテーブルを用いて、pビットのデータシンボルDsをqビットからなる少なくとも一つ以上のコードワードCdに変換し、且つ、一つ以上のコードワードCdをこれより前に符号化したコードワード列とランレングス制限規則を満たして直接接続して少なくとも一つ以上のコードワード列を生成した時に、一つ以上のコードワード列のDSVの絶対値が最小となるように制御する8−16変調の場合について説明するが、これに限ることなく、pビットのデータシンボルDsをqビットのコードワードCdに変換する際にDSV制御用として複数のアルゴリズムの中から所望のアルゴリズムを選択できる構成ならばいかなる変調方式にも適用できる。
【0046】
上記したタイミング生成回路11は、外部からの制御コマンドCTLに従い、各ブロックの処理タイミングを制御するタイミング制御信号Tmを、ROMコントローラ12,ステート/コードワードセレクタ14,NRZI変換/DSV演算回路16,DSVレジスタ17,NRZI変換回路21,パラレル/シリアル変換回路22にそれぞれ出力している。
【0047】
変換作業が開始され、ROMコントローラ12には、変換すべきデータシンボル(=入力データ語)Dsの値と、ステート/コードワードセレクタ14で一つ前の変換時に決定されたネクストステートNsの情報とが入力される。この際、変換開始後最初のデータ選択時には、ステート/コードワードセレクタ14からROMコントローラ12に入力されるネクストステートNsの情報は“1”に設定されている。
【0048】
上記したROMコントローラ12は、ここに入力されたデータシンボルDsの値とネクストステートNsの情報とをROM13に知らせる。このROM13は、図4(a),(b)に示したメインテーブル及びサブテーブルの情報を格納しており、ROMコントローラ12から知らされたデータシンボルDsの値とネクストステートNsの情報とによりメインテーブル及び/又はサブテーブル中から少なくとも一つ以上のコードワード(=符号語)Cdを選択すると共に、選択した一つ以上のコードワードCdに付加されたネクストステートNsの情報も読み出してROMコントローラ12に伝達している。
【0049】
ROMコントローラ12は、ROM13から選択した少なくとも一つ以上のコードワードCdをステート/コードワードセレクタ14と、DSV制御部19内のラン長判定回路15,NRZI変換/DSV演算回路16とに出力すると共に、選択した一つ以上のコードワードCdに付加されたネクストステートNsの情報をステート/コードワードセレクタ14に出力している。
【0050】
次に、ラン長判定回路15,NRZI変換/DSV演算回路16,DSVレジスタ17,DSV比較回路18とを有するDSV制御部19は、ROMコントローラ12より入力された少なくとも一つ以上のコードワードCdに対してDSVの絶対値が最小となるように制御するものである。
【0051】
上記したDSV制御部19には、本発明の要部となるアルゴリズム選択信号As又はBsが外部コントローラ(図示せず)及び/又は周辺回路から入力されている。
【0052】
上記したアルゴリズム選択信号Asは先に図6を用いて説明したようにDSV制御が簡易なアルゴリズムAを選択する信号であり、一方、アルゴリズム選択信号Bsは先に図7を用いて説明したようにDSV制御が複雑なアルゴリズムBをを選択する信号であり、アルゴリズム選択信号As又はBsによりアルゴリズムA,Bのいずれか一方を選択するようにDSV制御部19内を切り換えている。この際、DSV制御部19内には、アルゴリズムAと、アルゴリズムBとがハード的に予め用意されているが、これに限らずこの他のアルゴリズムも考えらるので、複数のアルゴリズムの中から所望のアルゴリズムを選択できるように選択数を増加することも可能である。また、DSV制御部19は、電子回路部品によるハード的な構成だけでなく、一部プログラムを用いてソフト的に構成しても良い。
【0053】
そして、外部コントローラからのアルゴリズム選択信号As又はBsでアルゴリズムA又はBのうちで一方のアルゴリズムを選択する際に、これらのアルゴリズムの選択は任意であり、本発明による回路を組み込むデジタル変調装置10の消費電力を考慮して固定しても良いし、デジタル変調装置10に装着された記録媒体(図示せず)の特性や種類によって切り換えてもかまわない。
【0054】
一方、アルゴリズム選択信号As又はBsをデジタル変調装置10内の周辺回路から得る場合には、DSV基準値判定回路20を必要に応じて設ければ良い。このDSV基準値判定回路20は、DSV比較回路18で決定された最終のコードワード列のDSV値が予め設定したDSVの基準値を越えたか否かを判定し、最終のDSV値がDSVの基準値を越えた場合にアルゴリズム選択信号As又はBsをDSV制御部19に入力することで、いずれか一方のアルゴリズムA又はBを選択できるようになっている。この際、最終のDSV値がDSVの基準値を越えた場合にどちらを選択するかは予め設定しておけば良い。
【0055】
上記により、アルゴリズム選択信号As又はBsは、後述する変調信号Moを記録する記録媒体(図示せず)の特性や種類、又は、デジタル変調装置10の消費電力、もしくは、予め設定したDSVの基準値などに基づいて設定されている。
【0056】
次に、DSV制御部19内のラン長判定回路15では、データシンボルDsに対して変換した少なくとも一つ以上のコードワードCdを、これより前に符号化したコードワード列に接続した際に接続部でのラン長を計算し、そのラン長が所定の制限(2以上11以下)を満たしているか否かを判断して、ラン長判定信号RuをDSV比較回路18に出力する。
【0057】
次に、DSV制御部19内のNRZI変換/DSV演算回路16では、データシンボルDsに対して変換した少なくとも一つ以上のコードワードCdに対してNRZI変換をした後に、少なくとも一つ以上のコードワードCd単体のCDS値(コードワード毎に求めたDSV値)をそれぞれ計算し、このCDS値とDSVレジスタ17より入力される前回処理までのDSV積算値から最新のDSV値をそれぞれ計算して、DSV比較回路18に出力する。これにより、データシンボルDsに対して変換した少なくとも一つ以上のコードワードCdをこれより前に符号化したコードワード列にランレングス制限規則を満たして接続してNRZI変換した後に、少なくとも一つ以上のコードワード列のDSVを演算した結果がNRZI変換/DSV演算回路16からDSV比較回路18に出力されることになる。
【0058】
尚、NRZI変換/DSV演算回路16によりコードワードCdをNRZI変換する動作は、後述するNRZI変換回路21と略同等な機能を備えているものであるが、回路的にはNRZI変換回路21とは少し違えて構成されているが、ここで後述するNRZI変換回路21を兼用するように構成した場合にはDSV演算回路(16)として構成すれば良いものである。
【0059】
次に、DSV比較回路18では、ラン長判定回路15から入力されたラン長判定信号Ruと、NRZI変換/DSV演算回路16から入力された少なくとも一つ以上のコードワード列に対して演算した一つ以上のDSV値とから、DSVの絶対値が最小となるコードワード列中のコードワードCdを選択し、ここで選択した最終のコードワードCdに対応したコードワード特定信号CdTをステート/コードワードセレクタ14に出力している。また、DSV比較回路18は特定されたコードワードCdによる最終のDSV値を、DSVレジスタ17と。必要に応じて設けたDSV基準値判定回路20とに出力している。
【0060】
次に、DSVレジスタ17は、前回処理までのDSV積算値を保持する回路である。DSVレジスタ17には外部コントローラよりDCC切換信号S又はLが入力される。上記したDCC切換信号SはシンプルDCC方式に切り換える信号であり、一方、DCC切換信号Lはルック・アヘッド方式を切り換える信号である。
【0061】
ここで、シンプルDCC方式は、セクタの先頭(又はECCブロックの先頭)ごとにDSV値をリセットするものである。一方、ルック・アヘッド方式は、ある単位ごとにDSV値をリセットするのではなく、DSV制御時にコードワードCdの選択を一旦保留して次の時点でDSVの絶対値が小さくなるように制御する場合にDSV値のリセットを適宜な時点まで保留するものである。
【0062】
そして、DSVレジスタ17に設定されている変換処理開始時のDSV初期値は“0”であり、これはシンプルDCC方式でもルック・アヘッド方式でも同じである。変換処理が開始されると、DSVレジスタ17は、DSV比較回路18から入力された最終のDSV値を、次のコードワードCdが確定するまでの間だけDSV積算値として保持し、このDSV積算値を前記したNRZI変換/DSV演算回路16に出力している。
【0063】
次に、ステート/コードワードセレクタ14では、DSV比較回路18より入力されたコードワード特定信号CdTにより、ROMコントローラ12より入力された少なくとも一つ以上のコードワードCdと、これと対応する少なくとも一つ以上のネクストステートコードNsとから、特定された一つのコードワードCd1を選択し、且つ、ここで特定したコードワードCdをNRZI変換回路21に出力するとともに、この特定したコードワードCdに付加されたネクストステートコードNsを次のデータシンボルDsの入力時にROMコントローラ12に出力する。
【0064】
次に、NRZI変換回路21では、ステート/コードワードセレクタ14により特定されたコードワードCdをNRZI信号Nrに変換して、パラレル/シリアル変換回路22に出力する。
【0065】
次に、パラレル/シリアル変換回路22では、NRZI変換回路21からパラレルに入力されたNRZI信号Nrをシリアルに変換して、変調信号Moとして出力する。この後、パラレル/シリアル変換回路22から出力された変調信号Moを光ディスクなどの記録媒体(図示せず)に記録している。
【0066】
次に、本発明に係るデジタル変調方法を用いて8−16変調する際に、アルゴリズムA又はBを選択する動作について図1,図2を併用して説明する。
【0067】
図2は本発明に係るデジタル変調方法を用いて、アルゴリズムA又はBを選択する動作を説明するためのフロー図である。
【0068】
本発明に係るデジタル変調方法は、先に図1を用いて説明した本発明に係るデジタル変調装置10に適用されるものである。
【0069】
図2に示した本発明に係るデジタル変調方法において、外部制御コマンドCTLにより変換が開始され、まず、ステップS21で処理を行おうとする領域がセクタの先頭(又はECCブロックの先頭)であるかどうかを判断する。ここで、セクタの先頭(又はECCブロックの先頭)である場合(YESの場合)には、ステップS22へと進み、一方、セクタの先頭(又はECCブロックの先頭)でない場合(NOの場合)にはステップS22,S23をスキップし、ステップ24へ進む。
【0070】
次に、ステップS22では、ステップS21でセクタの先頭(又はECCブロックの先頭)であると判断されたので、この変換処理をシンプルDCC方式で行うか、それともルック・アヘッド方式で行うかを、外部コントローラ(図示せず)から入力されたDCC制御信号S又はLによって判別する。ここで、DCC切換信号Sが入力された場合(Sの場合)場にはシンプルDCC方式であるので、ステップS23でDSVの初期値として“0”がセットされて、ステップS24へ進む。一方、DCC切換信号Lが入力された場合(Lの場合)場にはルック・アヘッド方式であるので、ステップS23をスキップし、ステップS24へ進む。
【0071】
次に、ステップS24では、DSV制御が簡易なアルゴリズムA(図6)と、DSV制御が複雑なアルゴリズムB(図7)のいずれか一方を選択するかを、外部コントローラ及び/又は周辺回路から入力されたアルゴリズム選択信号As又はBsによって判別する。ここで、アルゴリズム選択信号Aaが入力された場合(Asの場合)には、ステップS25でアルゴリズムAを用いて、データシンボルDsを変換した少なくとも一つ以上のコードワードCdに対して簡易なDSV制御を行っている。一方、アルゴリズム選択信号Bsが入力された場合(Bsの場合)には、ステップS26でアルゴリズムBを用いて、データシンボルDsを変換した少なくとも一つ以上のコードワードCdに対してきめ細かなDSV制御を行っている。
【0072】
次に、ステップS27では、アルゴリズムA又はBによってDSV制御を行ってコードワードCdを選択した後、変換すべきデータシンボルすべてに対して処理を行ったか否かを判断している。そして、変換すべきデータシンボルすべてに対して処理を終えるまで上記の処理(S21〜S27)を繰り返すことによって、NRZI信号の低域成分を抑制しながら変調を行っている。なお、前述したように、DSV制御部19内に予め用意したアルゴリズムは実施例に挙げた2つのみにとどまるわけではなく、他のアルゴリズムを加えて3つ以上のアルゴリズムから最適なものを選択するようにすることも可能である。
【0073】
【発明の効果】
以上詳述した本発明に係るデジタル変調装置及びデジタル変調方法によると、とくに、入力データ語を複数の符号化テーブルを用いて変換した少なくとも一つ以上の符号語列に対してDSV制御する際に、第1のアルゴリズムと第1のアルゴリズムよりも深い判断階層を有する第2のアルゴリズムとがDSV制御部内に予め用意されており、第1のアルゴリズムを選択する第1のアルゴリズム選択信号及び第2のアルゴリズムを選択する第2のアルゴリズム選択信号のいずれか一方がDSV制御部に入力された時に、DSV制御部内で入力された第1のアルゴリズム選択信号或いは第2のアルゴリズム選択信号に対応したアルゴリズムを選択して、DSV制御を行うことにより、最適な変調信号を生成することができる。また、DSV値が急激に変化して、直流成分の瞬間的な変動を生じ、サーボを不安定にさせることを最小限に抑えることができる。また、急激な直流成分の変動によって、再生信号をシンボル「0」と「1」の2値化を行う際のオートスライスが追従できなくなることによって記録された正しくデータが再現できないという問題を最小限に抑えることができる。また、このためにサーボを必要以上に強化する必要がなくなり、装置全体の消費電力を抑えることにも効果がある。
【図面の簡単な説明】
【図1】図1は本発明に係るデジタル変調装置を示したブロック図である。
【図2】本発明に係るデジタル変調方法を用いて、アルゴリズムA又はBを選択する動作を説明するためのフロー図である。
【図3】(a),(b)はDSVの演算を説明するための図である。
【図4】8−16変調方式に用いられる複数の符号化テーブルを説明するため図であり、(a)はメインテーブルを示し、(b)はサブテーブルを示した図である。
【図5】図4に示した複数の符号化テーブルを用いて、低域成分を抑制するようなコードワードを選択していくためのフローチャートである。
【図6】DSV制御を簡易に行う際のアルゴリズムAを説明するための図である。
【図7】DSV制御をきめ細かく行う際のアルゴリズムBを説明するための図である。
【符号の説明】
10…デジタル変調装置、11…タイミング生成回路、12…ROMコントローラ、
13…ROM、14…ステート/コードワードセレクタ、15…ラン長判定回路、
16…NRZI変換/DSV演算回路、17…DSVレジスタ、18…DSV比較回路、
19…DSV制御部、20…DSV基準値判定回路、21…NRZI変換回路、
22…パラレル/シリアル変換回路、Ds…入力データ語(データシンボル)、
Cd…符号語(コードワード)、CdT…コードワード特定信号、Mo…変調信号、
Ns…ネクストステート、Nr…NRZI信号、Ru…ラン長判定信号、
Tm…タイミング制御信号、A,B…アルゴリズム、
As又はBs…アルゴリズム選択信号、S又はL…DCCC切換信号、
RLL…ランレングス制限規則。
Claims (2)
- pビットの入力データ語を複数の符号化テーブルを用いてqビット(ただし、q>p)からなる少なくとも一つ以上の符号語に変換し、且つ、該少なくとも一つ以上の符号語をこれより前に符号化した符号語列とランレングス制限規則を満たすように接続した後に、DSV制御を行った際、DSV(Digital Sum Value)の絶対値が最小となる符号語列を変調して変調信号を得るように構成されたデジタル変調装置において、
第1のアルゴリズムと前記第1のアルゴリズムよりも深い判断階層を有する第2のアルゴリズムとが予め用意され、且つ、前記第1のアルゴリズムを選択する第1のアルゴリズム選択信号及び前記第2のアルゴリズムを選択する第2のアルゴリズム選択信号のいずれか一方が入力された時に、入力された前記第1のアルゴリズム選択信号或いは前記第2のアルゴリズム選択信号に対応したアルゴリズムを選択して、前記DSV制御を行うDSV制御部を備えたことを特徴とするデジタル変調装置。 - pビットの入力データ語を複数の符号化テーブルを用いてq
ビット(ただし、q>p)からなる少なくとも一つ以上の符号語に変換し、且つ、該少なくとも一つ以上の符号語をこれより前に符号化した符号語列とランレングス制限規則を満たすよう接続した後に、DSV制御を行った際、DSV(Digital Sum Value)の絶対値が最小となる符号語列を変調して変調信号を得るデジタル変調方法において、
第1のアルゴリズムと前記第1のアルゴリズムよりも深い判断階層を有する第2のアルゴリズムとがDSV制御部内に予め用意されており、
前記第1のアルゴリズムを選択する第1のアルゴリズム選択信号及び前記第2のアルゴリズムを選択する第2のアルゴリズム選択信号のいずれか一方が前記DSV制御部に入力された時に、該DSV制御部内で入力された前記第1のアルゴリズム選択信号或いは前記第2のアルゴリズム選択信号に対応したアルゴリズムを選択して、前記DSV制御を行うことを特徴とするデジタル変調方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001374235A JP4106901B2 (ja) | 2001-12-07 | 2001-12-07 | デジタル変調装置及びデジタル変調方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001374235A JP4106901B2 (ja) | 2001-12-07 | 2001-12-07 | デジタル変調装置及びデジタル変調方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003173631A JP2003173631A (ja) | 2003-06-20 |
JP4106901B2 true JP4106901B2 (ja) | 2008-06-25 |
Family
ID=19182826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001374235A Expired - Fee Related JP4106901B2 (ja) | 2001-12-07 | 2001-12-07 | デジタル変調装置及びデジタル変調方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4106901B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1883005B (zh) | 2003-11-21 | 2010-10-06 | 皇家飞利浦电子股份有限公司 | 产生在光盘的脉冲切割区中提供的输出数据的装置及方法 |
US8611195B2 (en) | 2003-11-21 | 2013-12-17 | Koninklijke Philips N.V. | Detection of data in burst cutting area of optical disk |
-
2001
- 2001-12-07 JP JP2001374235A patent/JP4106901B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003173631A (ja) | 2003-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5898394A (en) | Code conversion method and apparatus, code recording medium, code recording apparatus and code reproducing apparatus | |
JP3954778B2 (ja) | 記録媒体、並びに記録媒体の製造方法及び装置 | |
KR100354175B1 (ko) | 데이터 변/복조방법과 이를 이용한 변/복조 장치 및 그 기록매체 | |
US6606038B2 (en) | Method and apparatus of converting a series of data words into modulated signals | |
JP3709818B2 (ja) | 符号化テーブル及びそれを用いた変調装置、伝送装置並びに記録媒体 | |
KR20040093375A (ko) | 데이터 기록 매체, 데이터 기록 방법 및 장치 | |
JP2007299463A (ja) | 変調装置および方法、プログラム、並びに記録媒体 | |
KR20050065260A (ko) | Dvd 기록 방법 및 dvd 기록 장치 | |
JP3355666B2 (ja) | 変調回路 | |
US6559779B2 (en) | Data encoding method, apparatus, and storage medium | |
JP4106901B2 (ja) | デジタル変調装置及びデジタル変調方法 | |
US6898166B2 (en) | Synchronous signal generating method, recording apparatus, transmitting apparatus, recording medium, and transmission medium | |
JP3013651B2 (ja) | デジタル変調装置 | |
KR100372923B1 (ko) | 고밀도 디브이디를 위한 변조방법 | |
JP2005044452A (ja) | 符号変換方法及び符号変換回路及び記録媒体 | |
JP2001126410A (ja) | 情報記録再生装置 | |
JP2007026601A (ja) | 情報記録処理装置、および情報記録処理方法、並びにコンピュータ・プログラム | |
JPH0877717A (ja) | ディジタル変復調方法,その装置,記録媒体,その製造方法 | |
JP4253196B2 (ja) | 情報記録方法と情報再生方法と情報記録媒体 | |
JP2002208229A (ja) | 多値記録変復調装置 | |
JP2002133790A (ja) | ディジタル変調装置及びディジタル変調方法 | |
JP3761036B2 (ja) | 記録媒体再生装置および記録媒体再生方法並びに光ディスク | |
JP2636868B2 (ja) | 8/9符号変換方法 | |
JP4124263B2 (ja) | 信号変調方法及び装置、信号復調装置及び方法、記録媒体及び記録媒体の製造方法並びに製造装置 | |
KR100632594B1 (ko) | 기록매체 및 그의 데이터 변/복조 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080324 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |