JP4103013B2 - 画像データ処理装置および画像データ処理方法、並びに記録媒体 - Google Patents
画像データ処理装置および画像データ処理方法、並びに記録媒体 Download PDFInfo
- Publication number
- JP4103013B2 JP4103013B2 JP00402998A JP402998A JP4103013B2 JP 4103013 B2 JP4103013 B2 JP 4103013B2 JP 00402998 A JP00402998 A JP 00402998A JP 402998 A JP402998 A JP 402998A JP 4103013 B2 JP4103013 B2 JP 4103013B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- image data
- input
- data
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
- Studio Circuits (AREA)
- Television Systems (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像データ処理装置および画像データ処理方法、並びに記録媒体に関し、特に、例えば、画像データに別の情報を埋め込んでディスプレイ上に表示する場合などに用いて好適な画像データ処理装置および画像データ処理方法、並びに記録媒体に関する。
【０００２】
【従来の技術】
画像信号に付加的な情報を付加する場合、画像信号とは別に、付加情報専用の帯域を設けるようにしている。例えば、水平同期信号の帰線区間に、文字情報を付加する例などがこれに当たる。
【０００３】
【発明が解決しようとする課題】
しかしながら、以上のような従来の手法は、情報の格納されている場所が明らかなため、第３者による情報の改変が容易であり、秘密性に乏しい課題があった。
【０００４】
本発明は、このような状況に鑑みてなされたものであり、秘密情報を授受することができるようにするものである。
【０００５】
【課題を解決するための手段】
請求項１に記載の画像データ処理装置は、画像データを入力する第１の入力手段と、所定の情報を入力する第２の入力手段と、第１の入力手段から入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、第２の入力手段から入力された情報に対応して調整する調整手段と、調整手段により調整された画像データを出力する出力手段とを備え、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される情報は log 2 N ビットの情報であることを特徴とする。
【０００６】
請求項３に記載の画像データ処理方法は、画像データを入力する第１の入力ステップと、所定の情報を入力する第２の入力ステップと、第１の入力ステップから入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、第２の入力ステップから入力された情報に対応して調整する調整ステップと、調整ステップにより調整された画像データを出力する出力ステップとを含み、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される情報は log 2 N ビットの情報であることを特徴とする。
【０００７】
請求項４に記載の記録媒体は、画像データを入力する第１の入力ステップと、所定の情報を入力する第２の入力ステップと、第１の入力ステップから入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、第２の入力ステップから入力された情報に対応して調整する調整ステップと、調整ステップにより調整された画像データを出力する出力ステップとを含み、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される情報は log 2 N ビットの情報である処理をコンピュータに実行させるコンピュータプログラムが記録されていることを特徴とする。
【０００８】
請求項５に記載の画像データ処理装置は、画像データを入力する入力手段と、画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出する抽出手段と、抽出手段により抽出された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析する解析手段と、解析手段により解析された情報を出力する出力手段とを備え、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報は log 2 N ビットの情報であることを特徴とする。
【０００９】
請求項７に記載の画像データ処理方法は、画像データを入力する入力ステップと、画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出する抽出ステップと、抽出ステップで抽出された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析する解析ステップと、解析ステップで解析された情報を出力する出力ステップとを含み、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報は log 2 N ビットの情報であることを特徴とする。
【００１０】
請求項８に記載の記録媒体は、画像データを入力する入力ステップと、画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出する抽出ステップと、抽出ステップで抽出された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析する解析ステップと、解析ステップで解析された情報を出力する出力ステップとを含み、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報は log 2 N ビットの情報である処理をコンピュータに実行させるコンピュータプログラムが記録されていることを特徴とする。
【００１１】
請求項１に記載の画像データ処理装置においては、第１の入力手段が、画像データを入力し、第２の入力手段が、所定の情報を入力し、調整手段が、第１の入力手段から入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、第２の入力手段から入力された情報に対応して調整し、出力手段が、調整手段により調整された画像データを出力する。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される情報は log 2 N ビットの情報である。
【００１２】
請求項３に記載の画像データ処理方法においては、第１の入力ステップで、画像データを入力し、第２の入力ステップで、所定の情報を入力し、調整ステップで、第１の入力ステップから入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、第２の入力ステップから入力された情報に対応して調整し、出力ステップで、調整ステップにより調整された画像データを出力する。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される情報は log 2 N ビットの情報である。
【００１３】
請求項４に記載の記録媒体に記録されているコンピュータプログラムにおいては、第１の入力ステップで、画像データを入力し、第２の入力ステップで、所定の情報を入力し、調整ステップで、第１の入力ステップから入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、第２の入力ステップから入力された情報に対応して調整し、出力ステップで、調整ステップにより調整された画像データを出力する。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される情報は log 2 N ビットの情報である。
【００１４】
請求項５に記載の画像データ処理装置においては、入力手段が、画像データを入力し、抽出手段が、画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出し、解析手段が、抽出手段により抽出された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析し、出力手段が、解析手段により解析された情報を出力する。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報は log 2 N ビットの情報である。
【００１５】
請求項７に記載の画像データ処理方法においては、入力ステップで、画像データを入力し、抽出ステップで、画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出し、解析ステップで、抽出ステップで抽出された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析し、出力ステップで、解析ステップで解析された情報を出力する。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報は log 2 N ビットの情報である。
【００１６】
請求項８に記載の記録媒体に記録されているコンピュータプログラムにおいては、入力ステップで、画像データを入力し、抽出ステップで、画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出し、解析ステップで、抽出ステップで抽出された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析し、出力ステップで、解析ステップで解析された情報を出力する。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報は log 2 N ビットの情報である。
【００１７】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（但し一例）を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。
【００１８】
請求項１に記載の画像データ処理装置は、画像データを入力する第１の入力手段（例えば、図１に示す画像入力部１）と、所定の情報を入力する第２の入力手段（例えば、図１に示す情報入力部４）と、第１の入力手段から入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、第２の入力手段から入力された情報に対応して調整する調整手段（例えば、図１に示す制御回路２０）と、調整手段により調整された画像データを出力する出力手段（例えば、図１に示す表示部６）とを備えることを特徴とする。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される情報は log 2 N ビットの情報である。
【００１９】
請求項５に記載の画像データ処理装置は、画像データを入力する入力手段（例えば、図１に示す画像入力部１）と、画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出する抽出手段（例えば、図１に示す制御回路７）と、抽出手段により抽出された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析する解析手段（例えば、図１に示す制御回路７）と、解析手段により解析された情報を出力する出力手段（例えば、図１に示す情報出力部８）とを備えることを特徴とする。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報は log 2 N ビットの情報である。
【００２０】
図１は、本発明を適用した画像表示制御装置の一実施の形態の構成例を示している。本実施の形態においては、画像入力部１から、画像データが入力され、画像処理部２（制御回路２０）に供給される。画像処理部２（制御回路２０）は、画像入力部１から受け取った画像データを、操作部３の所定の操作に従って処理する。制御回路２０で所定の処理がなされた画像データは、メモリ２１に供給され、記憶される。
【００２１】
制御回路２０は、情報入力部４から入力された情報に対して、所定の処理を施し、メモリ２１に記憶されている画像データの各画素のＬＳＢに書き込みを行う。制御回路７は、メモリ２１に記憶されている画像データのＬＳＢから情報の読み出しを行い、所定の処理を施して、情報出力部８に情報を供給する。情報出力部８は、制御回路７から受け取った情報を出力する。
【００２２】
メモリ２１に記憶されている画像データのうち、本来の画像データは、読み出され、ＶＲＡＭ（Video Randam Access Memory）５に供給され、記憶される。ＶＲＡＭ５は、記憶した画像データを読み出し、表示部６に供給し、表示させる。
【００２３】
図２は、メモリ２１に記憶されている画像データの１ブロック（４×４（縦×横）個の画素で構成されている）を示している。図３に示すように、画素ｈ００は、８ビットで構成されている。その他の画素も同様である。この８ビットのうちの最下位ビットは、情報入力部４から入力された情報に対応して変更される。
【００２４】
次に、図３に示す画像データのＬＳＢに別情報を書き込んでも、画像劣化がほとんどない理由について、以下に説明する。
【００２５】
一般的なフルカラー画像において、１つの画素は、赤（Ｒ），緑（Ｇ），青（Ｂ）の各成分が、それぞれ８ビットのデータで構成されている。これは、Ｒ，Ｇ，Ｂのデータがそれぞれ、０乃至２５５の強さで表されることを意味する。図４は、ある画像の任意の画素に注目したとき、（Ｒ，Ｇ，Ｂ）＝（２１２，１４３，１２６）という色を持っていることを表している。
【００２６】
例えば、図５（Ａ）に示すように、画像の中の画素Ｘが、（Ｒ，Ｇ，Ｂ）＝（２１０，１７１，３５）という色を持っているとする。いま、画素Ｘの色の各データのうち、Ｇ（緑）の強さの値の１７１を１減らして１７０に変更し、図５（Ｂ）に示すように、新しい画像を作成したとする。
【００２７】
しかし、図５（Ｂ）の新画像と図５（Ａ）の原画像を比較しても、人の目ではその違いを判別することは不可能である。色のデータを変更する場所にもよるが、一般的な画像では、人間の目に知覚されないレベルでかなりの画素のデータを変更することが可能である。即ち、画像データは、冗長性を有するので、画像データのＬＳＢに別情報を書き込んでも、画像劣化はほとんど発生しないのである。
【００２８】
次に、画像データの冗長性を利用して、制御回路２０が、メモリ２１に記憶されている画像データのＬＳＢに対して、情報を書き込む動作について、図６に示したフローチャートに基づいて説明する。
【００２９】
先ず、ステップＳ１において、制御回路２０は、情報入力部４から入力された情報を符号化する。符号化が終了すると、ステップＳ２に進み、制御回路２０は、メモリ２１に記憶されている画像データ（画像入力部１から入力された画像データ）の画素のブロック化を行う。例えば、図２に示すように、４×４個の画素を１ブロックとする。ブロック化が終了すると、ステップＳ３に進み、制御回路２０は、ステップＳ１で符号化した情報を、ブロック内の指定された画素データのＬＳＢに書き込む。
【００３０】
上述した制御回路２０の書き込み処理に基づいて、画像データのＬＳＢに情報を書き込んだ具体例について、以下に、説明する。
【００３１】
いま、図２に示す画素のうち、画素ｈ００，ｈ０１，ｈ０２，ｈ０３，ｈ１０，ｈ１１，ｈ１２，ｈ１３の８画素を１ブロックとする。この１ブロック内に存在する画素データのＬＳＢの１の個数（従って、０の個数でもある）が、書き込む情報に対応するように、制御回路２０は、１の数を、調整する。この場合、１ブロック中に３ビット（８通り）の別情報を書き込むことができる。例えば、図７では、１ブロック内に存在する画素データのＬＳＢに１が３個含まれている場合を表している。
【００３２】
次に、上述の１ブロック内において、画素データのＬＳＢの１の個数だけでなく、０と１の並び方にも注目することにすれば、８ビット（２５６通り）の別情報を書き込むことができる。例えば、図８では、１ブロック内（８画素で構成）に存在する画素データのＬＳＢに、“１００００００１”という情報を書き込んでいる。
【００３３】
一般的に、英数字は８ビットの文字コードに対応づけることができる。そこで、画像への情報の埋め込みに用いた１と０の情報として、図９に示した文字コードの２進数表現を利用することにすれば、文字情報の埋め込みが可能となる。図９では、Ａ，Ｂ，Ｃの３つの文字が、それぞれ、“１００００００１”，“１０００００１０”，“１０００００１１”に対応づけられている。図９の文字コードを利用することにより、図８に示した画像データには、Ａという文字情報が埋め込まれていることが分かる。
【００３４】
さらに、例えば、図１０に示すような画像において、４ブロック（１ブロックを８画素で構成）内の３２画素について考える。８ビットの文字コード（図示せず）を利用することにより、４ブロック内に「ＳＡＴＯ」という署名情報を埋め込み、不可視の状態で隠し持たせることが可能となる。図１０では、図１０（Ａ）が原画像を表し、図１０（Ｂ）が埋め込み画像を表している。
【００３５】
前述した本発明の実施の形態では、第３者は、画像データに埋め込んである別情報を、その位置が判れば、比較的容易に解読することができる。埋め込み情報を容易に解読されないようにするためには、情報の暗号化が必要となる。以下に、情報を暗号化して書き込んだ場合について説明する。
【００３６】
いま、図２の画素ｈ００，ｈ０１、ｈ１０，ｈ１１の４画素を１ブロックとする。２×２（縦×横）個の画素ｈ００，ｈ０１，ｈ１０，ｈ１１それぞれのＬＳＢを加算したとき、その加算値が、書き込む情報に対応するように、画素データのＬＳＢの１の数を、制御回路２０が調整する。この場合、２×２画素中に２ビット（４通り）の別情報を書き込むことができる。例えば、図１１では、４つの画像データを加算したとき、下位２ビットのデータが“１０”となる場合を示している。
【００３７】
次に、図２に示す画素ｈ００，ｈ０１、ｈ０２，ｈ０３，ｈ１０，ｈ１１，ｈ１２，ｈ１３，ｈ２０，ｈ２１，ｈ２２，ｈ２３，ｈ３０，ｈ３１，ｈ３２，ｈ３３の１６画素を１ブロックとする。４×４個の画素ｈ００乃至ｈ３３それぞれのＬＳＢを加算したとき、加算値が目的の情報となるように、画像データのＬＳＢの１の数を、制御回路２０が演算して、書き込む。この場合、４×４画素中に４ビット（１６通り）の別情報を書き込むことができる。
【００３８】
さらに、前述した場合と同様に、１６×１６個の画素それぞれのＬＳＢを加算したとき、下位８ビットの情報が目的の情報となるように、画像データのＬＳＢの１の数を、制御回路２０が演算して、書き込む。この場合、１６×１６画素中に８ビット（２５６通り）の別情報を書き込むことができる。
【００３９】
次に、制御回路７が、メモリ２１に記憶されている画像データのＬＳＢから、情報を読み出す動作について、図１２に示したフローチャートに基づいて説明する。
【００４０】
先ず、ステップＳ２０において、制御回路７が、メモリ２１に記憶されている埋め込み画像に対して、ブロック化を行う。埋め込み画像のブロック化が終了すると、ステップＳ２１に進み、制御回路７が、ブロック内の指定された画素データのＬＳＢのデータを読み出す。読み出されたデータは、ステップＳ２２において、制御回路７によって、符号情報から文字情報への変換解析処理が行われ、文字情報が情報出力部８に供給され、出力される。
【００４１】
上述の読み出し処理に基づいて、埋め込み画像から、情報を抽出する場合について、具体例を以下に示す。
【００４２】
例えば、図１０（Ｂ）に示す埋め込み画像において、４ブロック（１ブロックを８画素で構成）内の３２画素について考える。４ブロック内の画素データのＬＳＢからデータを読み出して、文字情報に変換することにより、図１３に示すように、「ＳＡＴＯ」という署名情報を抽出することができる。
【００４５】
また、本実施の形態では、画像データを、例えば、ＲＡＭ（Randam Access Memory）などに代表されるメモリに記憶させるようにしたが、画像データは、その他、例えば、磁気ディスク、光磁気ディスク、磁気テープまたは光カードなどの記録媒体に記憶（記録）させることも可能である。
【００４６】
さらに、本実施の形態では、埋め込み情報を、図３に示すように、画像データのＬＳＢを利用して埋め込んだが、埋め込む場所は、これに限定されるものではない。
【００４７】
また、本実施の形態では、埋め込む情報を文字としたが、埋め込む情報は、文字以外の情報、例えば、画像とすることも可能である。
【００４８】
なお、本明細書中において、上記処理を実行するコンピュータプログラムをユーザに提供する提供媒体には、磁気ディスク、ＣＤ−ＲＯＭなどの情報記録媒体の他、インターネット、デジタル衛星などのネットワークの伝送媒体も含まれる。
【００４９】
【発明の効果】
請求項１に記載の画像データ処理装置、請求項３に記載の画像データ処理方法、並びに請求項４に記載の記録媒体によれば、画素データの所定のビットに別の情報を埋め込むようにしたので、画像の劣化を招くことなく、画像データの中に別情報を隠し持たせることができる。
【００５０】
請求項５に記載の画像データ処理装置、請求項７に記載の画像データ処理方法、並びに請求項８に記載の記録媒体によれば、画素データの所定のビットから情報を読み出すようにしたので、秘密情報を抽出することができる。
【図面の簡単な説明】
【図１】本発明の画像データ処理装置の一実施の形態の構成を示すブロック図である。
【図２】図１の画像データ処理装置のメモリ２１を説明するための図である。
【図３】図２の画素の画像データを説明するための図である。
【図４】フルカラー画像の画素の表現方法を説明するための図である。
【図５】画像データの冗長性を説明するための図である。
【図６】画素データのＬＳＢに別情報を書き込む処理を説明するためのフローチャートである。
【図７】画素データのＬＳＢに別情報を埋め込んだ結果を説明するための図である。
【図８】画素データのＬＳＢに別情報を埋め込んだ結果を説明するための図である。
【図９】文字と２進数表現の対応関係を説明するための図である。
【図１０】画像に署名情報を埋め込んだ場合を説明するための図である。
【図１１】画素データのＬＳＢに暗号化した情報を埋め込んだ結果を説明するための図である。
【図１２】埋め込み画像から情報を読み出す処理を説明するためのフローチャートである。
【図１３】埋め込み画像から署名情報を抽出する場合を説明するための図である。
【符号の説明】
１ 画像入力部， ２ 画像処理部， ３ 操作部， ４ 情報入力部， ５ ＶＲＡＭ， ６ 表示部， ７ 制御回路， ８ 情報出力部， ２０ 制御回路， ２１ メモリ
【発明の属する技術分野】
本発明は、画像データ処理装置および画像データ処理方法、並びに記録媒体に関し、特に、例えば、画像データに別の情報を埋め込んでディスプレイ上に表示する場合などに用いて好適な画像データ処理装置および画像データ処理方法、並びに記録媒体に関する。
【０００２】
【従来の技術】
画像信号に付加的な情報を付加する場合、画像信号とは別に、付加情報専用の帯域を設けるようにしている。例えば、水平同期信号の帰線区間に、文字情報を付加する例などがこれに当たる。
【０００３】
【発明が解決しようとする課題】
しかしながら、以上のような従来の手法は、情報の格納されている場所が明らかなため、第３者による情報の改変が容易であり、秘密性に乏しい課題があった。
【０００４】
本発明は、このような状況に鑑みてなされたものであり、秘密情報を授受することができるようにするものである。
【０００５】
【課題を解決するための手段】
請求項１に記載の画像データ処理装置は、画像データを入力する第１の入力手段と、所定の情報を入力する第２の入力手段と、第１の入力手段から入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、第２の入力手段から入力された情報に対応して調整する調整手段と、調整手段により調整された画像データを出力する出力手段とを備え、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される情報は log 2 N ビットの情報であることを特徴とする。
【０００６】
請求項３に記載の画像データ処理方法は、画像データを入力する第１の入力ステップと、所定の情報を入力する第２の入力ステップと、第１の入力ステップから入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、第２の入力ステップから入力された情報に対応して調整する調整ステップと、調整ステップにより調整された画像データを出力する出力ステップとを含み、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される情報は log 2 N ビットの情報であることを特徴とする。
【０００７】
請求項４に記載の記録媒体は、画像データを入力する第１の入力ステップと、所定の情報を入力する第２の入力ステップと、第１の入力ステップから入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、第２の入力ステップから入力された情報に対応して調整する調整ステップと、調整ステップにより調整された画像データを出力する出力ステップとを含み、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される情報は log 2 N ビットの情報である処理をコンピュータに実行させるコンピュータプログラムが記録されていることを特徴とする。
【０００８】
請求項５に記載の画像データ処理装置は、画像データを入力する入力手段と、画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出する抽出手段と、抽出手段により抽出された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析する解析手段と、解析手段により解析された情報を出力する出力手段とを備え、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報は log 2 N ビットの情報であることを特徴とする。
【０００９】
請求項７に記載の画像データ処理方法は、画像データを入力する入力ステップと、画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出する抽出ステップと、抽出ステップで抽出された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析する解析ステップと、解析ステップで解析された情報を出力する出力ステップとを含み、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報は log 2 N ビットの情報であることを特徴とする。
【００１０】
請求項８に記載の記録媒体は、画像データを入力する入力ステップと、画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出する抽出ステップと、抽出ステップで抽出された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析する解析ステップと、解析ステップで解析された情報を出力する出力ステップとを含み、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報は log 2 N ビットの情報である処理をコンピュータに実行させるコンピュータプログラムが記録されていることを特徴とする。
【００１１】
請求項１に記載の画像データ処理装置においては、第１の入力手段が、画像データを入力し、第２の入力手段が、所定の情報を入力し、調整手段が、第１の入力手段から入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、第２の入力手段から入力された情報に対応して調整し、出力手段が、調整手段により調整された画像データを出力する。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される情報は log 2 N ビットの情報である。
【００１２】
請求項３に記載の画像データ処理方法においては、第１の入力ステップで、画像データを入力し、第２の入力ステップで、所定の情報を入力し、調整ステップで、第１の入力ステップから入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、第２の入力ステップから入力された情報に対応して調整し、出力ステップで、調整ステップにより調整された画像データを出力する。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される情報は log 2 N ビットの情報である。
【００１３】
請求項４に記載の記録媒体に記録されているコンピュータプログラムにおいては、第１の入力ステップで、画像データを入力し、第２の入力ステップで、所定の情報を入力し、調整ステップで、第１の入力ステップから入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、第２の入力ステップから入力された情報に対応して調整し、出力ステップで、調整ステップにより調整された画像データを出力する。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される情報は log 2 N ビットの情報である。
【００１４】
請求項５に記載の画像データ処理装置においては、入力手段が、画像データを入力し、抽出手段が、画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出し、解析手段が、抽出手段により抽出された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析し、出力手段が、解析手段により解析された情報を出力する。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報は log 2 N ビットの情報である。
【００１５】
請求項７に記載の画像データ処理方法においては、入力ステップで、画像データを入力し、抽出ステップで、画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出し、解析ステップで、抽出ステップで抽出された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析し、出力ステップで、解析ステップで解析された情報を出力する。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報は log 2 N ビットの情報である。
【００１６】
請求項８に記載の記録媒体に記録されているコンピュータプログラムにおいては、入力ステップで、画像データを入力し、抽出ステップで、画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出し、解析ステップで、抽出ステップで抽出された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析し、出力ステップで、解析ステップで解析された情報を出力する。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報は log 2 N ビットの情報である。
【００１７】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（但し一例）を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。
【００１８】
請求項１に記載の画像データ処理装置は、画像データを入力する第１の入力手段（例えば、図１に示す画像入力部１）と、所定の情報を入力する第２の入力手段（例えば、図１に示す情報入力部４）と、第１の入力手段から入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、第２の入力手段から入力された情報に対応して調整する調整手段（例えば、図１に示す制御回路２０）と、調整手段により調整された画像データを出力する出力手段（例えば、図１に示す表示部６）とを備えることを特徴とする。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される情報は log 2 N ビットの情報である。
【００１９】
請求項５に記載の画像データ処理装置は、画像データを入力する入力手段（例えば、図１に示す画像入力部１）と、画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出する抽出手段（例えば、図１に示す制御回路７）と、抽出手段により抽出された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析する解析手段（例えば、図１に示す制御回路７）と、解析手段により解析された情報を出力する出力手段（例えば、図１に示す情報出力部８）とを備えることを特徴とする。また、所定の画素ブロックの各画素データの個数が N 個である場合、所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報は log 2 N ビットの情報である。
【００２０】
図１は、本発明を適用した画像表示制御装置の一実施の形態の構成例を示している。本実施の形態においては、画像入力部１から、画像データが入力され、画像処理部２（制御回路２０）に供給される。画像処理部２（制御回路２０）は、画像入力部１から受け取った画像データを、操作部３の所定の操作に従って処理する。制御回路２０で所定の処理がなされた画像データは、メモリ２１に供給され、記憶される。
【００２１】
制御回路２０は、情報入力部４から入力された情報に対して、所定の処理を施し、メモリ２１に記憶されている画像データの各画素のＬＳＢに書き込みを行う。制御回路７は、メモリ２１に記憶されている画像データのＬＳＢから情報の読み出しを行い、所定の処理を施して、情報出力部８に情報を供給する。情報出力部８は、制御回路７から受け取った情報を出力する。
【００２２】
メモリ２１に記憶されている画像データのうち、本来の画像データは、読み出され、ＶＲＡＭ（Video Randam Access Memory）５に供給され、記憶される。ＶＲＡＭ５は、記憶した画像データを読み出し、表示部６に供給し、表示させる。
【００２３】
図２は、メモリ２１に記憶されている画像データの１ブロック（４×４（縦×横）個の画素で構成されている）を示している。図３に示すように、画素ｈ００は、８ビットで構成されている。その他の画素も同様である。この８ビットのうちの最下位ビットは、情報入力部４から入力された情報に対応して変更される。
【００２４】
次に、図３に示す画像データのＬＳＢに別情報を書き込んでも、画像劣化がほとんどない理由について、以下に説明する。
【００２５】
一般的なフルカラー画像において、１つの画素は、赤（Ｒ），緑（Ｇ），青（Ｂ）の各成分が、それぞれ８ビットのデータで構成されている。これは、Ｒ，Ｇ，Ｂのデータがそれぞれ、０乃至２５５の強さで表されることを意味する。図４は、ある画像の任意の画素に注目したとき、（Ｒ，Ｇ，Ｂ）＝（２１２，１４３，１２６）という色を持っていることを表している。
【００２６】
例えば、図５（Ａ）に示すように、画像の中の画素Ｘが、（Ｒ，Ｇ，Ｂ）＝（２１０，１７１，３５）という色を持っているとする。いま、画素Ｘの色の各データのうち、Ｇ（緑）の強さの値の１７１を１減らして１７０に変更し、図５（Ｂ）に示すように、新しい画像を作成したとする。
【００２７】
しかし、図５（Ｂ）の新画像と図５（Ａ）の原画像を比較しても、人の目ではその違いを判別することは不可能である。色のデータを変更する場所にもよるが、一般的な画像では、人間の目に知覚されないレベルでかなりの画素のデータを変更することが可能である。即ち、画像データは、冗長性を有するので、画像データのＬＳＢに別情報を書き込んでも、画像劣化はほとんど発生しないのである。
【００２８】
次に、画像データの冗長性を利用して、制御回路２０が、メモリ２１に記憶されている画像データのＬＳＢに対して、情報を書き込む動作について、図６に示したフローチャートに基づいて説明する。
【００２９】
先ず、ステップＳ１において、制御回路２０は、情報入力部４から入力された情報を符号化する。符号化が終了すると、ステップＳ２に進み、制御回路２０は、メモリ２１に記憶されている画像データ（画像入力部１から入力された画像データ）の画素のブロック化を行う。例えば、図２に示すように、４×４個の画素を１ブロックとする。ブロック化が終了すると、ステップＳ３に進み、制御回路２０は、ステップＳ１で符号化した情報を、ブロック内の指定された画素データのＬＳＢに書き込む。
【００３０】
上述した制御回路２０の書き込み処理に基づいて、画像データのＬＳＢに情報を書き込んだ具体例について、以下に、説明する。
【００３１】
いま、図２に示す画素のうち、画素ｈ００，ｈ０１，ｈ０２，ｈ０３，ｈ１０，ｈ１１，ｈ１２，ｈ１３の８画素を１ブロックとする。この１ブロック内に存在する画素データのＬＳＢの１の個数（従って、０の個数でもある）が、書き込む情報に対応するように、制御回路２０は、１の数を、調整する。この場合、１ブロック中に３ビット（８通り）の別情報を書き込むことができる。例えば、図７では、１ブロック内に存在する画素データのＬＳＢに１が３個含まれている場合を表している。
【００３２】
次に、上述の１ブロック内において、画素データのＬＳＢの１の個数だけでなく、０と１の並び方にも注目することにすれば、８ビット（２５６通り）の別情報を書き込むことができる。例えば、図８では、１ブロック内（８画素で構成）に存在する画素データのＬＳＢに、“１００００００１”という情報を書き込んでいる。
【００３３】
一般的に、英数字は８ビットの文字コードに対応づけることができる。そこで、画像への情報の埋め込みに用いた１と０の情報として、図９に示した文字コードの２進数表現を利用することにすれば、文字情報の埋め込みが可能となる。図９では、Ａ，Ｂ，Ｃの３つの文字が、それぞれ、“１００００００１”，“１０００００１０”，“１０００００１１”に対応づけられている。図９の文字コードを利用することにより、図８に示した画像データには、Ａという文字情報が埋め込まれていることが分かる。
【００３４】
さらに、例えば、図１０に示すような画像において、４ブロック（１ブロックを８画素で構成）内の３２画素について考える。８ビットの文字コード（図示せず）を利用することにより、４ブロック内に「ＳＡＴＯ」という署名情報を埋め込み、不可視の状態で隠し持たせることが可能となる。図１０では、図１０（Ａ）が原画像を表し、図１０（Ｂ）が埋め込み画像を表している。
【００３５】
前述した本発明の実施の形態では、第３者は、画像データに埋め込んである別情報を、その位置が判れば、比較的容易に解読することができる。埋め込み情報を容易に解読されないようにするためには、情報の暗号化が必要となる。以下に、情報を暗号化して書き込んだ場合について説明する。
【００３６】
いま、図２の画素ｈ００，ｈ０１、ｈ１０，ｈ１１の４画素を１ブロックとする。２×２（縦×横）個の画素ｈ００，ｈ０１，ｈ１０，ｈ１１それぞれのＬＳＢを加算したとき、その加算値が、書き込む情報に対応するように、画素データのＬＳＢの１の数を、制御回路２０が調整する。この場合、２×２画素中に２ビット（４通り）の別情報を書き込むことができる。例えば、図１１では、４つの画像データを加算したとき、下位２ビットのデータが“１０”となる場合を示している。
【００３７】
次に、図２に示す画素ｈ００，ｈ０１、ｈ０２，ｈ０３，ｈ１０，ｈ１１，ｈ１２，ｈ１３，ｈ２０，ｈ２１，ｈ２２，ｈ２３，ｈ３０，ｈ３１，ｈ３２，ｈ３３の１６画素を１ブロックとする。４×４個の画素ｈ００乃至ｈ３３それぞれのＬＳＢを加算したとき、加算値が目的の情報となるように、画像データのＬＳＢの１の数を、制御回路２０が演算して、書き込む。この場合、４×４画素中に４ビット（１６通り）の別情報を書き込むことができる。
【００３８】
さらに、前述した場合と同様に、１６×１６個の画素それぞれのＬＳＢを加算したとき、下位８ビットの情報が目的の情報となるように、画像データのＬＳＢの１の数を、制御回路２０が演算して、書き込む。この場合、１６×１６画素中に８ビット（２５６通り）の別情報を書き込むことができる。
【００３９】
次に、制御回路７が、メモリ２１に記憶されている画像データのＬＳＢから、情報を読み出す動作について、図１２に示したフローチャートに基づいて説明する。
【００４０】
先ず、ステップＳ２０において、制御回路７が、メモリ２１に記憶されている埋め込み画像に対して、ブロック化を行う。埋め込み画像のブロック化が終了すると、ステップＳ２１に進み、制御回路７が、ブロック内の指定された画素データのＬＳＢのデータを読み出す。読み出されたデータは、ステップＳ２２において、制御回路７によって、符号情報から文字情報への変換解析処理が行われ、文字情報が情報出力部８に供給され、出力される。
【００４１】
上述の読み出し処理に基づいて、埋め込み画像から、情報を抽出する場合について、具体例を以下に示す。
【００４２】
例えば、図１０（Ｂ）に示す埋め込み画像において、４ブロック（１ブロックを８画素で構成）内の３２画素について考える。４ブロック内の画素データのＬＳＢからデータを読み出して、文字情報に変換することにより、図１３に示すように、「ＳＡＴＯ」という署名情報を抽出することができる。
【００４５】
また、本実施の形態では、画像データを、例えば、ＲＡＭ（Randam Access Memory）などに代表されるメモリに記憶させるようにしたが、画像データは、その他、例えば、磁気ディスク、光磁気ディスク、磁気テープまたは光カードなどの記録媒体に記憶（記録）させることも可能である。
【００４６】
さらに、本実施の形態では、埋め込み情報を、図３に示すように、画像データのＬＳＢを利用して埋め込んだが、埋め込む場所は、これに限定されるものではない。
【００４７】
また、本実施の形態では、埋め込む情報を文字としたが、埋め込む情報は、文字以外の情報、例えば、画像とすることも可能である。
【００４８】
なお、本明細書中において、上記処理を実行するコンピュータプログラムをユーザに提供する提供媒体には、磁気ディスク、ＣＤ−ＲＯＭなどの情報記録媒体の他、インターネット、デジタル衛星などのネットワークの伝送媒体も含まれる。
【００４９】
【発明の効果】
請求項１に記載の画像データ処理装置、請求項３に記載の画像データ処理方法、並びに請求項４に記載の記録媒体によれば、画素データの所定のビットに別の情報を埋め込むようにしたので、画像の劣化を招くことなく、画像データの中に別情報を隠し持たせることができる。
【００５０】
請求項５に記載の画像データ処理装置、請求項７に記載の画像データ処理方法、並びに請求項８に記載の記録媒体によれば、画素データの所定のビットから情報を読み出すようにしたので、秘密情報を抽出することができる。
【図面の簡単な説明】
【図１】本発明の画像データ処理装置の一実施の形態の構成を示すブロック図である。
【図２】図１の画像データ処理装置のメモリ２１を説明するための図である。
【図３】図２の画素の画像データを説明するための図である。
【図４】フルカラー画像の画素の表現方法を説明するための図である。
【図５】画像データの冗長性を説明するための図である。
【図６】画素データのＬＳＢに別情報を書き込む処理を説明するためのフローチャートである。
【図７】画素データのＬＳＢに別情報を埋め込んだ結果を説明するための図である。
【図８】画素データのＬＳＢに別情報を埋め込んだ結果を説明するための図である。
【図９】文字と２進数表現の対応関係を説明するための図である。
【図１０】画像に署名情報を埋め込んだ場合を説明するための図である。
【図１１】画素データのＬＳＢに暗号化した情報を埋め込んだ結果を説明するための図である。
【図１２】埋め込み画像から情報を読み出す処理を説明するためのフローチャートである。
【図１３】埋め込み画像から署名情報を抽出する場合を説明するための図である。
【符号の説明】
１ 画像入力部， ２ 画像処理部， ３ 操作部， ４ 情報入力部， ５ ＶＲＡＭ， ６ 表示部， ７ 制御回路， ８ 情報出力部， ２０ 制御回路， ２１ メモリ
Claims (8)
- 画像データを入力する第１の入力手段と、
所定の情報を入力する第２の入力手段と、
前記第１の入力手段から入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、前記第２の入力手段から入力された情報に対応して調整する調整手段と、
前記調整手段により調整された画像データを出力する出力手段と
を備え、
前記所定の画素ブロックの各画素データの個数が N 個である場合、前記所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される前記情報は log 2 N ビットの情報である
ることを特徴とする画像データ処理装置。 - 前記調整手段は、前記画像データを構成する所定の画素ブロックの各画素データの最下位ビットを加算したとき、所定の下位ビットのデータが、前記情報に対応するように、前記各画素データの最下位ビットの１の個数を調整する
ことを特徴とする請求項１に記載の画像データ処理装置。 - 画像データを入力する第１の入力ステップと、
所定の情報を入力する第２の入力ステップと、
前記第１の入力ステップから入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、前記第２の入力ステップから入力された情報に対応して調整する調整ステップと、
前記調整ステップにより調整された画像データを出力する出力ステップと
を含み、
前記所定の画素ブロックの各画素データの個数が N 個である場合、前記所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される前記情報は log 2 N ビットの情報である
ことを特徴とする画像データ処理方法。 - 画像データを入力する第１の入力ステップと、
所定の情報を入力する第２の入力ステップと、
前記第１の入力ステップから入力された画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数を、前記第２の入力ステップから入力された情報に対応して調整する調整ステップと、
前記調整ステップにより調整された画像データを出力する出力ステップと
を含み、
前記所定の画素ブロックの各画素データの個数が N 個である場合、前記所定の画素ブロックの各画素データの最下位ビットの１の個数によって表される前記情報は log 2 N ビットの情報である
処理をコンピュータに実行させるコンピュータプログラムが記録されていることを特徴とする記録媒体。 - 画像データを入力する入力手段と、
前記画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出する抽出手段と、
前記抽出手段により抽出された前記画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析する解析手段と、
前記解析手段により解析された情報を出力する出力手段と
を備え、
前記所定の画素ブロックの各画素データの個数が N 個である場合、前記所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される前記情報は log 2 N ビットの情報である
ことを特徴とする画像データ処理装置。 - 前記解析手段は、前記画像データを構成する所定の画素ブロックの各画素データの最下位ビットを加算したときの加算値の所定の下位ビットから、前記情報を解析する
ことを特徴とする請求項５に記載の画像データ処理装置。 - 画像データを入力する入力ステップと、
前記画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出する抽出ステップと、
前記抽出ステップで抽出された前記画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析する解析ステップと、
前記解析ステップで解析された情報を出力する出力ステップと
を含み、
前記所定の画素ブロックの各画素データの個数が N 個である場合、前記所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される前記情報は log 2 N ビットの情報である
ことを特徴とする画像データ処理方法。 - 画像データを入力する入力ステップと、
前記画像データを構成する所定の画素ブロックの各画素データの最下位ビットを抽出する抽出ステップと、
前記抽出ステップで抽出された前記画像データを構成する所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される情報を解析する解析ステップと、
前記解析ステップで解析された情報を出力する出力ステップと
を含み、
前記所定の画素ブロックの各画素データの個数が N 個である場合、前記所定の画素ブロックの各画素データの最下位ビットの１の個数により構成される前記情報は log 2 N ビットの情報である
処理をコンピュータに実行させるコンピュータプログラムが記録されていることを特徴とする記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00402998A JP4103013B2 (ja) | 1998-01-12 | 1998-01-12 | 画像データ処理装置および画像データ処理方法、並びに記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00402998A JP4103013B2 (ja) | 1998-01-12 | 1998-01-12 | 画像データ処理装置および画像データ処理方法、並びに記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11205579A JPH11205579A (ja) | 1999-07-30 |
| JP4103013B2 true JP4103013B2 (ja) | 2008-06-18 |
Family
ID=11573547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00402998A Expired - Fee Related JP4103013B2 (ja) | 1998-01-12 | 1998-01-12 | 画像データ処理装置および画像データ処理方法、並びに記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4103013B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1070829C (zh) * | 1998-12-19 | 2001-09-12 | 吉林大学 | 一种块状铁氮-氮化硼纳米复合材料的制备方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100364326C (zh) | 2005-12-01 | 2008-01-23 | 北京北大方正电子有限公司 | 一种在文本文档中嵌入及检测数字水印的方法和装置 |
| JP2017044970A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社ジャパンディスプレイ | 表示装置及び電子機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57189090U (ja) * | 1981-05-27 | 1982-11-30 | ||
| JPS6093591A (ja) * | 1983-10-26 | 1985-05-25 | シャープ株式会社 | 家屋内警備システムの異常表示装置 |
| JPS62197895A (ja) * | 1986-02-25 | 1987-09-01 | 松下電工株式会社 | 住宅情報盤システムの誤動作防止回路 |
| JPH07296281A (ja) * | 1994-04-28 | 1995-11-10 | Matsushita Electric Works Ltd | 住宅情報盤 |
| JPH08249572A (ja) * | 1995-03-09 | 1996-09-27 | Atsumi Electron Corp Ltd | 防犯用自動通報装置 |
| JPH09237389A (ja) * | 1996-02-29 | 1997-09-09 | Matsushita Electric Works Ltd | 防犯センサ付き外構塀 |
-
1998
- 1998-01-12 JP JP00402998A patent/JP4103013B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1070829C (zh) * | 1998-12-19 | 2001-09-12 | 吉林大学 | 一种块状铁氮-氮化硼纳米复合材料的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11205579A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6532261B2 (en) | Decoding apparatus providing decoding protection according to both transferred protection data and apparatus protection data | |
| EP0978801B1 (en) | Image processing apparatus, image processing method, and providing media | |
| US20020162103A1 (en) | Mixed-media data encoding | |
| EP2206273B1 (en) | Method, device and system for dynamically embedding watermark information into multimedia content | |
| JPH05199424A (ja) | 画像暗号化再生装置 | |
| US20020188570A1 (en) | Partial protection of content | |
| JP4214440B2 (ja) | データ処理装置およびデータ処理方法、並びに記録媒体 | |
| Cetin et al. | A new steganography algorithm based on color histograms for data embedding into raw video streams | |
| KR100647022B1 (ko) | 부호화 장치 및 부호화 방법, 복호 장치 및 복호 방법, 정보 처리 장치 및 정보 처리 방법 및 제공 매체 | |
| Sultana et al. | A modified filtering approach of LSB image steganography using stream builder along with AES encryption | |
| Abdulkadhim et al. | Audio steganography based on least significant bits algorithm with 4D grid multi-wing hyper-chaotic system | |
| JP4103013B2 (ja) | 画像データ処理装置および画像データ処理方法、並びに記録媒体 | |
| Hingmire et al. | A Novel Approach to Audio Steganography on Audio Input for Secure Communication | |
| JP3434088B2 (ja) | 画像データ変換装置およびその逆変換装置 | |
| Fatnassi et al. | Towards novel video steganography approach for information security | |
| Ghadi et al. | Enhanced payload volume in the least significant bits image steganography using hash function | |
| JPH10326077A (ja) | 暗号化符号化装置 | |
| JP2006121460A (ja) | 電子透かしの埋め込み方法および抽出方法 | |
| JPH048029A (ja) | 暗号化符号化装置 | |
| Bandhyopadhyay et al. | An indirect addressing image steganographic scheme using 9× 9 sudoku matrix | |
| JP3524693B2 (ja) | 情報付加装置および付加情報再生装置 | |
| JP2777381B2 (ja) | データ伝送方法 | |
| Abdullah | Data security algorithm using two-way encryption and hiding in multimedia files | |
| JPH11194709A (ja) | 電子認証方法及びシステム | |
| Mandhula et al. | Secured Messaging Using Image and Video Steganography |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080312 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |