JP4102861B2 - 信号処理用ステージおよび無線周波チューナー - Google Patents
信号処理用ステージおよび無線周波チューナー Download PDFInfo
- Publication number
- JP4102861B2 JP4102861B2 JP2003119862A JP2003119862A JP4102861B2 JP 4102861 B2 JP4102861 B2 JP 4102861B2 JP 2003119862 A JP2003119862 A JP 2003119862A JP 2003119862 A JP2003119862 A JP 2003119862A JP 4102861 B2 JP4102861 B2 JP 4102861B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- devices
- stage
- processing stage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の属する技術分野】
この発明は、無線周波チューナー用の信号処理用ステージに関する。この発明は、さらに、そのような信号処理用ステージを組込む無線周波チューナーおよび、たとえば地上アンテナ、ケーブル分配システムあるいは衛星システムへの接続に関する。
【0002】
【従来の技術】
自動車電話使用のための無線周波数パワーアンプの出力パワーの制御のための構成が特許文献1、特許文献2に開示されている。パワーアンプ出力は制御可能な減衰器/アンプによって減衰され、この出力のパワーが検出される。検出されたパワーは、基準と比較され、その差分がパワーアンプ前段の可変利得のステージを制御するため使用される。
【0003】
オペアンプのまわりの可変負帰還を提供する、切り替えられるコンデンサ構成が特許文献3に開示されている。この構成の可能な用途は示されていない。
【0004】
【特許文献1】
EP 0 720 287
【特許文献2】
EP 0 527 029
【特許文献3】
US 4 441 080
【0005】
【発明が解決しようとする課題】
従来では低いゲインおよび高いゲインに対しては所望のひずみ特性、ノイズ特性が得られなかったことを改善する。
【0006】
【課題を解決するための手段】
この発明の第1の態様によれば、アンプ、アンプに負帰還を適用するための負帰還ループ、および、負帰還の量を変化させるための制御信号に従ってその制御信号に応答するゲイン制御回路を備える無線周波チューナー用の信号処理用ステージが提供される。
【0007】
上記アンプは第1のトランスコンダクタンスのステージを含んでもよい。この第1のトランスコンダクタンスのステージは、差動的に接続された第1および第2の増幅デバイスを備えてもよい。
【0008】
その負帰還・ループは第2のトランスコンダクタンスのステージを含んでもよい。その第2のトランスコンダクタンスのステージは差動的に接続された第3および第4の増幅デバイスを装置を備えてもよい。
接続しました。
【0009】
第3と第4のデバイスは、第1と第2のデバイスの共通端子にそれぞれ接続される出力端子を有してもよい。第1から第4のデバイスは同じ導電タイプで、第1と第2のデバイスの共通端子は第1の抵抗によって相互に接続されてもよい。第3と第4のデバイスは、それぞれ第2と第3の抵抗によって、第1の電源ターミナルに接続される共通端子を備えてもよい。
【0010】
第1および第2のデバイスは、第1の導電タイプで、第3および第4のデバイスは第1のタイプと逆の第2の導電タイプであってもよい。第1および第2のデバイスの共通端子は、それぞれ第4および第5の抵抗を通じて第1の定電流源に接続されてもよい。第3および第4のデバイスは、それぞれ第6および第7の抵抗を通じて第2の定電流源に接続される共通端子を備えてもよい。
【0011】
ゲイン制御回路は、前記制御信号に従って、信号処理用ステージの出力部と負帰還ループの入力部との間のアンプの出力信号を制御するとために構成されてもよい。そのゲイン制御回路は、出力端子が第1のデバイスの出力端子に接続される、第5および第6の増幅デバイスと、出力端子が第2のデバイスの出力端子に接続される、第7および第8の増幅デバイスとを備えてもよい。第5および第8のデバイスは、第1の制御信号入力部に接続される制御端子を持ち、第6および第7のデバイスは、第2の制御信号入力部に接続される制御端子を持つ。第5および第8のデバイスは、信号処理用ステージの差動出力部を備え、それぞれ第1および第2の負荷を通じて第2の電源端子に接続される。出力端子を備えてもよい。第6および第7のデバイスは、負帰還・ループと、および第3および第4の負荷を通じて電源端子または第2の電源端子に接続される出力端子を備えてもよい。
【0012】
増幅デバイスの各々は、バイポーラトランジスタのようなトランジスタを含んでもよい。この場合、制御、共通および出力の端子は、各トランジスタのベース、エミッタおよびコレクタの各端子を含む。より一般には、増幅デバイスの制御端子は、共通端子と出力端子間の電流を制御し、また、出力端子での信号は制御端子での信号に関して反転される。導電タイプは、共通端子と出力端子間の電流の向きに関係する。
【0013】
この発明の第2の態様によれば、この発明の第1の態様に基づくいずれか1つのステージを備える無線周波チューナーが提供される。
【0014】
少なくとも1つのステージは、少なくとも1つのローノイズアンプ、ミキサー、中間周波アンプ、および基本帯域のステージを含む。
【0015】
そのチューナーは、少なくとも1つのステージのための制御信号を発生させるために、少なくとも1つの自動ゲイン制御信号発生器を備える。
【0016】
その結果、改善された特性の構造を提供することが可能である。例えば、自動ゲイン制御を提供するために使用された時、負帰還の最大レベルは、アンプで最も高い信号のレベルで適用される。その結果、IP3のような相互変調ひずみ特性が本質的に改善される。より低い信号レベルについては、負帰還は減少するが、本質的に雑音特性を改善することができる。より低い信号レベルのために、相互変調特性は、より高い信号レベルに関しては同じくらいに良好であることが要求されず、そのため、任意のレベルの信号のための実行における全面的な改善を達成することができる。
【0017】
この発明を、例として添付した図面を参照して以下、さらに詳しく述べる。
【0018】
【発明の実施の形態】
図1の中で示される信号処理用ステージは、後で示されるような無線周波チューナーでの使用を意図している。そのステージは、トランスコンダクタンス・ステージの形態のアンプ1を備え、そのトランスコンダクタンス・ステージは、そのステージの入力部に接続される差動入力部を有する。トランスコンダクタンス・ステージ1は、自動ゲイン制御(AGC)の「コアー」の信号入力部(これは、チューナー内のAGC計画に従ってステージのゲインを制御するために、AGC電圧を受け取るための差動入力部を持つ)に接続される差動出力部を備える。そのコアー2は、第1の差動出力部を持ち、その出力部は、本ステージの出力部に接続され、また、それぞれ第1および第2の負荷抵抗3、4を通じて電源ラインVCCに接続される。そのコアー2は、第2の差動出力部を持ち、その出力部は、それぞれ第3および第4の負荷抵抗5、6を通じて電源ラインVCCに接続され、また、第2のトランスコンダクタンス・ステージ7の差動入力部に接続される。そのステージ7は、トランスコンダクタンス・ステージ1の差動負帰還入力部に接続される差動出力部を有し、その差動負帰還入力部は、図示のように、降下抵抗8を通じて相互接続される。この降下抵抗8は、たとえばバイポーラ接合トランジスタの場合にはエミッタ降下を与える。
【0019】
第1のステージ1のトランスコンダクタンスgmは、1/(RE+re)で与えられ、REは抵抗8の抵抗値であり、reは非直線抵抗であり、例えば、1つ以上のトランジスタのダイオード抵抗である。第2のステージ7のトランスコンダクタンスは、gmfで与えられる。
【0020】
使用時、入力信号がトランスコンダクタンス・ステージ1の差動入力部に供給され、差動出力電流に変換する。その出力電流は、コアー2に供給されたAGC電圧に基づき、そのコアー2によって、第1および第2の差動出力部に導かれる。AGC電圧が信号処理用ステージでの信号レベルの振幅の単調な関数である場合、信号レベルが増大した時、AGC電圧は、コアー2がより大きな差動電流を負荷抵抗5、6に供給し、より小さな差動電流を負荷抵抗3、4に供給するようにさせる。これとは逆に、信号レベルが低下した時、負荷抵抗3、4により大きな電流を、そして負荷抵抗5、6により少ない電流を導く。これにより、信号レベルが増大した時、信号処理用ステージのゲインが低減され、負帰還が増す。
【0021】
抵抗5、6で生じた電圧は、第2のステージ7の差動入力部に供給され、対応する差動出力電流に変換される。その出力電流は、第1のステージ1のフィードバックの入力ノードに注入される。この差動電流は、降下抵抗REに印加され、フィードバック電流を与える。
【0022】
図1に示した信号処理用ステージの変換関数は次式で与えられる。
【数1】
【0023】
式中のAは、AGCコアー2により負荷抵抗3、4に導かれた信号の電流の比率であり、0信号電流時の0と、十分な信号電流の時の1との間の値を持つ。RLは抵抗3および4の各々の抵抗値であり、RBは抵抗5および6の各々の抵抗値である。他の変数は、先に定義したものである。
【0024】
第1のトランスコンダクタンス・ステージ1およびAGCコアー2まわりの負帰還が存在しない時、変換関数は次式で与えられる。
【数2】
【0025】
抵抗8の実効値は、したがってティブ・フィードバックの影響によって、(1+gmf・RB(1-A))のファクターだけブーストされる。AGC電圧が信号処理用ステージに最小ゲイン要求する時(これは例えば、このステージで比較的高い信号振幅に相当する)、実効値はしたがって最大に増大する。IP3のようなステージの線形性およびひずみ特性は、より高い信号レベルで増し、比較的低い値の降下抵抗8に対して所望の特性が得られる。
【0026】
このステージでの信号レベルが比較的低い場合、第1のステージ1の差動出力電流は、もっぱら出力負荷抵抗3および4へ導かれ、そのため、負帰還が有効的に排除される。変換機能は、したがって数式2によって与えられ、ひずみ特性は信号処理用ステージに対して最悪の事態にある。しかしながら、信号レベルが比較的低いので、ひずみ特性は許容できる受信を可能にするには十分である。さらに、抵抗8の比較的低い値REのために、雑音指数は本質的に改善され、これが、適切な信号対雑音比を維持することを支援する。したがって、信号処理用ステージの特性改善は、このステージで信号レベルの範囲全体にわたって本質的に与えられる。
【0027】
図2は、完全に差動回路構成の形をなす図1の信号処理用ステージの第1の詳細例を示す。第1のトランスコンダクタンス・ステージ1は、第1および第2の差動的に接続されたトランジスタ10および11、各々がRE値を持つエミッタ降下抵抗12および13を含む。トランジスタ10および11の各々のダイオード抵抗は、reである。トランジスタ10および11のベースは差動入力部in+、in−にそれぞれ接続される。
【0028】
AGCコアー2は、トランジスタ14から17を備え、トランジスタ14および15のエミッタはトランジスタ10のコレクタに接続され、トランジスタ16および17のエミッタはトランジスタ11のコレクタに接続される。AGC電圧のために、トランジスタ14および17のベースは第1の制御入力部agc+に接続される。しかし、トランジスタ15および16のベースは第2の制御入力部agc−に接続される。トランジスタ14および17のコレクタは差動出力部out+およびout−に接続され、また、負荷抵抗3および4に接続される。トランジスタ15および16のコレクタは、負荷抵抗5および6と、負帰還ループとに接続される。
【0029】
第2のトランスコンダクタ・ステージ7は、結合コンデンサ20および21を通じてトランジスタ15および16のそれぞれのコレクタにベースが接続されるトランジスタ18および19を含む。それぞれ、トランジスタ18および19のコレクタは、トランジスタ10および11のエミッタにそれぞれ接続される。しかし、トランジスタ18および19のエミッタは抵抗22および23を通じてグランドgndに接続される。
【0030】
図2に示した実施例では、全トランジスタはNPNタイプのバイポーラ接合のトランジスタである。図2の回路の単純化したひずみ解析は、全体の第3高調波ひずみD3を与える。
【数3】
【0031】
式中、REq =(1+gmf RB[1-A])RE、 Vina は差動入力部 in + および in -での差動入力電圧、 Vinb はトランジスタ18、19のベース間の差電圧、 Vtは熱電圧、 RE2 は各抵抗22、23の抵抗値、 RB は抵抗5、6の抵抗値、RE抵抗12、13の各抵抗値。Aが、最小(このステージで比較的高い信号レベルに対応する)にある場合、第3高調波ひずみD3は、負帰還ループの作用によって本質的に低減され、そのため、抵抗12および13の比較的低い抵抗REに対して適切な特性を達成することができる。反対に、Aがより高い場合、比較的低い信号レベルについては、ひずみ特性はそれほどよくないが、許容できる特性を達成するには、より低い信号レベルに十分である。抵抗12および13のより低い値REは、比較的低い信号レベルに対して改善された雑音特性を提供する。
【0032】
図3は、図1の信号処理用ステージの第2の詳細例を示す。この例は、トランジスタ18および19がPNPタイプである点で図2のそれと異なる。トランジスタ10および11のエミッタは、抵抗12および13を通じて定電流源24の第1の端子に接続され、その第2の端子は、グランドgndに接続される。トランジスタ18および19のエミッタは、それぞれ抵抗22および23によって、別の定電流源25の第1の端子に接続され、その第2の端子は給電ラインvccに接続される。第2の定電流源25が適切なタイプである場合、結合コンデンサ20および21は省略されてもよい。
【0033】
図4の中で示される無線周波チューナーは、地上アンテナ、ケーブル分配システムあるいは衛星システムへの接続のための入力部30を持ち、ダブル変換の0中間周波タイプである。このチューナーは、周波数シンセサイザー34によって制御されるミキサー32、およびローカルオシレータ33を含む周波数変換器にその出力が接続されるローノイズアンプ(LNA)31を含む。ミキサー32の出力は中間周波(IF)フィルタ35によって中間周波アンプ36に供給される。アンプ36の出力は、周波数シンセサイザー39によって制御されるミキサー37、およびローカルのオシレーター38を含む第2の周波数変換機に供給される。ミキサー37の出力は基本帯域フィルタ40によって、チューナー出力部42に接続された、基本帯域アンプ41に供給される。
【0034】
受信可能な多くのチャンネルを含む広帯域の入力信号は、入力部30に供給され、LNA 31によって増幅される。第1の周波数変換器は受信チャンネルを選ぶために制御され、そして、このチャンネルは第1の中間周波に変換される。フィルタ35でのフィルタ処理およびアンプ36での増幅後、第2の周波数変換器は希望のチャンネルを第1の中間周波から0中間周波に変換する。生じた基本波信号は、フィルタ40によって除去され、後の復調のための出力部42に供給される前に、アンプ41によって増幅される。
【0035】
各ステージ31、32、36、37および41は自動ゲイン制御を提供するために構成され、図1で示したタイプであり、図2あるいは3で例示している。したがって、これらのステージの各々はゲイン制御信号を受け取るための制御入力部を持っている。適切なゲイン制御信号は、例えば後段の復調器(示されていない)から供給されるか、あるいは信号レベル検知器によってチューナー内に生成されてもよい。代表的なAGCコントローラは43で例示される。
【0036】
ステージ31、32、36、37および41のすべてが、図1で示したタイプのものとして示したが、そのようなステージが典型的なチューナー構成にどこで適用されるかを示すための図示例に過ぎない。一般に、これらのステージのすべてが、自動ゲイン制御機能を提供するために要求されるとは限らず、少なくともこれらのステージのうちのいくつかは従来タイプであってもよい。入力部30に供給される広帯域の信号は、非常に大きく変化するパワーあるいはレベルを持つので、LNA 31に自動ゲイン制御を備えるのが一般的である。従ってLNA 31のために図1〜3の中で示したタイプのステージを使用することは特に有利かもしれない。そのような構成は、高い信号レベルに対する良好なひずみ特性および低い信号レベルに対する良好なノイズ特性を持ち、そのため、信号対雑音特性および相互変調特性が改善され、そしていかなる変調基準に対しても容易に適切に作成できる。
【0037】
【発明の効果】
以上説明したように、本発明によれば、負帰還の量をAGC電圧に応じて変化させるようにしたので、比較的低いゲインでは、大量の帰還がなされてひずみ特性を改善し、比較的高いゲインでは、負帰還は減少するが、良好なノイズ特性を達成できる。
【図面の簡単な説明】
【図1】 本発明の実施例を構成する無線周波チューナーのブロック図
【図2】 図1のステージの第1の実施例を示した回路図
【図3】 図1のステージの第2の実施例を示した回路図
【図4】 図1に示したタイプのステージを1つ以上備えた無線周波チューナーのブロック図
【符号の説明】
1 トランスコンダクタンスステージのアンプ
2 AGCコアー
3〜6 負荷抵抗
7 トランスコンダクタンスステージのアンプ
8 降下抵抗
10、11、14〜19 トランジスタ
22、23 抵抗
25 定電流源
31 ローノイズアンプ
32 ミキサー
33 ローカルオシレータ
35 中間周波フィルタ
36 中間周波アンプ
40 基本帯域フィルタ
41 基本帯域アンプ
43 AGCコントローラ
Claims (17)
- 無線周波チューナー用の信号処理ステージであり、
入力信号を増幅し、かつ、帰還用抵抗(8)を備える第1トランスコンダクタンスステージ(1)と、
前記帰還用抵抗を介して前記第1のトランスコンダクタンスステージ ( 1 ) へ負帰還を与える負帰還ループ(7)と、
前記第1のトランスコンダクタンスステージと前記負帰還ループ(7)の間に接続され、制御信号に応答して、前記制御信号によって前記負帰還の量を変えるゲイン制御回路(2−6)とを備え、
前記帰還用抵抗(8)は固定値の抵抗であり、
前記負帰還ループ(7)は、前記帰還用抵抗に帰還電流を注入する第2トランスコンダクタンスステージ(7)を備え、
前記ゲイン制御回路(2−6)は、前記の第1トランスコンダクタンスステージ(1)の前記出力信号を、本信号処理ステージの出力部と前記負帰還ループ(7)の入力部とのみに、前記制御信号の連続的な関数である割合で分けて、前記負帰還の量を変えることを特徴とする無線周波チューナー用の信号処理ステージ。 - 前記アンプ(1)は、差動的に接続された第1および第2の増幅デバイス(10、11)を備える請求項1記載の信号処理ステージ。
- 前記アンプ(7)は差動的に接続された第3および第4の増幅デバイス(18、19)を備える請求項1または2記載の信号処理ステージ。
- 前記第3と第4のデバイス(18、19)は、第1と第2のデバイス(10、11)の共通端子にそれぞれ接続される出力端子を備える請求項3記載の信号処理ステージ。
- 前記第1から第4のデバイス(10、11、18、19)は同じ導電タイプで、第1と第2のデバイス(10、11)の共通端子は固定値の前記帰還用抵抗(12、13)によって相互に接続される請求項4記載の信号処理ステージ。
- 前記第3と第4のデバイス(18、19)は、それぞれ第2と第3の抵抗(22、23)によって、第1の電源端子(gnd)に接続される共通端子を備える請求項5記載の信号処理ステージ。
- 前記第1および第2のデバイス(10、11)は、第1の導電タイプで、第3および第4のデバイス(18、19)は第1のタイプと逆の第2の導電タイプである請求項4記載の信号処理ステージ。
- 前記第1および第2のデバイス(10、11)の共通端子は、それぞれ第4および第5の抵抗(12、13)を通じて第1の定電流源(24)に接続され、第4および第5の抵抗 ( 12、13 ) は、前記帰還用抵抗を構成する請求項7記載の信号処理ステージ。
- 前記第3および第4のデバイス(18、19)は、それぞれ第6および第7の抵抗(22、23)を通じて第2の定電流源(25)に接続される請求項7または8記載の信号処理ステージ。
- 前記ゲイン制御回路は、出力端子が第1のデバイス(10)の出力端子に接続される、第5および第6の増幅デバイス(14、15)と、出力端子が第2のデバイス(11)の出力端子に接続される、第7および第8の増幅デバイス(16、17)とを備え、第5および第8のデバイス(14、17)は、第1の制御信号入力部(agc+)に接続される制御端子を持ち、第6および第7のデバイス(15、16)は、第2の制御信号入力部(agc-)に接続される制御端子を持つ請求項2〜9のいずれかに記載の信号処理ステージ。
- 前記第5および第8のデバイス(14、17)は、信号処理用ステージの差動出力部(out+、out-)を備え、それぞれ第1および第2の負荷(3、4)を通じて第2の電源端子(vcc)に接続される出力端子を備える請求項10記載の信号処理ステージ。
- 前記第6および第7のデバイス(15、16)は、負帰還ループ(7、8)と、および第3および第4の負荷(5、6)を通じて電源端子または第2の電源端子(vcc)に接続される出力端子を備える請求項10または11記載の信号処理ステージ。
- 前記各増幅デバイス(10、11、14−19)はトランジスタである請求項2〜12のいずれかに記載の信号処理ステージ。
- 前記各増幅デバイス(10、11、14−19)はバイポーラトランジスタである請求項13記載の信号処理ステージ。
- 請求項1〜14のいずれかに記載の少なくとも1つのステージ(31、32、36、37、41)を含む無線周波チューナー。
- 前記少なくとも1つのステージは、少なくとも1つのローノイズアンプ(31)、ミキサー(32、37)、中間周波アンプ(36)および基本帯域のステージ(41)を備える請求項15記載の無線周波チューナー。
- 上記少なくとも1つのステージ(31、32、36、37、41)の制御信号を、前記無線周波チューナにおける信号レベルの連続的関数として発生する少なくとも1つの自動ゲイン制御信号発生器を備える請求項15または16記載の無線周波チューナー。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0210168.1A GB0210168D0 (en) | 2002-05-03 | 2002-05-03 | Signal processing stage and radio frequency tuner |
GB0210168-1 | 2002-05-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003347871A JP2003347871A (ja) | 2003-12-05 |
JP4102861B2 true JP4102861B2 (ja) | 2008-06-18 |
Family
ID=9936020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003119862A Expired - Fee Related JP4102861B2 (ja) | 2002-05-03 | 2003-04-24 | 信号処理用ステージおよび無線周波チューナー |
Country Status (5)
Country | Link |
---|---|
US (1) | US6791414B2 (ja) |
EP (1) | EP1359666B1 (ja) |
JP (1) | JP4102861B2 (ja) |
KR (1) | KR100573348B1 (ja) |
GB (1) | GB0210168D0 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1215820A3 (en) * | 2000-12-05 | 2004-04-14 | Zarlink Semiconductor Limited | Radio frequency tuner |
DE10317936B4 (de) * | 2003-04-17 | 2005-02-24 | Infineon Technologies Ag | Verstärkeranordnung und Sendeanordnung mit der Verstärkeranordnung |
US7581440B2 (en) * | 2006-11-21 | 2009-09-01 | Schlumberger Technology Corporation | Apparatus and methods to perform downhole measurements associated with subterranean formation evaluation |
TWI378640B (en) * | 2009-10-23 | 2012-12-01 | Sunplus Technology Co Ltd | Variable-gain low noise amplifier |
KR101590260B1 (ko) * | 2014-07-15 | 2016-02-01 | 윤동연 | 알루미늄 판재 제조방법 |
US10924075B2 (en) * | 2018-06-04 | 2021-02-16 | Analog Devices, Inc. | Variable gain amplifiers with output phase invariance |
US11218120B2 (en) * | 2019-05-22 | 2022-01-04 | Integrated Device Technology, Inc. | Programmable amplifiers |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7803561A (nl) * | 1978-04-04 | 1979-10-08 | Philips Nv | Regelschakeling. |
SE416694B (sv) * | 1979-03-09 | 1981-01-26 | Ericsson Telefon Ab L M | Forsterkningsregleringskoppling |
DE3141790A1 (de) * | 1981-10-21 | 1983-04-28 | Siemens AG, 1000 Berlin und 8000 München | Integrierbare frequenzteilerschaltung |
US4441080A (en) * | 1981-12-17 | 1984-04-03 | Bell Telephone Laboratories, Incorporated | Amplifier with controlled gain |
US5031768A (en) | 1990-04-09 | 1991-07-16 | Ultradent Products, Inc. | Instrument tray and disposable receptacle having alternative locking means |
JPH0541625A (ja) * | 1991-08-05 | 1993-02-19 | Nec Corp | パワーコントロール回路 |
EP0720287B1 (en) | 1994-12-29 | 2003-01-15 | AT&T Corp. | Wide dynamic range power amplifier |
GB2334163B (en) * | 1999-06-10 | 2001-02-21 | Mitel Semiconductor Ltd | Variable transconductance amplifier |
US6211737B1 (en) * | 1999-07-16 | 2001-04-03 | Philips Electronics North America Corporation | Variable gain amplifier with improved linearity |
GB9928355D0 (en) * | 1999-12-01 | 2000-01-26 | Koninkl Philips Electronics Nv | Amplifier |
GB2358532A (en) * | 2000-01-22 | 2001-07-25 | Mitel Semiconductor Ltd | AC voltage amplifier using current mode stages |
JP2002185275A (ja) * | 2000-10-06 | 2002-06-28 | Toshiba Corp | 可変利得増幅器 |
-
2002
- 2002-05-03 GB GBGB0210168.1A patent/GB0210168D0/en not_active Ceased
-
2003
- 2003-04-24 JP JP2003119862A patent/JP4102861B2/ja not_active Expired - Fee Related
- 2003-04-28 US US10/424,899 patent/US6791414B2/en not_active Expired - Fee Related
- 2003-05-02 KR KR1020030028253A patent/KR100573348B1/ko not_active IP Right Cessation
- 2003-05-02 EP EP03101220A patent/EP1359666B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1359666A2 (en) | 2003-11-05 |
KR20030086437A (ko) | 2003-11-10 |
KR100573348B1 (ko) | 2006-04-25 |
EP1359666B1 (en) | 2006-02-01 |
EP1359666A3 (en) | 2003-11-19 |
US6791414B2 (en) | 2004-09-14 |
GB0210168D0 (en) | 2002-06-12 |
US20030206055A1 (en) | 2003-11-06 |
JP2003347871A (ja) | 2003-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8107901B2 (en) | Feedback loop with adjustable bandwidth | |
US20030112072A1 (en) | Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same | |
KR100427878B1 (ko) | 증폭회로 | |
GB2107947A (en) | Improvements in or relating to transistor mixer and amplifier input stages for radio receivers | |
KR100654112B1 (ko) | 높은 동적범위의 가변이득 증폭기 | |
US6388502B2 (en) | Semiconductor integrated circuit | |
US5912588A (en) | Gain control circuit for a linear power amplifier | |
US6704559B1 (en) | Broadband RF mixer with improved intermodulation suppression | |
JP2005538577A (ja) | ゲイン調節可能な増幅回路、およびこの増幅回路を備えた送信装置 | |
JP4102861B2 (ja) | 信号処理用ステージおよび無線周波チューナー | |
US4344043A (en) | Variable load impedance gain-controlled amplifier | |
US7135923B2 (en) | Differential amplifier | |
US6480066B1 (en) | Amplifiers | |
JP4444174B2 (ja) | 周波数変換器及び無線機 | |
TW200308141A (en) | Amplifier and radio frequency tuner | |
JP4215304B2 (ja) | ミキサー回路 | |
EP1067677B1 (en) | Radio frequency amplifier | |
JPH10154914A (ja) | 利得制御型トランジスタ電力増幅器 | |
US20010013811A1 (en) | Grounded emitter amplifier and a radio communication device using the same | |
US6331804B1 (en) | Amplifier and radio communication apparatus using the same | |
US7146149B1 (en) | High isolation switch buffer for frequency hopping radios | |
US6995610B2 (en) | Amplifier and radio frequency tuner | |
JP3834422B2 (ja) | 可変利得増幅器 | |
JPS6347085Y2 (ja) | ||
JP2993496B1 (ja) | リミッタ回路付きミキサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060927 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070621 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070626 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070727 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070801 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070827 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070926 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080117 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080122 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |